CN101471233B - 形成半导体器件微图案的方法 - Google Patents

形成半导体器件微图案的方法 Download PDF

Info

Publication number
CN101471233B
CN101471233B CN2008101252324A CN200810125232A CN101471233B CN 101471233 B CN101471233 B CN 101471233B CN 2008101252324 A CN2008101252324 A CN 2008101252324A CN 200810125232 A CN200810125232 A CN 200810125232A CN 101471233 B CN101471233 B CN 101471233B
Authority
CN
China
Prior art keywords
mask patterns
etch mask
film
etch
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101252324A
Other languages
English (en)
Other versions
CN101471233A (zh
Inventor
郑宇荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101471233A publication Critical patent/CN101471233A/zh
Application granted granted Critical
Publication of CN101471233B publication Critical patent/CN101471233B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明涉及一种形成半导体器件微图案的方法。在根据本发明的一方面的方法中，在半导体衬底上沿着列方向形成具有第二间距的第一蚀刻掩模图案，该第二间距是目标图案的第一间距的两倍。在包括第一蚀刻掩模图案的表面的半导体衬底上形成辅助膜。在包括辅助膜的半导体衬底上形成蚀刻掩模膜。实施蚀刻工艺以形成具有第二间距的第二蚀刻掩模图案，使得蚀刻掩模膜、辅助膜和第一蚀刻掩模图案在行方向上彼此隔离，并且蚀刻掩模膜保留在第一蚀刻掩模图案之间。除去第一和第二蚀刻掩模图案之间的辅助膜。

Description

形成半导体器件微图案的方法
相关申请
本申请要求2007年12月27日提交的韩国专利申请10-2007-138493的优先权，其全部内容通过引用并入本文。
技术领域
本发明涉及一种形成半导体器件微图案的方法，更具体涉及其中产生具有小于曝光设备分辨率的特征(例如，间距)的以矩阵形式布置的目标图案的微图案形成方法。
背景技术
在半导体衬底中形成多个半导体元件，如晶体管和用于电连接半导体元件的金属线。半导体衬底的金属线和结区(例如，晶体管的源极或漏极)通过接触塞电连接。
在DRAM器件的情况下，在半导体衬底中形成晶体管和存储结点接触塞。为此，首先形成层间介电层和接触孔。根据存储单元阵列的布置可将DRAM区分为各种类型。在6F2DRAM器件中，在单元区中以矩阵形式布置有源区。尤其是，以具有规则间距的矩形形式形成有源区。随着集成度提高，6F2DRAM器件中有源区的尺寸或间隔可小于曝光设备的分辨率极限。由此，当形成用于限定有源区的光刻胶图案时，在光刻胶膜上的曝光工艺可能必须实施多次。因此，增加了工艺成本并且也难以减低k1(即，分辨率的尺度)至0.20或更小。
发明内容
本发明涉及一种形成半导体器件微图案的方法，其中矩阵形式的硬掩模图案(例如DRAM的有源区)布置为比曝光设备的分辨率更加密集。
一种根据本发明第一实施方案的形成半导体器件微图案的方法包括：在半导体衬底上沿着列方向(column direction)形成具有第二间距的第一蚀刻掩模图案，所述第二间距是目标图案的第一间距的两倍；在包括第一蚀刻掩模图案的表面的半导体衬底上形成辅助膜；在包括所述辅助膜的半导体衬底上形成蚀刻掩模膜；实施蚀刻工艺以形成具有第二间距的第二蚀刻掩模图案，使得蚀刻掩模膜、辅助膜和第一蚀刻掩模图案在行方向(rawdirection)上彼此隔离，并且蚀刻掩模膜保留在第一蚀刻掩模图案之间；和除去第一和第二蚀刻掩模图案之间的辅助膜。
一种根据本发明第二实施方案的形成半导体器件微图案的方法包括：在半导体衬底上形成第一蚀刻掩模图案；在包括第一蚀刻掩模图案的表面的半导体衬底上形成辅助膜；在包括辅助膜的半导体衬底上形成蚀刻掩模膜；实施蚀刻工艺以形成第二蚀刻掩模图案，使得蚀刻掩模膜、辅助膜和第一蚀刻掩模图案在与第一蚀刻掩模图案交叉的方向上彼此隔离，并且蚀刻掩模膜保留在第一蚀刻掩模图案的侧壁上形成的辅助膜之间的间隔中；和除去第一和第二蚀刻掩模图案之间的辅助膜。
一种根据本发明第三实施方案的形成半导体器件微图案的方法包括：在半导体衬底上沿着列方向形成第一蚀刻掩模图案；在包括第一蚀刻掩模图案表面的半导体衬底上形成辅助膜，在包括辅助膜的半导体衬底上形成蚀刻掩模膜；实施蚀刻工艺以形成第二蚀刻掩模图案，使得蚀刻掩模膜、辅助膜和第一蚀刻掩模图案在行方向上彼此隔离，并且蚀刻掩模膜保留在隔离的第一蚀刻掩模图案的侧壁上形成的辅助膜之间的间隔中；和除去第一和第二蚀刻掩模图案之间的辅助膜。
一种根据本发明第四实施方案的形成半导体器件微图案的方法包括：在半导体衬底上形成硬掩模膜和第一蚀刻掩模膜；通过图案化第一蚀刻掩模膜在列方向上形成第一蚀刻掩模图案；在包括第一蚀刻掩模图案表面的硬掩模膜上形成辅助膜；在包括辅助膜的半导体衬底上形成第二蚀刻掩模膜；实施蚀刻工艺以形成第二蚀刻掩模图案，使得第二蚀刻掩模膜、辅助膜和第一蚀刻掩模图案在行方向上彼此隔离，并且第二蚀刻掩模膜保留在第一蚀刻掩模图案的侧壁上形成的辅助膜之间的间隔中；除去第一和第二蚀刻掩模图案之间的辅助膜；和通过采用第一和第二蚀刻掩模图案的蚀刻工艺蚀刻硬掩模膜来形成硬掩模图案。
在上述实施方案中，第一蚀刻掩模图案的间距和第二蚀刻掩模图案的间距是目标图案的间距的两倍。第一和第二蚀刻掩模图案之间的距离由在第一蚀刻掩模图案侧壁上形成的辅助膜的厚度决定。在第一蚀刻掩模图案的侧壁上形成的辅助膜的厚度对应于有源区的水平距离。每一个第一和第二蚀刻掩模图案的宽度对应于有源区的短边方向上的宽度。第一蚀刻掩模图案彼此隔离的距离对应于有源区的垂直距离。通过蚀刻工艺隔离的第一蚀刻掩模图案的长度对应于有源区的长边方向上的长度。通过蚀刻工艺隔离的第一蚀刻掩模图案的长度是第一蚀刻掩模图案的宽度的两倍。
在上述实施方案中，第一蚀刻掩模图案的形成包括：在第一蚀刻掩模膜上形成光刻胶图案，通过采用该光刻胶图案的蚀刻工艺来蚀刻第一蚀刻掩模膜，从而形成第一蚀刻掩模图案，进一步蚀刻硬掩模膜从而除去光刻胶图案。
在上述实施方案中，蚀刻工艺的实施包括：蚀刻所述蚀刻掩模膜和辅助膜，使得蚀刻掩模膜和辅助膜在与第一蚀刻掩模图案交叉的方向上彼此隔离，和通过蚀刻暴露在辅助膜之间的第一蚀刻掩模图案和蚀刻所述蚀刻掩模膜，使得隔离的蚀刻掩模膜保留在第一蚀刻掩模图案的侧壁上形成的辅助膜之间，从而形成第二蚀刻掩模图案。
在上述实施方案中，蚀刻工艺的实施包括：蚀刻第二蚀刻掩模膜和辅助膜，使得第二蚀刻掩模膜和辅助膜在与第一蚀刻掩模图案交叉的方向上彼此隔离，和通过蚀刻暴露在辅助膜之间的第一蚀刻掩模图案和蚀刻第二蚀刻掩模膜，使得隔离的第二蚀刻掩模膜保留在第一蚀刻掩模图案的侧壁上形成的辅助膜之间，从而形成第二蚀刻掩模图案。
在上述实施方案中，第一和第二蚀刻掩模图案可使用相同材料形成，该材料优选含Si的BARC膜(底部抗反射涂层)。第二蚀刻掩模图案可由含Si的BARC层形成。辅助膜可由碳聚合物膜形成。辅助膜可使用采用O2等离子体的蚀刻工艺除去。硬掩模膜可由碳膜形成。
附图说明
图1A至1F是说明根据本发明一个实施方案的形成半导体器件微图案的方法的截面图。
具体实施方式
将参考附图描述根据本发明的具体的实施方案。然而，本发明不限于所述公开的实施方案，而是可以各种方式实施。提供所述实施方案以完成本发明的公开并使得本领域技术人员理解本发明的范围。本发明由权利要求的范围所限定。
图1A至1F是说明根据本发明一个实施方案的形成半导体器件微图案的方法的截面图。
参考图1A，在半导体衬底101上形成硬掩模膜103、第一蚀刻掩模膜105、第一ARC(抗反射涂层)膜107和第一光刻胶图案109。在形成硬掩模膜103之前，可形成缓冲膜如氧化物膜。在此，硬掩模膜103可由碳膜形成。可以使用旋涂法形成碳膜。第一蚀刻掩模膜105可由含Si的BARC(底部ARC)膜形成。第一ARC层107用于防止在用于形成第一光刻胶图案109的曝光工艺中的漫反射。如果第一蚀刻掩模膜105可执行抗反射功能，则可省略第一ARC层107。
下面描述一个示例性的例子，其中使用用于限定目标图案的硬掩模图案来形成布置为矩阵的矩形目标图案。矩阵形式的硬掩模图案可用于限定在6F2DRAM制造工艺中的有源区AR。在这种情况下，硬掩模图案可用作用于蚀刻隔离区的半导体衬底的蚀刻工艺中的隔离掩模。
有源区AR成形为矩形形式并且布置为矩阵形式。有源区AR的长边方向上的长度L可以是有源区AR的短边方向上宽度W的两倍。在一个方向上平行地形成第一光刻胶图案109的线。具体地，例如在6F2DRAM器件的情况下，并且在位于奇数(或偶数)列的有源区AR上与有源区AR的长边方向平行形成第一光刻胶图案109。因此，第一光刻胶图案109的间距P2是有源区AR的行方向的间距P1的两倍。此外，第一光刻胶图案109的宽度由有源区AR的宽度决定。
参考图1B，通过采用第一光刻胶图案109作为蚀刻掩模的蚀刻工艺来图案化第一ARC层107和第一蚀刻掩模膜105，从而形成第一蚀刻掩模图案105a。根据第一光刻胶图案109的形状图案化第一蚀刻掩模图案105a。
同时，在形成第一蚀刻掩模图案105a之后，可实施后续工艺而不除去第一光刻胶图案109和第一ARC层107。然而，在这种情况下，由于后续的热处理工艺而导致的第一光刻胶图案109和第一ARC层107的变形可使得图案坍塌。因此，在一次实施过程中，除去第一光刻胶图案109和第一ARC层107。为除去第一光刻胶图案109和第一ARC层107，可实施另外的蚀刻工艺。此外，如果通过蚀刻第一蚀刻掩模膜105形成第一蚀刻掩模图案105a并且硬掩模膜103的暴露部分蚀刻至一定深度，那么即使存在蚀刻选择性差异，也可以一起除去第一光刻胶图案109和第一ARC层107。在后者的情况下，可以省略在后续工艺(例如，第二蚀刻掩模膜的形成工艺)之前实施并且在形成第一蚀刻掩模图案105a之后实施的硬焙烘(hard baking)工艺。或者，当第一蚀刻掩模图案105a和第二蚀刻掩模膜保持在处于真空状态的同一腔室内部时，可以原位实施形成第一蚀刻掩模图案105a的蚀刻工艺和第二蚀刻掩模膜的形成工艺。同时，由于第一光刻胶图案109或第一ARC层107很少残留(如果有的话)，可以防止由于后续热处理工艺导致的图案坍塌。通过蚀刻暴露的硬掩模膜103的一部分在硬掩模膜103中形成沟槽。
参考图1C，在包括暴露的第一蚀刻掩模图案105a的表面的硬掩模膜103上形成辅助膜111。辅助膜111可由碳聚合物形成。
辅助膜111形成至一定厚度，其中由第一蚀刻掩模图案105a产生的台阶可以得到保持。即，与由第一蚀刻掩模图案105a限定的图案共形地形成辅助膜111。在第一蚀刻掩模图案105a的侧壁上形成的辅助膜111的厚度T控制后续工艺中在有源区的一个方向上的距离。因此，根据在有源区的一个方向上的期望距离，可控制辅助膜111的厚度。由于辅助膜111与第一蚀刻掩模图案105共形地形成，在第一蚀刻掩模图案105a之间限定多个凹陷部分111a(或沟槽)。凹陷部分111a对应于有源区AR的宽度。即，辅助膜111的沟槽的宽度限定有源区的宽度。
参考图1D，在包括辅助膜111的所述半导体衬底101上形成第二蚀刻掩模膜113，使得在第一蚀刻掩模图案105a的侧壁上形成的辅助膜111之间的间隔(即，沟槽或凹陷部分)被填隙。在第二蚀刻掩模膜113上形成第二ARC层115。在第二ARC层115上形成第二光刻胶图案117。
可使用与第一蚀刻掩模图案105a相同的材料形成第二蚀刻掩模膜113以便于后续工艺。即，第二蚀刻掩模膜113可由含Si的BARC膜形成。如上参考图1A的描述，如果在形成第二光刻胶图案117的曝光工艺中，第二蚀刻掩模膜113可执行抗反射功能，则可省略第二ARC层115。
以垂直于第一光刻胶图案(参考图1A的109)的方向形成第二光刻胶图案117。第二光刻胶图案117的宽度是第一光刻胶图案109的宽度的两倍。例如，在6F2DRAM器件的情况下，在有源区AR(即，列方向)上在与第一光刻胶图案(参考图1A的109)交叉的方向上形成第二光刻胶图案117。第二光刻胶图案117的行方向上的间距基本等于有源区AR的行方向之间的间距。此外，第二光刻胶图案117的宽度L对应于有源区AR的长边方向上的长度(参考图1A的L)。
参考图1E，使用采用第二光刻胶图案117作为蚀刻掩模的蚀刻工艺，蚀刻第二ARC层115和第二蚀刻掩模膜113。蚀刻通过第二光刻胶图案117暴露的辅助膜111。当蚀刻辅助膜111时，可以控制蚀刻工艺，使得第二光刻胶图案117的蚀刻特征基本上与第二ARC层115相同，所以利用相同的蚀刻工艺可以一起除去第二光刻胶图案117和第二ARC层115。如果第二光刻胶图案117和第二ARC层115残留，可以实施另外的蚀刻工艺以除去第二光刻胶图案117和第二ARC层115。沿所述行方向图案化辅助膜111并且沿所述行方向来限定隔离的图案。
之后，蚀刻通过辅助膜111暴露的第一蚀刻掩模图案105a。由此在列方向上隔离第一蚀刻掩模图案105a。即，形成隔离的第一蚀刻掩模图案。第二蚀刻掩模膜113仅仅保留在由辅助膜111限定的凹陷部分111a中。保留在凹陷部分111a中的第二蚀刻掩模膜113限定多个第二蚀刻掩模图案113a。因此，第二蚀刻掩模图案113a在第一蚀刻掩模图案105a之间自对准。换言之，第一蚀刻掩模图案105a仅仅保留在奇数(或偶数)列的有源区上，并且第二蚀刻掩模图案113a仅仅保留在偶数(或奇数)列的有源区上。即，第一和第二蚀刻掩模图案105a和113a是沿行方向交替的图案。
第二蚀刻掩模图案113a平行地形成在第一蚀刻掩模图案105a之间并且具有间距P3，该间距P3是目标图案的间距的两倍，和第一蚀刻掩模图案105a相同。第二蚀刻掩模图案113a的宽度W对应于有源区的宽度。
第一蚀刻掩模图案105a和第二蚀刻掩模图案113a之间的距离由形成在第一蚀刻掩模图案105a侧壁上的辅助膜111的厚度确定。尤其是，如果在第一蚀刻掩模图案105a的两个侧壁上形成的辅助膜111的厚度是均匀的，则第二蚀刻掩模图案113a在两个相邻的第一蚀刻掩模图案105a中间是自对准的。由于形成第二蚀刻掩模图案113a，在第一蚀刻掩模图案105a的侧壁和上表面上形成的辅助膜111被暴露。
参考图1F，使用第一和第二蚀刻掩模图案105a和113a作为蚀刻掩模，除去辅助膜111。在本实施方案中，使用采用O2等离子体的蚀刻工艺除去辅助膜111。在此，也除去在第一蚀刻掩模图案105a上的辅助膜111。由于除去辅助膜111，第一和第二蚀刻掩模图案105a和113a之间的硬掩模膜103暴露。除去硬掩模膜103的暴露的部分，因此形成硬掩模图案103a。硬掩模图案103a仅仅保留在有源区AR上。之后，虽然附图未显示，可以使用采用硬掩模图案103a的蚀刻工艺来蚀刻半导体衬底101，以在隔离区中形成沟槽。
如上所述，在通过使用采用第一和第二蚀刻掩模图案105a和113a的蚀刻工艺图案化硬掩模膜103，以形成硬掩模图案103a之后，使用采用硬掩模图案103a的蚀刻工艺来蚀刻半导体衬底101。然而，可以使用采用第一和第二蚀刻掩模图案105a和113a的蚀刻工艺来直接蚀刻半导体衬底101不使用硬掩模膜103。在这种情况下，可省略硬掩模膜103的形成工艺和蚀刻工艺。
如上所述，本发明具有下列一个或多个优点。
第一，在实施曝光工艺以形成第一蚀刻掩模图案时，形成具有间距的光刻胶图案，该间距为目标图案的间距的两倍。因此，可以形成具有小于曝光设备分辨率的间距的微图案。
第二，以自对准方式在第一蚀刻掩模图案之间形成第二蚀刻掩模图案。因此，能防止未对准的发生。
第三，第一和第二蚀刻掩模图案之间的距离可以控制为在第一蚀刻掩模图案的侧壁上形成的辅助膜的厚度。因此，可更精确地控制第一和第二蚀刻掩模图案之间的距离。
第四，如上所述，如果第一蚀刻掩模图案、辅助膜和第二蚀刻掩模图案是由透明膜如含Si的BARC膜或碳聚合物膜形成，则可省略在后续曝光工艺中的用于曝光对准标记(key)如套刻游标尺的标记打开工艺。
第五，如果含Si的BARC膜的蚀刻过程和碳聚合物膜的沉积过程以真空状态保持在相同设备内部，可原位连续地进行上述工艺。因此，可稳定地保持工艺条件并且可缩短周转时间。
第六，如果使用如上所述的旋涂法形成含Si的BARC膜，可改善掩埋特征。因此，即使在具有高深宽比的微小图案之间的间隔中，也可容易地形成没有空隙的含Si的BARC膜。
第七，在现有技术中，为了限定以矩阵形式布置的有源区，使用第一掩模和第二掩模实施曝光工艺，其中第一掩模用于限定位于奇数行和奇数列中的有源区，第二掩模用于限定位于偶数行和偶数列中的有源区。因此，由于两个掩模的使用可出现未对准的问题。然而，在本发明中，图案化工艺分别在水平方向和垂直方向实施一次。即使产生未对准，也可精确控制有源区(目标图案)的宽度和距离。即，可以防止由于未对准导致的图案损坏。
第八，如果在DRAM中寻求使用DEET(双曝光蚀刻技术)实现接触阵列，两片掩模必须以棋盘形式(check board form)分隔。如果寻求使用曝光设备限定棋盘形式的接触阵列，必须使用二维对称照明，这导致低的分辨率。由此，通过DEET可以实现的k1变为0.20或更大。然而，在本本发明中，由于使用曝光设备限定线形式，因此使用强照明如偶极可以实现高达0.14的k1。
本发明不局限于所述公开的实施方案，而是可以各种方式实施。提供所述实施方案以完成本发明的公开，并使得本领域技术人员理解本发明的范围。本发明由权利要求的范围所限定。

Claims (57)

1.一种用于形成半导体器件微图案的方法，所述方法包括：
在衬底上形成沿第一方向延伸的第一蚀刻掩模图案，所述第一蚀刻掩模图案的第一间距大于目标图案的第二间距；
在所述第一蚀刻掩模图案上形成辅助膜，所述辅助膜与所述第一蚀刻掩模图案共形并且限定多个第一沟槽；
在所述辅助膜上形成蚀刻掩模膜，所述蚀刻掩模膜填充所述第一沟槽；
利用垂直于所述第一方向的第二方向上的光刻胶图案作为蚀刻掩模来实施蚀刻工艺以形成具有第一间距的第二蚀刻掩模图案，使得所述蚀刻掩模膜、所述辅助膜和所述第一蚀刻掩模图案被蚀刻并且一起限定沿所述第二方向延伸的多个第二沟槽，所述第二蚀刻掩模图案对应于形成在所述第一沟槽内的所述蚀刻掩模膜；和
除去通过所述第一和第二蚀刻掩模图案暴露的所述辅助膜。
2.根据权利要求1所述的方法，其中使用在所述第一蚀刻掩模图案的侧壁上形成的所述辅助膜的厚度限定在所述第一和第二蚀刻掩模图案之间的距离。
3.根据权利要求1所述的方法，其中在所述第一蚀刻掩模图案的侧壁上形成的所述辅助膜的厚度限定有源区的水平距离。
4.根据权利要求1所述的方法，其中所述第一蚀刻掩模图案的宽度限定有源区的短边方向上的宽度。
5.根据权利要求1所述的方法，其中相邻的第一蚀刻掩模图案之间的距离对应于有源区的垂直距离。
6.根据权利要求1所述的方法，其中已经蚀刻的所述第一蚀刻掩模图案限定多个隔离的第一蚀刻掩模图案，所述隔离的第一蚀刻掩模图案的长度对应于有源区的长边方向上的长度。
7.根据权利要求1所述的方法，其中已经蚀刻的所述第一蚀刻掩模图案限定多个隔离的第一蚀刻掩模图案，所述隔离的第一蚀刻掩模图案的长度是所述隔离的第一蚀刻掩模图案的宽度的约两倍。
8.根据权利要求1所述的方法，其中所述实施蚀刻工艺的步骤包括：
蚀刻所述蚀刻掩模膜和所述辅助膜以形成所述第二沟槽；和
通过蚀刻暴露在所述辅助膜之间的所述第一蚀刻掩模图案并蚀刻所述蚀刻掩模膜，使得所述蚀刻掩模膜在所述第一沟槽内被隔离，从而形成所 述第二蚀刻掩模图案。
9.根据权利要求1所述的方法，其中所述第一和第二蚀刻掩模图案包含基本上相同的材料。
10.根据权利要求1所述的方法，其中所述第一蚀刻掩模图案包含含Si的底部抗反射涂层(BARC)。
11.根据权利要求1所述的方法，其中所述第二蚀刻掩模图案包含含Si的BARC层。
12.根据权利要求1所述的方法，其中所述辅助膜包括碳聚合物膜。
13.根据权利要求1所述的方法，其中使用采用O2等离子体的蚀刻工艺除去所述辅助膜。
14.一种用于形成半导体器件微图案的方法，所述方法包括：
在半导体衬底上形成第一蚀刻掩模图案；
在所述第一蚀刻掩模图案上形成辅助膜，所述辅助膜限定沿第一方向延伸的多个第一沟槽，每一个第一沟槽限定在相邻的第一蚀刻掩模图案之间；
在所述辅助膜上形成蚀刻掩模膜，所述蚀刻掩模膜填充所述第一沟槽；
利用垂直于所述第一方向的第二方向上的光刻胶图案作为蚀刻掩模来蚀刻所述蚀刻掩模膜、所述辅助膜和所述第一蚀刻掩模图案以形成第二蚀刻掩模图案，所述第二蚀刻掩模图案由在所述蚀刻之后在所述第一沟槽中保留的所述蚀刻掩模膜限定，通过至少一个沿所述第二方向延伸的第二沟槽，每一个第二蚀刻掩模图案与相邻的第二蚀刻掩模图案分隔；和
除去暴露于所述第一和第二蚀刻掩模图案之间的所述辅助膜。
15.根据权利要求14所述的方法，其中所述第一蚀刻掩模图案的间距和所述第二蚀刻掩模图案的间距是目标图案的间距的约两倍。
16.根据权利要求14所述的方法，其中使用在所述第一蚀刻掩模图案的侧壁上形成的所述辅助膜的厚度限定所述第一和第二蚀刻掩模图案之间的距离。
17.根据权利要求14所述的方法，其中在所述第一蚀刻掩模图案的侧壁上形成的所述辅助膜的厚度对应于有源区的水平距离。
18.根据权利要求14所述的方法，其中所述第一蚀刻掩模图案的宽度对应 于有源区的短边方向上的宽度。
19.根据权利要求14所述的方法，其中所述相邻第一蚀刻掩模图案之间的距离对应于有源区的垂直距离。
20.根据权利要求14所述的方法，其中已经蚀刻的所述第一蚀刻掩模图案限定多个隔离的第一蚀刻掩模图案，所述隔离的第一蚀刻掩模图案的长度对应于有源区的长边方向上的长度。
21.根据权利要求14所述的方法，其中已经蚀刻的所述第一蚀刻掩模图案限定多个隔离的第一蚀刻掩模图案，所述隔离的第一蚀刻掩模图案的长度是所述第一蚀刻掩模图案的宽度的约两倍。
22.根据权利要求14所述的方法，其中所述蚀刻工艺的实施包括：
蚀刻所述蚀刻掩模膜、所述辅助膜和所述第一蚀刻掩模图案以形成所述第二沟槽；和
通过蚀刻暴露在所述辅助膜之间的所述第一蚀刻掩模图案并且蚀刻所述蚀刻掩模膜，使得所述蚀刻掩模膜在所述第一沟槽内隔离，从而形成所述第二蚀刻掩模图案。
23.根据权利要求14所述的方法，其中所述第一和第二蚀刻掩模图案包含基本相同的材料。
24.根据权利要求14所述的方法，其中所述第一蚀刻掩模图案包含含Si的底部抗反射涂层(BARC)。
25.根据权利要求14所述的方法，其中所述第二蚀刻掩模图案包含含Si的BARC层。
26.根据权利要求14所述的方法，其中所述辅助膜包括碳聚合物膜。
27.根据权利要求14所述的方法，其中使用采用O2等离子体的蚀刻工艺除去所述辅助膜。
28.一种用于形成半导体器件微图案的方法，所述方法包括：
在半导体衬底上沿列方向形成第一蚀刻掩模图案；
在所述第一蚀刻掩模图案上形成辅助膜，所述辅助膜限定在两个相邻第一蚀刻掩模图案之间的第一沟槽，所述第一沟槽沿列方向延伸；
在所述辅助膜上形成蚀刻掩模膜，所述蚀刻掩模膜填充所述第一沟槽；
通过利用行方向上的光刻胶图案作为蚀刻掩模来蚀刻所述蚀刻掩模膜、所述辅助膜和所述第一蚀刻掩模图案形成第二蚀刻掩模图案，并且形 成沿所述行方向延伸的第二沟槽，所述第二沟槽分隔所述两个相邻的第二蚀刻掩模图案；和
除去暴露在所述第一和第二蚀刻掩模图案之间的所述辅助膜。
29.根据权利要求28所述的方法，其中所述第一蚀刻掩模图案的间距是目标图案的间距的约两倍。
30.根据权利要求28所述的方法，其中利用在所述第一蚀刻掩模图案的侧壁上形成的所述辅助膜的厚度限定所述第一和第二蚀刻掩模图案之间的距离。
31.根据权利要求28所述的方法，其中在所述第一蚀刻掩模图案的侧壁上形成的所述辅助膜的厚度对应于有源区的水平距离。
32.根据权利要求28所述的方法，其中第一蚀刻掩模图案的宽度对应于有源区的短边方向上的宽度。
33.根据权利要求28所述的方法，其中所述第一蚀刻掩模图案之间限定的距离对应于有源区的垂直距离。
34.根据权利要求28所述的方法，其中已经蚀刻的所述第一蚀刻掩模图案限定多个隔离的第一蚀刻掩模图案，所述隔离的第一蚀刻掩模图案的长度对应于有源区的长边方向上的长度。
35.根据权利要求28所述的方法，其中已经蚀刻的所述第一蚀刻掩模图案限定多个隔离的第一蚀刻掩模图案，所述隔离的第一蚀刻掩模图案的长度是所述隔离的第一蚀刻掩模图案的宽度的约两倍。
36.根据权利要求28所述的方法，其中每一个所述第二蚀刻掩模图案设置在两个相邻第一蚀刻掩模图案的大致中间。
37.根据权利要求28所述的方法，其中所述第一和第二蚀刻掩模图案包含基本上相同的材料。
38.根据权利要求28所述的方法，其中所述第一蚀刻掩模图案包含含Si的底部抗反射涂层(BARC)。
39.根据权利要求28所述的方法，其中所述第二蚀刻掩模图案包含含Si的BARC层。
40.根据权利要求28所述的方法，其中所述辅助膜包括碳聚合物膜。
41.根据权利要求28所述的方法，其中使用采用O2等离子体的蚀刻工艺 除去所述辅助膜。
42.一种用于形成半导体器件微图案的方法，所述方法包括：
在半导体衬底上形成硬掩模膜和第一蚀刻掩模膜；
蚀刻所述第一蚀刻掩模膜以形成沿列方向延伸的第一蚀刻掩模图案；
在所述硬掩模膜和所述第一蚀刻掩模图案上形成辅助膜，所述辅助膜限定沿所述列方向延伸的第一沟槽；
在所述辅助膜上形成第二蚀刻掩模膜，所述第二蚀刻掩模膜填充所述第一沟槽；
利用行方向上的光刻胶图案作为蚀刻掩模来实施蚀刻工艺以形成第二蚀刻掩模图案，所述第二蚀刻掩模图案基于保留在所述第一沟槽内和第二沟槽内的所述第二蚀刻掩模膜，所述第二沟槽将所述两个相邻的第二蚀刻掩模图案分隔，所述第二沟槽沿所述行方向延伸；
除去暴露在所述第一和第二蚀刻掩模图案之间的所述辅助膜；和
通过使用采用所述第一和第二蚀刻掩模图案的蚀刻工艺来蚀刻所述硬掩模膜，从而形成硬掩模图案。
43.根据权利要求42所述的方法，其中所述第一蚀刻掩模图案的间距是目标图案的间距的约两倍，所述第一蚀刻掩模图案的间距基本上等于所述第二蚀刻掩模图案的间距。
44.根据权利要求42所述的方法，其中利用在所述第一蚀刻掩模图案的侧壁上形成的所述辅助膜的厚度限定在所述第一和第二蚀刻掩模图案之间的距离。
45.根据权利要求42所述的方法，其中在所述第一蚀刻掩模图案的侧壁上形成的所述辅助膜的厚度对应于有源区的水平距离。
46.根据权利要求42所述的方法，其中所述第二蚀刻掩模图案的宽度对应于有源区的短边方向上的宽度。
47.根据权利要求42所述的方法，其中蚀刻所述第一蚀刻掩模图案以形成所述第二沟槽，由此限定多个隔离的第一蚀刻掩模图案，两个相邻的第一蚀刻掩模图案之间的距离限定有源区的垂直距离。
48.根据权利要求42所述的方法，其中蚀刻所述第一蚀刻掩模图案以形成所述第二沟槽，由此限定多个隔离的第一蚀刻掩模图案，所述隔离的第一蚀刻掩模图案的长度对应于有源区的长边方向上的长度。
49.根据权利要求42所述的方法，其中蚀刻所述第一蚀刻掩模图案以形成 所述第二沟槽，由此限定多个隔离的第一蚀刻掩模图案，所述隔离的第一蚀刻掩模图案的长度是所述第一蚀刻掩模图案的宽度的约两倍。
50.根据权利要求42所述的方法，其中所述第一蚀刻掩模图案的形成包括：
在所述第一蚀刻掩模膜上形成光刻胶图案；
通过使用采用所述光刻胶图案的蚀刻工艺来蚀刻所述第一蚀刻掩模膜，从而形成所述第一蚀刻掩模图案；和
进一步蚀刻所述硬掩模膜，以除去所述光刻胶图案。
51.根据权利要求42所述的方法，其中所述蚀刻工艺的实施包括：
蚀刻所述第二蚀刻掩模膜、所述辅助膜和所述第一蚀刻掩模图案以形成所述第二沟槽；和
通过蚀刻暴露在所述辅助膜之间的所述第一蚀刻掩模图案并且蚀刻所述第二蚀刻掩模膜，使得所述第二蚀刻掩模膜在所述第一沟槽内隔离，从而形成所述第二蚀刻掩模图案。
52.根据权利要求42所述的方法，其中所述第一和第二蚀刻掩模图案包含基本相同的材料。
53.根据权利要求42所述的方法，其中所述第一蚀刻掩模图案包含含Si的底部抗反射涂层(BARC)。
54.根据权利要求42所述的方法，其中所述第二蚀刻掩模图案包含含Si的BARC层。
55.根据权利要求42所述的方法，其中所述辅助膜包括碳聚合物膜。
56.根据权利要求42所述的方法，其中使用采用O2等离子体的蚀刻工艺除去所述辅助膜。
57.根据权利要求42所述的方法，其中所述硬掩模膜包括碳膜。 
CN2008101252324A 2007-12-27 2008-06-16 形成半导体器件微图案的方法 Expired - Fee Related CN101471233B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020070138493A KR100942075B1 (ko) 2007-12-27 2007-12-27 반도체 소자의 미세 패턴 형성 방법
KR1020070138493 2007-12-27
KR10-2007-0138493 2007-12-27

Publications (2)

Publication Number Publication Date
CN101471233A CN101471233A (zh) 2009-07-01
CN101471233B true CN101471233B (zh) 2012-04-25

Family

ID=40799014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101252324A Expired - Fee Related CN101471233B (zh) 2007-12-27 2008-06-16 形成半导体器件微图案的方法

Country Status (4)

Country Link
US (1) US8647521B2 (zh)
JP (1) JP2009158913A (zh)
KR (1) KR100942075B1 (zh)
CN (1) CN101471233B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5086283B2 (ja) * 2008-02-15 2012-11-28 東京エレクトロン株式会社 パターン形成方法及び半導体装置の製造方法
US8247029B2 (en) * 2008-06-17 2012-08-21 Tdk Corporation Method for forming micropattern
KR101018161B1 (ko) 2009-09-07 2011-02-28 삼성전기주식회사 배선판 및 그 제조방법
US8691697B2 (en) 2010-11-11 2014-04-08 International Business Machines Corporation Self-aligned devices and methods of manufacture
CN103187524B (zh) * 2011-12-31 2016-02-17 中芯国际集成电路制造(上海)有限公司 相变存储器中相变电阻的形成方法
CN104425225A (zh) * 2013-09-04 2015-03-18 中芯国际集成电路制造(上海)有限公司 三重图形的形成方法
US9761436B2 (en) 2014-06-30 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming patterns using multiple lithography processes
US9293341B2 (en) * 2014-03-13 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming patterns using multiple lithography processes
US9711369B2 (en) 2015-03-16 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming patterns with sharp jogs
US10181401B1 (en) * 2018-01-08 2019-01-15 Nanya Technology Corporation Method for manufacturing a semiconductor device
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
US11908693B2 (en) * 2022-02-11 2024-02-20 Nanya Technology Corporation Method for preparing semiconductor device structure with lining layer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7211496B1 (en) * 1998-04-22 2007-05-01 International Business Machines Corporation Freestanding multiplayer IC wiring structure
KR100574999B1 (ko) 2004-12-06 2006-04-28 삼성전자주식회사 반도체소자의 패턴 형성방법
KR100595328B1 (ko) 2004-12-31 2006-06-30 동부일렉트로닉스 주식회사 패턴 형성 방법
JP4619839B2 (ja) * 2005-03-16 2011-01-26 株式会社東芝 パターン形成方法
KR100655444B1 (ko) * 2005-09-26 2006-12-08 삼성전자주식회사 반도체 장치의 트랜지스터 구조체 및 그 제조 방법
US7696101B2 (en) * 2005-11-01 2010-04-13 Micron Technology, Inc. Process for increasing feature density during the manufacture of a semiconductor device
KR100714305B1 (ko) 2005-12-26 2007-05-02 삼성전자주식회사 자기정렬 이중패턴의 형성방법
US7745339B2 (en) * 2006-02-24 2010-06-29 Hynix Semiconductor Inc. Method for forming fine pattern of semiconductor device
US7704680B2 (en) * 2006-06-08 2010-04-27 Advanced Micro Devices, Inc. Double exposure technology using high etching selectivity
KR100757414B1 (ko) 2006-06-26 2007-09-10 삼성전자주식회사 반도체 제조용 마스크 패턴 형성 방법
KR100790998B1 (ko) 2006-10-02 2008-01-03 삼성전자주식회사 셀프 얼라인 더블 패터닝법을 사용한 패드 패턴 형성 방법 및 셀프 얼라인 더블 패터닝법을 사용한 콘택홀 형성방법
KR100942078B1 (ko) * 2007-12-27 2010-02-12 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법

Also Published As

Publication number Publication date
JP2009158913A (ja) 2009-07-16
US20090170326A1 (en) 2009-07-02
KR20090070475A (ko) 2009-07-01
CN101471233A (zh) 2009-07-01
US8647521B2 (en) 2014-02-11
KR100942075B1 (ko) 2010-02-12

Similar Documents

Publication Publication Date Title
CN101471233B (zh) 形成半导体器件微图案的方法
CN101304007B (zh) 制造快闪存储器件的方法
CN101290867B (zh) 形成半导体器件的微图案的方法
CN101471231B (zh) 一种形成半导体器件微图案的方法
US7892977B2 (en) Hard mask patterns of a semiconductor device and a method for forming the same
US8133818B2 (en) Method of forming a hard mask pattern in a semiconductor device
US8518831B2 (en) Method of forming semiconductor memory device
CN101281857B (zh) 半导体器件的制造方法
KR100817090B1 (ko) 반도체 소자의 제조 방법
CN101419906B (zh) 半导体器件微图案的形成方法
US7871910B2 (en) Flash memory device and method of fabricating the same
CN101383270B (zh) 形成半导体器件微图案的方法
CN101471232A (zh) 形成半导体器件图案的方法
CN101303972B (zh) 形成半导体器件微图案的方法
JP2011258822A (ja) 半導体装置の製造方法
US8597530B2 (en) Method of forming semiconductor device
JP2006269788A (ja) 半導体装置及びその製造方法
US20160035396A1 (en) Semiconductor device
US8698223B2 (en) Semiconductor device and forming method of the same
KR20090049379A (ko) 플래시 메모리 소자의 제조 방법
US7381652B2 (en) Method of manufacturing flash memory device
US8617979B2 (en) Method for manufacturing semiconductor device and semiconductor device
KR20100076317A (ko) 반도체 소자의 패턴 형성방법
KR20100081019A (ko) 반도체 소자의 제조 방법
US20130146984A1 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120425

Termination date: 20160616