CN101427461B - 可编程的低噪声放大器及方法 - Google Patents

Abstract

本发明揭示一种可编程增益低噪声放大器，其包括一尾电流晶体管(Q3)，所述尾电流晶体管(Q3)具有一耦合至一第一参考电压(VDD)的源极及一耦合至一尾电流导体(18)的漏极。一差动输入实施例具有复数对(Q4、Q5；Q7、Q8；Q10、Q11；Q13、Q14)差动耦合的输入晶体管。每一对均包括一第一输入晶体管(Q4、Q7、Q10、Q13)，所述第一输入晶体管(Q4、Q7、Q10、Q13)具有一耦合至一第一输入导体(19A)的栅极及一耦合至一第一输出导体(26A)的漏极。每一对还包括一第二输入晶体管(Q5、Q8、Q11、Q14)，所述第二输入晶体管(Q5、Q8、Q11、Q14)具有一耦合至一第二输入导体(19B)的栅极、一耦合至所述第一晶体管的一源极的源极、及一耦合至一第二输出导体(26B)的漏极。某些或所有对的所述第一及第二输入晶体管的源极通过施加至开关晶体管(Q6、Q9、Q12)的栅极的控制信号(B1、B2、B3)来选择性地耦合至尾电流导体(18)。

Description

可编程的低噪声放大器及方法

技术领域

本发明大体而言涉及低噪声放大器，且更具体而言涉及具有可编程的增益的低噪声放大器。

背景技术

作为背景技术，一对以差动方式耦合的MOSFET(金属氧化物半导体场效晶体管)的源电极之间的串联电阻是在差动放大器中引起噪声的主要原因。图1中所示的现有技术电路显示一极低噪声的差动放大器1，其包括一P沟道电流源晶体管Q1，所述P沟道电流源晶体管Q1将其漏极在一节点2处直接连接至一对P沟道输入晶体管Q2、Q3的源极。输入晶体管Q2、Q3的漏极在输出节点3、4处连接至电阻为RL的负载晶体管5、6。对输入晶体管Q2、Q3的栅极分别施加输入电压Vin+、Vin-，且在输出导体3、4的漏极处的节点3、4处分别产生输出电压Vout-、Vout+。放大器1的噪声极低的原因在于在晶体管Q2、Q3的共同耦合的源电极之间未连接电阻器。

放大器1的增益表示为：

方程式(1)：增益＝Gm×RL，

其中Gm是该对差动连接的输入晶体管Q2、Q3的跨导且表示为：

方程式(2)：Gm＝SQR{μ·Cox·(W/L)·I}，

其中SQR表示括弧内表达式的平方根，μ为输入晶体管Q2、Q3的沟道区域中多数载流子的迁移率，Cox为由每一输入晶体管Q2、Q3的栅极及沟道区域所形成的电容，W/L为每一输入晶体管Q2、Q3的沟道宽度对沟道长度之比率，且I为流过每一输入晶体管Q2、Q3的电流。

现有技术低噪声放大器1略呈非线性并会引起失真，然而在某些应用中这是可以接受的。如果所述失真令人无法接受，则可按例如在Koen的名称为“低噪声差动输入、差动输出放大器及方法(Low Noise Differential Input，Differential Output Amplifier AndMethod)”的第6,118,340中所解释的各种方式来降低失真。

通常，电流源晶体管Q1中的尾电流I0是恒定的，以便使放大器1能够获得一特定的输出电压摆动。因此，由于W/L之比率固定不变，因而现有技术低噪声放大器1的增益是不可变的或者不可编程的。然而，在许多种应用中却非常希望放大器具有可编程的增益。

对于必须以低的失真来处理例如超声波等具有极宽动态范围的信号的系统而言，常常需要降低低噪声放大器的输入的增益。还非常希望能够通过电子方法来降低放大器增益，因为当可用于调整增益的电极到达半导体封装的边缘时常常会形成寄生阻抗。这些寄生阻抗常常使增益不精确并可能会造成电路振荡。通过能够降低放大器增益，与其中放大级配置成仅具有高的增益的情形相比，可处理更大幅值的输入信号。高的增益设定值对于实现最低的噪声而言是可取的但将因强的输入信号而造成“过载”。允许降低增益会导致噪声升高，但放大器可处理更大幅值的输入信号。

存在各种已知的用于提供可编程增益放大器的技术，其中某些技术涉及到在输入晶体管(例如Q2，Q3)的源极之间接入及/或断开具有不同值的增益电阻器，其他现有的可编程增益放大器则利用各种技术以可控方式调整或改变耦合于输入晶体管(例如Q2，Q3)的源极之间的增益电阻器的电阻。遗憾的是，连接于输入晶体管Q2，Q3之间的任何电阻均会引入噪声，且因此与图1所示的基本的现有技术低噪声放大器1的噪声相比，此种类型的现有技术可编程增益放大器内在地具有相对高的噪声。(耦合于差动耦合的输入晶体管(例如Q2，Q3)的源极之间的电阻R所引入的噪声近似等于4·k·T·B·R的平方根，其中k为玻尔兹曼(Boltzmann)常数，T为以开尔文度数为单位的绝对温度，且B为带宽)。

使用外部开关选择性地切换外部电阻器来控制放大器增益的现有技术成本较高并因实体尺寸较大而不方便，且还会因存在与外部电阻器及开关相关联的寄生电容而降低电路的性能。

因此，人们对低噪声、可编程增益放大器的需要尚未得到满足。

人们对可扩展能以低的失真来放大的信号的动态范围的低噪声、可编程增益MOS或CMOS放大器的需要也尚未得到满足。

人们对可扩展能以低的失真来放大的输入信号的动态范围的低噪声、可编程增益MOS或CMOS放大器的需要也尚未得到满足。

人们对一种无需使用外部增益控制电阻器及所述外部增益控制电阻器在印刷电路板上所需的相关联的大的面积量并消除与其相关联的成本的低噪声、可编程增益MOS或CMOS放大器的需要也尚未得到满足。

发明内容

本发明的一个目的是提供一种适合使用MOS或CMOS半导体制作工艺来制作的低噪声、可编程增益放大器。

本发明的另一目的是提供一种可扩展能以低失真得到放大的输入信号的动态范围的低噪声、可编程增益MOS或CMOS放大器。

本发明的另一目的是提供一种可使用单个控制信号以电子方式进行编程、从而消除寄生阻抗对放大器增益的影响的低噪声、可编程增益MOS或CMOS放大器。

本发明的另一目的是提供一种无需使用外部增益控制电阻器及在印刷电路板上所需的相关联的面积量并消除与其相关联的成本的低噪声、可编程增益MOS或CMOS放大器。

本发明的另一目的是提供一种能同时实现低电流噪声及低电压噪声的低噪声、低成本可编程增益放大器。

人们对一种使用最少数量的增益控制信号导体来控制可编程增益放大器的增益的方法的需要也尚未得到满足。

概括说来，根据一实施例，本发明提供一种可编程增益低噪声放大器，其包括：一尾电流晶体管，其具有一耦合至一第一参考电压的源极并具有一漏极；及复数个输入晶体管，其分别具有一耦合至一共用输入端的栅极及一耦合至一共用输出端的漏极。复数个开关晶体管选择性地耦合至少某些输入晶体管的源极，以响应于复数个增益选择信号而分别启用或禁用自尾电流晶体管的漏极流出的尾电流。一负载电阻器耦合于所述共用输出端与一第二参考电压之间。

在另一实施例中，本发明提供一种可编程增益低噪声放大器，其包括：一尾电流晶体管，其具有一耦合至一第一参考电压的源极及一漏极；及复数对差动耦合的输入晶体管，其中每一对均包括：一第一输入晶体管，其具有一耦合至一第一共用输入端的栅极及一耦合至一第一共用输出端的漏极；及一第二输入晶体管，具有一耦合至一第二共用输入端的栅极、一与所述第一输入晶体管的一源极共同连接的源极、及一耦合至一第二共用输出端的漏极。某些或所有对中的第一及第二输入晶体管的共同连接的源极耦合至所述尾电流晶体管的漏极。在一个所述的实施例中，提供复数个开关晶体管来耦合除一对之外的所有对中第一及第二输入晶体管的源极，以便响应于复数个选择信号来分别启用或禁用自所述尾电流晶体管的漏极流出的尾电流。一第一负载电阻器耦合于所述第一共用输出端与一第二参考电压之间且一第二负载电阻器耦合于所述第二共用输出端与所述第二参考电压之间。

在前面所述的实施例中，每一对中第一输入晶体管的沟道长度对沟道宽度之比率等于该对中第二输入晶体管的沟道长度对沟道宽度之比率，其中第一及第二输入晶体管的沟道长度对沟道宽度之比率分别在各对之间逐渐变大。各个开关晶体管将除一第一对之外的所有对中第一及第二输入晶体管的源极分别耦合至所述尾电流晶体管的漏极，所述第一对中第一及第二输入晶体管的源极在不使用中间开关晶体管的情况下耦合至所述尾电流晶体管的漏极。

在一实施例中，各个开关晶体管将所有对的第一及第二输入晶体管的源极分别耦合至所述尾电流晶体管的漏极。

在某些所述的实施例中，所述第一及第二输入晶体管为P沟道晶体管，且所述开关晶体管也为P沟道晶体管。所述尾电流晶体管为一P沟道晶体管，其将栅极耦合至一电流镜控制晶体管的一栅极及漏极，所述电流镜控制晶体管的源极则耦合至所述第一参考电压。一偏压控制电路包括：一电流镜晶体管，其具有一呈电流镜关系耦合至尾电流晶体管的栅极的栅极及漏极；一耦合于所述电流镜的电流路径中的控制晶体管；一运算放大器，其具有一耦合至一第三参考电压的第一输入端、一耦合至所述控制晶体管的一源极的第二输入端、及一耦合至所述控制晶体管的一栅极的输出端；及一控制电阻器，其在所述控制晶体管的电流路径中耦合于所述运算放大器的第二输入端与所述第二控制电压之间。所述控制电阻器较佳与所述第一及第二负载电阻器由相同的电阻性材料构成并在相同的制造工艺中形成，以便可实现根据温度及工艺变化来对尾电流进行精确的跟踪。一增益选择电路响应于一增益选择输入来运行以分别在所述复数个开关晶体管的栅极上产生所需的增益选择信号。

附图说明

图1(现有技术)为一基本的现有技术低噪声MOS放大器的示意图；

图2为一本发明可编程增益低噪声放大器的示意图；

图3为一本发明可编程增益低噪声放大器的另一实施例的示意图；

图4为本发明另一可编程增益低噪声放大器的示意图。

具体实施方式

现在参见图2，一低噪声可编程差动放大器10包括一具有一运算放大器12的偏压电路，运算放大器12的“+”输入端耦合至一参考电压Vref，其输出端连接至一N沟道控制晶体管Q1的栅极，且其“-”输入端连接至晶体管Q1的源极。一电阻为RB的电阻器14连接于地电位与晶体管Q1的源极之间。晶体管Q1的漏极连接至一P沟道电流镜晶体管Q2的漏极及晶体管Q2和一P沟道电流镜输出晶体管Q3(在本文中称作尾电流晶体管Q3)的栅极。在上述偏压电路及晶体管Q2的运行中，一尾电流I0流过尾电流晶体管Q3，以如下文所述根据与控制电阻器14及负载电阻器30、32相关联的温度及处理参数来实现对尾电流I0的追踪。晶体管Q2、Q3的源极连接至一第一参考电压VDD。晶体管Q3的漏极连接(在节点或导体18处)至P沟道输入晶体管Q4、Q5的源极及开关晶体管Q6、Q9、Q12的源极。

晶体管Q4、Q5构成一输入晶体管“差动耦合对“。输入晶体管Q4的栅极连接成接收输入端19A处的输入电压Vin+，且输入晶体管Q5的栅极连接成接收输入端19B处的输入电压Vin-。输入晶体管Q4的漏极连接成在输出端26A处产生一输出电压Vout-，且输入晶体管Q5的漏极连接成在输出端26B处产生一输出信号Vout+。(本文中所用的术语“差动耦合晶体管”旨在囊括一对连接或耦合成使源极共用并对施加于其栅极之间的差动信号作出响应的晶体管，如在图1及2中针对输入晶体管所示。然而，术语“差动耦合晶体管”还旨在囊括一对将其栅极连接于一起并对施加于其源极上的差动信号作出响应的晶体管)。

开关晶体管Q6、Q9、Q12用作开关晶体管，其栅极分别连接至栅极选择信号B1、B2、B3。开关晶体管Q6的漏极在20处连接至差动连接的一对输入晶体管Q7、Q8的源极，输入晶体管Q7、Q8的漏极则分别连接至输出端26A及26B。输入晶体管Q7、Q8的栅极分别连接至Vin+、Vin-。类似地，开关晶体管Q9的漏极在22处连接至差动连接的一对输入晶体管Q10、Q11的源极，输入晶体管Q10、Q11的漏极则分别连接至输出端26A及26B。输入晶体管Q10、Q11的栅极分别连接至Vin+、Vin-。类似地，开关晶体管Q12的漏极在24处连接至差动连接的一对输入晶体管Q13、Q14的源极，输入晶体管Q13、Q14的漏极则分别连接至输出端26A及26B。输入晶体管Q13、Q14的栅极分别连接至Vin+、Vin-。

差动输入晶体管对Q4/Q5、Q7/Q8、Q10/Q11、Q13/Q14中各输入晶体管的W/L比率(沟道宽度对沟道长度之比率)按该次序逐渐变大。例如，对于差动输入晶体管对Q4/Q5、Q7/Q8、Q10/Q11、Q13/Q14中的各晶体管而言，差动输入晶体管对Q4/Q5、Q7/Q8、Q10/Q11、Q13/Q14中各输入晶体管的W/L比率的实例性值可分别为180/.5、800/.5、4200/.5、及16,000/.5。(在上述比值中所示的W及L值是以微米为单位)。当所有开关晶体管Q6、Q9、Q12均关断时，来自电流源晶体管Q3的所有尾电流I0均流入输入晶体管Q4、Q5的源极内。低噪声可编程放大器所实现的增益可根据方程式(1)及(2)来精确度确定。

然后，如果开关晶体管Q6关断，则大多数尾电流I0流经开关晶体管Q6并流入晶体管Q7、Q8的源极内，因为其输入电阻远低于输入晶体管Q4、Q5的源极电阻。如果开关晶体管Q6然后关断且开关晶体管Q9导通，则会有甚至更多的尾电流I0流经开关晶体管Q9及输入晶体管Q10、Q11。同样，这是因为其源极电阻远低于输入晶体管Q4、Q5的源极电阻。最后，如果开关晶体管Q9然后关断且开关晶体管Q12导通，则会有甚至更多的尾电流I0流经开关晶体管Q12及输入晶体管Q13、Q14，这同样是因为其电阻远小于输入晶体管Q4、Q5的电阻。

应注意，如果所有差动输入晶体管Q7/Q8、Q10/Q11、Q13/Q14的W/L比率均明显大于输入晶体管Q4/Q5的W/L比率，则可通过上面的方程式(1)及(2)来相当精确地确定在将开关晶体管Q6、Q9、Q12全部关断且随后每次一个地导通每一开关晶体管Q6、Q9、Q12时低噪声可编程放大器10的这四个增益值。对于上面所述的W/L的实例性值，通过方程式(1)及(2)针对一特定集成电路制造工艺确定出的值显示于下表中：

应注意，尽管图1中显示四个不同的输入晶体管差动对，然而也可提供任何适宜数量的差动输入晶体管对，此主要受限于负载效应—其将往往会降低放大器的带宽。(术语“负载效应”是指当并联连接越多的输入晶体管差动对时，会在输出端26A及26B的导体上积聚越大的寄生电容，且此会降低放大器带宽。)

输出导体26A连接至一电阻为RL的负载电阻器30的第一端，且输出导体26B连接至电阻也为RL的另一负载电阻器32的第一端。负载电阻器30及32的第二端则接地。上述偏压电路的控制电阻器14较佳与负载电阻器30及32由相同的材料构成，因而该偏压电路会使尾电流I0恰当地追踪负载电阻器30及32中的任何温度变化并还追踪与电阻器材料相关联的工艺参数。

在工作中，晶体管Q6、Q9、Q12用作开关来选择性地将尾电流晶体管Q3的漏极连接至其中一个差动输入晶体管对Q7/Q8、Q10/Q11、Q13/Q14中所选的一对。例如，当增益选择信号B1接地时，增益选择信号B2及B3连接至VDD，且仅开关晶体管Q6导通。

应了解，对于许多CMOS制造工艺而言，可用的电阻器材料在通常的制造工艺波动及电路工作温度波动内只能产生具有中等精确度的电阻值。包含运算放大器12、晶体管Q1及电阻器14的偏压电路会减小所述温度波动，这是因为运算放大器12的运行会在与负载电阻器30、32由相同材料构成并在同一制造工艺中形成的电阻器14两端施加参考电压Vref。所形成的电流流过控制晶体管Q1及电流镜控制晶体管Q2，并受到镜反射(且还按比例缩放—如果需要)以使电流镜输出晶体管Q3形成一密切追踪负载电阻器30及32的温度及薄膜电阻的尾电流I0值。

如果单独设定电流I，则通过简单地将方程式(2)代入方程式(1)而得到下式来获得增益值(Gain)：

方程式(3)：Gain＝SQR{μ·Cox·(W/L)·I}·RL

这意味着增益值与负载电阻RL的值成正比。如果负载电阻RL发生变化，则增益值将按相同的比例发生变化。

然而，如果尾电流I0且因而I取决于图2中所示的偏压电路，例如如果

方程式(4)：I＝Vref/RB，

则通过简单地将方程式(4)代入方程式(2)而得到下式来获得gm：

方程式(5)：gm＝SQR(μ·Cox·(W/L)·(Vref/RB)}。

将方程式(5)代入方程式(1)中便得到

方程式(6)：Gain＝SQR{μ·Cox·(W/L)·Vref/RB}·RL。

假定控制电阻器14(电阻为RB)及负载电阻器30、32(电阻为RL)是由相同的材料构成，则方程式(6)中的RB可代换为K·RL，其中K为一等于RB/RL的恒定比值，从而得到：

方程式(7)：Gain＝SQR{μ·Cox·(W/L)·(Vref/K·RL)}·RL，

其可简化为

方程式(8)：Gain＝SQR{μ·Cox·(W/L)·(Vref/K)}·SQR{RL}。

这意味着增益值对于RL的依赖性得到降低。增益值并非直接依赖于RL的值，而是依赖于负载电阻RL的平方根，这表明依赖程度有所降低。因此，例如，如果RL变化10％，则增益值将变化4.88％。

图3显示本发明的另一实施例，其中所有差动输入晶体管对(包括晶体管对Q4/Q5)均通过开关晶体管耦合至尾电流导体18。图3中的电路类似于图2中的电路，只是一额外的开关晶体管Q15将其源极连接至尾电流导体18、将其栅极耦合成接收一增益选择信号B0、并将其漏极在21处连接至输入晶体管Q4、Q5的源极。一开关选择电路35根据一施加于一增益控制输入端36处的增益选择(GAIN SELECT)信号来工作，以在开关晶体管Q15、Q6、Q9、Q12的栅极上分别产生所需的开关选择信号B0、B1、B2、B3。所述增益选择信号可为一数字代码的形式，其经过开关选择电路35解码以产生为使开关晶体管(或开关晶体管的组合)导体所需的所期望开关选择信号(或开关选择信号的组合)，从而获得所期望的增益。另一选择为，增益选择信号可为一模拟电压信号，其由开关选择电路35转换成一数字代码，然后开关选择电路35将所述数字代码解码以产生所期望的开关选择信号。总之，所属技术领域中的技术人员可容易地提供开关选择电路35的一种可行的实施方案，以根据增益选择增益控制信号来提供所期望的开关选择信号从而获得所期望的放大器增益。在某些情形中，此具有能通过仅在单个导体上传输单个模拟控制信号而非在多个导体上传输若干数字控制信号来控制可编程增益放大器10的优点。

通常，开关选择电路35将每次仅导通其中一个开关晶体管Q15、Q6、Q9、Q12，以便选择这四个差动输入晶体管对中的一个，并因而为可编程增益低噪声放大器10A选择上述四个增益值(即6、14、20、23)中的一个。然而，在某些情形中，可能希望同时导通不止一个开关晶体管来获得所期望的增益。

图4显示另一低噪声、可编程增益放大器10B，其类似于图2中所示的放大器，只是提供一单端输入信号Vin。Vin施加至输入导体19A，且仅产生一单端输出信号Vout。Vout形成于单个负载电阻器30的两端并产生于输出导体26A上。未提供差动输入晶体管对，因为在图4中省略了图2中所示的输入晶体管Q5、Q8、Q11、Q14。如图所示，旁路电容器C连接于地电位与每一输入晶体管的源极之间。(旁路电容器是为晶体管Q1、Q7、Q10、Q13的源极提供一低阻抗接地路径所需的。这是必需的，因为为获得增益，需要将各个晶体管的源极以AC地电位为参考。)此种类型的单端低噪声、可编程增益放大器可用于各种RF应用中。

上述发明提供一种能够满足上文所述市场需求的实用、低成本、低噪声可编程增益电压放大器。

由于能够容易地控制放大器增益，因而所述低噪声、可编程增益MOS(或CMOS放大器)可扩展能在失真较低情况下得到放大的输入信号的动态范围。所述的低噪声、可编程增益MOS或CMOS放大器可使用施加至一ADC(模拟-数字转换器)的单个模拟控制信号以电子方式进行编程，所述ADC的数字输出用于选择不同的开关晶体管。无需使用外部增益电阻器及开关晶体管来控制增益，且通过避免了与现有技术可编程增益放大器的外部电阻器及开关相关联的寄生电容而实现了放大器性能的改良。可通过向一模拟-数字转换器传输仅单个模拟控制信号、由所述模拟-数字转换器产生施加至开关晶体管的栅极的对应数字控制信号来方便地控制所述低噪声可编程增益放大器的增益。

尽管上文是参照本发明的几个特定实施例来说明本发明，然而所属技术领域的技术人员将能够对本发明的所述实施例作出各种修改，此并不背离本发明的范畴。打算使所有与本文所述内容存在非实质性不同但以实质相同的方式分别执行相同的功能以实现与权利要求书中相同的结果的所有元件及步骤均包含于本发明的范畴内。例如，开关晶体管及输入晶体管可为N沟道晶体管。

Claims (17)

1.一种可编程增益、低噪声放大器，其包括：

(a)一尾电流晶体管，其具有一漏极及一耦合至一第一参考电压的源极；

(b)复数个输入晶体管，其每一个均具有一耦合至一共用输入端的栅极、一耦合至一共用输出端的漏极、及一耦合至所述尾电流晶体管的所述漏极的源极；

(c)复数个开关晶体管，其分别响应于复数个增益选择信号来选择性地启用或禁用自所述尾电流晶体管的所述漏极流至所述输入晶体管中至少某些输入晶体管的所述源极的电流，其中所述复数个增益选择信号分别连接至所述复数个开关晶体管的栅极；及

(d)一负载电阻器，其耦合于所述共用输出端与一第二参考电压之间，其中各个所述输入晶体管的沟道长度对沟道宽度之比率逐渐变大。

2.如权利要求1所述的放大器，其进一步包括开关选择电路，所述开关选择电路响应于一增益选择输入来工作以分别在所述复数个开关晶体管的所述栅极上产生所述增益选择信号。

3.如权利要求1和2中任一权利要求所述的放大器，其中所述复数个输入晶体管包括复数个各自具有一耦合至一第一共用输入端的栅极及一耦合至一第一共用输出端的漏极的第一输入晶体管，且其中所述负载电阻器是一耦合于所述第一共用输出端与所述第二参考电压之间的第一负载电阻器；所述放大器进一步包括：

复数个第二输入晶体管，其各自具有一耦合至一第二共用输入端的栅极、一耦合至一第二共用输出端的漏极、及一耦合至所述尾电流晶体管的所述漏极的源极；所述复数个第一及第二输入晶体管中的各自若干输入晶体管连接成使其源极共用，以形成复数个差动耦合的输入晶体管对；及

一第二负载电阻器，其耦合于所述第二共用输出端与所述第二参考电压之间；

所述复数个开关晶体管分别响应于所述复数个增益选择信号来选择性地启用或禁用自所述尾电流晶体管的所述漏极流至所述输入晶体管对中至少某些对的所述第一及第二输入晶体管的所述源极的电流。

4.如权利要求3所述的放大器，其中每一对中所述第一输入晶体管的一沟道长度对沟道宽度之比率等于该对中所述第二输入晶体管的一沟道长度对沟道宽度之比率，且其中各个对中所述第一及第二输入晶体管的所述沟道长度对沟道宽度之比率逐渐变大。

5.如权利要求3所述的放大器，其中所述开关晶体管将所述复数个差动耦合的输入晶体管对中除一第一对之外的所有对的所述第一及第二输入晶体管的所述源极分别耦合至所述尾电流晶体管的所述漏极，所述各输入晶体管对中所述第一对的所述第一及第二输入晶体管的所述源极在不使用一中间开关晶体管的情况下耦合至所述尾电流晶体管的所述漏极。

6.如权利要求1和2中任一权利要求所述的放大器，其中所述输入晶体管为P沟道晶体管。

7.如权利要求1和2中任一权利要求所述的放大器，其中所述开关晶体管为P沟道晶体管。

8.如权利要求1和2中任一权利要求所述的放大器，其中所述尾电流晶体管为一P沟道晶体管，其具有一栅极，所述栅极耦合至一P沟道电流镜控制晶体管的一栅极及所述P沟道电流镜控制晶体管的一漏极，所述P沟道电流镜控制晶体管具有一耦合至所述第一参考电压的源极。

9.一种可编程增益、低噪声放大器，其包括：

(a)一尾电流晶体管，其具有一漏极及一耦合至一第一参考电压的源极；

(b)复数个输入晶体管，其每一个均具有一耦合至一共用输入端的栅极、一耦合至一共用输出端的漏极、及一耦合至所述尾电流晶体管的所述漏极的源极；

(c)复数个开关晶体管，其分别响应于复数个增益选择信号来选择性地启用或禁用自所述尾电流晶体管的所述漏极流至所述输入晶体管中至少某些输入晶体管的所述源极的电流，其中所述复数个增益选择信号分别连接至所述复数个开关晶体管的栅极；及

(d)一负载电阻器，其耦合于所述共用输出端与一第二参考电压之间；及

(e)一偏流控制电路，所述偏流控制电路包括：一呈电流镜关系耦合至所述尾电流晶体管的电流镜晶体管；一耦合于所述电流镜晶体管的电流路径中的控制晶体管；一运算放大器，所述运算放大器具有一耦合至一第三参考电压的第一输入端、一耦合至所述控制晶体管的一源极的第二输入端、及一耦合至所述控制晶体管的一栅极的输出端；及一控制电阻器，其在所述控制晶体管的所述电流路径中耦合于所述运算放大器的所述第二输入端与所述第二参考电压之间。

10.如权利要求9所述的放大器，其中所述控制电阻器与所述负载电阻器由相同的电阻性材料构成并在一相同制作工艺中形成。

11.如权利要求9所述的放大器，其进一步包括开关选择电路，所述开关选择电路响应于一增益选择输入来工作以分别在所述复数个开关晶体管的所述栅极上产生所述增益选择信号。

12.如权利要求9，10和11中任一权利要求所述的放大器，其中所述复数个输入晶体管包括复数个各自具有一耦合至一第一共用输入端的栅极及一耦合至一第一共用输出端的漏极的第一输入晶体管，且其中所述负载电阻器是一耦合于所述第一共用输出端与所述第二参考电压之间的第一负载电阻器；所述放大器进一步包括：

复数个第二输入晶体管，其各自具有一耦合至一第二共用输入端的栅极、一耦合至一第二共用输出端的漏极、及一耦合至所述尾电流晶体管的所述漏极的源极；所述复数个第一及第二输入晶体管中的各自若干输入晶体管连接成使其源极共用，以形成复数个差动耦合的输入晶体管对；及

一第二负载电阻器，其耦合于所述第二共用输出端与所述第二参考电压之间；

所述复数个开关晶体管分别响应于所述复数个增益选择信号来选择性地启用或禁用自所述尾电流晶体管的所述漏极流至所述输入晶体管对中至少某些对的所述第一及第二输入晶体管的所述源极的电流。

13.如权利要求12所述的放大器，其中每一对中所述第一输入晶体管的一沟道长度对沟道宽度之比率等于该对中所述第二输入晶体管的一沟道长度对沟道宽度之比率，且其中各个对中所述第一及第二输入晶体管的所述沟道长度对沟道宽度之比率逐渐变大。

14.如权利要求12所述的放大器，其中所述开关晶体管将所述复数个差动耦合的输入晶体管对中除一第一对之外的所有对的所述第一及第二输入晶体管的所述源极分别耦合至所述尾电流晶体管的所述漏极，所述各输入晶体管对中所述第一对的所述第一及第二输入晶体管的所述源极在不使用一中间开关晶体管的情况下耦合至所述尾电流晶体管的所述漏极。

15.如权利要求9，10和11中任一权利要求所述的放大器，其中所述输入晶体管为P沟道晶体管。

16.如权利要求9，10和11中任一权利要求所述的放大器，其中所述开关晶体管为P沟道晶体管。

17.如权利要求9，10和11中任一权利要求所述的放大器，其中所述尾电流晶体管为一P沟道晶体管，其具有一栅极，所述栅极耦合至一P沟道电流镜控制晶体管的一栅极及所述P沟道电流镜控制晶体管的一漏极，所述P沟道电流镜控制晶体管具有一耦合至所述第一参考电压的源极。

Images