JP2003198290A - 指数関数発生器及びそれを用いた可変利得増幅器 - Google Patents
指数関数発生器及びそれを用いた可変利得増幅器Info
- Publication number
- JP2003198290A JP2003198290A JP2002276419A JP2002276419A JP2003198290A JP 2003198290 A JP2003198290 A JP 2003198290A JP 2002276419 A JP2002276419 A JP 2002276419A JP 2002276419 A JP2002276419 A JP 2002276419A JP 2003198290 A JP2003198290 A JP 2003198290A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- exponential function
- input
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 31
- 230000008569 process Effects 0.000 claims abstract description 29
- 238000005070 sampling Methods 0.000 claims abstract description 4
- 230000005669 field effect Effects 0.000 claims description 76
- 230000003321 amplification Effects 0.000 claims description 11
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 9
- 230000003071 parasitic effect Effects 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims 6
- 238000010586 diagram Methods 0.000 description 17
- 230000007850 degeneration Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000009977 dual effect Effects 0.000 description 5
- 210000003127 knee Anatomy 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/06—Volume compression or expansion in amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 ＣＭＯＳ工程を用いて製造しても適切な指数
関数を獲得するできる指数関数発生器を提供する。 【解決手段】 入力された制御電圧を各々サンプリング
して互いに異なる傾きで変化する信号を生成するための
第１及び第２カーブ生成手段８１０、８２０と、前記第
１及び第２カーブ生成手段の出力信号を加算して近似的
な指数関数値を有する信号を出力するための加算手段８
３０とを備える。
関数を獲得するできる指数関数発生器を提供する。 【解決手段】 入力された制御電圧を各々サンプリング
して互いに異なる傾きで変化する信号を生成するための
第１及び第２カーブ生成手段８１０、８２０と、前記第
１及び第２カーブ生成手段の出力信号を加算して近似的
な指数関数値を有する信号を出力するための加算手段８
３０とを備える。
Description
【０００１】
【発明の属する技術分野】 本発明は、半導体回路技術
に関し、特に、指数関数発生器及びそれを用いた可変利
得増幅器（ｖａｒｉａｂｌｅ ｇａｉｎ ａｍｐｌｉｆ
ｉｅｒ、ＶＧＡ）に関する。
に関し、特に、指数関数発生器及びそれを用いた可変利
得増幅器（ｖａｒｉａｂｌｅ ｇａｉｎ ａｍｐｌｉｆ
ｉｅｒ、ＶＧＡ）に関する。
【０００２】
【従来の技術】移動通信システムにおける受信機は、広
い帯域の信号パワーを受信することになる。特に、広帯
域のデジタル符号分割多重接続（Ｃｏｄｅ Ｄｉｖｉｓ
ｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ；以下、ＣＤ
ＭＡ）端末機に用いられる受信機は、適切な信号処理の
ため、受信された信号のパワーを制御すべきである。ま
た、ＣＤＭＡ端末機に用いられる送信機は、他の端末機
との過度な干渉を避けるため、送信パワーも制御すべき
である。一方、このようなパワー制御に対する考慮は、
狭帯域のアナログ周波数変調（ＦＭ）システムの送／受
信機にも適用される。
い帯域の信号パワーを受信することになる。特に、広帯
域のデジタル符号分割多重接続（Ｃｏｄｅ Ｄｉｖｉｓ
ｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ；以下、ＣＤ
ＭＡ）端末機に用いられる受信機は、適切な信号処理の
ため、受信された信号のパワーを制御すべきである。ま
た、ＣＤＭＡ端末機に用いられる送信機は、他の端末機
との過度な干渉を避けるため、送信パワーも制御すべき
である。一方、このようなパワー制御に対する考慮は、
狭帯域のアナログ周波数変調（ＦＭ）システムの送／受
信機にも適用される。
【０００３】デュアルモードＣＤＭＡ／ＦＭ移動通信シ
ステムは、デジタルＣＤＭＡ変調及びアナログＦＭ変調
の各々のために送／受信された信号に対するパワー制御
を提供すべきであり、このようなデュアルモード端末機
では、ＣＤＭＡ及びＦＭ信号と関連された規格と動作範
囲を考慮しなければならないため、パワー制御過程が極
めて複雑である。従って、ＣＤＭＡ及びＦＭ信号のため
の自動利得制御回路を個々に準備する場合、デュアルモ
ード端末機の複雑度とコストを高くする結果を招いてし
まう。従って、ＣＤＭＡ及びＦＭ信号両者に対して動作
する自動利得制御回路が必要になった。このような自動
利得制御回路の一つである可変利得増幅器は、制御電圧
に比例する利得を提供する。可変利得増幅器は、印加さ
れた制御電圧に対して指数的な電圧利得を提供すること
によって、印加された制御電圧に線形的に比例する線形
のパワー利得をデシベル（ｄＢ）で提供する。可変利得
増幅器は、受信機、送信機を含む多くのアプリケーショ
ンに用いられることができる。
ステムは、デジタルＣＤＭＡ変調及びアナログＦＭ変調
の各々のために送／受信された信号に対するパワー制御
を提供すべきであり、このようなデュアルモード端末機
では、ＣＤＭＡ及びＦＭ信号と関連された規格と動作範
囲を考慮しなければならないため、パワー制御過程が極
めて複雑である。従って、ＣＤＭＡ及びＦＭ信号のため
の自動利得制御回路を個々に準備する場合、デュアルモ
ード端末機の複雑度とコストを高くする結果を招いてし
まう。従って、ＣＤＭＡ及びＦＭ信号両者に対して動作
する自動利得制御回路が必要になった。このような自動
利得制御回路の一つである可変利得増幅器は、制御電圧
に比例する利得を提供する。可変利得増幅器は、印加さ
れた制御電圧に対して指数的な電圧利得を提供すること
によって、印加された制御電圧に線形的に比例する線形
のパワー利得をデシベル（ｄＢ）で提供する。可変利得
増幅器は、受信機、送信機を含む多くのアプリケーショ
ンに用いられることができる。
【０００４】図１は、デュアルモードＣＤＭＡ／ＦＭ送
／受信端末機に含まれた従来の可変利得増幅器（ＶＧ
Ａ）のブロック図を示すものである（米国特許ＵＳ５８
８０６３１号参照）。図１を参照すると、従来の可変利
得増幅器１００は、入力端１２０と、二つの電流増幅器
１６０Ａ、１６０Ｂとを備える。電流増幅器１６０Ａ、
１６０Ｂを２段に直列接続したのは、可変利得増幅器１
００のダイナミックレンジを増大させるためのものであ
って、必要に応じてその数を調節することができる。
／受信端末機に含まれた従来の可変利得増幅器（ＶＧ
Ａ）のブロック図を示すものである（米国特許ＵＳ５８
８０６３１号参照）。図１を参照すると、従来の可変利
得増幅器１００は、入力端１２０と、二つの電流増幅器
１６０Ａ、１６０Ｂとを備える。電流増幅器１６０Ａ、
１６０Ｂを２段に直列接続したのは、可変利得増幅器１
００のダイナミックレンジを増大させるためのものであ
って、必要に応じてその数を調節することができる。
【０００５】入力端１２０は、各々入力ポート１７１、
１７０を有したＦＭ入力端１２１とＣＤＭＡ入力端１２
２とを別に備える。ＦＭ入力端１２１とＣＤＭＡ入力端
１２２とは、ＦＭ／ＣＤＭＡモード選択信号により制御
されるスイッチ１２３を介して、電流増幅器１６０Ａに
選択的に接続される。また、可変利得増幅器１００は、
複数のバイアスポート１１０、１３０、１５０Ａ、１５
０Ｂを備えるが、これらは可変利得増幅器１００に印加
される制御電圧のためのものである。可変利得増幅器１
００を構成する各端の利得は、制御電圧（例えば、信号
強度を決定する受信機の検出回路により生成される制御
電圧）により制御される。各端は、トランジスタのよう
な能動素子を含む多様な構成要素によりなる。入力端１
２０は、約３．６Ｖ程度の低い供給電源で動作するた
め、可変利得増幅器１００の能動素子が非線形領域で動
作することと、入力信号が歪曲されることを防止するた
め、入力端１２０は入力電圧信号を電流信号に変換す
る。また、図１には、トランスコンダクタンスバイアス
制御回路１４０とそれに付属されたバイアスポート１３
０が示されているが、これに対しては後述する。
１７０を有したＦＭ入力端１２１とＣＤＭＡ入力端１２
２とを別に備える。ＦＭ入力端１２１とＣＤＭＡ入力端
１２２とは、ＦＭ／ＣＤＭＡモード選択信号により制御
されるスイッチ１２３を介して、電流増幅器１６０Ａに
選択的に接続される。また、可変利得増幅器１００は、
複数のバイアスポート１１０、１３０、１５０Ａ、１５
０Ｂを備えるが、これらは可変利得増幅器１００に印加
される制御電圧のためのものである。可変利得増幅器１
００を構成する各端の利得は、制御電圧（例えば、信号
強度を決定する受信機の検出回路により生成される制御
電圧）により制御される。各端は、トランジスタのよう
な能動素子を含む多様な構成要素によりなる。入力端１
２０は、約３．６Ｖ程度の低い供給電源で動作するた
め、可変利得増幅器１００の能動素子が非線形領域で動
作することと、入力信号が歪曲されることを防止するた
め、入力端１２０は入力電圧信号を電流信号に変換す
る。また、図１には、トランスコンダクタンスバイアス
制御回路１４０とそれに付属されたバイアスポート１３
０が示されているが、これに対しては後述する。
【０００６】図２は、上記図１のＣＤＭＡ入力端１２２
の回路図である。ＣＤＭＡ入力端１２２は、ギルバート
セル減衰器（Ｇｉｌｂｅｒｔ ｃｅｌｌ ａｔｔｅｎｕ
ａｔｏｒ）２２６と可変トランスコンダクタンス増幅器
２２７から構成され、以下の四つの機能を行う。第一
に、可変トランスコンダクタンス増幅器２２７は、入力
電圧信号を電流信号に変換する。第二に、可変トランス
コンダクタンス増幅器２２７とギルバートセル減衰器２
２６との組合は、バイアスポート１１０での制御電圧を
線形的に調節することによって、指数的に変化する信号
の可変増幅を行う。第三に、可変トランスコンダクタン
ス増幅器２２７において増加されたエミッタデジェネレ
イション（ｅｍｉｔｔｅｒ ｄｅｇｅｎｅｒａｔｉｏ
ｎ）は、入力電圧信号が大きく、可変利得増幅器１００
のＩＭＤ（ｉｎｔｅｒ ｍｏｄｕｒａｔｉｏｎ ｄｉｓ
ｔｏｒｔｉｏｎ；相互変調歪み）が最も顕著である場
合、ＩＭＤを減少させる。すなわち、可変トランスコン
ダクタンス増幅器２２７でのエミッタデジェネレイショ
ンが増加することによって、ＣＤＭＡ入力端１２２のト
ランスコンダクタンス、さらにはＩＭＤが減少される。
第四に、可変トランスコンダクタンス増幅器２２７での
減少されたエミッタデジェネレイションは、入力電圧信
号が小さく、ノイズ性能が最もクリティカルな場合、可
変利得増幅器１００のノイズ特性を向上させる。すなわ
ち、可変トランスコンダクタンス増幅器２２７でのエミ
ッタデジェネレイションが減少することによって、ＣＤ
ＭＡ入力端１２２のトランスコンダクタンスは増加し、
受信機のノイズ特性を改善することになる。
の回路図である。ＣＤＭＡ入力端１２２は、ギルバート
セル減衰器（Ｇｉｌｂｅｒｔ ｃｅｌｌ ａｔｔｅｎｕ
ａｔｏｒ）２２６と可変トランスコンダクタンス増幅器
２２７から構成され、以下の四つの機能を行う。第一
に、可変トランスコンダクタンス増幅器２２７は、入力
電圧信号を電流信号に変換する。第二に、可変トランス
コンダクタンス増幅器２２７とギルバートセル減衰器２
２６との組合は、バイアスポート１１０での制御電圧を
線形的に調節することによって、指数的に変化する信号
の可変増幅を行う。第三に、可変トランスコンダクタン
ス増幅器２２７において増加されたエミッタデジェネレ
イション（ｅｍｉｔｔｅｒ ｄｅｇｅｎｅｒａｔｉｏ
ｎ）は、入力電圧信号が大きく、可変利得増幅器１００
のＩＭＤ（ｉｎｔｅｒ ｍｏｄｕｒａｔｉｏｎ ｄｉｓ
ｔｏｒｔｉｏｎ；相互変調歪み）が最も顕著である場
合、ＩＭＤを減少させる。すなわち、可変トランスコン
ダクタンス増幅器２２７でのエミッタデジェネレイショ
ンが増加することによって、ＣＤＭＡ入力端１２２のト
ランスコンダクタンス、さらにはＩＭＤが減少される。
第四に、可変トランスコンダクタンス増幅器２２７での
減少されたエミッタデジェネレイションは、入力電圧信
号が小さく、ノイズ性能が最もクリティカルな場合、可
変利得増幅器１００のノイズ特性を向上させる。すなわ
ち、可変トランスコンダクタンス増幅器２２７でのエミ
ッタデジェネレイションが減少することによって、ＣＤ
ＭＡ入力端１２２のトランスコンダクタンスは増加し、
受信機のノイズ特性を改善することになる。
【０００７】可変トランスコンダクタンス増幅器２２７
は、二つのバイポーラ接合トランジスタ２３５、２３６
と、二つの電流ソース２３８、２３９と、電界効果トラ
ンジスタ２３７とから構成される。電流ソース２３８、
２３９は、各々バイポーラ接合トランジスタ２３５、２
３６各々のエミッタに接続される。電界効果トランジス
タ２３７のソース端２２８及びドレイン端２２９は、各
々バイポーラ接合トランジスタ２３５、２３６のエミッ
タに接続される。入力ポート１７０の入力信号は、バイ
ポーラ接合トランジスタ２３５、２３６のベースに印加
され、可変トランスコンダクタンス増幅器２２７の出力
電流は、バイポーラ接合トランジスタ２３５、２３６の
コレクタから流れることになる。
は、二つのバイポーラ接合トランジスタ２３５、２３６
と、二つの電流ソース２３８、２３９と、電界効果トラ
ンジスタ２３７とから構成される。電流ソース２３８、
２３９は、各々バイポーラ接合トランジスタ２３５、２
３６各々のエミッタに接続される。電界効果トランジス
タ２３７のソース端２２８及びドレイン端２２９は、各
々バイポーラ接合トランジスタ２３５、２３６のエミッ
タに接続される。入力ポート１７０の入力信号は、バイ
ポーラ接合トランジスタ２３５、２３６のベースに印加
され、可変トランスコンダクタンス増幅器２２７の出力
電流は、バイポーラ接合トランジスタ２３５、２３６の
コレクタから流れることになる。
【０００８】可変トランスコンダクタンス増幅器２２７
のトランスコンダクタンスは、バイポーラ接合トランジ
スタ２３５、２３６のエミッタデジェネレイション（ｅ
ｍｉｔｔｅｒ ｄｅｇｅｎｅｒａｔｉｏｎ）を変化させ
ることによって調節され、それにより可変利得増幅器１
００の利得が変化することになる。バイポーラ接合トラ
ンジスタ２３５、２３６のエミッタデジェネレイション
は、電界効果トランジスタ２３７のチャネル抵抗の変化
により生成される。電界効果トランジスタ２３７は、オ
ーミック領域で可変抵抗のように動作され、バイポーラ
接合トランジスタ２３５、２３６の両者に対し可変エミ
ッタデジェネレイションを提供する。従って、電界効果
トランジスタ２３７のドレイン−ソースバイアス電圧
は、電界効果トランジスタ２３７のニー電圧（ｋｎｅｅ
ｖｏｌｔａｇｅ）より小さくなければならない。バイ
アスポート１２４に印加される電圧を変化させて電界効
果トランジスタ２３７のゲート−ソース接合にかかる、
バイアスを調節することによって、チャネル抵抗は変化
することになる。可変トランスコンダクタンス増幅器２
２７のトランスコンダクタンスは、電界効果トランジス
タ２３７のチャネル抵抗を減らすことによって増加させ
ることができる。
のトランスコンダクタンスは、バイポーラ接合トランジ
スタ２３５、２３６のエミッタデジェネレイション（ｅ
ｍｉｔｔｅｒ ｄｅｇｅｎｅｒａｔｉｏｎ）を変化させ
ることによって調節され、それにより可変利得増幅器１
００の利得が変化することになる。バイポーラ接合トラ
ンジスタ２３５、２３６のエミッタデジェネレイション
は、電界効果トランジスタ２３７のチャネル抵抗の変化
により生成される。電界効果トランジスタ２３７は、オ
ーミック領域で可変抵抗のように動作され、バイポーラ
接合トランジスタ２３５、２３６の両者に対し可変エミ
ッタデジェネレイションを提供する。従って、電界効果
トランジスタ２３７のドレイン−ソースバイアス電圧
は、電界効果トランジスタ２３７のニー電圧（ｋｎｅｅ
ｖｏｌｔａｇｅ）より小さくなければならない。バイ
アスポート１２４に印加される電圧を変化させて電界効
果トランジスタ２３７のゲート−ソース接合にかかる、
バイアスを調節することによって、チャネル抵抗は変化
することになる。可変トランスコンダクタンス増幅器２
２７のトランスコンダクタンスは、電界効果トランジス
タ２３７のチャネル抵抗を減らすことによって増加させ
ることができる。
【０００９】可変トランスコンダクタンス増幅器２２７
の差動出力電流は、ギルバートセル減衰器２２６に接続
される。ギルバートセル減衰器２２６は、入力された信
号の電流の大きさを変化させる。ギルバートセル減衰器
２２６は、第１バイポーラ接合トランジスタ対２３１、
２３４と、第２バイポーラ接合トランジスタ対２３２、
２３３から構成される。ギルバートセル減衰器２２６の
減衰レベルは、バイアスポート１１０に印加される制御
電圧により決定される。ギルバートセル減衰器２２６
は、可変トランスコンダクタンス増幅器２２７の出力電
流の大部分が第２バイポーラ接合トランジスタ対２３
２、２３３より第１バイポーラ接合トランジスタ対２３
１、２３４を介して流れるようにするため、バイアスポ
ート１１０に印加される制御電圧により第１バイポーラ
接合トランジスタ対２３１、２３４がバイアスされる場
合、可変トランスコンダクタンス増幅器２２７の出力電
流を減衰させる。従って、ギルバートセル減衰器２２６
の出力ポート１９０での出力電流は減少される。
の差動出力電流は、ギルバートセル減衰器２２６に接続
される。ギルバートセル減衰器２２６は、入力された信
号の電流の大きさを変化させる。ギルバートセル減衰器
２２６は、第１バイポーラ接合トランジスタ対２３１、
２３４と、第２バイポーラ接合トランジスタ対２３２、
２３３から構成される。ギルバートセル減衰器２２６の
減衰レベルは、バイアスポート１１０に印加される制御
電圧により決定される。ギルバートセル減衰器２２６
は、可変トランスコンダクタンス増幅器２２７の出力電
流の大部分が第２バイポーラ接合トランジスタ対２３
２、２３３より第１バイポーラ接合トランジスタ対２３
１、２３４を介して流れるようにするため、バイアスポ
ート１１０に印加される制御電圧により第１バイポーラ
接合トランジスタ対２３１、２３４がバイアスされる場
合、可変トランスコンダクタンス増幅器２２７の出力電
流を減衰させる。従って、ギルバートセル減衰器２２６
の出力ポート１９０での出力電流は減少される。
【００１０】一方、ＦＭ入力端１２１の回路構成は、電
界効果トランジスタ２３７を固定抵抗に置き換えること
を除けば、図２に示したＣＤＭＡ入力端１２２の回路と
類似している。ＩＳ−９５のような産業規格は、ＣＤＭ
Ａ入力信号の入力レベルに比べて、より低い入力レベル
での入力信号の圧縮を許容するため、ＦＭ入力端１２１
の固定抵抗は固定されたトランスコンダクタンスを提供
する。
界効果トランジスタ２３７を固定抵抗に置き換えること
を除けば、図２に示したＣＤＭＡ入力端１２２の回路と
類似している。ＩＳ−９５のような産業規格は、ＣＤＭ
Ａ入力信号の入力レベルに比べて、より低い入力レベル
での入力信号の圧縮を許容するため、ＦＭ入力端１２１
の固定抵抗は固定されたトランスコンダクタンスを提供
する。
【００１１】図３は、上記図１のトランスコンダクタン
スバイアス制御回路１４０の回路図である。図３を参照
すると、トランスコンダクタンスバイアス制御回路１４
０は、指数関数発生器（ｅｘｐｏｎｅｎｔｉａｌ ｆｕ
ｎｃｔｉｏｎ ｇｅｎｅｒａｔｏｒ）３６０と、第１及
び第２演算増幅器回路３５３、３５４と、低域通過フィ
ルタ３５２と、電流ソース３４１とから構成される。指
数関数発生器３６０は、バイアスポート１３０に印加さ
れた制御電圧をその出力端３５８から第１演算増幅器回
路３５３に流れる二つの出力電流に変換する。二つの出
力電流の大きさの比は、制御電圧に指数的に比例する。
スバイアス制御回路１４０の回路図である。図３を参照
すると、トランスコンダクタンスバイアス制御回路１４
０は、指数関数発生器（ｅｘｐｏｎｅｎｔｉａｌ ｆｕ
ｎｃｔｉｏｎ ｇｅｎｅｒａｔｏｒ）３６０と、第１及
び第２演算増幅器回路３５３、３５４と、低域通過フィ
ルタ３５２と、電流ソース３４１とから構成される。指
数関数発生器３６０は、バイアスポート１３０に印加さ
れた制御電圧をその出力端３５８から第１演算増幅器回
路３５３に流れる二つの出力電流に変換する。二つの出
力電流の大きさの比は、制御電圧に指数的に比例する。
【００１２】図４は、指数関数発生器３６０の回路図で
あって、指数関数発生器３６０はバイアスポート１３０
に印加された制御電圧を入力とする差動増幅器４６５
と、その出力により駆動される一対の電界効果トランジ
スタを含む電流ミラー４７４とから構成される。差動増
幅器４６５は、バイアスポート１３０にベースが接続さ
れた一対のバイポーラ接合トランジスタ４６１、４６２
とそれらに接続された電流ソース４７２とから構成さ
れ、一対の電界効果トランジスタを含む電流ミラー４７
４は、四つの電界効果トランジスタ４６４、４６６、４
６８、４７０から構成される。バイポーラ接合トランジ
スタ４６１、４６２の入力電圧−出力電流の指数的な関
係のために、バイポーラ接合トランジスタ４６１、４６
２のコレクタ電流の比は、バイポーラ接合トランジスタ
４６１、４６２の間のベース電圧差（制御電圧信号によ
り決定される）に比例する。従って、バイアスポート１
３０における線形的な差動電圧の変化は、出力端３５８
での指数的な関係を有する電流に変換される。電流ミラ
ー４７４は、単純にバイポーラ接合トランジスタ４６
１、４６２により生成される指数的な関係を有する電流
を取り、その電流が差動増幅器４６５で用いられるよう
に供給する。
あって、指数関数発生器３６０はバイアスポート１３０
に印加された制御電圧を入力とする差動増幅器４６５
と、その出力により駆動される一対の電界効果トランジ
スタを含む電流ミラー４７４とから構成される。差動増
幅器４６５は、バイアスポート１３０にベースが接続さ
れた一対のバイポーラ接合トランジスタ４６１、４６２
とそれらに接続された電流ソース４７２とから構成さ
れ、一対の電界効果トランジスタを含む電流ミラー４７
４は、四つの電界効果トランジスタ４６４、４６６、４
６８、４７０から構成される。バイポーラ接合トランジ
スタ４６１、４６２の入力電圧−出力電流の指数的な関
係のために、バイポーラ接合トランジスタ４６１、４６
２のコレクタ電流の比は、バイポーラ接合トランジスタ
４６１、４６２の間のベース電圧差（制御電圧信号によ
り決定される）に比例する。従って、バイアスポート１
３０における線形的な差動電圧の変化は、出力端３５８
での指数的な関係を有する電流に変換される。電流ミラ
ー４７４は、単純にバイポーラ接合トランジスタ４６
１、４６２により生成される指数的な関係を有する電流
を取り、その電流が差動増幅器４６５で用いられるよう
に供給する。
【００１３】図３にもどって参照すると、第１及び第２
演算増幅器回路３５３、３５４は、指数関数発生器３６
０と共に図２の電界効果トランジスタ２３７のチャネル
抵抗を制御する役割を行う。第１演算増幅器回路３５３
は、好ましくは電界効果トランジスタ２３７と同一のマ
スター電界効果トランジスタ３４４と、基準抵抗３４６
と、差動演算増幅器３４８とから構成される。指数関数
発生器３６０の出力電流は、マスター電界効果トランジ
スタ３４４と基準抵抗３４６に接続され、差動演算増幅
器３４８は、マスター電界効果トランジスタ３４４との
ゲートに印加されたバイアス電圧を変化させることによ
って、マスター電界効果トランジスタ３４４のドレイン
端及びソース端にかかる電圧と基準抵抗３４６の両端に
かかる電圧とが同等になるようにする。電界効果トラン
ジスタ２３７とマスター電界効果トランジスタ３４４と
のゲートに印加されるバイアス電圧は殆ど同じである。
しかし、バイアスポート１２４を介して電界効果トラン
ジスタ２３７に印加されたゲートバイアス電圧は、低域
通過フィルタ３５２を経ることになる。低域通過フィル
タ３５２は、直列抵抗３５０と分路（ｓｈｕｎｔ）キャ
パシタ３５１とから構成され、トランスコンダクタンス
バイアス制御回路１４０から電界効果トランジスタ２３
７に熱雑音（ｔｈｅｒｍａｌ ｎｏｉｓｅ）が注入され
ることを防止する。
演算増幅器回路３５３、３５４は、指数関数発生器３６
０と共に図２の電界効果トランジスタ２３７のチャネル
抵抗を制御する役割を行う。第１演算増幅器回路３５３
は、好ましくは電界効果トランジスタ２３７と同一のマ
スター電界効果トランジスタ３４４と、基準抵抗３４６
と、差動演算増幅器３４８とから構成される。指数関数
発生器３６０の出力電流は、マスター電界効果トランジ
スタ３４４と基準抵抗３４６に接続され、差動演算増幅
器３４８は、マスター電界効果トランジスタ３４４との
ゲートに印加されたバイアス電圧を変化させることによ
って、マスター電界効果トランジスタ３４４のドレイン
端及びソース端にかかる電圧と基準抵抗３４６の両端に
かかる電圧とが同等になるようにする。電界効果トラン
ジスタ２３７とマスター電界効果トランジスタ３４４と
のゲートに印加されるバイアス電圧は殆ど同じである。
しかし、バイアスポート１２４を介して電界効果トラン
ジスタ２３７に印加されたゲートバイアス電圧は、低域
通過フィルタ３５２を経ることになる。低域通過フィル
タ３５２は、直列抵抗３５０と分路（ｓｈｕｎｔ）キャ
パシタ３５１とから構成され、トランスコンダクタンス
バイアス制御回路１４０から電界効果トランジスタ２３
７に熱雑音（ｔｈｅｒｍａｌ ｎｏｉｓｅ）が注入され
ることを防止する。
【００１４】第２演算増幅器回路３５４は、非反転の単
一利得演算増幅器３４９と、ソース端２２８及びドレイ
ン端２２９を介して、電界効果トランジスタ２３７のド
レイン−ソース電圧を感知する二つの抵抗３４５、３４
７とから構成され、マスター電界効果トランジスタ３４
４及び電界効果トランジスタ２３７が同一のソース電圧
を有するようにする。指数関数発生器３６０と電流ソー
ス３４１とは、マスター電界効果トランジスタ３４４に
接続され、基準抵抗３４６は、基準抵抗３４６による電
圧降下とマスター電界効果トランジスタ３４４のドレイ
ン−ソースを介した電圧降下とが電界効果トランジスタ
のニー（ｋｎｅｅ）電圧より少ないように設計される。
その結果、第１及び第２演算増幅回路３５３、３５４の
動作は、電界効果トランジスタ２３７とマスター電界効
果トランジスタ３４４とがこれらのオーミック領域内の
類似した静止点（ｑｕｉｅｓｃｅｎｔ ｐｏｉｎｔ）で
動作するようにする。従って、電界効果トランジスタ２
３７とマスター電界効果トランジスタ３４４とのチャネ
ル抵抗は、殆ど同一であり、バイアスポート１３０に印
加される線形的に調節された制御電圧によって指数的に
変化する。
一利得演算増幅器３４９と、ソース端２２８及びドレイ
ン端２２９を介して、電界効果トランジスタ２３７のド
レイン−ソース電圧を感知する二つの抵抗３４５、３４
７とから構成され、マスター電界効果トランジスタ３４
４及び電界効果トランジスタ２３７が同一のソース電圧
を有するようにする。指数関数発生器３６０と電流ソー
ス３４１とは、マスター電界効果トランジスタ３４４に
接続され、基準抵抗３４６は、基準抵抗３４６による電
圧降下とマスター電界効果トランジスタ３４４のドレイ
ン−ソースを介した電圧降下とが電界効果トランジスタ
のニー（ｋｎｅｅ）電圧より少ないように設計される。
その結果、第１及び第２演算増幅回路３５３、３５４の
動作は、電界効果トランジスタ２３７とマスター電界効
果トランジスタ３４４とがこれらのオーミック領域内の
類似した静止点（ｑｕｉｅｓｃｅｎｔ ｐｏｉｎｔ）で
動作するようにする。従って、電界効果トランジスタ２
３７とマスター電界効果トランジスタ３４４とのチャネ
ル抵抗は、殆ど同一であり、バイアスポート１３０に印
加される線形的に調節された制御電圧によって指数的に
変化する。
【００１５】図５は、上記図１の電流増幅器１６０Ａ、
１６０Ｂの回路図である。図５を参照すると、電流増幅
器１６０の入力は、図１の入力端１２０の出力１９０や
他の電流増幅器の出力に接続される。電流増幅器１６０
は、ダーリントン差動増幅器５１０と、カスコード差動
増幅器５２０と、テール電流生成器５７０とから構成さ
れ、電流ソース５９６、５９８は、供給電源と共に電流
増幅器１６０にバイアスを提供する。
１６０Ｂの回路図である。図５を参照すると、電流増幅
器１６０の入力は、図１の入力端１２０の出力１９０や
他の電流増幅器の出力に接続される。電流増幅器１６０
は、ダーリントン差動増幅器５１０と、カスコード差動
増幅器５２０と、テール電流生成器５７０とから構成さ
れ、電流ソース５９６、５９８は、供給電源と共に電流
増幅器１６０にバイアスを提供する。
【００１６】ダーリントン差動増幅器５１０は、複数の
バイポーラ接合トランジスタ５８０、５８６、５８８、
５９４と複数の抵抗５８２、５８４、５９０、５９２と
から構成され、増加された電流利得と工程変化への鈍感
性（ｉｎｓｅｎｓｉｔｉｖｉｔｙ）を提供するために、
抵抗性分路−直列（ｓｈｕｎｔ−ｓｅｒｉｅｓ）フィー
ドバックを有する。カスコード差動増幅器５２０は、テ
ール電流を変化させることによって電流増幅器１６０の
電流利得を変化させることのできる差動電流ミラーを実
現する複数のバイポーラ接合トランジスタ５００、５０
２、５０４、５０６から構成され、テール電流発生器５
７０で生成されるテール電流の比によって、可変電流増
幅を提供するトランスリニアループ（ｔｒａｎｓｌｉｎ
ｅａｒ ｌｏｏｐ）を提供する。電流増幅器１６０の利
得は、テール電流生成器５７０により制御される。テー
ル電流生成器５７０は、差動ポートを介してダーリント
ン差動増幅器５１０とカスコード差動増幅器５２０に接
続される。電流増幅器１６０の電流増幅は、図４の指数
関数発生器３６０により生成され、制御ポート１５０に
印加される制御電流を使用して指数的に変化する。一例
として、テール電流発生器５７０は、指数関数発生器と
一対のバイポーラ電流ミラーとから構成され、各々のバ
イポーラ電流ミラーは、複数の抵抗とバイポーラトラン
ジスタとから構成される。
バイポーラ接合トランジスタ５８０、５８６、５８８、
５９４と複数の抵抗５８２、５８４、５９０、５９２と
から構成され、増加された電流利得と工程変化への鈍感
性（ｉｎｓｅｎｓｉｔｉｖｉｔｙ）を提供するために、
抵抗性分路−直列（ｓｈｕｎｔ−ｓｅｒｉｅｓ）フィー
ドバックを有する。カスコード差動増幅器５２０は、テ
ール電流を変化させることによって電流増幅器１６０の
電流利得を変化させることのできる差動電流ミラーを実
現する複数のバイポーラ接合トランジスタ５００、５０
２、５０４、５０６から構成され、テール電流発生器５
７０で生成されるテール電流の比によって、可変電流増
幅を提供するトランスリニアループ（ｔｒａｎｓｌｉｎ
ｅａｒ ｌｏｏｐ）を提供する。電流増幅器１６０の利
得は、テール電流生成器５７０により制御される。テー
ル電流生成器５７０は、差動ポートを介してダーリント
ン差動増幅器５１０とカスコード差動増幅器５２０に接
続される。電流増幅器１６０の電流増幅は、図４の指数
関数発生器３６０により生成され、制御ポート１５０に
印加される制御電流を使用して指数的に変化する。一例
として、テール電流発生器５７０は、指数関数発生器と
一対のバイポーラ電流ミラーとから構成され、各々のバ
イポーラ電流ミラーは、複数の抵抗とバイポーラトラン
ジスタとから構成される。
【００１７】上述したように、従来の可変利得増幅器
は、構成部毎にバイポーラ接合トランジスタを含んでい
るため、ＢｉＣＭＯＳ工程を利用して形成している。特
に、指数的な利得可変を有する指数関数発生器（図４参
照）の場合、バイポーラ接合トランジスタ素子自体の特
性を利用して、制御電圧を指数電流（ｅｘｐｏｎｅｎｔ
ｉａｌ ｃｕｒｒｅｎｔ）に容易に変換することができ
る。それゆえ、生産コストが低く、集積度の高いＣＭＯ
Ｓ工程を用いる代わりに、ＢｉＣＭＯＳ工程を用いなけ
ればならなかった理由は、ＣＭＯＳ素子のトランスコン
ダクタンスが極めて小さくて、大きいサイズの素子を用
いても適切な指数関数発生器の実現が困難であるため、
バイポーラ接合トランジスタの使用は避けられないため
であり、ＣＭＯＳ工程によって増幅動作を行うバイポー
ラ接合トランジスタの特性を達成し得ることが困難であ
るためである。
は、構成部毎にバイポーラ接合トランジスタを含んでい
るため、ＢｉＣＭＯＳ工程を利用して形成している。特
に、指数的な利得可変を有する指数関数発生器（図４参
照）の場合、バイポーラ接合トランジスタ素子自体の特
性を利用して、制御電圧を指数電流（ｅｘｐｏｎｅｎｔ
ｉａｌ ｃｕｒｒｅｎｔ）に容易に変換することができ
る。それゆえ、生産コストが低く、集積度の高いＣＭＯ
Ｓ工程を用いる代わりに、ＢｉＣＭＯＳ工程を用いなけ
ればならなかった理由は、ＣＭＯＳ素子のトランスコン
ダクタンスが極めて小さくて、大きいサイズの素子を用
いても適切な指数関数発生器の実現が困難であるため、
バイポーラ接合トランジスタの使用は避けられないため
であり、ＣＭＯＳ工程によって増幅動作を行うバイポー
ラ接合トランジスタの特性を達成し得ることが困難であ
るためである。
【００１８】ところが、指数関数発生器は、上述した可
変利得増幅器ではない他のアナログシステムにも広範囲
に適用されているため、ＣＭＯＳ工程を用いて指数関数
発生器を形成することが要求されている。
変利得増幅器ではない他のアナログシステムにも広範囲
に適用されているため、ＣＭＯＳ工程を用いて指数関数
発生器を形成することが要求されている。
【００１９】
【発明が解決しようとする課題】そこで、本発明は上記
従来の指数関数発生器及びそれを用いた可変利得増幅器
における問題点に鑑みてなされたものであって、本発明
の目的は、ＣＭＯＳ工程を用いて製造しても適切な指数
関数を獲得するできる指数関数発生器を提供することに
ある。また、本発明の他の目的は、ＣＭＯＳ工程によっ
て履行することができる上記の指数関数発生器を備える
可変利得増幅器をを提供することにある。
従来の指数関数発生器及びそれを用いた可変利得増幅器
における問題点に鑑みてなされたものであって、本発明
の目的は、ＣＭＯＳ工程を用いて製造しても適切な指数
関数を獲得するできる指数関数発生器を提供することに
ある。また、本発明の他の目的は、ＣＭＯＳ工程によっ
て履行することができる上記の指数関数発生器を備える
可変利得増幅器をを提供することにある。
【００２０】
【課題を解決するための手段】上記目的を達成するため
になされた本発明による指数関数発生器は、入力された
制御電圧を各々サンプリングして互いに異なる傾きで変
化する信号を生成するための第１及び第２カーブ生成手
段と、前記第１及び第２カーブ生成手段の出力信号を加
算して近似的な指数関数値を有する信号を出力するため
の加算手段とを備えることを特徴とする。
になされた本発明による指数関数発生器は、入力された
制御電圧を各々サンプリングして互いに異なる傾きで変
化する信号を生成するための第１及び第２カーブ生成手
段と、前記第１及び第２カーブ生成手段の出力信号を加
算して近似的な指数関数値を有する信号を出力するため
の加算手段とを備えることを特徴とする。
【００２１】また、上記目的を達成するためになされた
本発明による可変利得増幅器は、差動入力信号を増幅し
て、制限された固定利得値を有する電圧信号を出力する
ための入力手段と、入力された制御電圧を各々サンプリ
ングして、互いに異なる傾きで変化する信号を生成する
ための第１及び第２カーブ生成手段を有し、前記第１及
び第２カーブ生成手段から出力された信号を加算して、
近似的な指数関数値を有する信号を出力するための指数
関数発生手段と、前記指数関数発生手段の出力信号に応
答して、指数制御電流を生成するための制御電流発生手
段と、前記指数制御電流に応答して前記入力手段から出
力された電圧信号に対して可変的に利得増幅を行うため
の少なくとも一つ以上の可変電圧増幅手段とを備え、Ｃ
ＭＯＳ工程によって具現されることを特徴とする。
本発明による可変利得増幅器は、差動入力信号を増幅し
て、制限された固定利得値を有する電圧信号を出力する
ための入力手段と、入力された制御電圧を各々サンプリ
ングして、互いに異なる傾きで変化する信号を生成する
ための第１及び第２カーブ生成手段を有し、前記第１及
び第２カーブ生成手段から出力された信号を加算して、
近似的な指数関数値を有する信号を出力するための指数
関数発生手段と、前記指数関数発生手段の出力信号に応
答して、指数制御電流を生成するための制御電流発生手
段と、前記指数制御電流に応答して前記入力手段から出
力された電圧信号に対して可変的に利得増幅を行うため
の少なくとも一つ以上の可変電圧増幅手段とを備え、Ｃ
ＭＯＳ工程によって具現されることを特徴とする。
【００２２】本発明では、指数関数発生器をＣＭＯＳ工
程を用いて具現する。ＣＭＯＳ素子は、自体的に指数関
数を具現することが困難であるため、本発明では制御電
圧に対して互いに異なる傾きで変化する電圧信号を各々
生成し、二つの信号を加算して近似的な指数関数を具現
する方式を用いる。
程を用いて具現する。ＣＭＯＳ素子は、自体的に指数関
数を具現することが困難であるため、本発明では制御電
圧に対して互いに異なる傾きで変化する電圧信号を各々
生成し、二つの信号を加算して近似的な指数関数を具現
する方式を用いる。
【００２３】また、本発明は、上記のような指数関数発
生器を含む可変利得増幅器を作製する場合、ＣＭＯＳ工
程を用いて具現化できるようにする。すなわち、ＣＭＯ
Ｓ素子の特性劣化を考慮して入力端では固定利得増幅の
みを行うようにし、実質的な利得可変を行う可変利得セ
ル（差動電圧増幅器）のバイアス制御のために指数的な
制御電流を印加することによって利得を線形的に可変
し、工程、温度などの外部要素の変化に関わりなく安定
した動作をするようにオーミック領域で動作する電界効
果トランジスタを使用してロードを構成する。
生器を含む可変利得増幅器を作製する場合、ＣＭＯＳ工
程を用いて具現化できるようにする。すなわち、ＣＭＯ
Ｓ素子の特性劣化を考慮して入力端では固定利得増幅の
みを行うようにし、実質的な利得可変を行う可変利得セ
ル（差動電圧増幅器）のバイアス制御のために指数的な
制御電流を印加することによって利得を線形的に可変
し、工程、温度などの外部要素の変化に関わりなく安定
した動作をするようにオーミック領域で動作する電界効
果トランジスタを使用してロードを構成する。
【００２４】
【発明の実施の形態】次に、本発明にかかる指数関数発
生器及びそれを用いた可変利得増幅器の実施の形態の具
体例を図面を参照しながら説明する。図６は、本発明の
一実施例にかかる可変利得増幅器７００のブロック図で
ある。
生器及びそれを用いた可変利得増幅器の実施の形態の具
体例を図面を参照しながら説明する。図６は、本発明の
一実施例にかかる可変利得増幅器７００のブロック図で
ある。
【００２５】図６を参照すると、本実施例にかかる可変
利得増幅器７００は、入力端７１０と、指数関数発生器
７２０と、制御電流発生器７３０と、二つの可変利得セ
ル７４０Ａ、７４０Ｂとから構成される。まず、入力端
７１０は、ＦＭモードで動作するＦＭ入力端７１２と、
ＣＤＭＡモードで動作するＣＤＭＡ入力端７１４とＣＤ
ＭＡ／ＦＭモード選択信号により制御されて、ＦＭ入力
端７１２とＣＤＭＡ入力端７１４とを可変利得セル７４
０Ａに選択的に接続するためのスイッチ７１６を備え
る。ここで、ＦＭ入力端７１２とＣＤＭＡ入力端７１４
各々は、通常の差動増幅器（ＣＭＯＳ工程により作製さ
れる）として実行され、入力されたＦＭ／ＣＤＭＡ信号
のノイズ特性及び歪曲特性が劣化されない程度に固定利
得増幅を行う。このように、固定利得増幅を行う理由
は、ＣＭＯＳ素子の劣悪なトランスコンダクタンスを考
慮したものである。ＣＭＯＳ工程により作製された差動
増幅器は、公知の回路であるため、それに対する詳細構
成及び動作は省略する。
利得増幅器７００は、入力端７１０と、指数関数発生器
７２０と、制御電流発生器７３０と、二つの可変利得セ
ル７４０Ａ、７４０Ｂとから構成される。まず、入力端
７１０は、ＦＭモードで動作するＦＭ入力端７１２と、
ＣＤＭＡモードで動作するＣＤＭＡ入力端７１４とＣＤ
ＭＡ／ＦＭモード選択信号により制御されて、ＦＭ入力
端７１２とＣＤＭＡ入力端７１４とを可変利得セル７４
０Ａに選択的に接続するためのスイッチ７１６を備え
る。ここで、ＦＭ入力端７１２とＣＤＭＡ入力端７１４
各々は、通常の差動増幅器（ＣＭＯＳ工程により作製さ
れる）として実行され、入力されたＦＭ／ＣＤＭＡ信号
のノイズ特性及び歪曲特性が劣化されない程度に固定利
得増幅を行う。このように、固定利得増幅を行う理由
は、ＣＭＯＳ素子の劣悪なトランスコンダクタンスを考
慮したものである。ＣＭＯＳ工程により作製された差動
増幅器は、公知の回路であるため、それに対する詳細構
成及び動作は省略する。
【００２６】可変利得セル７４０Ａ、７４０Ｂは、実質
的に利得を可変する部分であって、一種の電圧増幅器
（入力と出力とが全て電圧である）である。可変利得セ
ル７４０Ａ、７４０ＢもＣＭＯＳ工程により具現され、
半指数（Ｓｅｍｉ−ｅｘｐｏｎｅｎｔｉａｌ）化された
制御電流Ｉｃｔｒｌによりその利得が可変される。指数
関数発生器７２０は、制御電圧Ｖｃｔｒｌを指数関数に
変更する部分であって、これもＣＭＯＳ工程により作製
される。制御電流発生器７３０は、指数関数発生器７２
０から出力された指数電圧Ｖｃを入力し制御電流Ｉ
ｃｔｒｌを生成するものであり、これもＣＭＯＳ工程に
より作製される。
的に利得を可変する部分であって、一種の電圧増幅器
（入力と出力とが全て電圧である）である。可変利得セ
ル７４０Ａ、７４０ＢもＣＭＯＳ工程により具現され、
半指数（Ｓｅｍｉ−ｅｘｐｏｎｅｎｔｉａｌ）化された
制御電流Ｉｃｔｒｌによりその利得が可変される。指数
関数発生器７２０は、制御電圧Ｖｃｔｒｌを指数関数に
変更する部分であって、これもＣＭＯＳ工程により作製
される。制御電流発生器７３０は、指数関数発生器７２
０から出力された指数電圧Ｖｃを入力し制御電流Ｉ
ｃｔｒｌを生成するものであり、これもＣＭＯＳ工程に
より作製される。
【００２７】図７は、上記図６の指数関数発生器７２０
のブロック図である。図７を参照すると、指数関数発生
器７２０は、第１及び第２カーブ生成器８１０、８２０
とこれらの出力電圧を加算するための加算器８３０を備
える。ここで、第１及び第２カーブ生成器８１０、８２
０は、入力された制御電圧Ｖ ｃｔｒｌに対して互いに異
なる傾きで変化する電圧信号を各々生成し、加算器８３
０でこれら二つの出力電圧を加算して、近似的な指数関
数を生成する方式を用いた。これはＣＭＯＳの特性を考
慮したものである。
のブロック図である。図７を参照すると、指数関数発生
器７２０は、第１及び第２カーブ生成器８１０、８２０
とこれらの出力電圧を加算するための加算器８３０を備
える。ここで、第１及び第２カーブ生成器８１０、８２
０は、入力された制御電圧Ｖ ｃｔｒｌに対して互いに異
なる傾きで変化する電圧信号を各々生成し、加算器８３
０でこれら二つの出力電圧を加算して、近似的な指数関
数を生成する方式を用いた。これはＣＭＯＳの特性を考
慮したものである。
【００２８】図８は、上記図６の指数関数発生器７２０
の回路構成を例示するものである。図８を参照すると、
第１カーブ生成器８１０は、制御電圧Ｖｃｔｒｌのレベ
ルを変化させるレベルシフタ８１２と、レベルシフタ８
１２の出力電圧を電流に変換するためのＶ−Ｉ変換機８
１４と、電流ミラー８１６とを備える。レベルシフタ８
１２は、制御電圧Ｖｃｔｒｌと出力ノードＶＮ１との間
に接続された抵抗Ｒ１と、基準電圧Ｖｒｅｆと出力ノー
ドＶＮ１との間に接続された抵抗Ｒ２とから構成され
る。電流ミラー８１６は、供給電源Ｖｄｄに並列接続さ
れた２個の電流ソース８１８、８１９から構成される。
Ｖ−Ｉ変換機８１４は、レベルシフタ８１２の出力ノー
ドＶＮ１を正入力とする演算増幅器８１７と、演算増幅
器８１７の出力とをゲート入力とする電界効果トランジ
スタＭ１と、電界効果トランジスタＭ１のドレインと接
地電源との間に接続された抵抗Ｒ３とから構成される。
電界効果トランジスタＭ１のドレインは、演算増幅器８
１７の負入力端に接続され、電界効果トランジスタＭ１
のソースは、電流ソース８１８に接続される。
の回路構成を例示するものである。図８を参照すると、
第１カーブ生成器８１０は、制御電圧Ｖｃｔｒｌのレベ
ルを変化させるレベルシフタ８１２と、レベルシフタ８
１２の出力電圧を電流に変換するためのＶ−Ｉ変換機８
１４と、電流ミラー８１６とを備える。レベルシフタ８
１２は、制御電圧Ｖｃｔｒｌと出力ノードＶＮ１との間
に接続された抵抗Ｒ１と、基準電圧Ｖｒｅｆと出力ノー
ドＶＮ１との間に接続された抵抗Ｒ２とから構成され
る。電流ミラー８１６は、供給電源Ｖｄｄに並列接続さ
れた２個の電流ソース８１８、８１９から構成される。
Ｖ−Ｉ変換機８１４は、レベルシフタ８１２の出力ノー
ドＶＮ１を正入力とする演算増幅器８１７と、演算増幅
器８１７の出力とをゲート入力とする電界効果トランジ
スタＭ１と、電界効果トランジスタＭ１のドレインと接
地電源との間に接続された抵抗Ｒ３とから構成される。
電界効果トランジスタＭ１のドレインは、演算増幅器８
１７の負入力端に接続され、電界効果トランジスタＭ１
のソースは、電流ソース８１８に接続される。
【００２９】一方、第２カーブ生成器８２０は、寄生Ｐ
ＮＰバイポーラ接合トランジスタＱ１を備えることを除
外すれば、第１カーブ生成器８１０と対称的な構成を有
する。ここで、寄生ＰＮＰバイポーラ接合トランジスタ
Ｑ１は、増幅動作を行わないので、優れた特性を要求せ
ず、従ってＣＭＯＳ工程により容易に具現できる。そし
て、加算器８３０は、電流ソース８１９とそれに対応す
る第２カーブ生成器８２０の電流ソースの出力を加算し
て、指数電圧Ｖｃで出力し、指数電圧Ｖｃ端と接地電源
との間に接続された出力抵抗Ｒを備える。
ＮＰバイポーラ接合トランジスタＱ１を備えることを除
外すれば、第１カーブ生成器８１０と対称的な構成を有
する。ここで、寄生ＰＮＰバイポーラ接合トランジスタ
Ｑ１は、増幅動作を行わないので、優れた特性を要求せ
ず、従ってＣＭＯＳ工程により容易に具現できる。そし
て、加算器８３０は、電流ソース８１９とそれに対応す
る第２カーブ生成器８２０の電流ソースの出力を加算し
て、指数電圧Ｖｃで出力し、指数電圧Ｖｃ端と接地電源
との間に接続された出力抵抗Ｒを備える。
【００３０】上述したように構成された指数関数発生器
７２０において、第１カーブ生成器８１０の抵抗Ｒ３に
流れる電流Ｉ１は、ＶＮ１／Ｒ３として表すことができ
る。しかし、第２カーブ生成器８２０の抵抗Ｒ６に流れ
る電流Ｉ２は、抵抗Ｒ６と接地電源との間に接続された
寄生ＰＮＰバイポーラ接合トランジスタＱ１のため、制
御電圧Ｖｃｔｒｌに対して非線形的な関数となる。
７２０において、第１カーブ生成器８１０の抵抗Ｒ３に
流れる電流Ｉ１は、ＶＮ１／Ｒ３として表すことができ
る。しかし、第２カーブ生成器８２０の抵抗Ｒ６に流れ
る電流Ｉ２は、抵抗Ｒ６と接地電源との間に接続された
寄生ＰＮＰバイポーラ接合トランジスタＱ１のため、制
御電圧Ｖｃｔｒｌに対して非線形的な関数となる。
【００３１】寄生ＰＮＰバイポーラ接合トランジスタＱ
１は、第２カーブ生成器８２０のレベルシフタ出力電圧
ＶＮ２がしきい電圧を越えて、初めて動作することにな
り、寄生ＰＮＰバイポーラ接合トランジスタＱ１は、そ
れ自身のダイオード特性により極めて小さいターンオン
抵抗を有することになる。従って、この場合の電流Ｉ ２
はＶＮ２／Ｒ６に近似される。一方、指数関数発生器７
２０の出力電圧Ｖｃは、（Ｉ１＋Ｉ２）×Ｒと表すこと
ができるが、第１及び第２カーブ生成器８１０、８２０
の抵抗比にしたがって制御電圧Ｖｃｔｒｌを各々他の値
でサンプリングすることにより、温度、製造工程などの
外部要素から独立的な半指数値を有する。
１は、第２カーブ生成器８２０のレベルシフタ出力電圧
ＶＮ２がしきい電圧を越えて、初めて動作することにな
り、寄生ＰＮＰバイポーラ接合トランジスタＱ１は、そ
れ自身のダイオード特性により極めて小さいターンオン
抵抗を有することになる。従って、この場合の電流Ｉ ２
はＶＮ２／Ｒ６に近似される。一方、指数関数発生器７
２０の出力電圧Ｖｃは、（Ｉ１＋Ｉ２）×Ｒと表すこと
ができるが、第１及び第２カーブ生成器８１０、８２０
の抵抗比にしたがって制御電圧Ｖｃｔｒｌを各々他の値
でサンプリングすることにより、温度、製造工程などの
外部要素から独立的な半指数値を有する。
【００３２】図９は、上記図６の制御電流発生器７３０
の回路構成を例示するものであって、ＣＭＯＳ工程によ
り作製される。図９を参照すると、制御電流発生器７３
０は、指数関数発生器７２０から出力された指数電圧Ｖ
ｃをゲート入力とする電界効果トランジスタＭ３と、電
流ミラーを構成する二つの電界効果トランジスタＭ１０
０、Ｍ１０１とから構成される。電界効果トランジスタ
Ｍ３に入力された指数電圧Ｖｃによって、電界効果トラ
ンジスタＭ１００に流れる電流が変化することになり、
電界効果トランジスタＭ１０１にミラーリングされた電
流値が変化して制御電流Ｉｃｔｒｌ’を出力することに
なる。
の回路構成を例示するものであって、ＣＭＯＳ工程によ
り作製される。図９を参照すると、制御電流発生器７３
０は、指数関数発生器７２０から出力された指数電圧Ｖ
ｃをゲート入力とする電界効果トランジスタＭ３と、電
流ミラーを構成する二つの電界効果トランジスタＭ１０
０、Ｍ１０１とから構成される。電界効果トランジスタ
Ｍ３に入力された指数電圧Ｖｃによって、電界効果トラ
ンジスタＭ１００に流れる電流が変化することになり、
電界効果トランジスタＭ１０１にミラーリングされた電
流値が変化して制御電流Ｉｃｔｒｌ’を出力することに
なる。
【００３３】図１０は、上記図６の可変利得セル７４０
Ａ、７４０Ｂの回路構成を例示するものであって、ＣＭ
ＯＳ工程により作製される。図１０を参照すると、可変
利得セル７４０は、バイアス制御部７４２と、電圧入力
部７４４と、ロード部７４６とから構成された差動増幅
器の構造を有する。バイアス制御部７４２は、制御電流
発生器７３０から出力された制御電流Ｉｃｔ ｒｌを電流
ソースとして用い、電圧入力部７４４は、差動入力電圧
ＩＮ＋、ＩＮ−をゲート入力とする二つの電界効果トラ
ンジスタＭ４、Ｍ５とから構成される。そして、ロード
部７４６は、有効ロード部７４８と、共通モードフィー
ドバック（ｃｏｍｍｏｎ ｍｏｄｅ ｆｅｅｄｂａｃ
ｋ；以下ＣＭＦＢ）回路７４９と、その出力をゲート入
力とする二つの電界効果トランジスタＭ６、Ｍ７とから
構成される。
Ａ、７４０Ｂの回路構成を例示するものであって、ＣＭ
ＯＳ工程により作製される。図１０を参照すると、可変
利得セル７４０は、バイアス制御部７４２と、電圧入力
部７４４と、ロード部７４６とから構成された差動増幅
器の構造を有する。バイアス制御部７４２は、制御電流
発生器７３０から出力された制御電流Ｉｃｔ ｒｌを電流
ソースとして用い、電圧入力部７４４は、差動入力電圧
ＩＮ＋、ＩＮ−をゲート入力とする二つの電界効果トラ
ンジスタＭ４、Ｍ５とから構成される。そして、ロード
部７４６は、有効ロード部７４８と、共通モードフィー
ドバック（ｃｏｍｍｏｎ ｍｏｄｅ ｆｅｅｄｂａｃ
ｋ；以下ＣＭＦＢ）回路７４９と、その出力をゲート入
力とする二つの電界効果トランジスタＭ６、Ｍ７とから
構成される。
【００３４】ここで、有効ロード部７４８は、電界効果
トランジスタＭ６、Ｍ７各々のドレイン端との間に接続
された二つの抵抗Ｒ７、Ｒ８と、二つの電界効果トラン
ジスタＭ８、Ｍ９とから構成される。ここで、二つの抵
抗Ｒ７、Ｒ８との間のノードは、ＣＭＦＢ回路７４９の
入力端に接続され、二つの電界効果トランジスタＭ８、
Ｍ９との間のノードは、第２定電圧ＶＣＭ２に接続さ
れ、二つの電界効果トランジスタＭ８、Ｍ９のゲートは
供給電源Ｖｄｄに共通に接続される。説明しない図面符
号であるＯＵＴ＋、ＯＵＴ−は、差動出力電圧を示す。
トランジスタＭ６、Ｍ７各々のドレイン端との間に接続
された二つの抵抗Ｒ７、Ｒ８と、二つの電界効果トラン
ジスタＭ８、Ｍ９とから構成される。ここで、二つの抵
抗Ｒ７、Ｒ８との間のノードは、ＣＭＦＢ回路７４９の
入力端に接続され、二つの電界効果トランジスタＭ８、
Ｍ９との間のノードは、第２定電圧ＶＣＭ２に接続さ
れ、二つの電界効果トランジスタＭ８、Ｍ９のゲートは
供給電源Ｖｄｄに共通に接続される。説明しない図面符
号であるＯＵＴ＋、ＯＵＴ−は、差動出力電圧を示す。
【００３５】例えば、ＣＭＦＢ回路７４９は、バイアス
のために第１及び第２定電圧ＶＣＭ １、ＶＣＭ２を用
い、有効ロード部７４８内の二つの抵抗Ｒ７、Ｒ８（実
質的に同じ抵抗値を有する）の間のノードの電圧が入力
されて、その電圧と第１定電圧ＶＣＭ１とを比較した
後、その結果に応じて出力端に接続された二つの電界効
果トランジスタＭ６、Ｍ７のゲートを制御することによ
って、［（Ｖｏｕｔ＋）＋（Ｖｏｕｔ−）］／２として
表される二つの抵抗Ｒ７、Ｒ８の間のノードの電圧が、
第１定電圧ＶＣＭ１に保持されるようにする役割をす
る。すなわち、二つの抵抗Ｒ７、Ｒ８の間のノードをま
るでＡＣグラウンドのような状態に保持する。
のために第１及び第２定電圧ＶＣＭ １、ＶＣＭ２を用
い、有効ロード部７４８内の二つの抵抗Ｒ７、Ｒ８（実
質的に同じ抵抗値を有する）の間のノードの電圧が入力
されて、その電圧と第１定電圧ＶＣＭ１とを比較した
後、その結果に応じて出力端に接続された二つの電界効
果トランジスタＭ６、Ｍ７のゲートを制御することによ
って、［（Ｖｏｕｔ＋）＋（Ｖｏｕｔ−）］／２として
表される二つの抵抗Ｒ７、Ｒ８の間のノードの電圧が、
第１定電圧ＶＣＭ１に保持されるようにする役割をす
る。すなわち、二つの抵抗Ｒ７、Ｒ８の間のノードをま
るでＡＣグラウンドのような状態に保持する。
【００３６】上記のように構成された可変利得セル７４
０において、電圧入力部７４４の電界効果トランジスタ
Ｍ４、Ｍ５が飽和（Ｓａｔｕｒａｔｉｏｎ）領域におい
て動作するようにすれば、可変利得セル７４０の電圧利
得は、電界効果トランジスタＭ４、Ｍ５のトランスコン
ダクタンスｇｍ値と有効ロード部７４８の有効抵抗（ｅ
ｆｆｅｃｔｉｖｅ ｒｅｓｉｓｔａｎｃｅ、Ｒｅｆｆ）
との積として表すことができる。下記の数式１は、可変
利得セル７４０の電圧利得Ａｖを表すものである。
０において、電圧入力部７４４の電界効果トランジスタ
Ｍ４、Ｍ５が飽和（Ｓａｔｕｒａｔｉｏｎ）領域におい
て動作するようにすれば、可変利得セル７４０の電圧利
得は、電界効果トランジスタＭ４、Ｍ５のトランスコン
ダクタンスｇｍ値と有効ロード部７４８の有効抵抗（ｅ
ｆｆｅｃｔｉｖｅ ｒｅｓｉｓｔａｎｃｅ、Ｒｅｆｆ）
との積として表すことができる。下記の数式１は、可変
利得セル７４０の電圧利得Ａｖを表すものである。
【数式１】
ここで、ｇｍＭ４は、電界効果トランジスタＭ４のトラ
ンスコンダクタンス、μｎはＮＭＯＳの移動度（ｍｏｂ
ｉｌｉｔｙ）、Ｃｏｘは電界効果トランジスタＭ４のゲ
ート酸化膜キャパシタンス、（Ｗ／Ｌ）Ｍ４は電界効果
トランジスタＭ４のチャネルの長さ（ｌｅｎｇｔｈ、
Ｌ）に対するチャネル幅（ｗｉｄｔｈ、Ｗ）の比を各々
表す。
ンスコンダクタンス、μｎはＮＭＯＳの移動度（ｍｏｂ
ｉｌｉｔｙ）、Ｃｏｘは電界効果トランジスタＭ４のゲ
ート酸化膜キャパシタンス、（Ｗ／Ｌ）Ｍ４は電界効果
トランジスタＭ４のチャネルの長さ（ｌｅｎｇｔｈ、
Ｌ）に対するチャネル幅（ｗｉｄｔｈ、Ｗ）の比を各々
表す。
【００３７】一方、有効抵抗Ｒｅｆｆは、下記の数式２
のように表すことができる。
のように表すことができる。
【数式２】
ここで、Ｒ０、Ｍ６は、電界効果トランジスタＭ６の出
力抵抗値、Ｒｄｓ、Ｍ ８は、電界効果トランジスタＭ８
のドレインソース抵抗値、ＶＴＮはＮＭＯＳのしきい電
圧を各々表したものである。
力抵抗値、Ｒｄｓ、Ｍ ８は、電界効果トランジスタＭ８
のドレインソース抵抗値、ＶＴＮはＮＭＯＳのしきい電
圧を各々表したものである。
【００３８】従って、前記数式１は、下記の数式３のよ
うに修正することができる。
うに修正することができる。
【数式３】
この場合、トランスコンダクタンスｇｍ値が二乗根形態
に表示されるので、可変利得セル７４０の電圧利得Ａｖ
は、線形性を有することができない。従って、この電圧
利得Ａｖを線形化するため、指数関数発生器７２０で生
成された指数電圧Ｖｃを制御電流発生器７３０（図９参
照）で処理することによって、制御電流Ｉｃｔｒｌを生
成することになる。
に表示されるので、可変利得セル７４０の電圧利得Ａｖ
は、線形性を有することができない。従って、この電圧
利得Ａｖを線形化するため、指数関数発生器７２０で生
成された指数電圧Ｖｃを制御電流発生器７３０（図９参
照）で処理することによって、制御電流Ｉｃｔｒｌを生
成することになる。
【００３９】すなわち、制御電流発生器７３０の電界効
果トランジスタＭ３が十分に広い入力電圧範囲に対し
て、飽和領域で動作するように回路を構成すれば、電界
効果トランジスタＭ３のスクェアロー電流（ｓｑｕａｒ
ｅ ｌａｗ ｃｕｒｒｅｎｔ）が生成され、制御電流発
生器７３０の入力が指数電圧Ｖｃであるので制御電流発
生器７３０の出力電流Ｉｃｔｒｌ’は、下記の数式４の
ように表すことができる。
果トランジスタＭ３が十分に広い入力電圧範囲に対し
て、飽和領域で動作するように回路を構成すれば、電界
効果トランジスタＭ３のスクェアロー電流（ｓｑｕａｒ
ｅ ｌａｗ ｃｕｒｒｅｎｔ）が生成され、制御電流発
生器７３０の入力が指数電圧Ｖｃであるので制御電流発
生器７３０の出力電流Ｉｃｔｒｌ’は、下記の数式４の
ように表すことができる。
【数式４】
【００４０】一方、この値Ｉｃｔｒｌ’を電流ミラーを
介して可変利得セル７４０のバイアス制御電流Ｉ
ｃｔｒｌに持ってくると、可変利得セル７４０の電圧利
得Ａｖは、下記の数式５のように整理される。
介して可変利得セル７４０のバイアス制御電流Ｉ
ｃｔｒｌに持ってくると、可変利得セル７４０の電圧利
得Ａｖは、下記の数式５のように整理される。
【数式５】
ここで、電界効果トランジスタＭ８は、製造工程や温度
などの外部要素の変化に関わりなく安定動作を保持する
ようにオーミック領域で動作すべきであり、優れた線形
性を得るために、電界効果トランジスタＭ８のドレイン
−ソース電圧は、最小化されるべきである。ＣＭＦＢ回
路７４９を構成するのに用いられる第１及び第２定電圧
ＶＣＭ１、ＶＣＭ２の電圧差が電界効果トランジスタＭ
８のドレインソース電圧になるため、線形性への調節が
可能である。
などの外部要素の変化に関わりなく安定動作を保持する
ようにオーミック領域で動作すべきであり、優れた線形
性を得るために、電界効果トランジスタＭ８のドレイン
−ソース電圧は、最小化されるべきである。ＣＭＦＢ回
路７４９を構成するのに用いられる第１及び第２定電圧
ＶＣＭ１、ＶＣＭ２の電圧差が電界効果トランジスタＭ
８のドレインソース電圧になるため、線形性への調節が
可能である。
【００４１】そして、電界効果トランジスタＭ４、Ｍ５
が飽和領域で動作するようにすれば、ノイズ特性も改善
され、可変利得セル７４０の電圧利得は、温度や製造工
程などの外部要素から独立的な値として示される。一
方、電界効果トランジスタＭ８のゲート電圧は、必ず供
給電源Ｖｄｄである必要はなく、電界効果トランジスタ
Ｍ８がオーミック領域で動作するように考慮した値を決
定すれば良い。
が飽和領域で動作するようにすれば、ノイズ特性も改善
され、可変利得セル７４０の電圧利得は、温度や製造工
程などの外部要素から独立的な値として示される。一
方、電界効果トランジスタＭ８のゲート電圧は、必ず供
給電源Ｖｄｄである必要はなく、電界効果トランジスタ
Ｍ８がオーミック領域で動作するように考慮した値を決
定すれば良い。
【００４２】尚、本発明は、上述の実施例に限られるも
のではない。本発明の技術的範囲から逸脱しない範囲内
で多様に変更実施することが可能である。例えば、上述
した実施例では指数関数発生器が可変利得増幅器に適用
される場合を例にして説明したが、本発明が他のアナロ
グシステムで指数関数発生器が用いられる場合にも適用
される。
のではない。本発明の技術的範囲から逸脱しない範囲内
で多様に変更実施することが可能である。例えば、上述
した実施例では指数関数発生器が可変利得増幅器に適用
される場合を例にして説明したが、本発明が他のアナロ
グシステムで指数関数発生器が用いられる場合にも適用
される。
【００４３】
【発明の効果】上述したように、本発明による指数関数
発生器は、指数関数発生器をＣＭＯＳ工程を用いて具現
することによって、生産コストを低減し、集積度を増大
させることができる。
発生器は、指数関数発生器をＣＭＯＳ工程を用いて具現
することによって、生産コストを低減し、集積度を増大
させることができる。
【００４４】また、本発明の指数関数発生器とそれを利
用した可変利得増幅器は、ＣＭＯＳ工程を用いて具現し
ながらも温度、製造工程などの外部特性変化に独立的で
あるため、量産性に優れている。さらに、本発明の可変
利得増幅器は、利得可変セルのバイアス電源ソースとし
て制御電流Ｉｃｔｒｌを用いることによって、利得によ
る電流変化により電流消費を低減することができるとい
う効果がある。
用した可変利得増幅器は、ＣＭＯＳ工程を用いて具現し
ながらも温度、製造工程などの外部特性変化に独立的で
あるため、量産性に優れている。さらに、本発明の可変
利得増幅器は、利得可変セルのバイアス電源ソースとし
て制御電流Ｉｃｔｒｌを用いることによって、利得によ
る電流変化により電流消費を低減することができるとい
う効果がある。
【図１】従来のデュアルモードＣＤＭＡ／ＦＭ端末機の
受信機に含まれた可変利得増幅器のブロック図である。
受信機に含まれた可変利得増幅器のブロック図である。
【図２】図１のＣＤＭＡ入力端１２２の回路図である。
【図３】図１のトランスコンダクタンスバイアス制御回
路の回路図である。
路の回路図である。
【図４】図３の指数関数発生器の回路図である。
【図５】図１の電流増幅器の回路図である。
【図６】本発明の一実施例にかかる可変利得増幅器のブ
ロック図である。
ロック図である。
【図７】図６の指数関数発生器のブロック図である。
【図８】図６の指数関数発生器の回路構成例示図であ
る。
る。
【図９】図６の制御電流発生器の回路構成例示図であ
る。
る。
【図１０】図６の可変利得セルの回路構成例示図であ
る。
る。
７００ 可変利得増幅器
７１０ 入力端
７１２ ＦＭ入力端
７１４ ＣＤＭＡ入力端
７１６ スイッチ
７２０ 指数関数発生器
７３０ 制御電流発生器
７４０、７４０Ａ、７４０Ｂ 可変利得セル
７４２ バイアス制御部
７４４ 電圧入力部
７４６ ロード部
７４８ 有効ロード部
７４９ 共通モードフィードバック（ＣＭＦＢ）
回路 ８１０ 第１カーブ生成器 ８１２ レベルシフタ ８１４ Ｖ−Ｉ変換機 ８１６ 電流ミラー ８１７ 演算増幅器 ８１８、８１９ 電流ソース ８２０ 第２カーブ生成器 ８３０ 加算器
回路 ８１０ 第１カーブ生成器 ８１２ レベルシフタ ８１４ Ｖ−Ｉ変換機 ８１６ 電流ミラー ８１７ 演算増幅器 ８１８、８１９ 電流ソース ８２０ 第２カーブ生成器 ８３０ 加算器
Claims (17)
- 【請求項１】 入力された制御電圧を各々サンプリング
して互いに異なる傾きで変化する信号を生成するための
第１及び第２カーブ生成手段と、 前記第１及び第２カーブ生成手段の出力信号を加算して
近似的な指数関数値を有する信号を出力するための加算
手段とを備えることを特徴とする指数関数発生器。 - 【請求項２】 前記第１カーブ生成手段は、前記制御電
圧の電圧レベルを変更するための第１レベルシフタ部
と、 供給電源にバイアスされた第１電流ミラー部と、 前記第１電流ミラー部と接地電源との間に接続され、前
記第１レベルシフタ部の出力電圧を入力して電流に変換
するための第１Ｖ−Ｉ変換部とを備えることを特徴とす
る請求項１に記載の指数関数発生器。 - 【請求項３】 前記第２カーブ生成手段は、前記制御電
圧の電圧レベルを変更するための第２レベルシフタ部
と、 供給電源にバイアスされた第２電流ミラー部と、 前記第２電流ミラー部に接続され、前記第２レベルシフ
タ部の出力電圧を入力して電流に変換するための第２Ｖ
−Ｉ変換部と、 前記第２Ｖ−Ｉ変換部と接地電源との間に接続され、接
地電源をベース入力とし、ＣＭＯＳ工程によって形成さ
れた寄生バイポーラ素子とを備えることを特徴とする請
求項１に記載の指数関数発生器。 - 【請求項４】 前記加算手段は、指数関数発生器の出力
端と接地電源との間に接続された出力抵抗を備え、前記
第１及び第２電流ミラー部の出力を加算することを特徴
とする請求項１に記載の指数関数発生器。 - 【請求項５】 前記第１及び第２レベルシフタ部は、各
々、制御電圧端とレベルシフタ部の出力端との間に接続
された第１抵抗と、 基準電圧端とレベルシフタ部の出力端との間に接続され
た第２抵抗とを備えることを特徴とする請求項２または
３に記載の指数関数発生器。 - 【請求項６】 前記第１及び第２Ｖ−Ｉ変換部は、各
々、前記レベルシフタ部の出力信号を正入力とする演算
増幅器と、 前記演算増幅器の出力をゲート入力とし、電流ミラー部
にソースが接続され、前記演算増幅器の負入力端にドレ
インが接続された電界効果トランジスタと、 前記電界効果トランジスタのドレインと接地電源との間
に接続された抵抗とを備えることを特徴とする請求項２
または３に記載の指数関数発生器。 - 【請求項７】 前記第１及び第２電流ミラー部は、各
々、供給電源と前記電界効果トランジスタのソース端と
の間に接続された第１電流ソースと、 供給電源と前記指数関数発生器の出力端との間に接続さ
れた第２電流ソースとを備えることを特徴とする請求項
２または３に記載の指数関数発生器。 - 【請求項８】 前記第１及び第２カーブ生成手段は、Ｃ
ＭＯＳ工程によって形成されることを特徴とする請求項
１に記載の指数関数発生器。 - 【請求項９】 差動入力信号を増幅して、制限された固
定利得値を有する電圧信号を出力するための入力手段
と、 入力された制御電圧を各々サンプリングして、互いに異
なる傾きで変化する信号を生成するための第１及び第２
カーブ生成手段を有し、前記第１及び第２カーブ生成手
段から出力された信号を加算して、近似的な指数関数値
を有する信号を出力するための指数関数発生手段と、 前記指数関数発生手段の出力信号に応答して、指数制御
電流を生成するための制御電流発生手段と、 前記指数制御電流に応答して前記入力手段から出力され
た電圧信号に対して可変的に利得増幅を行うための少な
くとも一つ以上の可変電圧増幅手段とを備え、 ＣＭＯＳ工程によって具現されることを特徴とする可変
利得増幅器。 - 【請求項１０】 前記指数関数発生手段の第１カーブ生
成手段は、前記制御電圧の電圧レベルを変更するための
第１レベルシフタ部と、 供給電源によってバイアスされた第１電流ミラー部と、 前記第１電流ミラー部と接地電源との間に接続され、前
記第１レベルシフタ部の出力電圧を入力して、電流に変
換するための第１Ｖ−Ｉ変換部とを備えることを特徴と
する請求項９に記載の可変利得増幅器。 - 【請求項１１】 前記指数関数発生手段の第２カーブ生
成手段は、前記制御電圧の電圧レベルを変更するための
第２レベルシフタ部と、 供給電源によってバイアスされた第２電流ミラー部と、 前記第２電流ミラー部に接続され、前記第２レベルシフ
タ部の出力電圧を入力して電流に変換するための第２Ｖ
−Ｉ変換部と、 前記第２Ｖ−Ｉ変換部と接地電源との間に接続され、接
地電源をベース入力とし、ＣＭＯＳ工程によって形成さ
れた寄生バイポーラ素子とを備えることを特徴とする請
求項９に記載の可変利得増幅器。 - 【請求項１２】 前記制御電流発生手段は、前記指数関
数発生手段の出力信号をゲート入力とする電界効果トラ
ンジスタと、 前記電界効果トランジスタに流れる電流をミラーリング
して前記指数制御電流を出力するための電流ミラーとを
備えることを特徴とする請求項９に記載の可変利得増幅
器。 - 【請求項１３】 前記可変電圧増幅手段は、前記指数制
御電流を電流ソースとして用いるバイアス制御部と、 前記入力手段から出力された電圧信号を差動入力信号と
して入力する信号入力部と、 供給電源と可変電圧増幅手段の差動出力端との間に接続
されたロード部とを備えることを特徴とする請求項９に
記載の可変利得増幅器。 - 【請求項１４】 前記信号入力部は、前記入力手段から
出力された電圧信号をそれぞれのゲート入力とし、前記
バイアス制御部と前記差動出力端との間に接続されて、
飽和領域で動作する第１及び第２電界効果トランジスタ
を備えることを特徴とする請求項１３に記載の可変利得
増幅器。 - 【請求項１５】 前記ロード部は、少なくともオーミッ
ク領域で動作する電界効果トランジスタを有して構成さ
れた有効ロードを備えることを特徴とする請求項１３に
記載の可変利得増幅器。 - 【請求項１６】 前記有効ロードは、前記可変電圧増幅
手段の差動出力端間に直列に接続され、実質的に同じ抵
抗値を有する第１及び第２抵抗と、 前記差動出力端間に直列に接続され、オーミック領域で
動作する第３及び第４電界効果トランジスタとを備える
ことを特徴とする請求項１５に記載の可変利得増幅器。 - 【請求項１７】 前記ロード部は、前記第１抵抗と第２
抵抗との間のノードの電圧と第１定電圧とを比較して、
前記第１抵抗と第２抵抗との間のノードの電圧が前記第
１定電圧と実質的に同じレベルを保持するようにするた
めのフィードバック電圧を発生する共通モードフィード
バック回路と、 前記供給電源と前記差動出力端との間に各々接続され、
前記フィードバック電圧をゲート入力とする第５及び第
６電界効果トランジスタとをさらに備え、 前記有効ロードの前記第３電界効果トランジスタと第４
電界効果トランジスタとの間のノードには、前記第１定
電圧と異なる電圧レベルの第２定電圧が印加されること
を特徴とする請求項１５または１６に記載の可変利得増
幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-078806 | 2001-12-13 | ||
| KR10-2001-0078806A KR100461969B1 (ko) | 2001-12-13 | 2001-12-13 | Ｃｍｏｓ 공정을 통해 구현된 지수함수 발생기 및 그를이용한 가변이득증폭기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003198290A true JP2003198290A (ja) | 2003-07-11 |
| JP4442746B2 JP4442746B2 (ja) | 2010-03-31 |
Family
ID=19716982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002276419A Expired - Lifetime JP4442746B2 (ja) | 2001-12-13 | 2002-09-20 | 指数関数発生器及びそれを用いた可変利得増幅器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6744319B2 (ja) |
| JP (1) | JP4442746B2 (ja) |
| KR (1) | KR100461969B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018514997A (ja) * | 2015-03-30 | 2018-06-07 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | プログラマブル高速イコライザ及び関連方法 |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7171170B2 (en) | 2001-07-23 | 2007-01-30 | Sequoia Communications | Envelope limiting for polar modulators |
| US6985703B2 (en) | 2001-10-04 | 2006-01-10 | Sequoia Corporation | Direct synthesis transmitter |
| US7489916B1 (en) | 2002-06-04 | 2009-02-10 | Sequoia Communications | Direct down-conversion mixer architecture |
| US7002405B2 (en) * | 2003-02-14 | 2006-02-21 | Broadcom Corporation | Linear low noise transconductance cell |
| US7450915B1 (en) * | 2003-12-27 | 2008-11-11 | Sequoia Communications | Smart transmitter system |
| US7496338B1 (en) * | 2003-12-29 | 2009-02-24 | Sequoia Communications | Multi-segment gain control system |
| US7609118B1 (en) | 2003-12-29 | 2009-10-27 | Sequoia Communications | Phase-locked loop calibration system |
| US7522017B1 (en) | 2004-04-21 | 2009-04-21 | Sequoia Communications | High-Q integrated RF filters |
| US7672648B1 (en) | 2004-06-26 | 2010-03-02 | Quintics Holdings | System for linear amplitude modulation |
| WO2006002945A1 (en) * | 2004-07-06 | 2006-01-12 | Acp Advanced Circuit Pursuit Ag | Balanced mixer using fits |
| US7135925B2 (en) * | 2004-12-03 | 2006-11-14 | Rambus Inc. | Adaptive bias scheme for high-voltage compliance in serial links |
| KR100730609B1 (ko) * | 2005-02-01 | 2007-06-21 | 삼성전자주식회사 | 지수 함수 발생 장치 |
| US7548122B1 (en) | 2005-03-01 | 2009-06-16 | Sequoia Communications | PLL with switched parameters |
| US7479815B1 (en) | 2005-03-01 | 2009-01-20 | Sequoia Communications | PLL with dual edge sensitivity |
| US7675379B1 (en) | 2005-03-05 | 2010-03-09 | Quintics Holdings | Linear wideband phase modulation system |
| US7595626B1 (en) | 2005-05-05 | 2009-09-29 | Sequoia Communications | System for matched and isolated references |
| KR100714616B1 (ko) | 2005-06-23 | 2007-05-07 | 삼성전기주식회사 | 지수 함수 발생기 및 이를 이용한 가변 이득 증폭기 |
| US7443241B2 (en) * | 2005-11-28 | 2008-10-28 | Via Technologies Inc. | RF variable gain amplifier |
| US20070205200A1 (en) * | 2006-03-02 | 2007-09-06 | Brain Box Concepts | Soap bar holder and method of supporting a soap bar |
| US7974374B2 (en) | 2006-05-16 | 2011-07-05 | Quintic Holdings | Multi-mode VCO for direct FM systems |
| US7522005B1 (en) | 2006-07-28 | 2009-04-21 | Sequoia Communications | KFM frequency tracking system using an analog correlator |
| US7679468B1 (en) | 2006-07-28 | 2010-03-16 | Quintic Holdings | KFM frequency tracking system using a digital correlator |
| US7894545B1 (en) | 2006-08-14 | 2011-02-22 | Quintic Holdings | Time alignment of polar transmitter |
| US7920033B1 (en) | 2006-09-28 | 2011-04-05 | Groe John B | Systems and methods for frequency modulation adjustment |
| KR100857223B1 (ko) * | 2007-02-28 | 2008-09-05 | 충북대학교 산학협력단 | 가변 이득 증폭기 |
| JP2009055190A (ja) * | 2007-08-24 | 2009-03-12 | Nec Electronics Corp | 可変利得回路 |
| KR100881266B1 (ko) * | 2007-12-11 | 2009-02-05 | 한국전자통신연구원 | 이득 증폭기용 ｃｍｏｓ능동 부하 회로 |
| GB2457699B (en) * | 2008-02-22 | 2011-12-21 | Red Lion 49 Ltd | Differential audio amplifier |
| EP2110947B1 (en) * | 2008-04-18 | 2012-07-04 | St Microelectronics S.A. | Variable gain RF amplifier |
| KR100990088B1 (ko) | 2008-07-25 | 2010-10-29 | 충북대학교 산학협력단 | 지수함수 발생기 및 이를 이용한 가변 이득 증폭 장치 |
| US9419558B2 (en) * | 2009-09-30 | 2016-08-16 | The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration | Method and apparatus for in-situ health monitoring of solar cells in space |
| US9176513B2 (en) | 2014-04-02 | 2015-11-03 | King Fahd University Of Petroleum And Minerals | High dynamic range exponential current generator with MOSFETs |
| US9483666B1 (en) | 2015-12-28 | 2016-11-01 | King Fahd University Of Petroleum And Minerals | Logarithmic and exponential function generator for analog signal processing |
| KR102345764B1 (ko) * | 2020-05-25 | 2021-12-31 | 주식회사 에스앤에이 | 가변 이득 증폭기 |
| CN111934631B (zh) * | 2020-07-16 | 2023-10-27 | 中国科学院深圳先进技术研究院 | 指数放大器及无线通信设备 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5572166A (en) * | 1995-06-07 | 1996-11-05 | Analog Devices, Inc. | Linear-in-decibel variable gain amplifier |
| US5880631A (en) * | 1996-02-28 | 1999-03-09 | Qualcomm Incorporated | High dynamic range variable gain amplifier |
| US5757230A (en) | 1996-05-28 | 1998-05-26 | Analog Devices, Inc. | Variable gain CMOS amplifier |
| WO1997049178A1 (en) * | 1996-06-21 | 1997-12-24 | Philips Electronics N.V. | Variable-gain amplifier with pseudo-logarithmic gain control |
| KR200147751Y1 (ko) | 1997-06-13 | 1999-06-15 | 신영주 | 차량용 라디에이터 |
| KR100356022B1 (ko) | 1999-11-23 | 2002-10-18 | 한국전자통신연구원 | 씨모스 가변이득 앰프 및 그 제어 방법 |
-
2001
- 2001-12-13 KR KR10-2001-0078806A patent/KR100461969B1/ko active IP Right Grant
-
2002
- 2002-06-27 US US10/180,309 patent/US6744319B2/en not_active Expired - Lifetime
- 2002-09-20 JP JP2002276419A patent/JP4442746B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018514997A (ja) * | 2015-03-30 | 2018-06-07 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | プログラマブル高速イコライザ及び関連方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6744319B2 (en) | 2004-06-01 |
| KR20030048776A (ko) | 2003-06-25 |
| KR100461969B1 (ko) | 2004-12-17 |
| US20030112072A1 (en) | 2003-06-19 |
| JP4442746B2 (ja) | 2010-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4442746B2 (ja) | 指数関数発生器及びそれを用いた可変利得増幅器 | |
| Duong et al. | A 95-dB linear low-power variable gain amplifier | |
| US6724235B2 (en) | BiCMOS variable-gain transconductance amplifier | |
| KR100946815B1 (ko) | 프로그램 가능한 저잡음 증폭기 및 방법 | |
| Yamaji et al. | A temperature-stable CMOS variable-gain amplifier with 80-dB linearly controlled gain range | |
| US5880631A (en) | High dynamic range variable gain amplifier | |
| Rijns | CMOS low-distortion high-frequency variable-gain amplifier | |
| US7088180B2 (en) | Programmable gain current amplifier | |
| US6049251A (en) | Wide-dynamic-range variable-gain amplifier | |
| JP2008182755A (ja) | 高ダイナミックレンジ可変利得増幅器 | |
| US8217720B2 (en) | Variable-gain low noise amplifier | |
| US20060097788A1 (en) | Transconductance amplifier having common mode feedback circuit and method of operating the transconductance amplifier | |
| KR20020028783A (ko) | 선형 가변 이득 증폭기 | |
| US20030122622A1 (en) | Low power variable gain amplifier | |
| WO1998033272A9 (en) | High dynamic range variable gain amplifier | |
| US7453307B2 (en) | Process independent voltage controlled logarithmic attenuator having a low distortion and method therefor | |
| KR100648380B1 (ko) | 가변 이득 증폭기 | |
| KR100475405B1 (ko) | 보상회로를 갖는 가변이득증폭기 | |
| JP3219346B2 (ja) | 自動利得制御増幅器 | |
| KR100410553B1 (ko) | 가변이득 증폭기 | |
| US6594474B1 (en) | Controlled-gain power amplifier device, in particular for radio-frequency circuits applied to cellular mobile telephony | |
| US10840868B1 (en) | Logarithmic RMS-detector with servo loop | |
| JPH08307172A (ja) | 可変利得増幅器 | |
| KR100824376B1 (ko) | ｄＢ 선형이득의 제어가 가능한 가변이득 증폭기의바이어스 회로 | |
| KR100450755B1 (ko) | 고선형성 및 고이득을 갖는 트랜스컨덕터 증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050815 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060524 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090610 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091215 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100106 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4442746 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |