KR100857223B1 - 가변 이득 증폭기 - Google Patents

가변 이득 증폭기 Download PDF

Info

Publication number
KR100857223B1
KR100857223B1 KR1020070020018A KR20070020018A KR100857223B1 KR 100857223 B1 KR100857223 B1 KR 100857223B1 KR 1020070020018 A KR1020070020018 A KR 1020070020018A KR 20070020018 A KR20070020018 A KR 20070020018A KR 100857223 B1 KR100857223 B1 KR 100857223B1
Authority
KR
South Korea
Prior art keywords
gain
current
control
input port
load
Prior art date
Application number
KR1020070020018A
Other languages
English (en)
Other versions
KR20080079735A (ko
Inventor
최문호
이원영
김영석
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020070020018A priority Critical patent/KR100857223B1/ko
Publication of KR20080079735A publication Critical patent/KR20080079735A/ko
Application granted granted Critical
Publication of KR100857223B1 publication Critical patent/KR100857223B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명은 입력 제어 신호(V단위 크기) VS 출력 신호의 이득(dB 단위 크기)의 기울기 방향 특성과 이득 증폭 범위 조절 및 기울기 특성 경사도를 조절할 수 있도록 하는 가변 이득 증폭기에 관한 것이다.
이를 위한 본 발명의 일양상에 따른 가변 이득 증폭기는, 제어 전압(Vc)을 인가 받아 제어 전류(Ii)를 조절하고 기준 전압을 입력 받아 부하 전류(Il)를 생성하는 이득 제어기와, 제어 전류 입력 포트(Iin)와 부하 전류 입력 포트(Iload)가 형성되며 각 입력 포트를 통해 입력되는 전류에 따라 이득을 발생하는 이득 셀, 및 상기 이득 제어기와 이득 셀의 사이에 연결되어 외부 스위칭 신호에 따라 제어 전류 입력 포트(Iin)와 부하 전류 입력 포트(Iload)에 상기 이득 제어기로부터의 제어 전류(Ii)와 부하 전류(Il)를 선택적으로 인가하여 이득 증폭 기울기 방향을 제어하는 스위치를 포함하여 구성된다.
가변 이득 증폭기, 스위치, 이득, 기울기, 경사도, 캐스캐이드

Description

가변 이득 증폭기{Variable gain amplifier}
도 1은 본 발명의 제 1 실시예에 따른 가변 이득 증폭기의 구성 블록도.
도 2는 도 1의 이득 제어기의 일실시예를 나타낸 회로도.
도 3은 도 1의 스위치의 일실시예를 나타낸 회로도.
도 4는 본 발명의 제 1 실시예의 입력 전압에 따른 이득 특성을 나타낸 그래프도.
도 5는 도 1의 이득 셀의 일실시예를 나타낸 회로도.
도 6은 본 발명의 제 1 실시예의 부가적인 양상에 따른 가변 이득 증폭기의 블록도.
도 7은 도 1 및 도 도 6의 가변 이득 증폭기의 이득 특성을 비교한 그래프도.
도 8은 본 발명의 제 2 실시예에 따른 가변 이득 증폭기의 구성 블록도.
도 9는 본 발명의 제 2 실시예의 입력 전압에 따른 이득 특성을 나타낸 그래프도.
도 10은 본 발명의 제 2 실시예의 부가적인 양상에 따른 가변 이득 증폭기의 블록도.
도 11은 도 8 및 도 10의 가변 이득 증폭기의 이득 특성을 비교한 그래프도.
도 12는 일반적인 가변 이득 증폭기를 무선 통신 시스템에 적용한 일례를 보여주는 구성도.
<도면의 주요 부분에 대한 부호 설명>
100, 110a, 100b : 이득 제어기
200, 200a, 200b : 스위치
300, 300a, 300b : 이득 셀
310 : 차동 전압 입력부
320 : 이득 제어부
330 : 출력 부하 조절부
340 : 부하 제어부
350 : 전압 안정부
400 : CMFB
500 : 제 1 이득 증폭부
600 : 제 2 이득 증폭부
본 발명은 가변 이득 증폭기에 관한 것으로서, 더욱 상세하게는 입력 제어 신호(V단위 크기) VS 출력 신호의 이득(dB 단위 크기)의 기울기 방향 특성과 이득 증폭 범위 조절 및 기울기 특성 경사도를 조절할 수 있도록 하는 가변 이득 증폭기 에 관한 것이다.
일반적으로, 가변이득증폭기(Variable Gain Amplifier)는 이득을 조절함으로써 원하는 출력신호레벨을 유지하기 위하여 사용되는 장치로서, 무선 통신 시스템이나 영상 및 음향 시스템에서 필수적인 구성부품이다.
이와 같은 가변이득증폭기는 전송 신호의 전력을 조절하거나 수신된 신호의 진폭을 조정하기 위해 사용된다.
도 12는 일반적인 가변 이득 증폭기를 무선 통신 시스템에 적용한 일례를 보여주는 구성도이로, 안테나를 통해 수신되는 RF 신호의 잡음 증폭을 억제하면서 증폭하는 저잡음 증폭기(Low-Noise Amplifier; LNA, 11),LNA(11)에서 증폭된 신호의 이득을 조절하여 다시 한번 일정한 범위 내의 신호로 선형성을 향상시켜 증폭하는 무선 신호 가변 이득 증폭기(Radio Frequency-Variable Gain Controller; RF-VGA, 12)와, 발진부에서 발생하여 공급하는 주파수와 RF-VGA(12)에서 출력되는 신호를 혼합하여 기저대역 신호로 변환하는 혼합기(Mixer, 13)로 구성되는 수신부(1)와, 수신부(1)로부터 기저대역으로 변환되어 출력되는 신호의 특정 주파수 대역을 선택하는 저역 통과 필터(Low-Pass Filter, 21), 저역 통과 필터(21)에서 출력된 신호의 이득을 가변하는 가변 이득 증폭기(22, 이하 'VGA'라 함)를 포함하여 주파수 및 이득 제어된 기저 대역 신호를 버퍼(23)를 거쳐 ADC(24)로 출력한다.
이러한, 종래의 무선 통신 시스템에 이용되는 가변 이득 증폭기는 RF 단에서의 출력 신호에 따른 전력을 RSSI(Received Signal Strength Indication; RSSI, 25)에서 검출하여 그 결과를 비교기(26)를 통해 기준값과 상호 비교한 후 제어 신호를 출력하는 이득 제어기(27)를 이용하여 이득 제어하거나, 도면에 도시되지는 않았으나 MCU로부터 디지털 제어 신호를 받아 이를 통해 이득 제어가 이루어지도록 하고 있다.
그런데, 종래 기술에 따른 가변 이득 증폭기는 고정된 제어 전압을 인가함으로써 입력 신호에 대하여 이득 증폭되는 이득 크기의 기울기 특성이 어느 하나의 방향, 다시 말해 포지티브(positive) 또는 네거티브(negative) 방향 중 어느 한 방향의 기울기만을 갖으며, 이득 가변 범위에 대한 제어가 어려운 단점이 있었다.
상기 종래 기술에 따른 문제점을 해결하기 위한 본 발명의 목적은 제어 전압에 따라 제어 전류를 발생하는 이득 제어기와 전체 이득을 발생하는 이득 셀 사이에 스위치를 연결하여, 외부 스위칭 신호에 따라 이득 셀의 제어 전류 입력 포트와 부하 전류 입력 포트에 선택적으로 전류를 인가하여 이득이 음의 방향 또는 양의 방향 기울기 특성을 갖도록 제어할 수 있는 가변 이득 증폭기를 제공함에 있다.
또한, 본 발명은 이득 제어기와 스위치가 각각 구비된 두 개의 이득 셀을 캐스캐이드 형태로 연결하고, 각 이득 제어기의 인가 전압 중 어느 하나를 고정하며 다른 하나를 가변시켜 이득 증폭 범위를 조절할 수 있도록 하는 가변 이득 증폭기를 제공하기 위한 것이다.
또, 본 발명은 이득 제어기와 스위치가 구비된 이득 셀을 캐스캐이드 형태로 다수로 연결하고 각 이득 제어기에 동일한 제어 전압을 인가하고, 각 스위치에 동 일한 스위칭 신호를 입력하여, 입력 제어 신호(V단위 크기) VS 출력 신호의 이득(dB 단위 크기)의 기울기 방향 특성 및 기울기 특성 경사도를 조절할 수 있도록 하는 가변 이득 증폭기를 제공하기 위한 것이다.
그리고, 본 발명은 이득 제어기와 스위치가 각각 구비된 두 개의 이득 셀이 캐스캐이드 형태로 연결하고, 각 이득 제어기의 인가 전압 중 어느 하나를 고정하며 다른 하나를 가변시켜 이득 증폭 범위를 조절할 수 있도록 하는 가변 이득 증폭기 다수를 캐스캐이드 형태로 연결하여, 입력 제어 신호(V단위 크기) VS 출력 신호의 이득(dB 단위 크기)의 기울기 방향 특성과 이득 증폭 범위 조절 및 기울기 특성 경사도를 조절할 수 있도록 하는 가변 이득 증폭기를 제공하기 위한 것이다.
상기 기술적 과제를 해결 하기 위한 본 발명의 제 1 양상에 따른 가변 이득 증폭기는, 제어 전압(Vc)을 인가 받아 제어 전류(Ii)를 조절하고 기준 전압을 입력 받아 부하 전류(Il)를 생성하는 이득 제어기와, 제어 전류 입력 포트(Iin)와 부하 전류 입력 포트(Iload)가 형성되며 각 입력 포트를 통해 입력되는 전류에 따라 이득을 발생하는 이득 셀, 및 상기 이득 제어기와 이득 셀의 사이에 연결되어 외부 스위칭 신호에 따라 제어 전류 입력 포트(Iin)와 부하 전류 입력 포트(Iload)에 상기 이득 제어기로부터의 제어 전류(Ii)와 부하 전류(Il)를 선택적으로 인가하여 이득 증폭 기울기 방향을 제어하는 스위치를 포함하여 구성된다.
상기 본 발명의 제 2 양상의 부가적인 양상에 따라 상기 스위치 및 이득 제어기가 연결된 각각의 이득 셀을 캐스캐이드 형태로 다수로 연결하고, 상기 각 이 득 제어기에 동일한 제어 전압(Vc)을 인가하여 이득 증폭 기울기의 경사도를 조절할 수 있다.
여기서, 상기 이득 제어기는 전체 바이어스 전류를 공급하는 전류원(Ibias)과, 상기 전류원(Ibias)에 소오스가 연결되고 게이트에 인가되는 제어 전압(Vc)에 의해 구동되어 제어 전류를 조절하는 제 1 PMOS 트랜지스터(PM1)와, 상기 제 1 PMOS 트랜지스터(PM1)의 드레인과 접지 사이에 연결되어 전류 미러 역할을 하여 제어 전류(Ii)를 출력하는 제 1 NMOS 트랜지스터(NM1)와, 상기 제 1 PMOS 트랜지스터(NM1)와 병렬 연결되게 상기 전류원(Ibias)에 소오스가 연결되며 게이트에 인가되는 기준 전압에 의해 구동되어 부하 전류를 생성하는 제 2 PMOS 트랜지스터(PM2)와, 상기 제 2 PMOS 트랜지스터(PM2)의 드레인과 접지 사이에 연결되어 전류 미러 역할을 하여 부하 전류(Il)를 생성하는 제 2 NMOS 트랜지스터(NM2)로 구성되고, 상기 스위치는; 외부 스위칭 신호에 따라 구동되어 상기 이득 제어기로부터 드레인을 통해 입력되는 제어 전류(Ii)를 소오스를 통해 제어 전류 입력 포트(Iin)로 출력하는 제 3 NMOS 트랜지스터(NM3)와, 상기 제 3 NMOS 트랜지스터(NM3)와 병렬 연결되어 외부 스위칭 신호에 따라 상기 제 3 NMOS 트랜지스터(NM3)와 상보적으로 작동하여 제어 전류(Ii)를 부하 전류 입력 포트(Iload)로 출력하는 제 3 PMOS 트랜지스터(PM3)와, 외부 스위칭 신호에 따라 구동되어 상기 이득 제어기로부터 드레인을 통해 입력되는 부하 전류(Il)를 소오스를 통해 제어 전류 입력 포트(Iin)로 출력하는 제 4 NMOS 트랜지스터(NM4)와, 상기 제 4 NMOS 트랜지스터(NM4)에 공통 게이트 접속되어 외부 스위칭 신호에 따라 상기 제 4 NMOS 트랜지스터(NM4)와 상보적으로 작동하여 부하 전류(Il)를 부하 전류 입력 포트(Iload)로 출력하는 제 4 PMOS 트랜지스터(PM4)로 구성되고, 상기 이득 셀은 게이트에 차동 전압(Vin+, Vin-)이 입력되고 드레인에 차동 출력단(Vo-, Vo+)이 형성되며 각각 병렬 연결된 소오스 단자에 입력되는 입력 전류(Iin)에 따라 트랜스컨덕턴스를 생성하는 제 5 NMOS(NM5) 트랜지스터와 제 6 NMOS 트랜지스터(NM6)로 구성되는 차동 전압 입력부와, 상기 차동 전압 입력부의 공통 소오스 단자와 접지 사이에 연결되고 제어 전류 입력 포트(Iin)를 통해 입력되는 전류를 DC 전류로 출력하여 상기 차동 전압 입력부의 이득을 제어하는 제 7 NMOS 트랜지스터(NM7)로 구성되는 이득 제어부와, 상기 차동 출력단(Vo-, Vo+)에 각각의 드레인 단자가 연결되며 각각의 소오스 단자가 병렬 연결되며 게이트에 입력되는 부하 전류(Iload)에 따라 출력 부하를 조절하는 제 8 NMOS 트랜지스터(NM8)와 제 9 NMOS 트랜지스터(NM9)로 구성되는 출력 부하 조절부와, 상기 출력 부하 조절부와 접지 사이에 연결되어 부하 전류 입력 포트(Iload)를 통해 입력되는 부하 전류를 DC 전압으로 출력하여 상기 출력 부하 조절부의 출력 부하 제어를 하는 제 10 NMOS 트랜지스터(NM10)로 구성되는 부하 제어부와, 상기 차동 출력단 (Vo-, Vo+)에 드레인이 전원부(VDD)에 소오스가 연결되며 공통 게이트로 입력되는 외부 공통 전압(Vcom)에 따라 차동 출력단 (Vo-, Vo+)에 안정된 전압을 공급하도록 병렬 연결되는 제 5 PMOS 트랜지스터(PM5)와 제 6 PMOS 트랜지스터(PM6)로 구성되는 전압 안정부를 포함하여 구성된다.
또한, 상기 기술적 과제를 해결하기 위한 본 발명의 제 2 양상에 따른 가변 이득 증폭기는, 제 1 제어 전압(Vc1)을 인가 받아 제어 전류(Ii)를 조절하고 기준 전압을 입력 받아 부하 전류(Il)를 생성하는 제 1 이득 제어기와, 제어 전류 입력 포트(Iin)와 부하 전류 입력 포트(Iload)가 형성되며 각 입력 포트를 통해 입력되는 전류에 따라 이득을 발생하는 제 1 이득 셀과, 상기 제 1 이득 제어기와 제 1 이득 셀의 사이에 연결되어 외부 스위칭 신호에 따라 제어 전류 입력 포트(Iin)와 부하 전류 입력 포트(Iload)에 상기 제 1 이득 제어기로부터의 제어 전류(Ii)와 부하 전류(Il)를 선택적으로 인가하는 제 1 스위치로 구성되는 제 1 이득 증폭부, 및 제 2 제어 전압(Vc2)을 인가 받아 제어 전류(Ii)를 조절하고 기준 전압을 입력 받아 부하 전류(Il)를 생성하는 제 2 이득 제어기와, 제어 전류 입력 포트(Iin)와 부하 전류 입력 포트(Iload)가 형성되고 각 입력 포트를 통해 입력되는 전류에 따라 이득을 발생하는 제 2 이득 셀과, 상기 제 2 이득 제어기와 제 2 이득 셀의 사이에 연결되어 외부 스위칭 신호에 따라 제어 전류 입력 포트(Iin)와 부하 전류 입력 포트(Iload)에 상기 제 2 이득 제어기로부터의 제어 전류(Ii)와 부하 전류(Il)를 선택적으로 인가하는 제 2 스위치로 구성되는 제 2 이득 증폭부 한쌍으로 구성되되, 상기 제 1 이득 셀과 상기 제 2 이득 셀이 캐스캐이드 연결되어, 상기 제 1 스위치와 제 2 스위치에 동일한 스위칭 신호를 인가하여 이득 증폭 기울기 방향을 제어하며, 상기 제 1 제어 전압(Vc1)과 제 2 제어 전압(Vc2) 중 어느 하나를 고정하고 다른 하나를 가변시켜 이득 증폭 범위를 제어하는 것이다.
이때, 상기 본 발명의 제 2 양상에 따른 가변 이득 증폭기는 부가적인 양상에 따라 상기 제 1 이득 증폭부와 제 2 이득 증폭부로 구성되는 한쌍의 가변 이득 증폭기(VGA)를 캐스캐이드 형태로 다수로 연결하고, 제 1 제어 전압(Vc1)과 제 2 제어 전압(vc2)을 선택적으로 고정 또는 가변시킴으로써 이득 증폭 기울기의 경사도를 조절하는 것이 바람직하다.
본 발명은 첨부된 도면을 참조하여 후술하는 바람직한 실시예를 통하여 더욱 명백해질 것이다. 이하에서는 본 발명의 실시예를 통해 당업자가 용이하게 이해하고 재현할 수 있도록 상세히 설명하도록 한다.
도 1은 본 발명의 제 1 실시예에 따른 가변 이득 증폭기의 구성 블록도로, 이득 제어기(100)와 이득 셀(300) 및 스위치(200)로 구성된다.
이때, 이득 제어기(100)는 제어 전압(Vc)을 인가 받아 제어 전류(Ii)를 조절하고 기준 전압을 입력 받아 부하 전류(Il)를 생성하는 것이다.
이를 위하여, 이득 제어기(100)는 도 2에 도시된 바와 같이 전체 바이어스 전류를 공급하는 전류원(Ibias)과, 상기 전류원(Ibias)에 소오스가 연결되고 게이트에 인가되는 제어 전압(Vc)에 의해 구동되어 제어 전류를 조절하는 제 1 PMOS 트랜지스터(PM1)와, 상기 제 1 PMOS 트랜지스터(PM1)의 드레인과 접지 사이에 연결되어 전류 미러 역할을 하여 제어 전류(Ii)를 출력하는 제 1 NMOS 트랜지스터(NM1)와, 상기 제 1 PMOS 트랜지스터(NM1)와 병렬 연결되게 상기 전류원(Ibias)에 소오스가 연결되며 게이트에 인가되는 기준 전압(Vref)에 의해 구동되어 부하 전류를 생성하는 제 2 PMOS 트랜지스터(PM2)와, 상기 제 2 PMOS 트랜지스터(PM2)의 드레인과 접지 사이에 연결되어 전류 미러 역할을 하여 부하 전류(Il)를 생성하는 제 2 NMOS 트랜지스터(NM2)로 구성된다.
또한, 이득 셀(300)은 제어 전류 입력 포트(Iin)와 부하 전류 입력 포 트(Iload)가 형성되며 각 입력 포트를 통해 입력되는 전류에 따라 이득을 발생하는 것으로서, 이득 셀(300)에 대한 구체적인 설명은 후술하도록 한다.
스위치(200)는, 이득 제어기(100)와 이득 셀(200)의 사이에 연결되어 외부 스위칭 신호에 따라 제어 전류 입력 포트(Iin)와 부하 전류 입력 포트(Iload)에 이득 제어기로부터의 제어 전류(Ii)와 부하 전류(Il)를 선택적으로 인가하여 이득 증폭 기울기 방향을 제어하는 것이다.
이를 위하여, 스위치(200)는 도 3에 도시된 바와 같이 외부 스위칭 신호에 따라 구동되어 상기 이득 제어기(100)로부터 드레인을 통해 입력되는 제어 전류(Ii)를 소오스를 통해 제어 전류 입력 포트(Iin)로 출력하는 제 3 NMOS 트랜지스터(NM3)와, 상기 제 3 NMOS 트랜지스터(NM3)와 병렬 연결되어 외부 스위칭 신호에 따라 상기 제 3 NMOS 트랜지스터(NM3)와 상보적으로 작동하여 제어 전류(Ii)를 부하 전류 입력 포트(Iload)로 출력하는 제 3 PMOS 트랜지스터(PM3)와, 외부 스위칭 신호에 따라 구동되어 상기 이득 제어기(100)로부터 드레인을 통해 입력되는 부하 전류(Il)를 소오스를 통해 부하 전류 입력 포트(Iload)로 출력하는 제 4 NMOS 트랜지스터(NM4)와, 상기 제 4 NMOS 트랜지스터(NM4)에 공통 게이트 접속되어 외부 스위칭 신호에 따라 상기 제 4 NMOS 트랜지스터(NM4)와 상보적으로 작동하여 부하 전류(Il)를 제어 전류 입력 포트(Ii)로 출력하는 제 4 PMOS 트랜지스터(PM4)로 구성된다.
이에 따라, 이득 제어기(100)에서 발생한 제어 전류(Ii)와 부하 전류(Il)이 스위치(200)의 입력으로 들어와 외부의 스위칭 신호에 따라 출력 Iin과 Iload의 path로 각각 나가게 되어, 이득 셀(300)을 통해 출력되는 이득 기울기 특성이 도4에 도시된 바와 같이 음의 방향 또는 양의 방향으로 조절된다.
예를 들어, S=1(high)일때 NM3, NM4가 ON되고, PM3, PM4가 OFF되어 Iin에는 제어 전류(Ii)가 Iload에는 부하 전류(Il)가 각각 출력되어 나가게 되고, 이에 따라 이득 기울기 특성이 양의 방향 기울기를 갖게 된다.
반면에, S=0(low)일때 NM3, NM4는 OFF되고, PM3, PM4는 ON되어 Iin에는 부하 전류(Il)가, Iload에는 제어 전류(Ii)가 출력되어 나가게 되고, 이득 기울기 특성이 음의 방향 기울기를 갖게 된다.
한편, 이득 셀(300)은 도 5에 도시된 바와 같이 차동 전압 입력부(310)와, 이득 제어부(320)와, 출력 부하 조절부(330)와, 부하 제어부(340)와, 전압 안정부(350)를 포함하여 구성된다.
여기서, 차동 전압 입력부(310)는 게이트에 차동 전압(Vin+, Vin-)이 입력되고, 드레인에 차동 출력단(Vo-, Vo+)이 형성되며, 각각 병렬 연결된 소오스 단자에 입력되는 입력 전류(Iin)에 따라 트랜스컨덕턴스를 생성하는 제 5 NMOS 트랜지스터(NM5) 트랜지스터와 제 6 NMOS 트랜지스터(NM6)로 구성된다.
이득 제어부(320)는 차동 전압 입력부(310)의 공통 소오스 단자와 접지 사이에 연결되고, 제어 전류 입력 포트(Iin)를 통해 입력되는 전류를 DC 전류로 출력하여 상기 차동 전압 입력부(310)의 이득을 제어하는 제 7 NMOS 트랜지스터(NM7)로 이루어진다.
출력 부하 조절부(330)는 차동 출력단(Vo-, Vo+)에 각각의 드레인 단자가 연 결되며 각각의 소오스 단자가 병렬 연결되며 게이트에 입력되는 부하 전류(Iload)에 따라 출력 부하를 조절하는 제 8 NMOS 트랜지스터(NM8)와 제 9 NMOS 트랜지스터(NM9)로 구성된다.
부하 제어부(34)는 출력 부하 조절부(330)와 접지 사이에 연결되어, 부하 전류 입력 포트(Iload)를 통해 입력되는 부하 전류를 DC 전압으로 출력하여 출력 부하 조절부(330)의 출력 부하 제어를 하는 제 10 NMOS 트랜지스터(NM10)로 구성된다.
또한, 전압 안정부(350)는 차동 출력단 (Vo-, Vo+)에 드레인이, 전원부(VDD)에 소오스가 연결되며, 공통 게이트로 입력되는 외부 공통 전압(Vcom)에 따라 차동 출력단 (Vo-, Vo+)에 안정된 전압을 공급하도록 병렬 연결되는 제 5 PMOS 트랜지스터(PM5)와 제 6 PMOS 트랜지스터(PM6)로 구성된다.
여기서, 전압 안정부(350)는 공통 모드 피드백(Common Mode Feedback: CMFB, 400) 회로로부터 출력 안정화 전압을 입력 받는데, CMFB(400)은 출력 DC 전압을 VCOM과 같은 전압으로 항상 유지하기 위한 블록으로서 이에 대한 구체적인 설명은 이미 공지된 기술이므로 이에 대한 설명은 생략하도록 한다.
도 6은 본 발명의 제 1 실시예의 부가적인 양상에 따른 가변 이득 증폭기의 블록도로, 도 6을 참조하면 본 발명은 스위치(200) 및 이득 제어기(100)가 연결된 각각의 이득 셀(300)을 캐스캐이드 형태로 다수로 연결하고, 각 이득 제어기(100)에 동일한 제어 전압(Vc)을 인가하여 이득 증폭 기울기의 경사도를 조절할 수 있다.
다시 말해, 스위치(200) 및 이득 제어기(100)가 연결된 이득 셀(300) 하나로 구성되는 가변 이득 증폭기는 도 7의 (가)에 도시된 바와 같이 전압 변화량(ΔV)에 대하여 이득 특성이 ΔY만큼 변화하게 되지만, 이득 셀(300)을 캐스캐이드 형태로 2개 연결하는 경우 도 7의 (나)에 도시된 바와 같이 전압 변화량(ΔV)에 대하여 이득 특성이 2ΔY만큼 변화하게 된다.
따라서, 각 이득 셀(300)을 캐스캐이드 형태로 다단으로 연결하고 각 이득 셀(300)에 연결된 이득 제어기(100)에 동일한 제어 전압(Vc)를 인가하면, 원하는 이득 기울기의 경사도를 얻을 수 있으므로 더 큰 전압 이득 조절을 할 수 있다.
도 8은 본 발명의 제 2 실시예에 따른 가변 이득 증폭기의 구성 블록도로, 제 1 이득 제어기(100a)와, 제 1 스위치(200a)와 제 1 이득 셀(300a)로 구성되는 제 1 이득 증폭부(500)와, 제 2 이득 제어기(100b)와, 제 2 스위치(200b)와 제 2 이득 셀(300b)로 구성되는 제 2 이득 증폭부(600) 한쌍으로 구성되되, 제 1 이득 셀(300a)과 제 2 이득 셀(300b)은 캐스캐이드 연결된다.
그리고, 제 1 이득 제어기(100a)에는 제 1 제어 전압(Vc1)이, 제 2 이득 제어기(100b)에는 제 2 제어 전압(Vc2)이 인가된다.
본 발명의 제 2 실시예의 각 이득 제어기와, 스위치 및 이득 셀의 회로도는 상술한 본 발명의 제 1 실시예와 동일하므로 이에 대한 구체적인 회로 설명은 생략하도록 한다.
이러한, 연결 구조를 갖는 가변 이득 증폭기의 제 1 스위치(200a)와 제 2 스위치(200b)에 동일한 스위칭 신호를 인가하면 이득 증폭 기울기 방향이 제어되고, 제 1 제어 전압(Vc1)과 제 2 제어 전압(Vc2) 중 어느 하나를 고정하고 다른 하나를 가변시키면 이득 증폭 범위가 제어된다.
여기서, 제 1 이득 제어기(100a)는 제 1 제어 전압(Vc1)을 입력 받아 제어 전류(Ii)를 조절하고 기준 전압을 입력 받아 부하 전류(Il)를 생성하는 것이고, 제 2 이득 제어기(100b)는 제 2 제어 전압(Vc2)을 입력받아 제어 전류(Ii)를 조절하고 기준 전압을 입력 받아 부하 전류(Il)를 생성하는 것이다.
그리고, 제 1 스위치(200a)와 제 2 스위치(200b)에는 어느 한 방향 기울기를 갖는 이득 특성을 나타내도록 동일한 스위칭 신호가 입력된다.
예를 들어, 도 9의 (가)에 도시된 바와 같이 S=1일 경우 이득은 양의 기울기 특성을 갖게 되고, S=0 일 경우 도 9의 (나)에 도시된 바와 같이 이득은 음의 기울기 특성을 갖게 된다.
그리고, 제 1 제어 전압(Vc1)을 일정 크기로 고정하고 제 2 제어 전압(Vc2)을 가변시키면 특정한 기울기 특성 그래프를 얻을 수 있고, 이 상태에서 제 1 제어 전압(Vc1)을 가변시키면 특성 그래프는 위, 아래로 움직이게 되어 이득 기울기 특성의 범위를 조절할 수 있는 것이다.
도 10은 본 발명의 제 2 실시예의 부가적인 양상에 따른 가변 이득 증폭기의 블록도로, 도 10을 참조하면 본 발명은 제 1 이득 증폭부(500)와 제 2 이득 증폭부(600)로 구성되는 한쌍의 가변 이득 증폭기(VGA)를 캐스캐이드 형태로 다수로 연결하고, 제 1 제어 전압(Vc1)과 제 2 제어 전압(vc2)을 선택적으로 고정 또는 가변시킴으로써 이득 증폭 기울기의 경사도를 조절할 수 있다.
다시 말해, 제 1 이득 증폭부(500)와 제 2 이득 증폭부(600)로 구성되는 한쌍의 가변 이득 증폭기(VGA)가 1개 구성된 경우 도 11의 (가) 및 (다)에 도시된 바와 같이 전압 변화량(ΔV)에 대하여 이득 특성이 ΔY만큼 변화하게 되지만, 가변 이득 증폭기(VGA)를 캐스캐이드 형태로 2개 연결한 경우 도 11의 (나) 및 (다)에 도시된 바와 같이 전압 변화량(ΔV)에 대하여 이득 특성이 2ΔY만큼 변화하게 된다.
따라서, 각 VGA를 캐스캐이드 형태로 다단으로 연결하고 제 1 제어 전압(Vc1) 및 제 2 제어 전압(Vc2)를 제어하면, 원하는 이득 기울기의 경사도를 얻을 수 있으므로 더 큰 전압 이득 조절을 할 수 있다.
상술한 바와 같이 본 발명은 제어 전압에 따라 제어 전류를 발생하는 이득 제어기와 전체 이득을 발생하는 이득 셀 사이에 스위치를 연결하여, 외부 스위칭 신호에 따라 이득 셀의 제어 전류 입력 포트와 부하 전류 입력 포트에 선택적으로 전류를 인가하여 이득이 음의 방향 또는 양의 방향 기울기 특성을 갖도록 제어할 수 있다.
또한, 본 발명은 이득 제어기와 스위치가 각각 구비된 두 개의 이득 셀을 캐스캐이드 형태로 연결되고, 각 이득 제어기의 인가 전압 중 어느 하나를 고정하며 다른 하나를 가변시켜 이득 증폭 범위를 조절할 수 있다.
또, 본 발명은 이득 제어기와 스위치가 구비된 이득 셀을 캐스캐이드 형태로 다수로 연결하고 각 이득 제어기에 동일한 제어 전압을 인가하며, 각 스위치에 동 일한 스위칭 신호를 입력하여, 입력 제어 신호(V단위 크기) VS 출력 신호의 이득(dB 단위 크기)의 기울기 방향 특성 및 기울기 특성 경사도를 조절할 수 있다.
그리고, 본 발명은 이득 제어기와 스위치가 각각 구비된 두 개의 이득 셀이 캐스캐이드 형태로 연결하고, 각 이득 제어기의 인가 전압 중 어느 하나를 고정하며 다른 하나를 가변시켜 이득 증폭 범위를 조절할 수 있도록 하는 가변 이득 증폭기 다수를 캐스캐이드 형태로 연결하여, 입력 제어 신호(V단위 크기) VS 출력 신호의 이득(dB 단위 크기)의 기울기 방향 특성과 이득 증폭 범위 조절 및 기울기 특성 경사도를 조절할 수 있다.
이와 같은 효과 들에 의해 본 발명은 출력 이득의 기울기 방향 특성이나 이득 증폭 범위 및 이득 기울기 특성 경사도 조절을 통해 무선 수신기에 적용할 경우 멀티 스탠다드 방식에 이용할 수 있는 이점이 있다.
본 발명은 첨부된 도면을 참조하여 바람직한 실시예를 중심으로 기술되었지만 당업자라면 이러한 기재로부터 본 발명의 범주를 벗어남이 없이 많은 다양하고 자명한 변형이 가능하다는 것은 명백하다. 따라서 본 발명의 범주는 이러한 많은 변형예들을 포함하도록 기술된 특허청구범위에 의해서 해석되어져야 한다.

Claims (6)

  1. 가변 이득 증폭기에 있어서,
    제어 전압(Vc)을 인가 받아 제어 전류(Ii)를 조절하고 기준 전압을 입력 받아 부하 전류(Il)를 생성하는 이득 제어기(100)와,
    제어 전류 입력 포트(Iin)와 부하 전류 입력 포트(Iload)가 형성되며 각 입력 포트를 통해 입력되는 전류에 따라 이득을 발생하는 이득 셀(300), 및
    상기 이득 제어기(100)와 이득 셀(300)의 사이에 연결되어 외부 스위칭 신호에 따라 제어 전류 입력 포트(Iin)와 부하 전류 입력 포트(Iload)에 상기 이득 제어기로부터의 제어 전류(Ii)와 부하 전류(Il)를 선택적으로 인가하여 이득 증폭 기울기 방향을 제어하는 스위치(200)를 포함하여 구성되는 것을 특징으로 하는 가변 이득 증폭기.
  2. 제 1항에 있어서,
    상기 스위치(200) 및 이득 제어기(100)가 연결된 각각의 이득 셀(300)을 캐스캐이드 형태로 다수로 연결하고 상기 각 이득 제어기(100)에 동일한 제어 전압(Vc)을 인가하여 이득 증폭 기울기의 경사도를 조절하는 것을 특징으로 하는 가변 이득 증폭기.
  3. 제 2항에 있어서,
    상기 이득 제어기(100)는;
    전체 바이어스 전류를 공급하는 전류원(Ibias)과,
    상기 전류원(Ibias)에 소오스가 연결되고 게이트에 인가되는 제어 전압(Vc)에 의해 구동되어 제어 전류를 조절하는 제 1 PMOS 트랜지스터(PM1)와,
    상기 제 1 PMOS 트랜지스터(PM1)의 드레인과 접지 사이에 연결되어 전류 미러 역할을 하여 제어 전류(Ii)를 출력하는 제 1 NMOS 트랜지스터(NM1)와,
    상기 제 1 PMOS 트랜지스터(NM1)와 병렬 연결되게 상기 전류원(Ibias)에 소오스가 연결되며 게이트에 인가되는 기준 전압에 의해 구동되어 부하 전류를 생성하는 제 2 PMOS 트랜지스터(PM2)와,
    상기 제 2 PMOS 트랜지스터(PM2)의 드레인과 접지 사이에 연결되어 전류 미러 역할을 하여 부하 전류(Il)를 생성하는 제 2 NMOS 트랜지스터(NM2)로 구성되고,
    상기 스위치(200)는;
    외부 스위칭 신호에 따라 구동되어 상기 이득 제어기(100)로부터 드레인을 통해 입력되는 제어 전류(Ii)를 소오스를 통해 제어 전류 입력 포트(Iin)로 출력하는 제 3 NMOS 트랜지스터(NM3)와,
    상기 제 3 NMOS 트랜지스터(NM3)와 병렬 연결되어 외부 스위칭 신호에 따라 상기 제 3 NMOS 트랜지스터(NM3)와 상보적으로 작동하여 제어 전류(Ii)를 부하 전류 입력 포트(Iload)로 출력하는 제 3 PMOS 트랜지스터(PM3)와,
    외부 스위칭 신호에 따라 구동되어 상기 이득 제어기(100)로부터 드레인을 통해 입력되는 부하 전류(Il)를 소오스를 통해 제어 전류 입력 포트(Iin)로 출력하는 제 4 NMOS 트랜지스터(NM4)와,
    상기 제 4 NMOS 트랜지스터(NM4)에 공통 게이트 접속되어 외부 스위칭 신호에 따라 상기 제 4 NMOS 트랜지스터(NM4)와 상보적으로 작동하여 부하 전류(Il)를 부하 전류 입력 포트(Iload)로 출력하는 제 4 PMOS 트랜지스터(PM4)로 구성되고,
    상기 이득 셀(300)은;
    게이트에 차동 전압(Vin+, Vin-)이 입력되고 드레인에 차동 출력단(Vo-, Vo+)이 형성되며 각각 병렬 연결된 소오스 단자에 입력되는 입력 전류(Iin)에 따라 트랜스컨덕턴스를 생성하는 제 5 NMOS(NM5) 트랜지스터와 제 6 NMOS 트랜지스터(NM6)로 구성되는 차동 전압 입력부(310)와,
    상기 차동 전압 입력부(310)의 공통 소오스 단자와 접지 사이에 연결되고 제어 전류 입력 포트(Iin)를 통해 입력되는 전류를 DC 전류로 출력하여 상기 차동 전압 입력부(310)의 이득을 제어하는 제 7 NMOS 트랜지스터(NM7)로 구성되는 이득 제어부(320)와,
    상기 차동 출력단(Vo-, Vo+)에 각각의 드레인 단자가 연결되며 각각의 소오스 단자가 병렬 연결되며 게이트에 입력되는 부하 전류(Iload)에 따라 출력 부하를 조절하는 제 8 NMOS 트랜지스터(NM8)와 제 9 NMOS 트랜지스터(NM9)로 구성되는 출력 부하 조절부(330)와,
    상기 출력 부하 조절부(330)와 접지 사이에 연결되어 부하 전류 입력 포트(Iload)를 통해 입력되는 부하 전류를 DC 전압으로 출력하여 상기 출력 부하 조절부(330)의 출력 부하 제어를 하는 제 10 NMOS 트랜지스터(NM10)로 구성되는 부하 제어부(340)와,
    상기 차동 출력단 (Vo-, Vo+)에 드레인이 연결되고 전원부(VDD)에 소오스가 연결되며 공통 게이트로 입력되는 외부 공통 전압(Vcom)에 따라 차동 출력단 (Vo-, Vo+)에 안정된 전압을 공급하도록 병렬 연결되는 제 5 PMOS 트랜지스터(PM5)와 제 6 PMOS 트랜지스터(PM6)로 구성되는 전압 안정부(350)를 포함하여 구성되는 것을 특징으로 하는 가변 이득 증폭기.
  4. 가변 이득 증폭기에 있어서,
    제 1 제어 전압(Vc1)을 인가 받아 제어 전류(Ii)를 조절하고 기준 전압을 입력 받아 부하 전류(Il)를 생성하는 제 1 이득 제어기(100a)와, 제어 전류 입력 포트(Iin)와 부하 전류 입력 포트(Iload)가 형성되며 각 입력 포트를 통해 입력되는 전류에 따라 이득을 발생하는 제 1 이득 셀(300a)과, 상기 제 1 이득 제어기(100a)와 제 1 이득 셀(300a)의 사이에 연결되어 외부 스위칭 신호에 따라 제어 전류 입력 포트(Iin)와 부하 전류 입력 포트(Iload)에 상기 제 1 이득 제어기로부터의 제어 전류(Ii)와 부하 전류(Il)를 선택적으로 인가하는 제 1 스위치(200a)로 구성되는 제 1 이득 증폭부(500), 및
    제 2 제어 전압(Vc2)을 인가 받아 제어 전류(Ii)를 조절하고 기준 전압을 입력 받아 부하 전류(Il)를 생성하는 제 2 이득 제어기(100b)와, 제어 전류 입력 포트(Iin)와 부하 전류 입력 포트(Iload)가 형성되며 각 입력 포트를 통해 입력되는 전류에 따라 이득을 발생하는 제 2 이득 셀(300b)과, 상기 제 2 이득 제어기(100b)와 제 2 이득 셀(300b)의 사이에 연결되어 외부 스위칭 신호에 따라 제어 전류 입력 포트(Iin)와 부하 전류 입력 포트(Iload)에 상기 제 2 이득 제어기로부터의 제어 전류(Ii)와 부하 전류(Il)를 선택적으로 인가하는 제 2 스위치(200b)로 구성되는 제 2 이득 증폭부(600) 한쌍으로 구성되되,
    상기 제 1 이득 셀(300a)과 상기 제 2 이득 셀(300b)이 캐스캐이드 연결되어,
    상기 제 1 스위치(200a)와 제 2 스위치(200b)에 동일한 스위칭 신호를 인가하여 이득 증폭 기울기 방향을 제어하며,
    상기 제 1 제어 전압(Vc1)과 제 2 제어 전압(Vc2) 중 어느 하나를 고정하고 다른 하나를 가변시켜 이득 증폭 범위를 제어하는 것을 특징으로 하는 가변 이득 증폭기.
  5. 제 4항에 있어서,
    상기 제 1 이득 증폭부(500)와 제 2 이득 증폭부(600)로 구성되는 한쌍의 가변 이득 증폭기(VGA)를 캐스캐이드 형태로 다수로 연결하고, 제 1 제어 전압(Vc1)과 제 2 제어 전압(vc2)을 선택적으로 고정 또는 가변시킴으로써 이득 증폭 기울기의 경사도를 조절하는 것을 특징으로 하는 가변 이득 증폭기.
  6. 제 5항에 있어서,
    상기 제 1 및 제 2 이득 제어기(100a, 100b)는;
    전체 바이어스 전류를 공급하는 전류원(Ibias)과,
    상기 전류원(Ibias)에 소오스가 연결되고 게이트에 인가되는 각각의 제어 전압(Vc1, Vc2)에 의해 구동되어 제어 전류를 조절하는 제 1 PMOS 트랜지스터(PM1)와,
    상기 제 1 PMOS 트랜지스터(PM1)의 드레인과 접지 사이에 연결되어 전류 미러 역할을 하여 제어 전류(Ii)를 출력하는 제 1 NMOS 트랜지스터(NM1)와,
    상기 제 1 PMOS 트랜지스터(NM1)와 병렬 연결되게 상기 전류원(Ibias)에 소오스가 연결되며 게이트에 인가되는 기준 전압에 의해 구동되어 부하 전류를 생성하는 제 2 PMOS 트랜지스터(PM2)와,
    상기 제 2 PMOS 트랜지스터(PM2)의 드레인과 접지 사이에 연결되어 전류 미러 역할을 하여 부하 전류(Il)를 생성하는 제 2 NMOS 트랜지스터(NM2)로 구성되고,
    상기 제 1 및 제 2 스위치(200a, 200b)는;
    외부 스위칭 신호에 따라 구동되어 상기 이득 제어기(100a,100b)로부터 드레인을 통해 입력되는 제어 전류(Ii)를 소오스를 통해 제어 전류 입력 포트(Iin)로 출력하는 제 3 NMOS 트랜지스터(NM3)와,
    상기 제 3 NMOS 트랜지스터(NM3)와 병렬 연결되어 외부 스위칭 신호에 따라 상기 제 3 NMOS 트랜지스터(NM3)와 상보적으로 작동하여 제어 전류(Ii)를 부하 전류 입력 포트(Iload)로 출력하는 제 3 PMOS 트랜지스터(PM3)와,
    외부 스위칭 신호에 따라 구동되어 상기 이득 제어기(100a,100b)로부터 드레인을 통해 입력되는 부하 전류(Il)를 소오스를 통해 제어 전류 입력 포트(Iin)로 출력하는 제 4 NMOS 트랜지스터(NM4)와,
    상기 제 4 NMOS 트랜지스터(NM4)에 공통 게이트 접속되어 외부 스위칭 신호에 따라 상기 제 4 NMOS 트랜지스터(NM4)와 상보적으로 작동하여 부하 전류(Il)를 부하 전류 입력 포트(Iload)로 출력하는 제 4 PMOS 트랜지스터(PM4)로 구성되고,
    상기 제 1 및 제 2 이득 셀(300a, 300b)은;
    게이트에 차동 전압(Vin+, Vin-)이 입력되고 드레인에 차동 출력단(Vo-, Vo+)이 형성되며 각각 병렬 연결된 소오스 단자에 입력되는 입력 전류(Iin)에 따라 트랜스컨덕턴스를 생성하는 제 5 NMOS(NM5) 트랜지스터와 제 6 NMOS 트랜지스터(NM6)로 구성되는 차동 전압 입력부(310)와,
    상기 차동 전압 입력부(310)의 공통 소오스 단자와 접지 사이에 연결되고 제어 전류 입력 포트(Iin)를 통해 입력되는 전류를 DC 전류로 출력하여 상기 차동 전압 입력부(310)의 이득을 제어하는 제 7 NMOS 트랜지스터(NM7)로 구성되는 이득 제어부(320)와,
    상기 차동 출력단(Vo-, Vo+)에 각각의 드레인 단자가 연결되며 각각의 소오스 단자가 병렬 연결되며 게이트에 입력되는 부하 전류(Iload)에 따라 출력 부하를 조절하는 제 8 NMOS 트랜지스터(NM8)와 제 9 NMOS 트랜지스터(NM9)로 구성되는 출력 부하 조절부(330)와,
    상기 출력 부하 조절부(330)와 접지 사이에 연결되어 부하 전류 입력 포트(Iload)를 통해 입력되는 부하 전류를 DC 전압으로 출력하여 상기 출력 부하 조절부(330)의 출력 부하 제어를 하는 제 10 NMOS 트랜지스터(NM10)로 구성되는 부하 제어부(340)와,
    상기 차동 출력단 (Vo-, Vo+)에 드레인이 연결되고 전원부(VDD)에 소오스가 연결되며 공통 게이트로 입력되는 외부 공통 전압(Vcom)에 따라 차동 출력단 (Vo-, Vo+)에 안정된 전압을 공급하도록 병렬 연결되는 제 5 PMOS 트랜지스터(PM5)와 제 6 PMOS 트랜지스터(PM6)로 구성되는 전압 안정부(350)를 포함하여 구성되는 것을 특징으로 하는 가변 이득 증폭기.
KR1020070020018A 2007-02-28 2007-02-28 가변 이득 증폭기 KR100857223B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070020018A KR100857223B1 (ko) 2007-02-28 2007-02-28 가변 이득 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070020018A KR100857223B1 (ko) 2007-02-28 2007-02-28 가변 이득 증폭기

Publications (2)

Publication Number Publication Date
KR20080079735A KR20080079735A (ko) 2008-09-02
KR100857223B1 true KR100857223B1 (ko) 2008-09-05

Family

ID=40020527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070020018A KR100857223B1 (ko) 2007-02-28 2007-02-28 가변 이득 증폭기

Country Status (1)

Country Link
KR (1) KR100857223B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101253711B1 (ko) * 2012-06-25 2013-04-11 동광전자 주식회사 과부하를 방지할 수 있는 공동시설 방송용 증폭장치
KR101253710B1 (ko) * 2012-06-25 2013-04-11 동광전자 주식회사 공동시설 방송시스템

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816771A (en) 1986-05-23 1989-03-28 U.S. Philips Corporation Amplifier arrangement for an adaptive reduction of an unwanted d.c. offset in an input signal and an AM receiver using same
KR940010486A (ko) * 1991-10-18 1994-05-26 쿠라우찌 노리타카 자동이득 제어기능부착 증폭장치
JPH10335958A (ja) 1997-05-09 1998-12-18 Samsung Electron Co Ltd トランスコンダクタンス可変方法及びその回路、並びにそれを用いる可変帯域フィルター及び可変利得増幅器
US6542029B1 (en) 2000-10-11 2003-04-01 Skyworks Solutions, Inc. Variable-slope variable-gain amplifier
US20030112072A1 (en) * 2001-12-13 2003-06-19 Seong-Ryeol Kim Exponential function generator embodied by using a CMOS process and variable gain amplifier employing the same
US6583667B1 (en) 2001-12-20 2003-06-24 Institute Of Microelectronics High frequency CMOS differential amplifiers with fully compensated linear-in-dB variable gain characteristic
US20030222717A1 (en) * 2002-05-29 2003-12-04 Seyeob Kim Variable gain amplifier having improved gain slope characteristic and linearity
KR100425757B1 (ko) 2000-07-24 2004-04-03 엔이씨 가꼬오부쯔 디바이스 가부시끼가이샤 가변이득증폭기
US20040070452A1 (en) * 2002-10-15 2004-04-15 Issy Kipnis Variable gain amplifier with adjustable gain slope
KR20040045601A (ko) * 2002-11-25 2004-06-02 인티그런트 테크놀로지즈(주) 가변 이득 증폭기의 이득 파형의 기울기 및 오프셋 제어회로

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816771A (en) 1986-05-23 1989-03-28 U.S. Philips Corporation Amplifier arrangement for an adaptive reduction of an unwanted d.c. offset in an input signal and an AM receiver using same
KR940010486A (ko) * 1991-10-18 1994-05-26 쿠라우찌 노리타카 자동이득 제어기능부착 증폭장치
JPH10335958A (ja) 1997-05-09 1998-12-18 Samsung Electron Co Ltd トランスコンダクタンス可変方法及びその回路、並びにそれを用いる可変帯域フィルター及び可変利得増幅器
KR100425757B1 (ko) 2000-07-24 2004-04-03 엔이씨 가꼬오부쯔 디바이스 가부시끼가이샤 가변이득증폭기
US6542029B1 (en) 2000-10-11 2003-04-01 Skyworks Solutions, Inc. Variable-slope variable-gain amplifier
US20030112072A1 (en) * 2001-12-13 2003-06-19 Seong-Ryeol Kim Exponential function generator embodied by using a CMOS process and variable gain amplifier employing the same
US6583667B1 (en) 2001-12-20 2003-06-24 Institute Of Microelectronics High frequency CMOS differential amplifiers with fully compensated linear-in-dB variable gain characteristic
US20030222717A1 (en) * 2002-05-29 2003-12-04 Seyeob Kim Variable gain amplifier having improved gain slope characteristic and linearity
US6803819B2 (en) 2002-05-29 2004-10-12 Integrant Technologies Inc. Variable gain amplifier having improved gain slope characteristic and linearity
US20040070452A1 (en) * 2002-10-15 2004-04-15 Issy Kipnis Variable gain amplifier with adjustable gain slope
KR20040045601A (ko) * 2002-11-25 2004-06-02 인티그런트 테크놀로지즈(주) 가변 이득 증폭기의 이득 파형의 기울기 및 오프셋 제어회로

Also Published As

Publication number Publication date
KR20080079735A (ko) 2008-09-02

Similar Documents

Publication Publication Date Title
US11050433B1 (en) Using a tracking switched-mode power supply to increase efficiency of a current digital-to-analog converter-based output stage
KR101451455B1 (ko) 선형 및 포화 모드에서의 동작을 위한 멀티모드 증폭기
US8395448B2 (en) Apparatus and method for miller compensation for multi-stage amplifier
KR101127461B1 (ko) 고도의 선형 가변이득 증폭기
US8963612B1 (en) Multiple mode RF circuit
US8410966B2 (en) Current DAC
CN108540102B (zh) 可编程增益放大装置
US7378909B2 (en) Radio-frequency power amplifier apparatus and method of adjusting output power thereof
JP2006135937A (ja) 双方向周波数変換器およびこれを用いた無線機
KR20060112539A (ko) 자동 스위칭 기능을 갖는 전력증폭기
KR20200052696A (ko) 낮은 위상 변화를 갖는 광대역 가변 이득 증폭기
US20110133837A1 (en) Variable gain amplifier
JPH09135131A (ja) 可変利得増幅器
CN107276592B (zh) 模数转换器、将可变增益放大器与模数转换器介接的方法
KR100857223B1 (ko) 가변 이득 증폭기
JP2005217887A (ja) 可変利得回路
KR20030055758A (ko) 자동이득제어의 가변이득증폭회로
CN109067371B (zh) 一种无电阻网络可编程增益放大器电路
US10122337B2 (en) Programmable gain amplifier
US7786804B2 (en) Driving amplifier circuit with digital control and DC offset equalization
US7583144B1 (en) Power efficient programmable amplifier
US20110090010A1 (en) Variable gain amplification device
US7860468B2 (en) Programmable variable gain amplifier and RF receiver including the same
US8289080B2 (en) Current-mode amplifier
TWI406512B (zh) 接收器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee