CN101410972B - 用于半导体载体的低欧姆衬底通孔互连 - Google Patents

用于半导体载体的低欧姆衬底通孔互连 Download PDF

Info

Publication number
CN101410972B
CN101410972B CN200780010965.7A CN200780010965A CN101410972B CN 101410972 B CN101410972 B CN 101410972B CN 200780010965 A CN200780010965 A CN 200780010965A CN 101410972 B CN101410972 B CN 101410972B
Authority
CN
China
Prior art keywords
groove
semiconductor substrate
connecting portion
front surface
packing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200780010965.7A
Other languages
English (en)
Other versions
CN101410972A (zh
Inventor
G·福格特米尔
R·斯特德曼
R·多沙伊德
J·约恩克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Intellectual Property and Standards GmbH
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101410972A publication Critical patent/CN101410972A/zh
Application granted granted Critical
Publication of CN101410972B publication Critical patent/CN101410972B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明描述了一种用于半导体衬底(600)上形成的电子芯片的低欧姆晶片通孔互连(TWI)。该TWI包括在衬底(600)的前表面和背表面之间延伸的第一连接部(610)。第一连接部(610)包括填充有低欧姆材料的通孔，该材料的电阻率低于多晶硅。该TWI还包括也在前表面和背表面之间延伸的第二连接部(615)。第二连接部(615)与第一连接部(610)在空间上由半导体衬底(600)的至少一部分隔开。前表面设有集成电路布置(620)，其中，第一连接(610)电耦合到集成电路布置(620)的至少一个节点而不穿透集成电路布置(620)。在处理TWI期间，首先可以用非金属材料，例如多晶硅来填充通孔。当在前表面上形成集成部件(620)之后，可以减薄衬底(600)，并可以用低欧姆材料，尤其是金属材料来替代非金属材料。

Description

用于半导体载体的低欧姆衬底通孔互连
本发明总体上涉及用于制造集成电路芯片的载体结构。更具体而言，本发明涉及利用导电连接对半导体晶片结构的前表面和相反的背表面进行互连的领域。
半导体技术的发展已经实现了高部件集成密度，从而当前能够在一个小的半导体芯片中形成多个电部件。集成部件的高密度常常对与至少一些集成部件进行外部接触提出挑战。因此开发了晶片通孔互连(TWI)，其中，可以利用半导体电路载体正面和相反的背面之间延伸的连接部使高度集成芯片的至少一些部件发生接触。因此，为了接触部件，不仅可以利用设置于电路载体的前表面的二维平面之内的导体路径，而且可以利用穿过电路载体衬底延伸的连接部。这样做有如下优点：为了从外部接触部件，还可以利用第三维，从而可以在小而紧凑的构造中制造高度集成的芯片。
US6365513公开了一种在半导体衬底之内形成通孔的方法。为此，在衬底中形成有底的过孔，然后至少在过孔的侧壁上形成导体层。之后，通过去除与形成过孔的衬底的一部分相反的衬底的另一部分来减薄衬底，从而暴露导体层。
US2005/0121768 A1公开了一种载体结构和一种用于制造具有通孔的载体结构的方法。每个通孔都具有导电结构，该导电结构的有效热膨胀系数小于或紧密地匹配于衬底的热膨胀系数。该导电结构的有效弹性模量值小于或紧密地匹配于衬底的有效弹性模量值。该导电结构可以包括其中同心地设置有不同材料的同心过孔填充区域、被导电材料环孔包围的衬底材料核心、被导电材料环孔包围的热膨胀系数(CTE)匹配的不导电材料核心、具有低CTE的内部空洞的导电过孔、或填满的导电合成材料，例如已经烧结或熔融的金属-陶瓷浆料。
可能需要为半导体载体提供额外的衬底通孔互连，以在半导体衬底的前表面和背表面之间提供低欧姆连接。
这一需求可以通过如独立权利要求所述的一种半导体载体结构、一种检测装置和一种方法来满足。
根据本发明的第一方面，该半导体载体结构包括：具有前表面和相反的背表面的半导体衬底；在所述前表面和所述背表面之间延伸的第一连接部，其中所述第一连接包括用电阻率低于多晶硅的低欧姆材料填充的通孔，以及在所述前表面和所述背表面之间延伸的第二连接部。由此，所述第一连接部和所述第二连接部由所述半导体衬底的至少一部分在空间上彼此隔开，所述前表面设有集成电路布置，且所述第一连接电耦合到集成电路布置的至少一个节点而不穿透所述集成电路布置。
本发明的这一方面基于如下构思：延伸于半导体衬底两个表面之间的低欧姆第一连接部可以通过向通孔中填入低欧姆材料来实现。该低欧姆材料可以是与半导体制造方法兼容的任何材料，例如金属胶，且其电阻率低于多晶硅的电阻率。典型地，多晶硅的电阻率值在0.6mΩcm和1.5mΩcm之间。
将第一连接部形成为靠着或邻接分配给集成电路布置的半导体层。
例如，可以将前表面和背表面之间的低欧姆互连用于射频(RF)和大功率应用。在两种应用中都必须为大电流提供良好而可靠的接地和/或提供低电阻信号通道。
必须强调的是，根据本发明的这个方面，利用低欧姆材料填充通孔的流程是在半导体衬底的前侧上制造集成电路，特别是CMOS电路之后执行的。这意味着，在利用所谓的前端工艺完成集成电路的形成之后，开始所谓的后端工艺中的通孔填充流程。典型地，在完成集成电路的形成之后立即用保护层保护集成电路。这具有可以使用任何低欧姆材料的优点。具体而言，该低欧姆材料也可以是通常不和集成电路制造工艺兼容的材料。
优选地，该半导体衬底为半导体物理学中广泛使用的硅衬底。
通孔可以是具有不同形状和体积的任何种类的通道。
导电连接之内的金属材料可以与地相连或与任何其他参考或电源电压电平相连。因此，所述的晶片通孔互连(TWI)可以实现提供参考电压的导体路径长度的减小。
所述的半导体载体还具有如下优点：可以在非常早的工艺阶段，当尚未将相应的晶片分为多个个体载体时形成互连。因此，可以在一个晶片制造工艺之内同时形成多个不同电路载体内的所有或至少一些互连。这样做的优点是可以显著降低制造每个个体载体的成本。
根据本发明的实施例，所述低欧姆材料为金属材料。优选地，可以采用诸如铜、钨、铝等金属。
根据本发明的另一实施例，可以通过替代先前的非金属填充材料获得填充于所述通孔中的所述低欧姆材料。因此，可以将导电或不导电材料用作先前的非金属填充材料。
优选地，先前的非金属填充材料和衬底材料具有类似的热膨胀系数。典型地，该非金属填充材料比低欧姆材料具有更高的电阻率。
利用先前或中间非金属填充材料，可以在尚未向衬底中插入低欧姆材料的工艺阶段中在前表面上形成CMOS电路布置。这可以允许使用通常的CMOS工艺而无需维持特殊的工艺参数，对于半导体衬底中结合有低欧姆材料的结构而言这些特殊的工艺参数将是必需的。由于低欧姆材料和硅衬底的热膨胀系数完全不同，这种特殊条件例如可能是必需的。
根据本发明的另一实施例，先前的非金属填充材料为多晶硅。多晶硅与硅衬底相比，通常具有类似的热性质和机械性质。可以利用通常公知的半导体制造工艺，无需考虑硅衬底中插入有多晶硅的衬底的特殊性质，在前表面上形成电子电路布置。
必须指出，还可以不替换所有多晶硅互连，而是用低欧姆材料仅替换一些多晶硅插入物。这可以获得这样的结构，其具有至少一个填充有低欧姆材料的导电连接部和至少一个填充有多晶硅的导电连接部。
还必须指出，可以仅部分地替换一个间隙之内的多晶硅材料。
根据本发明的另一实施例，所述第一连接部呈现为第一间隙的形状。这样做的优点是，可以利用公知的使用适当掩模部分去除衬底材料的技术容易地形成通孔。
在该语境中，术语“间隙”还包括两个元件之间或单个材料之内的空间不是空的，而是填充了分别与两个元件材料或单个材料不同的材料的结构。
还要指出，可以将间隙形成不同形状。在这点上，仅需要每个间隙在前表面和背表面之间提供连续的开口或通路。优选地，第一间隙垂直于前表面延伸。可以使用不同种类的烧蚀技术来产生基本垂直于前表面延伸的间隙。
在这方面必须指出，在半导体制造工艺中，可以利用各种技术形成间隙。例如，从沟槽或盲孔开始，可以利用减薄流程形成间隙。由此，去除半导体材料直到前表面和背表面之间的通路被打开为止。
优选地，间隙不呈现出倾斜或至少呈现出非常小的倾斜，其中间隙厚度在接近背表面时仅变得稍微小些。这可以通过深度反应离子蚀刻工艺，例如优化的所谓玻什法(Bosch process)来实现。在玻什法中，反复执行包括第一蚀刻流程和第二钝化流程的工艺序列。
根据本发明的另一实施例，所述第一间隙为第一独立(self-contained)结构。这样做的优点是第一连接部表现为机械方面非常稳定的结构。可以通过衬底材料和间隙中填充的低欧姆材料之间的紧密且牢固的连接来补偿热膨胀的差异。
根据本发明的另一实施例，所述第一独立结构呈现为具有预定壁厚的第一圆筒环形状。由此可以形成从机械角度来看非常耐久的高度对称结构。
根据本发明的另一实施例，所述第二连接部呈现为具有第二间隙的形状的第二独立结构。而且，可以利用采用适当掩模部分去除衬底材料的已知技术来形成第二间隙。
必须提出的是，也可以将第二连接部形成为各种不同形状。在这点上可以将不同形状这一术语理解为在前表面和背表面之间端到端延伸的通孔的所有可能设计。优选地，第二间隙也从前表面垂直地延伸。
根据本发明的另一实施例，所述第二独立结构呈现为具有预定壁厚的第二圆筒环形状。这意味着，该第二连接部也呈现为机械方面很耐久的高度对称结构。
根据本发明的另一实施例，第二间隙围绕第一连接部。这样做的优点在于，包括第一和第二连接部二者的该结构可以是高度对称的且机械方面很稳定的布置。
必须指出，该半导体载体还包括第三连接，其中第三间隙围绕第二间隙。当然，包括四个甚至更多连接的多个连接也是可能的，其中更高次的连接围绕较低次的连接。
根据本发明的另一实施例，第二间隙填充有电绝缘材料。这样做的优点在于，前表面和背表面之间的第二连接部提供了导电的第一连接部和围绕第二间隙的外部半导体衬底之间的有效而可靠的绝缘。
根据本发明的另一实施例，所述第一连接部的侧壁和/或所述第二连接部的侧壁包括绝缘涂层。该绝缘涂层例如为SiO2。可以使用用于制造这种层的公知氧化技术和/或钝化技术。
必须指出，具体而言，当第二间隙围绕第一连接部时，且当第二间隙填充有绝缘材料时，如果第二间隙的侧壁拥有绝缘涂层，则可以显著改善第二间隙的绝缘性质。这可以实现导电的第一连接部和围绕第二间隙的衬底之间更好的绝缘。
根据本发明的另一实施例，在所述前表面和所述集成电路布置之间形成由所述导电连接部穿透的绝缘层。这样做的优点在于，可以在绝缘层上提供任何种类的半导体电路布置。由此，TWI可以选择性地向半导体载体结构上的预定位置提供低欧姆导电连接，其可由形成于半导体衬底前表面上的半导体电路布置加以连接。
根据本发明的另一实施例，该半导体载体结构还包括前表面和背表面之间延伸的另一第一连接部以及所述前表面和背表面之间延伸的另一第二连接部，其中该另一第一连接部包括另一通孔。由此，所述另一第一连接部和所述另一第二连接部在空间上由所述半导体衬底的至少一部分彼此隔开，且所述另一第一连接部电耦合到集成电路布置的至少一个节点而不穿透所述集成电路布置。
而且可以用不同的方式形成另一第一和另一第二连接部。具体而言，可以以分别与第一和第二连接部相同的方式形成这些连接部。因此，上述涉及第一和第二连接部的实施例也涉及到另一连接部。
根据本发明的另一实施例，所述另一通孔填充有非金属导电材料，具体而言为导电多晶硅。这意味着，半导体载体结构可以包括低欧姆材料互连和多晶硅互连的组合。这样做的优点在于，所述半导体载体结构可以用于各种不同应用，其中电子电路的一些接触元件受益于多晶硅互连，其中，电子电路的其他接触元件受益于低欧姆互连。
可以利用例如硼、砷、铝、磷等对多晶硅进行适当掺杂来调节多晶硅的导电性。
根据本发明的另一方面，提供了一种用于检测电磁辐射，尤其用于检测X射线的检测装置。该检测装置包括根据上述任一实施例的至少一个半导体载体结构。优选地，该检测装置为传感器阵列，其中该集成电路布置表示检测器元件。
优选地，该检测装置包括：多个导电的第一连接部，每个都被对应的电绝缘第二连接部包围；以及多个设置成二维阵列的光学元件，其中每个光学元件与一个第一连接部耦合。这样做的优点在于，可以非常有效地制造二维传感器和二维显示器，由此使每个光学元件都彼此电绝缘。
此外，可以相对于光学阵列减小光学非有效面积的比例，在光学阵列中，利用设置在与光学元件相同的衬底一侧的导体路径连接光学元件。
必须指出，还可以形成多个导电连接部以接触除光学元件之外的电元件。前表面和背表面之间延伸的导电连接部表示设置在第三维中的电连接部。因此，可以在半导体载体上较小的区域之内设置电元件。对于所谓的堆叠部件而言这可能尤其有利，在这种部件中，至少一个电部件被直接设置到另一个电部件上。
优选地，该光学元件为CMOS光学元件。
根据本发明的另一方面，提供了一种制造半导体载体结构的方法，该载体结构包括在半导体衬底的前表面和背表面之间延伸的第一连接部和第二连接部。该方法包括如下步骤：(a)从所述前表面开始在所述半导体衬底中形成第一沟槽和第二沟槽，其中每个沟槽都具有预定的最小深度，且两个沟槽都在空间上由半导体衬底的至少一部分彼此隔开，(b)利用非金属填充材料填充所述第一沟槽和所述第二沟槽，(c)在前表面上形成集成电路布置，以及(d)从所述背表面开始减薄所述半导体衬底，使得已填充沟槽的背面前端不被覆盖，且第一沟槽代表第一连接部，第二沟槽代表第二连接部。该方法还包括如下步骤：(e)至少部分地从所述第一沟槽去除所述非金属填充材料，以及(f)利用电阻率低于多晶硅的低欧姆材料填充第一沟槽，使得第一连接部电耦合到集成电路布置的至少一个节点而不穿透所述集成电路布置。
本发明的这一方面基于如下构思：可以使用电阻率低于多晶硅的低欧姆材料来提供低欧姆互连。由于低欧姆材料和第二沟槽中填充的任何其他材料彼此分开，两种材料之间的不同热膨胀性质可能不会有害，因为两种材料都嵌入于代表或多或少的刚性结构的半导体衬底中。因此，衬底应该能够在热特性方面补偿这种差异。
在减薄已填充沟槽之后，可以将已填充沟槽更好地表示为间隙。间隙在所述前表面和所述背表面之间延伸。从半导体衬底的背侧开始执行非金属填充材料的去除和第一沟槽的填充。因此，在被分配给所谓的后端处理的工艺步骤中进行低欧姆材料对非金属填充材料的替代。
该低欧姆材料可以是与半导体制造工艺兼容的任何材料，例如金属胶。然而，低欧姆材料不一定要与在前表面形成集成电路布置的工艺兼容。因此，该集成电路布置可以包括CMOS部件，CMOS部件的形成通常对各种不同低欧姆材料非常敏感。换言之，在对应的CMOS工艺中，无需对低欧姆材料进行特别留意，低欧姆材料是在形成CMOS电路之后填充到第一沟槽中的。因此，可以使用CMOS工艺的最佳工艺参数，以在前表面上制造CMOS电路。
优选地，CMOS电路布置的最低金属层将接触导电的第一连接部。
根据本发明的实施例，所述非金属填充材料为导电多晶硅。如上文已经指出的，多晶硅通常与硅衬底具有类似的热和机械性质。因此，可以利用普通且公知的半导体制造工艺，无需考虑硅衬底中插入有多晶硅的衬底的特殊性质，在前表面上形成电子电路布置。
根据本发明的另一实施例，所述低欧姆材料为金属材料。优选的金属例如为铜、钨、铝等。
根据本发明的另一实施例，在利用低欧姆材料填充第一沟槽之前，该方法还包括为第一沟槽的至少一个内壁提供绝缘涂层的步骤。优选地，在从第一沟槽去除非金属填充材料的步骤之后执行该步骤。该绝缘涂层例如可以是例如SiO2的氧化物层的钝化层。
根据本发明的另一实施例，该方法还包括如下步骤：从第二沟槽至少部分地去除非金属填充材料并利用填充材料填充第二沟槽。这些步骤也是在形成集成电路布置之后执行的，这样填充材料可以是不和形成集成电路布置(尤其是CMOS电路)工艺兼容的材料。
通常通过采用特定掩模的蚀刻工艺来执行去除非金属填充材料的步骤。
根据本发明的另一实施例，所述填充材料为电绝缘材料。如果第二沟槽围绕第一沟槽，这样尤其有利。这样可以为设有第一和第二连接部的半导体衬底带来改善的机械稳定性。此外，这样可以为导电的第一连接部和围绕第二沟槽的半导体材料之间提供进一步改善的电绝缘。
根据本发明的另一实施例，在利用填充材料填充第二沟槽之前，该方法还包括为第二沟槽的至少一个内壁提供绝缘涂层的步骤。这样做的优点在于可以以用容易而有效的方式形成第二连接部和半导体衬底之间的绝缘部。该绝缘涂层例如可以是氧化物层的钝化层。
根据本发明的另一实施例，在利用非金属填充材料填充第一沟槽之前且在从第一沟槽至少部分地去除非金属填充材料之前，该方法还包括至少抛光半导体衬底的前表面的步骤。
由此，修改后的半导体衬底的外部尺度可以精确对应于起始半导体衬底的外部尺度。
必须指出，可以对整个晶片执行抛光步骤，这样就可以同时使填充有中间非金属填充材料的多个连接部平坦化。这样做的优点是可以显著降低制造每个个体载体的成本，因为可以在后面的工艺阶段将晶片分成多个半导体电路载体。
该抛光流程可以确保在填充第一沟槽之后、清空第一沟槽之前，半导体衬底与原始半导体衬底相比具有相同的形状和相同的外部尺度。根据非金属填充材料的机械特性，可以与原始半导体衬底以同样的方式来处理修改的半导体衬底。因此，可以采用通常且公知的半导体技术来在前表面上制造电子电路。
根据本发明的另一实施例，该方法还包括向半导体衬底背表面上的第一连接部提供电接触的步骤。优选地，可以利用形成于半导体衬底的背表面上的焊球来形成这种电接触。形成焊球的流程被称为凸点形成工艺。
根据本发明的另一实施例，该方法还包括形成均在半导体衬底的前表面和背表面之间延伸的多个第一连接部和多个第二连接部的步骤。优选地，第一连接部是导电连接部，第二连接部是电绝缘连接部，并且每个第一连接部都被对应的第二连接部包围。这样做的优点在于，可以将所述方法应用于整个晶片，从而在单个晶片上生成多个彼此电绝缘的导电互连。在集中形成所有互连之后，可以对晶片进行分割，以制造多个个体的半导体载体结构。由此提高了载体结构制造工艺的效率，从而显著降低了制造每个半导体载体结构的实际成本。
根据本发明的另一实施例，该方法还包括在前表面形成多个光学元件的步骤，光学元件设置成二维阵列，其中每个光学元件与至少一个导电的第一连接部电耦合。
这样做的优点在于，可以非常有效地制造二维传感器和二维显示器。与公知的光学阵列(利用设置在与光学元件相同的衬底一侧的导体路径连接光学元件)相比，可以显著地减小光学非有效面积相对于可用前表面的份额或部分。这样可以制造非常高效的光学传感器阵列和光学显示器。
根据本发明的另一实施例，所述光学元件为光发射器元件或光检测器元件。具体而言，该光学元件为对电磁辐射敏感的CMOS检测器元件。在这方面，电磁辐射例如可以是X射线辐射、UV辐射、可见光或红外辐射。对于X射线辐射的检测而言，可以直接检测X射线或利用闪烁介质进行间接转换来检测X射线。
必须指出，已经参考不同的主题描述了本发明的实施例。具体而言，参考设备型权利要求描述了一些实施例，而参考方法型权利要求描述了其他实施例。然而，本领域的技术人员将会从上述和以下的说明中领会到，除非另行说明，除了属于同一主题的特征的任何组合之外，还认为该申请中公开了涉及不同主题的特征之间的任何组合，尤其是设备型权利要求的特征和方法型权利要求的特征之间的任何组合。
通过下文所述实施例范例将会明了本发明的上述方面和其他方面，并将参考实施例的范例解释上述方面和其他方面。在下文中将参考实施例的范例来更详细地描述本发明，但本发明并不限于此。
图1示出了裸硅晶片衬底的三个不同视图；
图2示出了设有两个圆形沟槽的半导体衬底的透视截面图，两个圆形沟槽彼此同心地设置；
图3示出了设有三个以不同方式形成的沟槽对的半导体衬底的透视截面图；
图4示出了图3所示的半导体衬底，其中沟槽填充有多晶硅；
图5示出了半导体衬底的底部和侧表面的透视截面图，该半导体衬底设有两个被填充的圆形间隙和包括完全形成的CMOS电路布置的CMOS层；
图6示出了前表面设有CMOS层、背表面设有焊球的半导体衬底的透视截面图。
附图中的例示为示意性的。要指出的是，在不同的附图中，为类似或相同的元件提供相同的附图标记或与对应附图标记相比仅第一位不同的附图标记。
图1示出了由硅制造的原始CMOS晶片的三个不同的透视图。晶片100具有前表面101和背表面102。根据所述发明的实施例，晶片100是半导体载体结构的基本材料。可以将晶片100作为整体来处理，从而可以在晶片100的前表面101上同时形成多个电子电路布置。
通常，晶片100的厚度大约为600μm到675μm。这使得在多个处理步骤期间能够容易地操纵晶片100而没有机械损伤的高风险。晶片100通常具有6”(150mm)、8”(200mm)或12”(300mm)的直径。
图2示出了具有前表面201的半导体衬底200的透视截面图。在前表面201中提供第一沟槽210和第二沟槽215。两个沟槽210和215具有环形形状。此外，两个沟槽210和215彼此同心地设置。
两个沟槽210和215深度大约为280μm。优选地，利用所谓的玻什法来蚀刻沟槽210和215。在玻什法中，反复执行包括第一蚀刻流程和第二钝化流程的工艺序列。
刻蚀过程可以是所谓的深度反应离子蚀刻流程，其中使用反应离子以烧蚀硅。钝化流程通常包括氧化流程。由于沟槽210和215对半导体衬底200的机械稳定性有很大影响，因此选择该深度，从而满足半导体衬底200的所有工艺步骤的机械稳定性要求。
必须要指出，利用上述玻什法，可以形成深宽比(aspect ratio)非常高的沟槽。在该语境中，深宽比分别是沟槽210和215的深度与沟槽210和215的宽度之比。当然，不同的深度值是可能的。
图3示出了具有前表面301的半导体衬底300的透视截面图。在前表面301中提供第一沟槽310和第二沟槽315。两个沟槽310和315具有环形形状。此外，两个沟槽310和315彼此同心地设置。
在前表面301中还提供第一沟槽的第一变型310a和第二沟槽的第一变型315a。沟槽310a和315a都具有矩形形状。沟槽315a是独立结构，完全包围沟槽310a。
此外，在前表面301中还提供第一沟槽的第二变型310b和第二沟槽的第二变型315b。沟槽310b和315b都具有椭圆形。第二沟槽315b是独立结构，完全包围第一沟槽310b。
在此要强调的是，也可以将沟槽形成为不同形状。例如，被第二沟槽包围的第一沟槽可以不是独立结构。具体而言，可以将第一沟槽形成为单个盲孔或包括圆形螺旋或倾斜螺旋结构的沟槽。总之，第一沟槽不必一定是独立结构。第一沟槽可以表示任意形状的敞开结构。
图4示出了图3所示的半导体衬底300，现在用附图标记400表示该半导体衬底。如从图4可以看出，沟槽已经被填满。
第一沟槽410、410a和410b(未示出)以及第二沟槽415、415a和415b(未示出)都已填充了电气特性和机械特性类似于衬底400所用的硅材料的导电材料。优选地，该导电材料为多晶硅，该多晶硅经适当掺杂以改善导电性。
为了提高第一沟槽410、410a和周围半导体材料之间的绝缘性，可以为第一沟槽410，410a的横向侧壁提供绝缘涂层。对于第二沟槽415，415a的横向侧壁同样如此。在两种情况下，绝缘涂层可以是任何钝化层或氧化物层。
在填充流程之后，对半导体衬底400的前表面401进行抛光，使得前表面401呈现为光滑且平坦的表面。因而，已填充沟槽的上侧不再可见。
图4所示的半导体衬底400代表其上可以利用公知CMOS工艺形成CMOS电路布置的衬底。当然，还可以在晶片衬底400的抛光前表面401上形成其他类型的电路布置。
图5示出了半导体衬底500的背表面502和侧表面的透视截面图。与图4所示的半导体衬底400相比，执行第一变型A和第二变型B。
变型A：前表面设有CMOS层520，该层仅被示意性地示出。该CMOS层包括利用多个半导体部件(未示出)制造的完整的CMOS半导体部件520。
变型B：从背表面开始减薄半导体衬底500，使得已填充沟槽510和515的背侧前端无覆盖或敞开。这意味着沟槽被分别转变成间隙510和515。
例如，可以利用化学机械抛光或湿法化学蚀刻来执行减薄流程。在减薄工艺结束时，半导体衬底500的最后厚度例如为280μm。
在完成半导体衬底500的减薄流程之后，额外执行两个工艺步骤，从图中不能明确看出这两个步骤。在第一个工艺步骤中，利用蚀刻工艺除去多晶硅。因此，可以使用适当的掩模以去除所有间隙中的多晶硅或仅去除所有间隙中的选定的间隙中的多晶硅。
根据这里描述的实施例，以如下方式设计掩模，使得仅从沟槽510去除多晶硅。
在去除多晶硅的步骤之后，利用低欧姆材料填充敞开的间隙510。可以利用导电胶或金属材料填充敞开间隙510。作为金属材料，可以使用铜、钨、金属粉末，例如具有烘焙或烧结构造的粉末。
优选从半导体衬底500的背表面502开始执行去除多晶硅的步骤和用金属材料填充敞开间隙的步骤。这样做的优点是可以容易地防止CMOS层520与金属材料接触。
图6示出了前表面设有CMOS层620、背表面有焊球645的半导体衬底600的透视截面图。图示的组件表示包括多个焊球645的电子芯片的一部分。这种芯片被称为球栅阵列(BGA)。
在半导体衬底600之内设有第一间隙610，其填充有低欧姆电阻率的金属材料。在半导体衬底600之内，还提供第二间隙615，其填充有多晶硅。两个间隙610和615具有环形形式，且彼此同心地设置。
为了保护芯片，在半导体衬底600的背表面上提供钝化层。
为了在焊球645和低欧姆互连610之间提供可靠的接触，在低欧姆互连610和焊球645之间提供第一接触元件640和第二接触元件642。第一接触元件640可以由AlSiTi制成。第二接触元件642可以由NiAu制成。
根据晶片通孔互连(TWI)的设计，具体而言分别根据沟槽或间隙的设计，能够针对TWI的电容、绝缘性和电阻的要求优化电气指标。可以计算并模拟性质，以预测半导体载体结构的最终特性。因此，可以实现对模拟或数字信号的优化。而且可以调谐绝缘性质以避免泄漏电流。对于晶片的额外的背表面处理(背侧处理)而言，有一些其他的选择来对信号重新路由，以实现焊球的最佳布置，形成双接触以提高电流负载能力和/或选择具有冗余信号的设计。
作为整个TWI工艺，其包括蚀刻、填充、CMOS处理、减薄、利用另一低欧姆填充材料替代填充材料以及凸点形成，可以利用完整的晶片来执行TWI工艺，与在单个芯片上提供互连相比，单个芯片的成本要低得多。所述的工艺优点在于整个工艺都与CMOS制造兼容且仅需要标准的设备。
芯片在衬底或其它材料上的设置类似于BGA安装工艺。可以在TWI生产工艺的末尾选择芯片的最终厚度。这样实现了机械性能方面相当大的灵活性，对于所述半导体衬底的一些应用而言这也是有利的。
应当指出，“包括”一词并不排除其他元件或步骤，“一”或“一个”并不排除多个。而且可以对结合不同实施例所描述的元件进行组合。还应当指出，权利要求中的附图标记不应被解释为对权利要求的范围待限制。
为了总结本发明的上述实施例，可以描述为：
描述了一种用于半导体衬底600上形成的电子芯片的低欧姆晶片通孔互连(TWI)。该TWI包括在衬底600的前表面和背表面之间延伸的第一连接部610。第一连接部610包括填充有低欧姆材料的通孔，该材料的电阻率低于多晶硅。该TWI还包括也在前表面和背表面之间延伸的第二连接部615。第二连接部615与第一连接部610在空间上由半导体衬底600的至少一部分隔开。前表面设有集成电路布置620，其中，第一连接部610电耦合到集成电路布置620的至少一个节点而不穿透集成电路布置620。在处理TWI期间，首先可以用非金属材料，例如多晶硅来填充通孔。当在前表面上形成集成部件620之后，可以减薄衬底600，并且可以用低欧姆材料，尤其是金属材料来替代非金属材料。
附图标记列表：
100原始CMOS晶片(硅)
101 前表面
102 背表面
200 半导体衬底
201 前表面
210 第一沟槽
215 第二沟槽
300 半导体衬底
301 前表面
310 第一沟槽
315 第二沟槽
310a 第一沟槽(第一变型)
315a 第二沟槽(第一变型)
310b 第一沟槽(第二变型)
315b 第二沟槽(第二变型)
400 半导体衬底
401 前表面(抛光后)
410 第一沟槽(填有多晶硅)
415 第二沟槽(填有多晶硅)
410a 第一沟槽(填有多晶硅)
415a 第二沟槽(填有多晶硅)
500 半导体衬底
502 背表面
510 第一沟槽/间隙(填有金属材料)
515 第二沟槽/间隙(填有多晶硅)
520 CMOS层/CMOS半导体组件
600 半导体衬底
610 第一间隙(填有金属材料)
615 第二间隙(填有多晶硅)
620 CMOS层/CMOS半导体组件
630 钝化层
640 第一接触元件/AlSiTi
642 第二接触元件/NiAu
645 焊球

Claims (12)

1.一种用于制造半导体载体结构(600)的方法，所述半导体载体结构(600)包括在半导体衬底(100，600)的前表面(101)和背表面(102)之间延伸的第一连接部(610)和第二连接部(615)，所述方法包括如下步骤：
从所述前表面(101)开始在所述半导体衬底(200)中形成第一沟槽(210)和第二沟槽(215)，其中
-每个沟槽(210，215)都具有预定的最小深度，并且
-通过所述半导体衬底(200)的至少一部分使两个沟槽(210，215)在空间上彼此隔开，
利用非金属填充材料填充所述第一沟槽(410)和所述第二沟槽(415)，
在所述前表面(401)形成CMOS电路布置(520，620)，
从所述背表面(102，502)开始减薄所述半导体衬底(400)，使得
-被填充的沟槽(510，515)的背侧前端未被覆盖，并且
-所述第一沟槽表示所述第一连接部，且所述第二沟槽表示所述第二连接部，
至少部分地去除所述第一沟槽(510)内的所述非金属填充材料，以及
利用电阻率低于多晶硅的低欧姆材料填充所述第一沟槽(310，410)，使得
-所述第一连接部(610)电耦合到所述CMOS电路布置(620)的至少一个节点而不穿透所述CMOS电路布置(620)。
2.根据权利要求1所述的方法，其中
所述非金属填充材料为导电多晶硅。
3.根据权利要求1所述的方法，其中
所述低欧姆材料为金属材料。
4.根据权利要求1所述的方法，其中
在利用所述低欧姆材料填充所述第一沟槽(410)之前，所述方法还包括如下步骤：
为所述第一沟槽(410)的至少一个内壁提供绝缘涂层。
5.根据权利要求1所述的方法，还包括如下步骤：
至少部分地从所述第二沟槽(515)去除所述非金属填充材料，以及
利用填充材料填充所述第二沟槽(515)。
6.根据权利要求5所述的方法，其中
所述填充材料为电绝缘材料。
7.根据权利要求5所述的方法，其中
在利用所述填充材料填充所述第二沟槽(415)之前，所述方法还包括如下步骤：
为所述第二沟槽(415)的至少一个内壁提供绝缘涂层。
8.根据权利要求1所述的方法，其中
在利用所述非金属填充材料填充所述第一沟槽(410)之后且在至少部分地从所述第一沟槽(410)去除所述非金属填充材料之前，所述方法还包括如下步骤：
至少对所述半导体衬底(100，400)的所述前表面进行抛光。
9.根据权利要求1所述的方法，还包括如下步骤：
在所述半导体衬底(600)的所述背表面提供到所述第一连接部(610)的电接触部(645)。
10.根据权利要求1所述的方法，还包括如下步骤：
形成各自在所述半导体衬底(100，600)的所述前表面(101)和所述背表面(102)之间延伸的多个第一连接部和多个第二连接部。
11.根据权利要求10所述的方法，还包括如下步骤：
在所述前表面形成被设置成二维阵列的多个光学元件，其中每个光学元件与至少一个第一连接部电耦合。
12.根据权利要求11所述的方法，其中
所述光学元件为光发射器元件或光检测器元件。
CN200780010965.7A 2006-03-27 2007-03-16 用于半导体载体的低欧姆衬底通孔互连 Active CN101410972B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP06111756.0 2006-03-27
EP06111756 2006-03-27
PCT/IB2007/050914 WO2007110799A2 (en) 2006-03-27 2007-03-16 Low ohmic through substrate interconnection for semiconductor carriers

Publications (2)

Publication Number Publication Date
CN101410972A CN101410972A (zh) 2009-04-15
CN101410972B true CN101410972B (zh) 2010-09-08

Family

ID=38267584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780010965.7A Active CN101410972B (zh) 2006-03-27 2007-03-16 用于半导体载体的低欧姆衬底通孔互连

Country Status (6)

Country Link
US (1) US8633572B2 (zh)
EP (1) EP2002477B1 (zh)
JP (1) JP5431918B2 (zh)
CN (1) CN101410972B (zh)
AT (1) ATE538496T1 (zh)
WO (1) WO2007110799A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8630033B2 (en) 2008-12-23 2014-01-14 Silex Microsystems Ab Via structure and method thereof
SE533992C2 (sv) * 2008-12-23 2011-03-22 Silex Microsystems Ab Elektrisk anslutning i en struktur med isolerande och ledande lager
US8729713B2 (en) 2008-12-23 2014-05-20 Silex Microsystems Ab Via structure and method thereof
JP5330115B2 (ja) * 2009-06-17 2013-10-30 浜松ホトニクス株式会社 積層配線基板
US8487425B2 (en) 2011-06-23 2013-07-16 International Business Machines Corporation Optimized annular copper TSV
EP2854167B1 (en) * 2011-11-23 2016-01-20 ams AG Semiconductor device with through-substrate via covered by a solder ball and related method of production
US9496337B2 (en) * 2013-12-19 2016-11-15 Infineon Technologies Austria Ag Method for producing a semiconductor device having a beveled edge termination
US9526468B2 (en) * 2014-09-09 2016-12-27 General Electric Company Multiple frame acquisition for exposure control in X-ray medical imagers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1306901A2 (en) * 2001-10-18 2003-05-02 Hewlett-Packard Company Systems and methods for electrically isolating portions of wafers
EP1519410A1 (en) * 2003-09-25 2005-03-30 Interuniversitair Microelektronica Centrum vzw ( IMEC) Method for producing electrical through hole interconnects and devices made thereof

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3962052A (en) * 1975-04-14 1976-06-08 International Business Machines Corporation Process for forming apertures in silicon bodies
JPH0821675B2 (ja) 1987-11-13 1996-03-04 日産自動車株式会社 半導体装置
JPH047845A (ja) * 1990-04-25 1992-01-13 Mitsubishi Electric Corp 半導体装置の製造方法
WO1998044319A1 (en) * 1997-04-03 1998-10-08 Yamatake Corporation Circuit board and detector, and method for manufacturing the same
JP3184493B2 (ja) * 1997-10-01 2001-07-09 松下電子工業株式会社 電子装置の製造方法
US7786562B2 (en) * 1997-11-11 2010-08-31 Volkan Ozguz Stackable semiconductor chip layer comprising prefabricated trench interconnect vias
FR2797140B1 (fr) * 1999-07-30 2001-11-02 Thomson Csf Sextant Procede de fabrication de connexions traversantes dans un substrat et substrat equipe de telles connexions
US6649993B2 (en) * 2001-03-16 2003-11-18 Agilent Technologies, Inc. Simplified upper electrode contact structure for PIN diode active pixel sensor
JP2002289623A (ja) * 2001-03-28 2002-10-04 Toshiba Corp 半導体装置及びその製造方法
JP3941416B2 (ja) 2001-04-26 2007-07-04 ソニー株式会社 高周波モジュール装置及びその製造方法
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
GB2392307B8 (en) * 2002-07-26 2006-09-20 Detection Technology Oy Semiconductor structure for imaging detectors
SE526366C3 (sv) * 2003-03-21 2005-10-26 Silex Microsystems Ab Elektriska anslutningar i substrat
EP2704187B1 (en) 2003-04-03 2015-08-19 Imec METHOD FOR PRODUCING ELECTRICAL THROUGH HOLE INTERCONNECTS AND corresponding DEVICE
US6908856B2 (en) * 2003-04-03 2005-06-21 Interuniversitair Microelektronica Centrum (Imec) Method for producing electrical through hole interconnects and devices made thereof
US6897125B2 (en) * 2003-09-17 2005-05-24 Intel Corporation Methods of forming backside connections on a wafer stack
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
JP2005353997A (ja) 2004-06-14 2005-12-22 Ricoh Co Ltd 半導体装置及びその製造方法
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
US7396732B2 (en) * 2004-12-17 2008-07-08 Interuniversitair Microelektronica Centrum Vzw (Imec) Formation of deep trench airgaps and related applications
US7538033B2 (en) * 2005-06-14 2009-05-26 John Trezza Post-attachment chip-to-chip connection
EP1922756B1 (en) * 2005-08-26 2013-05-22 Philips Intellectual Property & Standards GmbH Electrically shielded through-wafer interconnect
US7488680B2 (en) * 2005-08-30 2009-02-10 International Business Machines Corporation Conductive through via process for electronic device carriers
US7633167B2 (en) * 2005-09-29 2009-12-15 Nec Electronics Corporation Semiconductor device and method for manufacturing same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1306901A2 (en) * 2001-10-18 2003-05-02 Hewlett-Packard Company Systems and methods for electrically isolating portions of wafers
EP1519410A1 (en) * 2003-09-25 2005-03-30 Interuniversitair Microelektronica Centrum vzw ( IMEC) Method for producing electrical through hole interconnects and devices made thereof

Also Published As

Publication number Publication date
CN101410972A (zh) 2009-04-15
EP2002477B1 (en) 2011-12-21
ATE538496T1 (de) 2012-01-15
WO2007110799A2 (en) 2007-10-04
US8633572B2 (en) 2014-01-21
EP2002477A2 (en) 2008-12-17
JP2009531849A (ja) 2009-09-03
JP5431918B2 (ja) 2014-03-05
WO2007110799A3 (en) 2007-12-13
US20090079021A1 (en) 2009-03-26

Similar Documents

Publication Publication Date Title
CN101410972B (zh) 用于半导体载体的低欧姆衬底通孔互连
CN104779243B (zh) 3dic密封环结构及其形成方法
CN104733435B (zh) 3dic互连装置和方法
CN101207113B (zh) 半导体结构及其制造方法
CN105280610B (zh) 3dic互连器件及其形成方法
CN102543829B (zh) 浅沟槽隔离和穿透基板通孔于集成电路设计之内的整合
CN103193193B (zh) Mems器件及其形成方法
CN102656687B (zh) 集成在电子衬底中的通孔结构
CN100485900C (zh) 穿过晶片的通路以及用于与其耦合的表面金属化
US20020153603A1 (en) System of a package fabricated on a semiconductor or dielectric wafer
JP5972537B2 (ja) 半導体装置及びその製造方法
CN101996955B (zh) 芯片封装体及其制造方法
US20130264688A1 (en) Method and apparatus providing integrated circuit system with interconnected stacked device wafers
CN101110431A (zh) 具有高q晶片背面电感器的半导体集成电路器件及其制造方法
CN107644837A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
JP2013537622A (ja) ウェハ間（ｗａｆｅｒ−ｔｏ−ｗａｆｅｒ）ボンディングを有する中性子探知器
CN101582407A (zh) 制造半导体衬底叠层的系统、结构和方法
US6569757B1 (en) Methods for forming co-axial interconnect lines in a CMOS process for high speed applications
US10290576B2 (en) Stress reduction apparatus with an inverted cup-shaped layer
CN104425453A (zh) 3dic互连装置和方法
US9184113B1 (en) Methods of forming coaxial feedthroughs for 3D integrated circuits
CN103824867A (zh) 电连接晶圆的方法和用该方法制造的半导体设备
CN107644838A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
US6974770B2 (en) Self-aligned mask to reduce cell layout area
CN107644841A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant