CN100485900C - 穿过晶片的通路以及用于与其耦合的表面金属化 - Google Patents

穿过晶片的通路以及用于与其耦合的表面金属化 Download PDF

Info

Publication number
CN100485900C
CN100485900C CN200610100392.4A CN200610100392A CN100485900C CN 100485900 C CN100485900 C CN 100485900C CN 200610100392 A CN200610100392 A CN 200610100392A CN 100485900 C CN100485900 C CN 100485900C
Authority
CN
China
Prior art keywords
recess
semiconductor element
metal level
path
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200610100392.4A
Other languages
English (en)
Other versions
CN1885525A (zh
Inventor
J·海克
Q·马
Q·特兰
T·-K·仇
S·阿尔特舒勒
B·威恩菲尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1885525A publication Critical patent/CN1885525A/zh
Application granted granted Critical
Publication of CN100485900C publication Critical patent/CN100485900C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Abstract

一种制造穿过晶片的通路的装置和方法。将第一掩模形成于第一半导体管芯的第一侧上以限定第一通路区域。蚀刻一深凹部穿过第一通路区域中的第一半导体管芯并在包含该深凹部的第一侧上形成覆盖金属层。从第一半导体管芯的第一侧的外表面上去除覆盖金属层，同时保留深凹部内的一部分覆盖金属层。

Description

穿过晶片的通路以及用于与其耦合的表面金属化
技术领域
本发明一般涉及半导体管芯中通路的制造，尤其非排他地涉及表面金属化和穿过晶片的通路。
背景技术
现代半导体器件可包括集成于单个管芯中的几千甚至几百万个组件(例如，晶体管、互连、焊盘等)。这样，半导体面积是集成电路(IC)设计人员不能浪费的希缺面积。为最大化单个管芯的可用面积，可将组件集成于管芯的前侧以及背侧。为互连一双侧管芯，贯穿该管芯形成穿过晶片的通路以将管芯的顶侧耦合到管芯的底侧。
用于最大化单个器件内的组件数量的另一项技术是将两个或更多半导体管芯堆叠在一起，即所谓的结合晶片堆叠体。随后，用穿过晶片的通路互连这些结合晶片堆叠体内的组件。已知的技术用深反应离子蚀刻工艺形成这些穿过晶片的通路，这需要昂贵的工具。深反应离子蚀刻不仅昂贵，还是一项很慢的制造技术。
常在管芯表面上形成重分配部件(例如，传送线)，以将一通路耦合到其它组件位置。当前的工艺正面对用金属涂布直侧壁以形成重分配部件的挑战。通常，沉积较厚的金属层以克服这些涂布问题，但它具有增加应力引起的晶片破坏的出现频率的有害副作用。已知的工艺使用与通路形成分开的附加的光刻技术和金属镀敷处理，以形成这些重分配部件。类似地，已知技术要求通路的金属化在通路形成后用附加的高纵横比光刻工艺形成图案。
发明内容
本发明旨在解决有关技术问题。
根据本发明的一种制造方法，包括：在第一半导体管芯的第一侧上形成第一掩模以限定第一通路区域；在所述第一通路区域中蚀刻穿过所述第一半导体管芯的深凹部，所述深凹部具有倾斜的侧壁；在包含所述深凹部的所述第一侧上形成覆盖金属层；以及在保留所述深凹部内的一部分所述覆盖金属层的同时，从所述第一半导体管芯的所述第一侧的外表面上去除所述覆盖金属层。
根据本发明的一种装置，包括：第一半导体管芯；被蚀刻入所述第一半导体管芯的第一侧的浅凹部；被蚀刻穿过所述浅凹部的一部分内的第一半导体管芯的深凹部，所述深凹部具有倾斜的侧壁；设置于所述深凹部下的所述第一半导体管芯的第二侧上的第一通路接触件；以及设置于所述浅凹部和所述深凹部内的覆盖金属层，所述覆盖金属层与所述第二侧上设置的第一通路接触件相接触。
根据本发明的一种系统，包括：罩管芯；设置于所述罩管芯内的多个穿过晶片的通路，所述穿过晶片的通路各自包括：被蚀刻入所述罩管芯的浅凹部；被蚀刻穿过一部分所述浅凹部内的罩管芯的顶侧的深凹部，所述深凹部具有倾斜的侧壁；以及设置于所述浅凹部和所述深凹部内的覆盖金属层，所述覆盖金属层与所述深凹部下的罩管芯的内侧上设置的通路接触件相接触；与所述罩管芯结合的微机电系统MEMS管芯，所述MEMS管芯包括借助所述通路接触件与所述穿过晶片的通路之一电耦合的至少一个MEMS器件；以及借助所述穿过晶片的通路中的至少一个与至少一个MEMS器件相耦合的功率放大器。
附图说明
参考附图描述本发明的非限制性和非穷尽性实施例，其中，除非另外说明，否则相同的标号贯穿各图表示相同的部分。
图1是根据本发明实施例的示出将两个半导体管芯互连入结合晶片堆叠体的剖视图。
图2A是示出根据本发明实施例的管芯表面上的浅凹部的形成的剖视图。
图2B是示出根据本发明实施例的管芯表面上的浅凹部的形成的俯视图。
图3A是示出根据本发明实施例的穿过管芯的深凹部的形成的剖视图。
图3B是示出根据本发明实施例的穿过管芯的深凹部的形成的俯视图。
图4A是示出根据本发明实施例的其中形成了穿过晶片的通路的管芯表面上的覆盖(blanket)金属层的形成的剖视图。
图4B是示出根据本发明实施例的其中形成了穿过晶片的通路的管芯表面上的覆盖金属层的形成的俯视图。
图5A是示出根据本发明实施例的从管芯表面中去除覆盖金属层的剖视图。
图5B是示出根据本发明实施例的从管芯表面中去除覆盖金属层的俯视图。
图6示出了根据本发明实施例的在半导体管芯上形成的多个穿过晶片的通路的俯视图。
图7示出了根据本发明实施例的与重分配部件耦合的穿过晶片的通路的俯视图。
图8是示出根据本发明实施例的与穿过晶片的通路互连并被集成入封装用于与外部器件耦合的结合晶片堆叠体的剖视图的示意图。
具体实施方式
以下参考图1—8描述用于将部件与穿过晶片的通路相耦合的穿过晶片的通路形成以及表面金属化的技术。这些技术提供了适于大量制造(HVM)的低成本的穿过晶片的通路和表面金属化解决方案。在以下描述中，陈述了众多具体细节以提供对这些实施例的全面理解。但相关领域的熟练技术人员将认识到：这里描述的技术可在没有这一项或多项具体细节的情况下，或在使用其它方法、组件、材料等的情况下实施。在其它实例中，未详细示出或描述公知结构、材料或操作以避免模糊某些方面。
贯穿说明书的对“一个实施例”或“一实施例”的引用表示联系该实施例描述的特定特征、结构或特性包含于本发明的至少一个实施例中。因此，贯穿说明书各处出现的短语“在一个实施例中”或“在一实施例中”不必都引用同一实施例。此外，在一个或多个实施例中，特定的特征、结构或特性可按任何合适的方式组合。
图1是示出根据本发明实施例的将两个半导体管芯互连入结合晶片堆叠体100的剖视图。所示的结合晶片堆叠体100的实施例包括用密封环115、支承接触件120和通路接触件125结合在一起的上半导体管芯105和下半导体管芯110。应理解，图1—8未按比例绘制；相反这些附图仅仅用于说明目的。
上和下半导体管芯105和110可代表结合在一起的任何半导体管芯，且各自可进一步包括集成于半导体管芯内或在半导体管芯表面上的电路组件130和135(例如，逻辑元件、存储器元件、重分配元件、晶体管、结合焊盘等)。例如，在一个实施例中，下半导体管芯110可以是微机电系统(MEMS)管芯(也称作MEMS晶片)，其中电路组件135表示集成于下半导体管芯110的表面上的MEMS器件。此外，上半导体管芯105可以是罩管芯(也称作罩晶片或盖晶片)，用以覆盖和保护下MEMS晶片并防止灰尘和碎屑影响MEMS器件。此外，上和下半导体管芯105和110可由硅基片、砷化镓基片或其它半导体基片构成。尽管图1中仅示出两层结合晶片堆叠体100，但这里所述的技术可用于电互连具有三层或更多层的结合晶片堆叠体上的组件。
图1示出了将上半导体管芯105结合到下半导体管芯110上以形成机械和电气互连两者的工艺。在一个实施例中，在结合上和下半导体管芯105和110之前，密封环115、支承接触件120和通路接触件125形成于上半导体管芯105的结合表面140上以及下半导体管芯110的结合表面145上。结合表面140和145的每一个上形成的密封环115、支承接触件120和通路接触件125随后被对准、聚集并结合。在一个实施例中，密封环115、支承接触件120和通路接触件125由金属(例如，金、铜、铝、银等)构成，并通过热压缩(例如，金热压缩)加以附着。可应用其它结合技术，包括焊接、低共熔结合、阳极结合、熔合等。
如图所示，密封环115、支承接触件120和通路接触件125沿着穿过每个接触件和密封环所画的虚线结合。通路接触件125形成上和下半导体管芯105和110之间的电互连。如下所述，在通路接触件125上穿过上半导体管芯105形成一通路，并在金属化后获得集成入上半导体管芯105的组件130(例如，焊盘等)和集成入下半导体管芯110的组件135之间的电互连。在一个实施例中，支承接触件120邻近于每个通路接触件125加以定位，以提供对上半导体管芯105的机械支承。在一个实施例中，接触区或焊盘可形成于直接在支承接触件120上的半导体管芯105的顶表面上。在该实施例中，在将电引线附着到焊盘的过程中，支承接触件120承载施加于上半导体管芯105上的负荷。在一个实施例中，密封环115不仅向上和下半导体管芯105和110之间的结合互连提供机械支承和刚度，还提供密封屏障以阻止灰尘和碎屑影响集成于下半导体管芯110上的组件135。密封环115可包围结合表面140和145的周边，或形成集成到下半导体管芯110的结合表面145上的组件135周围的周边。
在一个实施例中，一旦将上半导体管芯105结合到下半导体管芯110，可使上半导体管芯105变薄或背磨到需要的厚度H。厚度H的范围可在20μm到250μm之间，尽管上半导体管芯105可薄化为该范围之外的其它厚度。在其中上半导体管芯105是罩晶片的一个实施例中，上半导体管芯105可背磨为50μm的厚度H。
图2A和2B示出了根据本发明实施例的上半导体管芯105的顶(或外)表面中浅凹部205的形成。图2A是结合晶片堆叠体100的剖视图，而图2B示出了图2A中通过虚线210画出的一部分结合晶片堆叠体100的俯视图。在使上半导体管芯105变薄到需要的厚度H之后，将第一掩模215沉积于上半导体管芯105的顶表面上。随后，用光刻法使第一掩模215内的浅通路区域形成图案，它长L1宽W1。在一个实施例中，第一掩模215可以是约0.2到0.5μm厚的金硬掩模。
在将浅通路区域形成图案到第一掩模215后，将浅凹部205蚀刻到深度D，约5～20μm(可使用其它深度D)。浅凹部205可以用化学湿法蚀刻、干法等离子体蚀刻、气相蚀刻等进行蚀刻。在使用化学湿法蚀刻的实施例中，可使用各种蚀刻化学制剂，诸如氢氧化钾(KOH)、乙二胺焦儿萘酚(EDP)、氢氧化四甲铵(TMAH)等。
如果使用KOH蚀刻剂，在沉积第一掩模215之前可在金硬掩模下沉积薄Ti底层。此外，如图2A和2B所示，KOH沿着1—1—1和1—0—0平面蚀刻硅，形成具有≈54.7°角度的浅侧壁220。
图3A和3B示出了根据本发明实施例的上半导体管芯105的顶(或外)表面中深凹部305的形成。图3A是图2A中通过虚线210画出的那部分结合晶片堆叠体100的剖视图，而图3B示出了相应的俯视图。在蚀刻浅凹部205后，将第二掩模310沉积于上半导体管芯105上，并将其光刻地形成图案以限定浅通路区域内的深通路区域，它长L2宽W2。在一个实施例中，再次使用金硬掩模。
在形成第二掩模310后，深凹部305在上半导体管芯105中被向下蚀刻到通路接触件125，以形成穿过晶片的通路，它从外表面延伸穿过到达内表面(或结合表面140)。在一个实施例中，KOH被用于蚀刻深凹部305。在将KOH用于蚀刻硅半导体管芯的实施例中，KOH蚀刻剂以≈54.7°的角度蚀刻硅，形成有角度的侧壁320。因此，应选择上半导体管芯105的厚度H(参见图1)以实现期望的穿过晶片的通路密度或穿过晶片的通路和相邻组件之间的间距。使上半导体管芯105薄化为≈50μm能获得用于多数应用的足够精细的间距，同时保持足够的机械强度。
图4A和4B示出了根据本发明实施例的上半导体管芯105的顶侧上的覆盖金属层405的形成。图4A是图2A中通过虚线210画出的那部分结合晶片堆叠体100的剖视图，而图4B示出了相应的俯视图。在一个实施例中，覆盖金属层405通过0.2～0.5μm厚的金层的沉积而形成，尽管可以使用其它金属和其它厚度。如图所示，覆盖金属层405形成于浅凹部205和深凹部305内所包含的上半导体管芯105的整个顶侧上。沉积覆盖金属层405以形成与通路接触件125的电接触。因此，如果多个穿过晶片的通路和相应的通路接触件125形成于上半导体管芯125上，则这些穿过晶片的通路中的每一个都由覆盖金属层405电短路。在一个实施例中，高电阻率硅晶片(例如，电阻率≈10kΩ·cm)被用于制造上半导体管芯105，因此不使用电介质通路绝缘层。在其它实施例中，在沉积覆盖金属层405前沉积电介质通路绝缘层并使之形成图案。
图5A和5B示出了根据本发明实施例的从上半导体管芯105的外表面505中去除覆盖金属层405。图5A是图2A中通过虚线210画出的那部分结合晶片堆叠体100的剖视图，而图5B示出了相应的俯视图。在将覆盖金属层405沉积于上半导体管芯105的顶侧上从而短路多个穿过晶片的通路后，去除驻留在外表面505上的那部分覆盖金属层405，从而使每个穿过晶片的通路电绝缘。驻留在外表面505上的那部分覆盖金属层405可通过将覆盖金属层405向下背磨到外表面505来去除。在一个实施例中，去除上半导体管芯105的一薄层以确保穿过晶片的通路之间不存留任何电短路。术语“背磨”或仅仅“研磨”这里被广泛定义以包含用于利用摩擦机械地从外表面505上去除覆盖金属层405的任何技术，并可以包括抛光、磨光、摩擦等。在一个实施例中，覆盖金属层405也可利用类似于刨床、车床、木工等的切片技术从外表面505上去除。
从外表面505上机械去除覆盖金属层405允许穿过晶片的通路的金属化，而不需要附加的掩模和光刻工艺的阶段。在具有深凹部(诸如深凹部305)的晶片或管芯的表面上形成掩模是困难的，且常导致从每个深凹部朝向晶片或管芯周围的径向条痕。条痕是由用于应用光致抗蚀剂或其它掩模材料的技术所造成的。通常，将掩模材料沉积于旋转晶片的中间。旋转晶片的离心力使掩模材料均匀地在晶片的外形上扩展。但如果存在深凹部或裂缝，则掩模材料会积聚于该深凹部或裂缝中，使得径向条痕没有掩模材料。因此，本发明的实施例避免了该问题，同时略去了与在深凹部305的外形上的复杂光刻工艺相关联的花销。
图6示出了根据本发明实施例的在半导体管芯610上形成的多个穿过晶片的通路605的俯视图。如图所示，可使用上述技术在半导体管芯610上并穿过其形成任何数量的穿过晶片的通路605。通过仔细选择半导体管芯610的厚度(例如，参见图1的厚度H)，可选择相邻穿过晶片的通路605之间的间距P。上述形成浅凹部205和深凹部305的蚀刻技术(例如，化学湿法蚀刻、等离子体蚀刻、气相蚀刻等)是适于HVM的廉价的批量处理。此外，穿过晶片的通路605的金属化的掩模或切片技术也是廉价的批量处理。本发明的实施例不仅可用于互连两个分离的半导体管芯或晶片，还可用于互连单个晶片的两侧(例如，半导体管芯105的顶侧和背侧或内侧)。
图7示出了根据本发明实施例的与重分配部件710耦合的穿过晶片的通路705的俯视图。在所示实施例中，重分配部件710包括传输线715和接触焊盘720。应理解，重分配部件710可包括不同大小和长度的许多元件。
重分配部件710可使用与穿过晶片的通路705相同的工艺且同时形成。例如，限定传输线715和接触焊盘720的传输线区域和焊盘区域可由用于限定浅凹部205的第一掩模215限定。当蚀刻浅凹部205时，用于重分配部件710的传输线凹部和焊盘凹部也一样。随后，当将覆盖金属层405沉积于半导体管芯610的顶侧上时，传输线凹部和焊盘凹部连同其它穿过晶片的通路605一起被金属化。在金属化后，将半导体管芯610的外表面背磨或切片以从该外表面505上去除覆盖金属层405，并使穿过晶片的通路605与穿过晶片的通路705电绝缘。
本发明的实施例使得能在没有高纵横比光刻的情况下并与浅凹部205的形成同时地制造重分配部件710，诸如传输线、互连和焊盘。这些重分配部件同时并使用与金属穿过晶片的通路605和705相同的处理阶段进行金属化。此外，浅凹部处理可用于形成半导体管芯610的表面上的其它部件，包括电感器等。
图8是示出根据本发明实施例的与穿过晶片的通路互连并被集成入封装805的结合晶片堆叠体100的剖视图的示意图。如图所示，深凹部305以外的一部分浅凹部205提供了适宜的位置以将电引线810结合到外部器件815。定位于浅凹部205下的支承接触件120提供了机械支承，用于抵抗在应用电引线810的过程中所施加的压力。在其它实施例中，电引线810也被结合于深凹部305内，诸如直接在通路接触件125顶上。在又一实施例中，电引线810可结合到与穿过晶片的通路耦合的重分配部件(例如接触焊盘720)。
在一个实施例中，封装805和外部器件815可形成无线设备(例如，移动电话、WiFi客户机或基站等)的前端模块的一部分。在该无线设备实施例中，组件135可包括由上半导体管芯105(例如罩晶片)密封和保护的MEMS器件，诸如MEMS开关，同时外部器件815可代表借助电引线810和穿过晶片的通路与MEMS器件电耦合的功率放大器(PA)、低噪声放大器(LNA)和/或天线。MEMS器件可提供机械开关，用于开/关PA和LNA和/或用于在发送和接收模式之间进行切换。
虽然图8中仅示出了单个穿过晶片的通路和电引线810，但应理解，这里所述的技术可用于将任何数量的电引线810耦合到任何数量的穿过晶片的通路以便耦合到下半导体管芯110内的组件135或者耦合到集成于上半导体管芯105的背侧上的组件。因此，这里所述的穿过晶片的通路不限于与结合晶片堆叠体一起使用，而是可以与单个晶片集成电路一起使用。
在可选实施例中，这里所述的穿过晶片的通路可在不形成第一掩模215和/或浅凹部205的情况下形成。换言之，本发明的实施例包括单独用深凹部305和背磨/切片覆盖金属层405形成的穿过晶片的通路。如果对于特定设计来说不期望半导体管芯顶侧上重分配部件710的形成，如果重分配部件710要用其它技术形成以降低制造成本/时间，或出于其它理由，则可使用该可选实施例。
本发明所述实施例的以上描述，包括摘要中所述的，不意在是穷尽的或将本发明限于所公开的准确形式。虽然这里出于说明目的描述了本发明的特定实施例，但在本发明的范围内的各种修改是可能的，如相关领域的熟练技术人员将认识到的那样。
可根据以上详细的描述对本发明进行这些修改。所附权利要求书中使用的术语不应理解为将本发明限制于说明书中公开的特定实施例。相反，本发明的范围通过以下权利要求书来完整地确定，它应根据权利要求书说明的原则加以解释。

Claims (20)

1.一种制造方法，包括：
在所述第一半导体管芯的第一侧上的第一掩模之前形成第二掩模，以限定第二通路区域；
在蚀刻所述深凹部前在所述第二通路区域中将一浅凹部蚀刻入所述第一半导体管芯；
在第一半导体管芯的第一侧上形成第一掩模以限定第一通路区域，其中在所述第二通路区域内限定所述第一通路区域；
在所述第一通路区域中蚀刻穿过所述第一半导体管芯的深凹部，所述深凹部具有倾斜的侧壁；
在包含所述深凹部的所述第一侧上形成覆盖金属层；以及
在保留所述深凹部内的一部分所述覆盖金属层的同时，从所述第一半导体管芯的所述第一侧的外表面上去除所述覆盖金属层。
2.如权利要求1所述的方法，其特征在于，还包括：
在所述第一通路区域下的所述第一半导体管芯的第二侧上形成通路接触件，
其中，在所述第一通路区域中蚀刻穿过所述第一半导体管芯的所述深凹部包括蚀刻穿过所述第一半导体管芯的所述深凹部以暴露出所述通路接触件的至少一部分，
其中，在包含深凹部的第一侧上形成覆盖金属层包括在所述通路接触件的所述暴露部分上形成覆盖金属层。
3.如权利要求2所述的方法，其特征在于，从所述第一侧的外表面上去除所述覆盖金属层包括从所述第一半导体管芯的第一侧的外表面上背磨掉所述覆盖金属层。
4.如权利要求3所述的方法，其特征在于，
其中在第一半导体管芯的第一侧上形成第一掩模以限定所述第一通路区域包括形成所述第一掩模以覆盖所述浅凹部的一部分，并且其中在包含深凹部的所述第一侧上形成所述覆盖金属层包括在所述第一侧、深凹部、通路接触件的暴露部分和浅凹部上形成覆盖金属层。
5.如权利要求4所述的方法，其特征在于，蚀刻所述深凹部和蚀刻所述浅凹部形成限定所述深凹部和所述浅凹部的倾斜侧壁。
6.如权利要求4所述的方法，其特征在于，
形成所述第二掩模还包括在所述第一侧上形成第二掩模以限定一电感器区域，
其中蚀刻所述浅凹部还包括蚀刻所述电感器区域用以形成一浅电感器凹部；以及
其中在所述第一侧上形成覆盖金属层还包括在所述浅电感器凹部上形成覆盖金属层以形成一电感器。
7.如权利要求4所述的方法，其特征在于，所述第二掩模还限定与所述第二通路区域相连接的传输线区域和焊盘区域，其中蚀刻所述浅凹部包括蚀刻传输线凹部和焊盘凹部，且其中形成覆盖金属层还包括在所述传输线凹部和所述焊盘凹部内形成所述覆盖金属层。
8.如权利要求4所述的方法，其特征在于，还包括：
将第二半导体管芯与第一半导体管芯相结合以形成结合晶片堆叠体；以及
将所述第一半导体管芯的第二侧上的通路接触件耦合到所述第二半导体管芯上的另一通路接触件，以形成所述第一半导体管芯的第一侧和第二半导体管芯之间的电互连。
9.如权利要求8所述的方法，其特征在于，还包括
在所述第一通路区域外的第二通路区域下，在所述第一半导体管芯的第二侧上的所述通路接触件边上形成第一支承接触件；以及
在所述第二半导体管芯上的另一通路接触件边上形成第二支承接触件，以与所述第一支承接触件相对准，所述第一和第二支承接触件用于向所述第一通路区域外的第二通路区域提供机械支承。
10.如权利要求9所述的方法，其特征在于，还包括将电引线结合到所述第一通路区域外的所述第二通路区域。
11.一种装置，包括：
第一半导体管芯；
被蚀刻入所述第一半导体管芯的第一侧的浅凹部；
被蚀刻穿过所述浅凹部的一部分内的第一半导体管芯的深凹部，所述深凹部具有倾斜的侧壁；
设置于所述深凹部下的所述第一半导体管芯的第二侧上的第一通路接触件；以及
设置于所述浅凹部和所述深凹部内的覆盖金属层，所述覆盖金属层与所述第二侧上设置的第一通路接触件相接触。
12.如权利要求11所述的装置，其特征在于，还包括：
被蚀刻入所述第一半导体管芯的第一侧的传输线凹部，所述传输线凹部连接到所述浅凹部；以及
被蚀刻入所述第一半导体管芯的第一侧的焊盘凹部，所述焊盘凹部耦合到所述传输线凹部，其中所述覆盖金属层被进一步设置于所述传输线凹部和焊盘凹部内以分别形成金属传输线和金属接触焊盘。
13.如权利要求11所述的装置，其特征在于，还包括：
结合到所述第一半导体管芯的第二侧以形成结合晶片堆叠体的第二半导体管芯；
设置于所述第二半导体管芯上的第二通路接触件，所述第二通路接触件连接到所述第一通路接触件以形成所述第一半导体管芯的第一侧上的覆盖金属层和所述第二半导体管芯之间的电互连。
14.如权利要求13所述的装置，其特征在于，还包括：
形成于所述第一半导体管芯的第二侧上的第一密封环；以及
形成于所述第二半导体管芯上的第二密封环，其中所述第一密封环连接到所述第二密封环以形成覆盖所述第二半导体管芯的一部分的保护密封。
15.如权利要求14所述的装置，其特征在于，所述第二半导体管芯包括其中集成了MEMS器件的微机电系统MEMS晶片，且所述第二半导体管芯包括罩晶片以覆盖并保护所述MEMS晶片。
16.如权利要求13所述的装置，其特征在于，还包括：
设置于至少部分在所述深凹部以外的浅凹部下方的所述第一半导体管芯的第二侧上的第一通路接触件边上的第一支承接触件；以及
设置于所述第二半导体管芯上的所述第二通路接触件边上以与所述第一支承接触件相对准的第二支承接触件，所述第一和第二支承接触件用于提供对所述浅凹部区域的机械支承。
17.如权利要求16所述的装置，其特征在于，还包括结合到所述浅凹部上设置的覆盖金属层的电引线。
18.一种系统，包括：
罩管芯；
设置于所述罩管芯内的多个穿过晶片的通路，所述穿过晶片的通路各自包括：
被蚀刻入所述罩管芯的顶侧的浅凹部；
被蚀刻穿过一部分所述浅凹部内的罩管芯的深凹部，所述深凹部具有倾斜的侧壁；以及
设置于所述浅凹部和所述深凹部内的覆盖金属层，所述覆盖金属层与所述深凹部下的罩管芯的内侧上设置的通路接触件相接触；
与所述罩管芯结合的微机电系统MEMS管芯，所述MEMS管芯包括借助所述通路接触件与所述穿过晶片的通路之一电耦合的至少一个MEMS器件；以及
借助所述穿过晶片的通路中的至少一个与至少一个MEMS器件相耦合的功率放大器。
19.如权利要求18所述的系统，其特征在于，还包括设置于所述罩管芯的顶侧上的多个重分配部件，用于将所述功率放大器耦合到所述穿过晶片的通路中的至少一个，其中所述重分配部件包括被蚀刻入所述罩管芯的顶侧的浅凹部，并包括其中设置的相应穿过晶片的通路的覆盖金属层的一部分。
20.如权利要求19所述的系统，其特征在于，所述系统包括一无线设备。
CN200610100392.4A 2005-06-22 2006-06-22 穿过晶片的通路以及用于与其耦合的表面金属化 Active CN100485900C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/165,465 US7510907B2 (en) 2005-06-22 2005-06-22 Through-wafer vias and surface metallization for coupling thereto
US11/165,465 2005-06-22

Publications (2)

Publication Number Publication Date
CN1885525A CN1885525A (zh) 2006-12-27
CN100485900C true CN100485900C (zh) 2009-05-06

Family

ID=36952420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610100392.4A Active CN100485900C (zh) 2005-06-22 2006-06-22 穿过晶片的通路以及用于与其耦合的表面金属化

Country Status (3)

Country Link
US (1) US7510907B2 (zh)
CN (1) CN100485900C (zh)
WO (1) WO2007002547A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057776A (zh) * 2015-04-13 2016-10-26 格罗方德半导体公司 包括以三维堆叠布置接合的集成电路装置的电子封装件

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US20070235501A1 (en) * 2006-03-29 2007-10-11 John Heck Self-packaging MEMS device
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US7977778B2 (en) * 2007-05-04 2011-07-12 Stats Chippac Ltd. Integrated circuit package system with interference-fit feature
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
KR100941656B1 (ko) 2008-05-20 2010-02-11 앰코 테크놀로지 코리아 주식회사 반도체 장치 및 그 제조 방법
US7872332B2 (en) 2008-09-11 2011-01-18 Micron Technology, Inc. Interconnect structures for stacked dies, including penetrating structures for through-silicon vias, and associated systems and methods
US8030780B2 (en) 2008-10-16 2011-10-04 Micron Technology, Inc. Semiconductor substrates with unitary vias and via terminals, and associated systems and methods
US8288814B2 (en) * 2009-01-16 2012-10-16 Freescale Semiconductor, Inc. Via definition for semiconductor die
WO2011100068A2 (en) * 2010-02-12 2011-08-18 Eigenlight Corporation Hermetic package with leaded feedthroughs for in-line fiber optic devices and method of making
US8492260B2 (en) 2010-08-30 2013-07-23 Semionductor Components Industries, LLC Processes of forming an electronic device including a feature in a trench
US8981533B2 (en) 2012-09-13 2015-03-17 Semiconductor Components Industries, Llc Electronic device including a via and a conductive structure, a process of forming the same, and an interposer
US9812354B2 (en) 2015-05-15 2017-11-07 Semiconductor Components Industries, Llc Process of forming an electronic device including a material defining a void
US9893058B2 (en) * 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404044A (en) * 1992-09-29 1995-04-04 International Business Machines Corporation Parallel process interposer (PPI)
US6002177A (en) * 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
JP3629902B2 (ja) * 1997-06-30 2005-03-16 沖電気工業株式会社 半導体素子の配線構造およびその製造方法
US6617681B1 (en) * 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
US6300670B1 (en) 1999-07-26 2001-10-09 Stmicroelectronics, Inc. Backside bus vias
US6737740B2 (en) * 2001-02-08 2004-05-18 Micron Technology, Inc. High performance silicon contact for flip chip

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057776A (zh) * 2015-04-13 2016-10-26 格罗方德半导体公司 包括以三维堆叠布置接合的集成电路装置的电子封装件
CN106057776B (zh) * 2015-04-13 2019-01-11 格罗方德半导体公司 包括以三维堆叠布置接合的集成电路装置的电子封装件

Also Published As

Publication number Publication date
CN1885525A (zh) 2006-12-27
US20060289967A1 (en) 2006-12-28
WO2007002547A3 (en) 2007-04-05
WO2007002547A2 (en) 2007-01-04
US7510907B2 (en) 2009-03-31

Similar Documents

Publication Publication Date Title
CN100485900C (zh) 穿过晶片的通路以及用于与其耦合的表面金属化
CN102468279B (zh) 集成电路装置及其制造方法
EP2513969B1 (en) Via structure integrated in electronic substrate
CN101752270B (zh) 堆叠集成电路半导体晶粒的形成方法
US9275933B2 (en) Semiconductor device
CN109148415B (zh) 多晶圆堆叠结构及其形成方法
US20110241185A1 (en) Signal shielding through-substrate vias for 3d integration
US5596226A (en) Semiconductor chip having a chip metal layer and a transfer metal and corresponding electronic module
KR101645825B1 (ko) 반도체 디바이스 및 그 제조 방법
KR101446288B1 (ko) 반도체 장치의 제조 방법
US9834436B2 (en) Cap and substrate electrical connection at wafer level
CN102214624A (zh) 一种具有通孔的半导体结构及其制造方法
CN102569228A (zh) 集成电路装置及其制备方法
CN102543829A (zh) 浅沟槽隔离和穿透基板通孔于集成电路设计之内的整合
CN102543922A (zh) 晶片封装体及其形成方法
US8138062B2 (en) Electrical coupling of wafer structures
CN102623424B (zh) 晶片封装体及其形成方法
CN102468284A (zh) 堆叠的半导体器件及其制造方法
CN102479766A (zh) 半导体装置的制法、基材穿孔制程及其结构
CN101410972B (zh) 用于半导体载体的低欧姆衬底通孔互连
CN112310023A (zh) 晶片结构及其制造方法
CN101533815B (zh) 半导体器件及其制造方法
CN102097415B (zh) 半导体封装件及其制造方法
US8384214B2 (en) Semiconductor structure, pad structure and protection structure
CN115588676A (zh) 图像传感器及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant