CN101390210A - 半导体元件安装用基板和使用其的半导体装置及半导体元件安装用基板的制造方法 - Google Patents

半导体元件安装用基板和使用其的半导体装置及半导体元件安装用基板的制造方法 Download PDF

Info

Publication number
CN101390210A
CN101390210A CNA2006800535306A CN200680053530A CN101390210A CN 101390210 A CN101390210 A CN 101390210A CN A2006800535306 A CNA2006800535306 A CN A2006800535306A CN 200680053530 A CN200680053530 A CN 200680053530A CN 101390210 A CN101390210 A CN 101390210A
Authority
CN
China
Prior art keywords
coating
semiconductor element
mounting substrate
element mounting
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800535306A
Other languages
English (en)
Other versions
CN101390210B (zh
Inventor
高岛浩一
森上英明
成田雅士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ALMT Corp
Original Assignee
ALMT Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ALMT Corp filed Critical ALMT Corp
Publication of CN101390210A publication Critical patent/CN101390210A/zh
Application granted granted Critical
Publication of CN101390210B publication Critical patent/CN101390210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
    • H01S5/02484—Sapphire or diamond heat spreaders

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明为了能够提高与其他部件之间的热传导的效率，提供充分应用金刚石复合材料的高热传导性，可靠地防止例如半导体激光器等发光元件由于其自身的放热而发生运行不良的情况的半导体元件安装用基板。其是将用连接所述发光元件等的连接面精加工为，深度或高度为10～40μm，面方向的直径长度为10μm～3mm的凹部及凸部中的至少一方的、每单位面积的个数为50个/cm2以下的状态，并且，在所述连接面形成有由焊料或钎料构成，且厚度为1～30μm，表示表面粗糙度的粗糙度曲线的算术平均粗糙度Ra为Ra≤2μm，最大高度粗糙度Rz为Rz≤15μm，填埋所述凹部或凸部的被覆层的半导体元件搭载用基板。

Description

半导体元件安装用基板和使用其的半导体装置及半导体元件安装用基板的制造方法
技术领域
本发明涉及由利用金属或陶瓷构成的结合材料结合了多个微小的金刚石粒子的金刚石复合材料构成的半导体元件安装用基板、使用了所述半导体元件安装用基板的半导体装置、和所述半导体元件安装用基板的制造方法。
背景技术
为了防止半导体激光器等发光元件由于其自身的发热而引起的运行不良发生的情况，需要连接所述发光元件的半导体元件安装用基板(散热设备、散热基板、壳体等)具有优越的散热性，以往，通常例如由AlN、SiC等热传导率高且具有良好的散热性的陶瓷形成所述半导体元件安装用基板。但是，随着近年来的发光元件的高输出化，逐渐要求半导体元件安装用基板具有比现状更高度的散热性。
因此，为了满足所述要求，提出了使用例如利用Cu、Ag等金属或SiC等陶瓷构成的结合材料结合了多个微小的金刚石粒子的金刚石复合材料来形成所述半导体元件安装用基板的技术。认为金刚石具有物质中最高的热传导率，因此，若使用所述金刚石复合材料来形成半导体元件安装用基板，则将其热传导率与以往的由陶瓷构成的半导体元件安装用基板相比能够显著提高。
为了在由金刚石复合材料构成的半导体元件安装用基板、和连接(安装)于所述半导体元件安装用基板的发光元件等半导体元件、或热方面连接于半导体元件安装用基板，且用于辅助来自的半导体元件的散热的其他散热部件(以下，有时将这些总称为“其他部件”)之间，尽量顺畅地热传导，需要经由焊料或钎料的层，尽量没有间隙地以密接的状态连接。
还有，为此，需要将由金刚石复合材料构成的半导体元件安装用基板的用于连接半导体元件的元件安装面、或用于在所述半导体元件安装用基板热方面连接其他散热部件的传热面等与其他部件的连接面尽量精加工为平滑。因此，为了将半导体元件安装用基板的连接面平滑地精加工，以往，将所述连接面例如使用金刚石砥石等研磨加工。另外，还有时将研磨加工的连接面用金属膜被覆。
例如，在专利文献1中记载了如下技术，即：利用所述金刚石复合材料形成作为半导体元件安装用基板的半导体激光器搭载用子承载器，并且，将所述子承载器研磨加工为日本工业标准JIS B0601：2001“制品的几何特性规格(GPS)—表面性质：轮廓曲线方式—用语、定义及表面形状参数”中规定的表示表面粗糙度的粗糙度曲线等算术平均粗糙度Ra成为Ra≤0.5μm，将研磨加工的连接面依次用选自Ni、Cr、Ti、及Ta构成的组的至少一种金属构成的第一金属膜、和选自Mo、Pt、Au、Ag、Sn、Pd、Ge、及In构成的组的至少一种金属构成的第二金属膜。
另外，在专利文献2、3中记载如下技术，即：利用所述金刚石复合材料形成作为半导体元件安装用基板的散热部件，并且，将所述散热部件的连接面研磨加工为算术平均粗糙度Ra在专利文献2中为0.2μm以下、在专利文献3中为0.5μm以下，将研磨加工的连接面用与所述相同的第一及第二金属膜被覆的技术。
但是，为了使用金刚石砥石等，将由金刚石复合材料构成的半导体元件安装用基板的连接面研磨加工至所述规定的表面粗糙度，需要长时间，因此，半导体元件安装用基板的生产率降低，导致制造成本上升的问题。例如，若通过使用了#100～#400的金刚石砥石的平面研磨，将连接面研磨加工至所述表面粗糙度，则精加工一个连接面需要大约20小时以上的时间。
而且，即使将连接面能够研磨加工至所述规定的表面粗糙度，在所述连接面也存在有多个由于在研磨时金刚石粒子脱落而产生的凹部、或没有被研磨而残留的金刚石粒子引起的凸部，因此，由于所述凹部或凸部导致在连接面形成的凹凸，阻碍所述连接面、和发光元件等其他部件的经由焊料或钎料的层的密接，容易在两者间产生间隙，所述间隙成为降低半导体元件安装用基板、和其他部件之间的热传导的效率的原因。
另外，即使能够将所述两者间能够没有间隙地密接，在连接面存在的凹部作为阻碍热传导的空隙残留于所述两者之间的界面，仍然成为降低半导体元件安装用基板、和其他部件之间的热传导的效率的原因，因此，即使在该任意情况下，也存在不能充分地应用金刚石复合材料的良好的热传导性的问题。因此，现状是通过专利文献1～3中记载的以往的半导体元件安装用基板，不能充分应对半导体激光器等发光元件的进一步的高输出化，防止所述发光元件等由于其自身的发热而导致发生运行不良的效果不充分。
另外，所述凹部或凸部的大小依赖于金刚石粒子的粒径，深度或高度大至5～300μm左右，相对于此，在专利文献1～3中形成于连接面的金属膜的厚度比其显著小。例如，在专利文献1的实施例3中，作为第一金属膜的Ni膜的厚度的最大值设定为2μm，作为第二金属膜的Au膜的厚度设定为0.2μm，总计厚度最大也不过为2.2μm。另外，在专利文献3的实施例3中，作为第一金属膜的Ni膜的厚度设定为1μm，作为第二金属膜的Pt膜的厚度设定为0.2μm，总计的厚度仅不过为1.2μm。因此，即使用所述两层金属膜被覆连接面，也存在不能由此填埋凹部或凸部即不能利用形成金属膜的金属不残留空隙地填满所述凹部，并且，不能以将凹部或凸部填埋于金属膜中的状态将连接面平滑化的问题。
在专利文献4中记载了如下技术，即：利用所述金刚石复合材料形成作为半导体元件安装用基板的散热体，并且，在所述散热体的连接面形成厚度比先说明的金属膜厚的Cu材料层来填埋凹部或凸部，由此将所述Cu材料层的表面形成为平滑面。根据所述结构可知，能够防止由于在先说明的凹部或凸部导致连接面形成的凹凸，阻碍连接面、和发光元件等其他部件的密接，在两者间产生间隙，或所述凹部作为阻碍热传导的空隙残留于所述两者间的界面的情况，能够将连接面和其他部件以经由焊料或钎料的层没有间隙地密接的状态相互连接。
专利文献1：特开2003—309316号公报(权利要求1、5、6、第0014栏～第0015栏、第0025栏～第0028栏、图2)
专利文献2：特开2004—175626号公报(权利要求1、6、7、9、第0018栏、第0019栏)
专利文献3：特开2005—184021号公报(权利要求1、2、4、第0027栏～第0028栏、第0050栏～第0051栏、图7)
专利文献4：特开2005—175006号公报(权利要求1、4、第0009栏～第0011栏、第0018栏、第0020栏、第0024栏、图1、图2)
然而，经发明人探讨的结果，在所述专利文献4中记载的能够填埋半导体元件安装用基板的连接面存在的凹部或凸部的程度的厚度厚的Cu材料的层由于Cu的热传导率比金刚石复合材料的热传导率低，因此，如在先说明，所述层的表面平滑，能够将所述表面和其他部件经由焊料或钎料没有间隙地密接，但是明显不能充分地得到提高与其他部件之间的热传导的效率的效果。另外，所述Cu材料的层与金刚石复合材料的热膨胀系数之差较大，而且厚度厚，内部应力高，因此，例如，从在所述层上经由焊料或钎料的层连接发光元件等半导体元件时的热过程、或驱动所连接的半导体元件时的元件自身的发热引起的热过程等可以判明容易分离的问题。
发明内容
本发明的目的在于提供由于能够将与其他部件之间的热传导的效率提高为比至今高，因此，充分地应用金刚石复合材料的高的热传导性，能够将例如半导体激光器等发光元件由于其自身的发热而发生运行不良的情况比至今更可靠地防止的半导体元件安装用基板。另外，本发明的目的在于提供防止连接于所述本发明的半导体元件安装用基板的由被覆层被覆的连接面的发光元件由于其自身的发热而导致运行不良的情况，能够比至今更长期间发光的半导体装置。进而，本发明的目的在于提供能够效率良好地以高的生产率制造在先说明的具有优越的特性的本发明的半导体元件安装用基板的制造方法。
本发明是一种半导体元件安装用基板，其具备基板主体，该基板主体由利用结合材料结合了多个金刚石粒子的金刚石复合材料构成，且具有与其他部件的连接面，其特征在于，
所述基板主体的连接面形成为，深度或高度为10～40μm，面方向的直径长度为10μm～3mm的凹部及凸部中的至少一方的、所述连接面的每单位面积的个数为50个/cm2以下的状态，并且，
至少在所述基板主体的连接面，由焊料或钎料构成的被覆层填埋所述凹部或凸部而形成，
在所述被覆层中，连接面中凹部或凸部以外的区域处的厚度为1～30μm，表示表面粗糙度的粗糙度曲线的算术平均粗糙度Ra为Ra≤2μm，最大高度粗糙度Rz为Rz≤15μm。
根据本发明可知，将由金刚石复合材料构成的基板主体的与其他部件的连接面如上所述地精加工为，在其表面存在的凹部或凸部较少的状态，然后形成由焊料或钎料构成的被覆层，填埋所述凹部或凸部，即，利用形成被覆层的焊料或钎料没有残留空隙地填埋所述凹部，且将凹部或凸部埋没于被覆层中，并且，将所述被覆层精加工为所述规定的厚度或表面粗糙度而使其平滑化，因此，能够在所述被覆层的表面没有间隙地密接发光元件等其他部件。
另外，形成被覆层的焊料或钎料在熔融时相对于基板主体及其他部件具有润湿性，因此，将所述其他部件经由被覆层重叠于半导体元件安装用基板的连接面的状态下，加热所述被覆层使其熔融后，将其冷却而固化，由此，能够将所述其他部件以经由被覆层没有间隙地密接的状态连接于所述连接面。而且，在所述连接状态下，在基板主体和其他部件之间没有插入降低热传导的效率的厚度大的铜层等，作为厚度比较大的层，只插入有用于接合其他部件所必须的层即由焊料或钎料构成的被覆层，因此，能够将所述两者间的热传导的效率比至今提高。因此，充分应用金刚石复合材料的高热传导性，可靠地防止例如半导体激光器等发光元件由于其自身的放热而发生运行不良的情况。
另外，由所述焊料或钎料构成的被覆层比金刚石复合材料柔软，容易进行研磨等加工，因此，还具有在所述由金刚石复合材料构成的基板主体的连接面，利用所述研磨等，将填埋凹部或凸部而形成的被覆层的表面精加工为所述规定的表面粗糙度时，需要至今一样的长时间的优点。进而，被覆层如在先说明所述，相对于基板主体或半导体元件具有良好的润湿性，并且，厚度为1～30μm，因此，还具有难以由于在所述层上连接半导体元件时的热过程、或驱动所连接的半导体元件时的元件自身放热引起的热过程而从基板主体分离的优点。
作为结合金刚石粒子，形成作为基板主体的基质的金刚石复合材料的结合材料，若考虑在不牺牲金刚石的高热传导性的情况下，更牢固地结合所述金刚石粒子，提高由金刚石复合材料构成的基板主体的机械强度或耐热性，则优选选自Cu、Ag、Si、及SiC构成的组的至少一种。另外，由所述金刚石复合材料构成的基板主体在考虑将连接于元件安装面的半导体元件放出的热量尽量迅速散热的情况下，优选热传导率为200W/m·K以上。另外，基板主体防止由于在连接面连接半导体元件时、或运行半导体元件时的热过程而大大膨胀、收缩的情况，由此防止过大的应力施加于在元件安装面上连接的半导体元件，若考虑防止所述半导体元件破损，或连接偏离的情况，则优选基板主体的热膨胀系数为10×10-6/K以下。
若考虑被覆层不由于在元件安装面连接半导体元件时、或在传热面连接其他散热部件时的加热而迅速熔融，而且，不由于运行半导体元件时的热过程而导致连接的强度大大降低，或熔融，并且使热传导性或连接的耐久性优越，则优选由含有选自In、Sn、Ag、Au、Ge、Si、Cu、Ti、Nb、V、及Al构成的组的至少一种金属的焊料或钎料形成，进而优选由Au—Sn系、In—Sn系、或Au—Ge系焊料或钎料形成。另外，优选被覆层具备：第一被覆层，其由焊料或钎料构成，且形成于基板主体的连接面；第二被覆层，其由熔点比形成所述第一被覆层的焊料或钎料低的焊料或钎料构成，且层叠于第一被覆层上。
根据所述结构可知，通过将例如在元件安装面连接半导体元件时、或在传热面连接其他散热部件时的加热温度设定为比第一被覆层的熔融温度低，且比第二被覆层的熔融温度高，能够在所述加热时，防止第一被覆层熔融，将所述第一被覆层维持为固态状态。因此，维持利用第一被覆层填埋基板主体的连接面的凹部或凸部的状态，同时，通过使第二被覆层熔融，能够在作为所述连接面的元件安装面连接半导体元件，或在传热面连接其他散热部件，能够可靠地防止在基板主体和其他部件之间产生间隙或空隙，导致热传导的侠侣降低的情况。还有，第一被覆层和第二被覆层在考虑两层间的密接性的情况下，优选由同系且组成分配不同的焊料或钎料形成，进而优选由Au—Sn系、In—Sn系、或Au—Ge系的焊料或钎料形成。
在基板主体和被覆层之间形成有由选自Ni、Au、Ti、及Cr构成的组的至少一种金属、或含有所述金属的化合物构成的密接层的情况下，能够利用所述密接层的功能，提高基板主体和被覆层的密接性，能够条连接于所述被覆层上的其他部件的相对于基板主体的连接的强度。另外，在密接层和被覆层之间形成有由选自Pt、Mo、及Pd构成的组的至少一种金属构成的扩散防止层的情况下，在元件连接半导体元件，或在传热面连接其他散热部件时的加热导致被覆层熔融时，能够通过所述扩散防止层的功能，防止金属从密接层扩散，形成所述被覆层的焊料或钎料的组成变质的情况。
在双层结构的被覆层中，优选第一被覆层由Ag—Cu系钎料形成，并且，第二被覆层由与所述Ag—Cu系钎料不同的系且熔点比Ag—Cu系钎料低的焊料或钎料形成。在所述结构中，形成所述第一被覆层的Ag—Cu系钎料在熔融时具有高于Au—Sn系等焊料或钎料的流动性，因此，通过利用所述Ag—Cu系钎料形成第一被覆层，能够利用所述第一被覆层更进一步可靠地填埋基板主体的连接面的凹部或凸部。另外，Ag—Cu系钎料的热传导率比Au—Sn系焊料或钎料高，而且熔点也高，因此，通过利用所述Ag—Cu系钎料形成第一被覆层，能够提高所述第一被覆层的热传导的效率，并且，还能够提高连接的耐久性。
还有，作为Ag—Cu系钎料，考虑所述第一被覆层的相对于由金刚石复合材料构成的基板主体的密接性的情况下，优选使用含有Cu、Ti、Nb、及V中的至少一种，相对于所述基板主体具有良好的润湿性的活性Ag—Cu系钎料。另外，优选第二被覆层由能够将半导体元件等以更低的温度，效率良好地，而且对所述半导体元件等不赋予损伤地连接的Au—Sn系、In—Sn系、或Au—Ge系焊料或钎料形成。
在所述由Ag—Cu系钎料构成的第一被覆层、和所述Au—Sn系等与Ag—Cu系钎料不同的系的焊料或钎料构成的第二被覆层之间，形成有由选自Ni、Au、Ti、及Cr构成的组的至少一种金属、或含有所述金属的化合物构成的密接层的情况下，能够利用所述密接层的功能，提高第一被覆层和第二被覆层的密接性，能够提高在所述第二被覆层上连接的其他部件的相对于基板主体的连接的强度。
另外，在密接层和第二被覆层之间，形成有由选自Pt、Mo、及Pd构成的组的至少一种金属的至少一层扩散防止层的情况下，在元件连接半导体元件，或在传热面连接其他散热部件时的加热导致第二被覆层熔融时，能够通过所述扩散防止层的功能，防止金属从第一被覆层扩散，形成所述第二被覆层的焊料或钎料的组成变质的情况。
本发明是一种半导体装置，其特征在于，在所述本发明的半导体元件安装用基板的由被覆层被覆的连接面经由所述被覆层连接有作为半导体元件的发光元件。根据本发明可知，能够通过半导体元件安装用基板使来自发光元件的放热迅速散热，因此，防止发光元件由于其自身的放热而发生运行不良的情况，能够比至今长期发光。
本发明是一种半导体元件安装用基板的制造方法，其特征在于，其是用于制造所述本发明的半导体元件安装用基板的制造方法，包括：
将基板主体的连接面精加工为，深度或高度为10～40μm，面方向的直径长度为10μm～3mm的凹部及凸部中的至少一方的、所述连接面的每单位面积的个数为50个/cm2以下的状态的工序；
至少对所述基板主体的连接面赋予焊料或钎料的厚度，形成填埋所述凹部或凸部的被覆层的工序；
将所述被覆层精加工为，连接面中凹部或凸部以外的区域处的厚度为1～30μm，表示表面粗糙度的粗糙度曲线的算术平均粗糙度Ra为Ra≤2μm，最大高度粗糙度Rz为Rz≤15μm的工序。
根据本发明可知，如在先说明所述，能够效率良好地，以高的生产率制造具有优越的特性的半导体元件安装用基板。另外，若经过将赋予厚度的被覆层暂且加热而熔融后，冷却而固化的工序、和研磨所述被覆层的工序，精加工为具有规定的厚度及表面状态的状态，则能够利用形成所述被覆层的熔融的焊料或钎料可靠地填埋连接面的凹部或凸部，因此，尤其，能够更可靠地防止凹部作为妨碍热传导的空隙残留的情况。
根据本发明可知，能够将与其他部件之间的热传导的效率比至今提高，因此，能够提供充分应用金刚石复合材料的高热传导性，可靠地防止例如半导体激光器等发光元件由于其自身的放热而发生运行不良的情况的半导体元件安装用基板。另外，根据本发明可知，能够提供防止在所述本发明的半导体元件安装用基板的由被覆层被覆的连接面连接的发光元件由于其自身的放热而导致运行不良的情况下，比至今更长期地发光的半导体装置。进而，根据本发明可知，能够效率良好地，以高生产率制造如在先说明的具有优越的特性的本发明的半导体元件安装用基板的制造方法。
具体实施方式
本发明的半导体元件安装用基板具备利用结合材料结合了多个金刚石粒子的金刚石复合材料构成的基板主体、和至少在所述基板主体的与其他部件的连接面形成的焊料或钎料构成的被覆层。其中，由金刚石复合材料构成基板主体可以与以往相同地形成。尤其，在说明的专利文献1～3中记载的通过使用超高压产生装置的制造方法制造的半导体元件安装用基板适合作为基板主体采用。
即，基板主体将Cu、Ag、Si等金属作为结合材料的情况下，将金刚石粒子、和所述结合材料密封于铝等构成的密闭容器中，在将SiC等陶瓷作为结合材料的情况下，将金刚石粒子单体、或金刚石粒子、和成为所述结合材料的基质的Si粉末的混合物密封于由Si和SiC构成的密闭容器中，在真空中、惰性气体气氛中、或还原性气氛中，加压的同时，加热而烧结后，除去密闭容器，其次，加工为规定的基板主体的形状，并且，利用基于放电加工的切断、基于金刚石砥石等的研磨、或喷丸加工等一种或两种以上的加工，将其连接面精加工为具有规定的表面状态来制造。
烧结时的加压压力优选1～6GPa，尤其优选4～6GPa。另外，在加热温度为1100～1500℃，尤其结合材料为Cu等金属的情况下优选1100～1200℃，在SiC等陶瓷的情况下优选1400～1500℃。优选在烧结时，在所述压力下、以所述温度范围加热来使结合材料熔融，在金刚石粒子间浸透，其次，保持压力的状态下，将温度降低至900℃以下，保持一定时间，由此使结合材料凝固后，恢复常压、常温，回收密闭容器。
作为金刚石粒子，均可以使用理论热传导率为200W/m·K的物质中具有最高的热传导率的金刚石的粒子。金刚石粒子的平均粒径在考虑维持基于所述金刚石粒子的良好的热传导性的同时，进行减小在基板主体的连接面产生的凹部或凸部的大小的情况下，优选5～40μm，尤其优选10～30μm。另外，例如专利文献3中记载所述，在金刚石粒子的表面形成有与结合材料相同的材质的涂敷层也可。
作为结合材料，在不牺牲金刚石的高的热传导性的情况下，更牢固地结合所述金刚石粒子，提高由金刚石复合材料构成的基板主体的机械强度或耐热性的情况下，优选如在先说明所述的选自Cu、Ag、Si、及SiC构成的组的至少一种。所述结合材料、和金刚石粒子的配合比例在不牺牲金刚石的高的热传导性的情况下，更牢固地结合所述金刚石粒子，提高由金刚石复合材料构成的基板主体的机械强度或耐热性的情况下，优选设定为所述金刚石复合材料的总体积中所占的金刚石粒子的比例为50～90体积％，尤其优选50～80体积％。
由此，将基板主体的热传导率设为200W/m·K以上，尤其设为300～600W/m·K，能够将来自连接于元件安装面的半导体元件的放热尽量迅速散热。另外，将基板主体的热膨胀系数设为10×10-6/K以下，尤其设为4×10-6～8×10-6/K，防止由于在连接面连接半导体元件时、或运行半导体元件时的热过程而导致大大膨胀、收缩的情况，由此防止过大的应力施加于在元件安装面连接的半导体元件的情况，能够防止所述半导体元件破损，或连接偏离的情况。为了调节基板主体的热传导率、及热膨胀系数，将金刚石粒子的粒径或比例调节为在先说明的范围内，或变更结合材料的种类，或将烧结的条件调节为在先说明的范围内。
需要通过在先说明的基于放电加工的切断、基于金刚石砥石等的研磨、或喷丸加工等一种或两种以上的加工，加工基板主体的连接面即用于连接半导体元件的的元件安装面或用于热方面连接其他散热部件的传热面等，由此，精加工为深度或高度为10～40μm，面方向的直径长度为10μm～3mm的凹部及凸部中的至少一方的、所述连接面的每单位面积的个数为50个/cm2以下的状态。在凹部或凸部的个数多于所述范围的情况下，即使将所述连接面用由焊料或钎料构成的被覆层被覆，也不能将其表面精加工为平滑，因此，不能经由被覆层以没有间隙地密接的状态将半导体元件其他部件密接于连接面。
相对于此，若在连接面存在的凹部或凸部的个数为50个/cm2以下的范围内，则利用由焊料或钎料构成的被覆层被覆所述连接面，填埋凹部或凸部，由此将所述被覆层的表面尽量平滑地精加工，将半导体元件等其他部件经由所述被覆层以没有间隙地密接的状态连接于连接面。另外，在以使连接面上存在的凹部或凸部的个数成为所述范围的方式精加工其表面时，不需要以往的长时间的加工。例如，在基于金刚石砥石的磨平研磨时，使用#100～#400的金刚石砥石，研磨加工1～5小时左右即可。因此，能够提高半导体元件安装用基板的生产率，降低制造成本。若考虑将被覆层的表面尽量平滑地精加工的情况，则连接面上存在的凹部或凸部的个数在所述范围内中也是越少越优选。
但是，如上所述，由于研磨由金刚石复合材料构成的基板主体的连接面精加工为平滑需要长时间，而且，即使研磨所述连接面至何种程度，也不能完全消除凹部或凸部，或在本发明中，对于连接面，容易通过用被覆层被覆凹部或凸部，并且，将所述被覆层的表面精加工为平滑，因此，在考虑半导体元件安装用基板的生产率等的情况下，在连接面存在的凹部或凸部的个数在所述范围内也优选3个/cm2以上，尤其优选10～40个/cm2。还有，凹部或凸部的个数在本发明中是使用放大倍数20倍的显微镜，在固定所述个数的连接面内的任意10处，计算在所述显微镜的11mm的视野中确认到的凹部及凸部的个数，将其换算为每1cm2的个数的结果的平均值来表示的个数。
作为形成至少在基板主体的连接面形成的被覆层的焊料或钎料，均可以使用在熔融时具有与由金刚石复合材料构成的基板主体、及在所述基板主体的连接面连接的半导体元件等其他部件两者的良好的润湿性的以往公知的各种焊料或钎料。但是，作为所述焊料或钎料，在考虑不由于将半导体元件连接于元件安装面时、或将其他散热部件连接于传热面时的加热而迅速熔融，而且，不由于运行半导体元件时的热过程而导致连接的强度大大降低，或不熔融，而且，热传导性或连接的耐久性优越的情况下，优选含有选自In、Sn、Ag、Au、Ge、Si、Cu、Ti、Nb、V、及Al构成的组的组的至少一种金属，且无铅的焊料或钎料。
尤其，进而在考虑利用低熔点的无铅焊料等，将在作为连接面的元件安装面连接了半导体元件的半导体元件安装用基板与作为其他散热部件的Cu基底输送器等连接的情况下，优选在所述元件安装面形成的被覆层由熔点高于所述无铅焊料等的焊料或钎料形成，尤其，优选Au—Sn系、In—Sn系、或Au—Ge系合金构成的焊料或钎料。
为了至少在基板主体的连接面形成所述被覆层，例如，均可以采用真空蒸镀法、溅射法、离子镀法、化学镀敷法、电镀法等以往公知的各种成膜方法。另外，将形成被覆层的由焊料或钎料构成的箔状预成形品以层叠于基板主体的连接面的状态加热并使其熔融来形成被覆层也可。
被覆层为了以没有间隙地密接的状态将其他部件连接于基板主体的连接面，需要填埋凹部及凸部，即利用形成被覆层的焊料或钎料没有空隙残留地填埋所述凹部，并且，形成为将凹部或凸部埋没于被覆层中。另外，被覆层需要在所述连接面中凹部及凸部以外的平滑的区域处的厚度为1～30μm。在形成满足这些条件的被覆层时，首先利用上述的各种方法，以填埋凹部及凸部的方式，对基板主体的连接面赋予焊料或钎料的厚度。此时，为了可靠地填埋凹部或凸部，将赋予厚度的被覆层暂且加热而使其熔融，然后冷却并固化也可。其次，若将所述被覆层研磨为平滑的区域处的厚度成为1～30μm，则形成满足所述条件的被覆层。
被覆层的平滑的区域处的厚度限定为1～30μm的理由如下。即，在厚度小于1μm的情况下，形成夹在连接面和其他部件之间的被覆层的焊料或钎料的量不足，在为了连接其他部件而加热被覆层而使其熔融时，由于在基板主体的连接面存在的凹部及凸部，导致在被覆层容易产生凹凸，在产生所述凹凸的情况下，不能经由被覆层以没有间隙地密接的状态将其他部件连接于基板主体的连接面。另外，在厚度超过30μm的情况下，在连接的基板主体和其他部件之间存在大量的焊料或钎料，因此，降低所述两者间的热传导性。
相对于此，若被覆层的平滑的区域处的厚度为1～30μm，则能够防止基板主体和其他部件之间的热传导性降低的情况，同时，能够经由被覆层以没有间隙地密接的状态将其他部件连接于基板主体的连接面。还有，若考虑进一步良好地发挥这些效果，则被覆层的连接面中的凹部及凸部以外的平滑的区域处的厚度在所述范围内也优选1～20μm，尤其优选3～7μm。
被覆层需要在表示其表面的表面粗糙度的粗糙度曲线的算术平均粗糙度Ra为Ra≤2μm，最大高度粗糙度Rz为Rz≤15μm的范围内。由此，能够提高被覆层的表面的平滑性，能够经由被覆层以没有间隙地密接的状态将其他部件连接于基板主体的连接面上。还有，在进一步良好地发挥所述效果的情况下，所述粗糙度曲线的算术平均粗糙度Ra在所述范围内也优选1μm以下，最大高度粗糙度Rz在所述范围内也优选5μm以下。在将被覆层的表面精加工为所述表面粗糙度时，优选对表面进行磨平研磨(ラツプ研磨)等。尤其，在考虑被覆层的形成工序的简略化的情况下，如上所述，优选与调节被覆层的平滑的区域处的厚度的同时，将其表面精加工为所述表面粗糙度。
被覆层可以为单层结构，但形成为如下双层结构也可，即：形成于基板主体的连接面的第一被覆层、和由熔融比形成所述第一被覆层的焊料或钎料低的焊料或钎料构成，且层叠于第一被覆层上的第二被覆层。所述双层结构的被覆层通过例如将在元件安装面连接半导体元件时、或在传热面连接其他散热部件时的加热温度设定为比第一被覆层的熔融温度低，且比第二被覆层的熔融温度高，能够在所述加热时，防止第一被覆层熔融，能够将所述第一被覆层维持为固态状态。
因此，通过利用第一被覆层，维持填埋基板主体表面的凹部或凸部的状态的同时，使第二被覆层熔融，能够将半导体元件连接于半导体元件，或将其他散热部件连接于传热面，从而能够可靠地防止在基板主体和其他部件之间产生间隙或空隙，导致热传导的效率降低的情况。在所述双层结构的被覆层中，两被覆层的总计厚度需要在凹部及凸部以外的平滑的区域为1～30μm。另外，第二被覆层的表面的表面粗糙度需要在所述范围内。
第一及第二被覆层在考虑两层间的密接性等的情况下，优选由同系且组成分配不同的尤其无铅焊料或钎料形成，进而优选由Au—Sn系、In—Sn系、或Au—Ge系焊料或钎料形成。例如，若利用Au为80重量％，Sn为20重量％的Au—Sn系焊料或钎料形成第一被覆层，并且，利用Au为10％，Sn为90％，且熔融温度比形成所述第一被覆层的焊料或钎料低的焊料或钎料形成第二被覆层，则如上所述，能够维持将被覆层形成为双层结构的效果，同时，提高两被覆层的密接性，能够提高在所述被覆层上连接的其他部件的相对于基板主体的连接的强度。
还有，第一被覆层可以如下所述地形成，即：将与形成第二被覆层的情况相同或不同的组成的焊料或钎料构成的在先层、和调节层层叠后，将两层加热使其相互熔融而形成，所述调节层层叠于所述在先层的下方或上方，且由用于调节为第一被覆层的组成的例如选自In、Sn、Ag、Au、Ge、Si、Cu及Al构成的组的至少一种金属构成。
例如，可以利用真空蒸镀法、溅射法、离子镀法、化学镀敷法、电镀法等以往公知的各种成膜方法，形成第一及第二被覆层、或成为第一被覆层的基础的在先层、调节层。另外，赋予厚度的第一及第二被覆层或在先层通过将由焊料或钎料构成的箔状预成形品以层叠于基板主体的连接面的状态加热并使其熔融来形成也可。调节层和在先层的厚度设定为对应于将两层相互熔融而形成的第一被覆层调节为规定的组成所需的金属量的厚度即可。
在形成双层结构的被覆层时，例如，在基板主体的连接面，首先与单层结构的被覆层的情况相同地，以填埋凹部及凸部的方式，赋予成为第一被覆层的基质的焊料或钎料的厚度，形成第一被覆层，其次，进行为了可靠地填埋凹部或凸部而将其加热并熔融后，将其冷却并固化的处理，进而，将固化的第一被覆层研磨为使其成为规定的厚度。
另外，在第一被覆层通过将在先层和调节层相互熔融而形成的情况下，通过所述熔融调节组成，形成第一被覆层的同时，进行可靠地填埋凹部或凸部后，将其冷却并固化的处理，进而，将固化的第一被覆层研磨为使其成为规定的厚度。其次，若对所述第一被覆层上赋予成为第二被覆层的基质的焊料或钎料的厚度后，将第二被覆层研磨并精加工为，双层结构的被覆层的总计厚度成为所述范围内，且第二被覆层的表面的表面粗糙度成为所述范围内，则形成双层结构的被覆层。另外，在将第一被覆层研磨为规定的厚度时，将其表面的表面粗糙度精加工为使其成为所述范围内，然后，以双层结构的被覆层的总计的厚度成为所述范围内的方式，使第二被覆层变薄，由此还能够省略所述第二被覆层的研磨工序。
在基板主体和被覆层之间形成有用于提高所述基板主体和被覆层的密接性的密接层也可。由此，能够提高基板主体和被覆层的密接性，能够提高在所述被覆层上连接的其他部件的相对于基板主体的连接的强度。密接层优选由选自Ni、Au、Ti、及Cr构成的组的至少一种金属形成。
密接层例如可以利用真空蒸镀法、溅射法、离子镀法、化学镀敷法、电镀法等以往公知的各种成膜方法来形成。密接层的厚度优选0.01～10μm。在厚度小于所述范围的情况下，可能不能充分地得到形成密接层所产生的、提高基板主体和被覆层的密接性的效果，在超过所述范围的情况下，可能导致连接面、和在所述连接面经由被覆层连接的其他部件之间的热传导的效率的降低。
在密接层和被覆层之间形成有用于防止形成密接层的金属向被覆层扩散的扩散防止层也可。由此，能够防止由于在元件安装面连接半导体元件，或在传热面连接其他散热部件时的加热而导致被覆层熔融时，金属从密接层扩散，形成所述被覆层的焊料或钎料的组成变质的情况。扩散防止层优选由选自Pt、Mo、及Pd的组的至少一种金属形成。
扩散防止层例如可以利用真空蒸镀法、溅射法、离子镀法、化学镀敷法、电镀法等以往公知的各种成膜方法来形成。扩散防止层的厚度优选0.01～1μm。在厚度小于所述范围的情况下，可能不能充分地得到防止形成密接层的金属向被覆层扩散的效果，在超过所述范围的情况下，可能导致连接面、和在所述连接面经由被覆层连接的其他部件之间的热传导的效率的降低。
优选在双层结构的被覆层中，利用Ag—Cu系钎料形成第一被覆层，并且，利用与所述Ag—Cu系钎料不同的系且熔点比Ag—Cu系钎料低的焊料或钎料形成第二被覆层。在所述结构中，形成所述第一被覆层的Ag—Cu系钎料在熔融时具有比Au—Sn系等焊料或钎料高的流动性，因此，通过利用所述Ag—Cu系钎料形成第一被覆层，能够利用所述第一被覆层进一步可靠地填埋基板主体的连接面的凹部或凸部。另外，Ag—Cu系钎料的热传导率比Au—Sn系等焊料或钎料高，而且熔点也高，因此，通过利用所述Ag—Cu系钎料形成第一被覆层，能够提高所述第一被覆层的热传导的效率，并且，能够提高连接的耐久性。
若考虑进一步提高第一被覆层的相对于由金刚石复合材料构成的基板主体的密接性，则作为形成所述第一被覆层的Ag—Cu系钎料，优选使用以约5重量％以下左右的比例含有Cu、Ti、Nb、及V中的至少一种，相对于所述基板主体具有良好的润湿性的活性Ag—Cu系钎料。若使用活性Ag—Cu系钎料来形成第一被覆层，则具有在所述第一被覆层和基板主体之间不形成在先说明的密接层或扩散防止层也可以的优点。还有，向所述活性Ag—Cu系钎料等Ag—Cu系钎料添加少量的In，降低其熔点也可。第二被覆层在以更低的温度，效率良好地，而且对所述半导体元件等不赋予损伤地连接半导体元件等的情况下，优选由Au—Sn系、In—Sn系、或Au—Ge系焊料或钎料形成。
在形成所述双层结构的被覆层时，例如，首先以填埋凹部及凸部的方式，对基板主体的连接面赋予成为第一被覆层的基质的Ag—Cu系钎料的厚度，形成第一被覆层，或为了可靠地填埋凹部或凸部，将由Ag—Cu系钎料构成的箔状预成形品以层叠于基板主体的连接面的状态加热并使其熔融后，进行冷却并固化的处理。此时，若欲在所述第一被覆层上、或预成形品上层叠玻璃板或碳板等而压接的状态下进行热处理能够利用承受来自所述玻璃板或碳板等的压力的熔融的Ag—Cu系钎料，进而可靠地填埋基板主体的表面的凹部或凸部。另外，也可以将成为第一被覆层的表面的、与所述玻璃板或碳板等的界面精加工为与所述玻璃板等的压接面一致的平滑的面。
其次，若剥离在形成的第一被覆层上层叠的玻璃板或碳板等，或将其研磨并除去，并且，将固化的第一被覆层研磨，使其成为规定的厚度，然后，对第一被覆层上赋予成为第二被覆层的基质的焊料或钎料的厚度后，以使双层结构的被覆层的总计的厚度成为所述范围内，且第二被覆层的表面的表面粗糙度成为所述范围内的方式，将第二被覆层研磨并精加工，则形成双层结构的被覆层。另外，在将第一被覆层研磨为规定的厚度时，将其表面的表面粗糙度精加工，使其成为所述范围内，并且，进而以使双层结构的被覆层的总计的厚度成为所述范围内的方式，使第二被覆层变薄，也可以省略所述第二被覆层的研磨工序。
在由Ag—Cu系钎料构成的第一被覆层、和所述Au—Sn系等与Ag—Cu系钎料不同的系的焊料或钎料构成的第二被覆层之间形成有用于提高所述两个被覆层间的密接性的密接层也可。由此，能够提高由Ag—Cu系钎料构成的第一被覆层、和不同的系的焊料或钎料构成的第二被覆层的密接性，能够提高在第二被覆层上连接的其他部件的相对于基板主体的连接的强度。密接层优选由选自Ni、Au、Ti、及Cr构成的组的至少一种金属来形成。
密接层例如可以利用真空蒸镀法、溅射法、离子镀法、化学镀敷法、电镀法等以往公知的各种成膜方法来形成。密接层的厚度优选0.01～10μm。在厚度小于所述范围的情况下，可能不能充分地得到形成密接层所产生的、提高两个被覆层间的密接性的效果，在超过所述范围的情况下，可能导致连接面、和在所述连接面经由双层结构连接的其他部件之间的热传导的效率的降低。
在密接层和第二被覆层之间形成有用于防止形成密接层的金属向第二被覆层扩散的扩散防止层也可。由此，能够防止由于在元件安装面连接半导体元件，或在传热面连接其他散热部件时的加热而导致第二被覆层熔融时，金属从密接层扩散，形成所述第二被覆层的焊料或钎料的组成变质的情况。扩散防止层优选由选自Pt、Mo、及Pd的组的至少一种金属形成。
扩散防止层例如可以利用真空蒸镀法、溅射法、离子镀法、化学镀敷法、电镀法等以往公知的各种成膜方法来形成。密接层的厚度优选0.01～10μm。在厚度小于所述范围的情况下，可能不能充分地得到防止形成密接层的金属向第二被覆层扩散的效果，在超过所述范围的情况下，可能导致连接面、和在所述连接面经由第二被覆层连接的其他部件之间的热传导的效率的降低。
本发明的半导体元件安装用基板的制造方法，包括：
将基板主体的连接面精加工为，深度或高度为10～40μm，面方向的直径长度为10μm～3mm的凹部及凸部中的至少一方的、所述连接面的每单位面积的个数为50个/cm2以下的状态的工序；
至少对所述基板主体的连接面赋予焊料或钎料的厚度，形成填埋所述凹部或凸部的被覆层的工序；
将所述被覆层精加工为，连接面中凹部或凸部以外的区域处的厚度为1～30μm，表示表面粗糙度的粗糙度曲线的算术平均粗糙度Ra为Ra≤2μm，最大高度粗糙度Rz为Rz≤15μm的工序。
根据所述本发明的制造方法可知，如上所述，还能够效率良好地，以高的生产率制造具有优越的特性的本发明的半导体元件安装用基板。另外，若经过将赋予厚度的被覆层暂且加热而熔融后，冷却而固化的工序、和研磨所述被覆层的工序，精加工为具有规定的厚度及表面状态的状态，则能够利用形成所述被覆层的熔融的焊料或钎料可靠地填埋连接面的凹部或凸部，因此，尤其，能够更可靠地防止凹部作为妨碍热传导的空隙残留的情况。
本发明的半导体装置，其特征在于，将所述本发明的半导体元件安装用基板根据需要利用激光器加工等切成规定的平面形状后，在所述半导体元件安装用基板的由被覆层被覆的作为连接面的元件安装面经由所述被覆层连接作为半导体元件的发光元件。在所述本发明的半导体装置中，如上所述，能够将发光元件经由被覆层以没有间隙地密接的状态连接于元件安装面。因此，能够通过半导体元件安装用基板将来自发光元件的放热迅速散热，防止发光元件由于其自身的放热而导致运行不良的情况，能够比至今长期地发光。
另外，所述半导体元件安装用基板例如在所述元件安装面的相反侧具有传热面的情况下，能够经由被覆层将例如金属基板等其他散热部件仍然以没有间隙地密接的状态连接于所述传热面，因此，能够通过半导体元件安装用基板、和其他散热部件，将来自发光元件的放热更迅速地散热。因此，能够使发光元件更长期地发光。
实施例
<实施例1>
(基板主体的制作)
将平均粒径15μmde金刚石粒子、和Cu粉末以金刚石复合材料的总体积中所占的金刚石粒子的比例成为60体积％的方式配合，将得到的混合物在压力2t/cm2的条件下预备成形后，在真空中，将其密封于由钼构成的密闭容器中。其次，在加压压力5GPa、加热温度1100℃的条件下，将所述密闭容器加压的同时加热，其次，在保持压力的状态下，将温度降低至50℃以下，保持30分钟后，恢复至常压、常温，回收密闭容器。
其次，通过磨削回收的密闭容器的表面，除去钼，取出烧结体，将取出的烧结体放电加工，切成板状后，使用#140的金刚石砥石，将所述板的一面磨平研磨2小时，将其作为元件搭载面，制作厚度0.3mm的基板主体。通过如上所述的测定方法，求出所述元件搭载面中的深度或高度为10～40μm，面方向的直径长度为10μm～3mm的凹部及凸部中的每单位面积的个数，其结果为25个/cm2。
(半导体元件搭载用基板的制造)
在所述基板主体的元件搭载面上，利用电镀，形成作为密接层的厚度1.5μm的Ni层，其次，利用溅射法形成作为扩散防止层的厚度0.2μm的Pt层，然后，在所述扩散防止层上，利用真空蒸镀法，形成了作为被覆层的厚度15μm的Au—Sn合金层(Au：80.0重量％、Sn：20.0重量％)。然后，将所述被覆层磨平研磨为，凹部或凸部以外的区域处的厚度为3μm，表示表面粗糙度的粗糙度曲线的算术平均粗糙度Ra为1.5μm，最大高度粗糙度Rz为13μm。
将所述半导体元件搭载用基板进行激光器加工，将其切成元件搭载面成为纵10mm×横2mm的矩形状(基板主体的厚度如上所述地为0.3mm)，然后，制造50个在所述元件搭载面搭载了作为发光元件的半导体激光器的半导体装置的样品50个，测定初始的发光量，并且，测定连续200小时发光后的发光量。还有，将发光量降低20％以上的样品的个数(不合格个数)进行计数，其结果为5个，剩余45个的发光量的降低抑制在20％以内。
<实施例2>
将被覆层磨平研磨为，凹部或凸部以外的区域处的厚度为3μm，表示表面粗糙度的粗糙度曲线的算术平均粗糙度Ra为0.8μm，最大高度粗糙度Rz为7.5μm，除此之外，与实施例1相同地，制造半导体元件搭载用基板。还有，使用所述半导体元件搭载用基板，制造50个半导体装置的样品，进行与实施例1相同的测定，将不合格个数进行计数，其结果为0个，从而能够在50个全部中将发光量的降低抑制在20％以内。
<比较例1>
将被覆层磨平研磨为，凹部或凸部以外的区域处的厚度为3μm，表示表面粗糙度的粗糙度曲线的算术平均粗糙度Ra为2.9μm，最大高度粗糙度Rz为21μm，除此之外，与实施例1相同地，制造半导体元件搭载用基板。还有，使用所述半导体元件搭载用基板，制造50个半导体装置的样品，进行与实施例1相同的测定，将不合格个数进行计数，其结果，作为一半的25个为不合格。
<实施例3>
将被覆层的初始的厚度设为30μm，并且，将所述被覆层磨平研磨为，凹部或凸部以外的区域处的厚度为15μm，表示表面粗糙度的粗糙度曲线的算术平均粗糙度Ra为0.8μm，最大高度粗糙度Rz为7.5μm，除此之外，与实施例1相同地，制造半导体元件搭载用基板。还有，使用所述半导体元件搭载用基板，制造50个半导体装置的样品，进行与实施例1相同的测定，将不合格个数进行计数，其结果为1个，从而能够将剩余49个的发光量的降低抑制在20％以内。
<实施例4>
将被覆层的初始的厚度设为30μm，并且，将所述被覆层磨平研磨为，凹部或凸部以外的区域处的厚度为18μm，表示表面粗糙度的粗糙度曲线的算术平均粗糙度Ra为0.8μm，最大高度粗糙度Rz为7.5μm，除此之外，与实施例1相同地，制造半导体元件搭载用基板。还有，使用所述半导体元件搭载用基板，制造50个半导体装置的样品，进行与实施例1相同的测定，将不合格个数进行计数，其结果为6个，从而能够将剩余44个的发光量的降低抑制在20％以内。
<比较例2>
将被覆层的初始的厚度设为40μm，并且，将所述被覆层磨平研磨为，凹部或凸部以外的区域处的厚度为35μm，表示表面粗糙度的粗糙度曲线的算术平均粗糙度Ra为0.8μm，最大高度粗糙度Rz为7.5μm，除此之外，与实施例1相同地，制造半导体元件搭载用基板。还有，使用所述半导体元件搭载用基板，制造50个半导体装置的样品，进行与实施例1相同的测定，将不合格个数进行计数，其结果，23个为不合格。
<实施例5>
作为密接层，利用溅射法形成厚度0.1μm的Ti层，并且，将被覆层磨平研磨为，凹部或凸部以外的区域处的厚度为3μm，表示表面粗糙度的粗糙度曲线的算术平均粗糙度Ra为0.8μm，最大高度粗糙度Rz为7.5μm，除此之外，与实施例1相同地，制造半导体元件搭载用基板。还有，使用所述半导体元件搭载用基板，制造50个半导体装置的样品，进行与实施例1相同的测定，将不合格个数进行计数，其结果为0个，从而能够在50个全部中将发光量的降低抑制在20％以内。
<实施例6>
作为密接层，利用溅射法形成厚度0.1μm的Ti层，且，作为扩散防止层，同样利用溅射法形成厚度0.2μm的Mo层，并且，将被覆层磨平研磨为，凹部或凸部以外的区域处的厚度为3μm，表示表面粗糙度的粗糙度曲线的算术平均粗糙度Ra为0.8μm，最大高度粗糙度Rz为7.5μm，除此之外，与实施例1相同地，制造半导体元件搭载用基板。还有，使用所述半导体元件搭载用基板，制造50个半导体装置的样品，进行与实施例1相同的测定，将不合格个数进行计数，其结果为0个，从而能够在50个全部中将发光量的降低抑制在20％以内。
<实施例7>
在扩散防止层上，利用真空蒸镀法，形成作为被覆层的厚度15μm的Au—Sn合金层(Au：10.0重量％、Sn：90.0重量％)，并且，将被所述被覆层磨平研磨为，凹部或凸部以外的区域处的厚度为3μm，表示表面粗糙度的粗糙度曲线的算术平均粗糙度Ra为0.8μm，最大高度粗糙度Rz为7.5μm，除此之外，与实施例1相同地，制造半导体元件搭载用基板。还有，使用所述半导体元件搭载用基板，制造50个半导体装置的样品，进行与实施例1相同的测定，将不合格个数进行计数，其结果为0个，从而能够在50个全部中将发光量的降低抑制在20％以内。
<实施例8>
在扩散防止层上，利用真空蒸镀法，形成作为被覆层的厚度15μm的In—Sn合金层(In：52.0重量％、Sn：48.0重量％)，并且，将被所述被覆层磨平研磨为，凹部或凸部以外的区域处的厚度为3μm，表示表面粗糙度的粗糙度曲线的算术平均粗糙度Ra为0.8μm，最大高度粗糙度Rz为7.5μm，除此之外，与实施例1相同地，制造半导体元件搭载用基板。还有，使用所述半导体元件搭载用基板，制造50个半导体装置的样品，进行与实施例1相同的测定，将不合格个数进行计数，其结果为0个，从而能够在50个全部中将发光量的降低抑制在20％以内。
<实施例9>
在扩散防止层上，利用真空蒸镀法，形成作为被覆层的厚度15μm的Au—Ge合金层(Au：88.0重量％、Ge：12.0重量％)，并且，将被所述被覆层磨平研磨为，凹部或凸部以外的区域处的厚度为3μm，表示表面粗糙度的粗糙度曲线的算术平均粗糙度Ra为0.8μm，最大高度粗糙度Rz为7.5μm，除此之外，与实施例1相同地，制造半导体元件搭载用基板。还有，使用所述半导体元件搭载用基板，制造50个半导体装置的样品，进行与实施例1相同的测定，将不合格个数进行计数，其结果为0个，从而能够在50个全部中将发光量的降低抑制在20％以内。
<实施例10>
与实施例1相同地，形成扩散防止层，然后，利用真空蒸镀法，形成作为第一被覆层的厚度7μm的Au—Sn合金层(Au：80.0重量％、Sn：20.0重量％)，其次，在320℃下加热3分钟，使所述第一被覆层熔融后，进行冷却并固化的处理。然后，将固化的第一被覆层磨平研磨，使凹部及凸部以外的区域处的厚度为1.5μm。
其次，在所述第一被覆层上，利用真空蒸镀法，形成作为第二被覆层的厚度7μm的Au—Sn合金层(Au：10.0重量％、Sn：90.0重量％)，并且，将被所述被覆层磨平研磨为，凹部或凸部以外的区域处的、第一及第二被覆层的总计厚度为3μm，表示表面粗糙度的粗糙度曲线的算术平均粗糙度Ra为0.8μm，最大高度粗糙度Rz为7.5μm，从而制造半导体元件搭载用基板。还有，使用所述半导体元件搭载用基板，制造50个半导体装置的样品，进行与实施例1相同的测定，将不合格个数进行计数，其结果为0个，从而能够在50个全部中将发光量的降低抑制在20％以内。
<实施例11>
与实施例1相同地，形成扩散防止层后，利用真空蒸镀法，形成作为调节层的厚度0.5μm的Au层，其次，在所述调节层上，利用真空蒸镀法，形成作为在先层的厚度7μm的Au—Sn合金层(Au：20.0重量％、Sn：80.0重量％)，并且，在320℃下将所述两层加热，使其相互熔融后，进行冷却并固化的处理，形成第一被覆层。还有，将固化的第一被覆层磨平研磨，使凹部及凸部以外的区域处的厚度为1.5μm。
其次，在所述第一被覆层上，利用真空蒸镀法，形成作为第二被覆层的厚度7μm的Au—Sn合金层(Au：20.0重量％、Sn：80.0重量％)，并且，将被所述被覆层磨平研磨为，凹部或凸部以外的区域处的、第一及第二被覆层的总计厚度为3μm，表示表面粗糙度的粗糙度曲线的算术平均粗糙度Ra为0.8μm，最大高度粗糙度Rz为7.5μm，从而制造半导体元件搭载用基板。还有，使用所述半导体元件搭载用基板，制造50个半导体装置的样品，进行与实施例1相同的测定，将不合格个数进行计数，其结果为0个，从而能够在50个全部中将发光量的降低抑制在20％以内。
<实施例12>
与实施例1相同地，在基板主体的元件搭载面上层叠成为第一被覆层的基质的活性Ag—Cu系钎料构成的箔状预成形品[厚度15μm、Ag：63.0重量％、Cu：34.0重量％、Ti：3重量％]，用一对碳板包夹所述层叠体的两面，以由此压接的状态，在850℃下加热5分钟，使预成形品熔融后，进行冷却并固化的处理。然后，将在形成的第一被覆层上层叠的碳板研磨并除去后，将所述第一被覆层磨平研磨为，凹部或凸部以外的区域处的厚度为10μm，表示表面粗糙度的粗糙度曲线的算术平均粗糙度Ra为0.8μm，最大高度粗糙度Rz为7.5μm。
在所述第一被覆层上，利用电镀，形成作为密接层的厚度1.5μm的Ni层，其次，利用溅射法，形成作为扩散防止层的厚度0.2μm的Pt层，然后，在所述扩散防止层上，利用真空蒸镀法，形成作为第二被覆层的厚度3μm的Au—Sn合金层(Au：80.0重量％、Sn：20.0重量％)，制造表示表面粗糙度的粗糙度曲线的算术平均粗糙度Ra为1.0μm，最大高度粗糙度Rz为9.0μm的半导体元件搭载用基板。还有，使用所述半导体元件搭载用基板，制造50个半导体装置的样品，进行与实施例1相同的测定，将不合格个数进行计数，其结果为0个，从而能够在50个全部中将发光量的降低抑制在20％以内。
<比较例3>
在实施例1中制作的基板主体的元件搭载面上，利用电镀，形成厚度13μm的Cu层，在所述Cu层上，利用电镀形成作为密接层的厚度1.5μm的Ni层，其次，利用溅射法，形成作为扩散防止层的厚度0.2μm的Pt层，然后，进而在所述扩散防止层上，利用真空蒸镀法，形成厚度3μm的Au—Sn合金层(Sn为80重量％)，制造装置4中记载的以往的半导体元件搭载用基板。还有，使用所述半导体元件搭载用基板，制造50个半导体装置的样品，进行与实施例1相同的测定，将不合格个数进行计数，其结果，22个为不合格。在比较例3中多发生不合格被认为是仅通过电镀形成厚度13μm的Cu层，不能充分地填埋基板主体的表面的凹凸。以上结果总结在表1中。
[表1]
表1
 
不合格个数 不合格率(％)
实施例1 5 10
实施例2 0 0
比较例1 25 50
实施例3 1 2
实施例4 6 12
比较例2 23 46
实施例5 0 0
实施例6 0 0
实施例7 0 0
实施例8 0 0
实施例9 0 0
实施例10 0 0
实施例11 0 0
实施例12 0 0
比较例3 22 44
<参考例1>
将实施例1中制作的元件搭载面上形成各层之前的基板主体其自身作为参考例1的半导体元件搭载用基板。还有，关于所述参考例1中制作的半导体元件搭载用基板、和在先说明的实施例1、2、6～8、10、11、比较例3中制造的半导体元件搭载用基板，利用光交流法，测定其热传导率。即，将所述各实施例、比较例、及参考例中制造的半导体元件搭载用基板进行激光器加工，将元件搭载面切成纵10mm×横4mm的矩形状(基板主体的厚度如上所述地为0.3mm)，制作测定用样品。
其次，将所述样品设置于光交流法热常数测定装置[奥尔巴克理工(株)制PIT—R1]的试料台上，在室温(5～35℃)、大气中，向样品的元件搭载面以一定的频率，周期性照射带状激光，赋予能量，将该操作变化照射激光的位置的同时进行。还有，通过所述样品的与元件搭载面的相反面接触的热电偶，测定所述相反面的温度变化，求出热扩散率α，由求出的热扩散率α，利用式(1)，求出各半导体元件搭载用基板的热传导率。结果示出在表2中。
λ＝Cp×α×ρ         (1)
[式中，λ表示热传导率，Cp表示基板主体的比热，ρ表示基板主体密度。]
[表2]
表2
 
热传导率(W/m·K)
参考例1 521
实施例1 421
实施例2 433
实施例6 441
实施例7 412
实施例8 403
实施例10 424
实施例11 409
比较例3 301
从表2的比较例3的结果判明，在专利文献4中记载的以往的半导体元件搭载用基板中，Cu的热传导率比金刚石复合材料的热传导率低，因此，整体上的热传导率比由所述金刚石复合材料构成的基板主体单体(参考例1)的热传导率大幅度低。相对于此，从各实施例的结果可以确认到，在本发明的半导体元件搭载用基板中，整体上的热传导率接近所述基板主体单体中的热传导率。

Claims (19)

1.一种半导体元件安装用基板，其具备基板主体，该基板主体由利用结合材料结合了多个金刚石粒子的金刚石复合材料构成，且具有与其他部件连接的连接面，其特征在于，
所述基板主体的连接面形成为，深度或高度为10～40μm、面方向的直径长度为10μm～3mm的凹部及凸部中的至少一方的、所述连接面的每单位面积的个数为50个/cm2以下的状态，并且，
至少在所述基板主体的连接面，由焊料或钎料构成的被覆层填埋所述凹部或凸部而形成，
在所述被覆层中，连接面中凹部或凸部以外的区域处的厚度为1～30μm，表示表面粗糙度的粗糙度曲线的算术平均粗糙度Ra为Ra≤2μm，最大高度粗糙度Rz为Rz≤15μm。
2.根据权利要求1所述的半导体元件安装用基板，其特征在于，
形成基板主体的结合材料为选自由Cu、Ag、Si、及SiC构成的组的至少一种。
3.根据权利要求1所述的半导体元件安装用基板，其特征在于，
基板主体的热传导率为200W/m·K以上。
4.根据权利要求1所述的半导体元件安装用基板，其特征在于，
基板主体的热膨胀系数为10×10-6/K以下。
5.根据权利要求1所述的半导体元件安装用基板，其特征在于，
被覆层由含有选自In、Sn、Ag、Au、Ge、Si、Cu、Ti、Nb、V、及Al构成的组的至少一种金属的焊料或钎料形成。
6.根据权利要求5所述的半导体元件安装用基板，其特征在于，
被覆层由Au—Sn系、In—Sn系、或Au—Ge系焊料或钎料形成。
7.根据权利要求1所述的半导体元件安装用基板，其特征在于，
被覆层具备：第一被覆层，其由焊料或钎料构成，且形成于基板主体的连接面；第二被覆层，其由熔点比形成所述第一被覆层的焊料或钎料低的焊料或钎料构成，且层叠于第一被覆层上。
8.根据权利要求7所述的半导体元件安装用基板，其特征在于，
第一被覆层和第二被覆层由同系且组成分配不同的焊料或钎料形成。
9.根据权利要求8所述的半导体元件安装用基板，其特征在于，
第一及第二被覆层由Au—Sn系、In—Sn系、或Au—Ge系的焊料或钎料形成。
10.根据权利要求1所述的半导体元件安装用基板，其特征在于，
在基板主体和被覆层之间形成有密接层，且该密接层由选自Ni、Au、Ti、及Cr构成的组的至少一种金属、或含有所述金属的化合物构成。
11.根据权利要求10所述的半导体元件安装用基板，其特征在于，
在密接层和被覆层之间形成有至少一层扩散防止层，该扩散防止层由选自Pt、Mo、及Pd构成的组的至少一种金属构成。
12.根据权利要求7所述的半导体元件安装用基板，其特征在于，
第一被覆层由Ag—Cu系钎料形成，并且，第二被覆层由与所述Ag—Cu系钎料不同的系、且熔点比Ag—Cu系钎料低的焊料或钎料形成。
13.根据权利要求12所述的半导体元件安装用基板，其特征在于，
形成第一被覆层的Ag—Cu系钎料为含有Cu、Ti、Nb、及V中的至少一种的活性Ag—Cu系钎料。
14.根据权利要求12所述的半导体元件安装用基板，其特征在于，
第二被覆层由Au—Sn系、In—Sn系、或Au—Ge系焊料或钎料形成。
15.根据权利要求12所述的半导体元件安装用基板，其特征在于，
在第一被覆层和第二被覆层之间形成有密接层，该密接层由选自Ni、Au、Ti、及Cr构成的组的至少一种金属、或含有所述金属的化合物构成。
16.根据权利要求15所述的半导体元件安装用基板，其特征在于，
在密接层和第二被覆层之间形成有至少一层扩散防止层，该扩散防止层由选自Pt、Mo、及Pd构成的组的至少一种金属构成。
17.一种半导体装置，其特征在于，
在权利要求1所述的半导体元件安装用基板的由被覆层被覆的连接面上，经由所述被覆层连接有作为半导体元件的发光元件。
18.一种半导体元件安装用基板的制造方法，其特征在于，其是用于制造权利要求1所述的半导体元件安装用基板的制造方法，包括：
将基板主体的连接面精加工为，深度或高度为10～40μm、面方向的直径长度为10μm～3mm的凹部及凸部中的至少一方的、所述连接面的每单位面积的个数为50个/cm2以下的状态的工序；
至少对所述基板主体的连接面赋予焊料或钎料的厚度，形成填埋所述凹部或凸部的被覆层的工序；
将所述被覆层精加工为，连接面中凹部或凸部以外的区域处的厚度为1～30μm2，表示表面粗糙度的粗糙度曲线的算术平均粗糙度Ra为Ra≤2μm，最大高度粗糙度Rz为Rz≤15μm的工序。
19.根据权利要求18所述的半导体元件安装用基板的制造方法，其特征在于，
包括：将赋予厚度的被覆层暂且加热而熔融后，冷却而固化的工序；研磨所述被覆层的工序。
CN2006800535306A 2005-12-28 2006-12-21 半导体元件安装用基板及其制造方法以及半导体装置 Active CN101390210B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005380007 2005-12-28
JP380007/2005 2005-12-28
PCT/JP2006/325544 WO2007074720A1 (ja) 2005-12-28 2006-12-21 半導体素子実装用基板とそれを用いた半導体装置および半導体素子実装用基板の製造方法

Publications (2)

Publication Number Publication Date
CN101390210A true CN101390210A (zh) 2009-03-18
CN101390210B CN101390210B (zh) 2010-07-28

Family

ID=38217941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800535306A Active CN101390210B (zh) 2005-12-28 2006-12-21 半导体元件安装用基板及其制造方法以及半导体装置

Country Status (5)

Country Link
US (1) US8178893B2 (zh)
EP (1) EP1976004B1 (zh)
JP (1) JP4791487B2 (zh)
CN (1) CN101390210B (zh)
WO (1) WO2007074720A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105073407A (zh) * 2013-03-29 2015-11-18 凸版资讯股份有限公司 层叠体及电路基板
CN105207052A (zh) * 2012-03-19 2015-12-30 欧司朗光电半导体有限公司 激光二极管装置
CN105406351A (zh) * 2012-03-19 2016-03-16 欧司朗光电半导体有限公司 激光二极管装置
CN106796927A (zh) * 2014-10-09 2017-05-31 株式会社半导体热研究所 散热基板及该散热基板的制造方法
CN111727266A (zh) * 2018-02-14 2020-09-29 住友电气工业株式会社 复合部件以及复合部件的制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443903B2 (en) 2006-06-30 2016-09-13 Cree, Inc. Low temperature high strength metal stack for die attachment
US8698184B2 (en) * 2011-01-21 2014-04-15 Cree, Inc. Light emitting diodes with low junction temperature and solid state backlight components including light emitting diodes with low junction temperature
JP5239299B2 (ja) * 2007-11-06 2013-07-17 大日本印刷株式会社 サスペンション基板およびその製造方法
US20100139885A1 (en) * 2008-12-09 2010-06-10 Renewable Thermodynamics, Llc Sintered diamond heat exchanger apparatus
US20120291454A1 (en) * 2011-05-20 2012-11-22 Baker Hughes Incorporated Thermoelectric Devices Using Sintered Bonding
US9194189B2 (en) 2011-09-19 2015-11-24 Baker Hughes Incorporated Methods of forming a cutting element for an earth-boring tool, a related cutting element, and an earth-boring tool including such a cutting element
JP2013098491A (ja) * 2011-11-04 2013-05-20 Sumitomo Electric Ind Ltd ヒートシンク、ヒートシンクを作製する方法、半導体装置、半導体モジュール
JP6429108B2 (ja) * 2013-10-16 2018-11-28 株式会社アライドマテリアル 半導体素子実装用基板とそれを用いた半導体素子装置
JP6798455B2 (ja) * 2017-08-31 2020-12-09 豊田合成株式会社 発光装置の製造方法
WO2020090213A1 (ja) * 2018-10-31 2020-05-07 住友電気工業株式会社 放熱部材
CN114178710A (zh) * 2020-08-24 2022-03-15 奥特斯(中国)有限公司 部件承载件及其制造方法
WO2023013579A1 (ja) * 2021-08-05 2023-02-09 デンカ株式会社 銅－ダイヤモンド複合体、放熱部材および電子装置
WO2023013500A1 (ja) * 2021-08-06 2023-02-09 デンカ株式会社 放熱部材および電子装置
JPWO2023013502A1 (zh) * 2021-08-06 2023-02-09
JPWO2023074633A1 (zh) * 2021-10-29 2023-05-04

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3617232B2 (ja) 1997-02-06 2005-02-02 住友電気工業株式会社 半導体用ヒートシンクおよびその製造方法ならびにそれを用いた半導体パッケージ
EP1452614B1 (en) * 2001-11-09 2017-12-27 Sumitomo Electric Industries, Ltd. Sintered diamond having high thermal conductivity
JP2005184021A (ja) * 2001-11-09 2005-07-07 Sumitomo Electric Ind Ltd 高熱伝導性ダイヤモンド焼結体を用いたヒートシンク及びその製造方法
JP2003309316A (ja) 2002-04-16 2003-10-31 Sumitomo Electric Ind Ltd 半導体レーザー搭載用サブキャリアおよびそれを用いた発光素子
JP2004175626A (ja) 2002-11-28 2004-06-24 Sumitomo Electric Ind Ltd 高熱伝導性ダイヤモンド焼結体とそれを用いた半導体搭載用ヒートシンク及びその製造方法
JP2004197153A (ja) 2002-12-18 2004-07-15 Allied Material Corp ダイヤモンド−金属複合材料およびその製造方法
JP2004200346A (ja) 2002-12-18 2004-07-15 Sumitomo Electric Ind Ltd 半導体素子収納用パッケージ、その製造方法及び半導体装置
JP4148123B2 (ja) * 2003-12-08 2008-09-10 三菱マテリアル株式会社 放熱体及びパワーモジュール
JP3994980B2 (ja) * 2004-03-29 2007-10-24 株式会社日立製作所 素子搭載用基板及びその製造方法並びに半導体素子実装方法
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105207052A (zh) * 2012-03-19 2015-12-30 欧司朗光电半导体有限公司 激光二极管装置
CN105406351A (zh) * 2012-03-19 2016-03-16 欧司朗光电半导体有限公司 激光二极管装置
CN105406351B (zh) * 2012-03-19 2019-05-17 欧司朗光电半导体有限公司 激光二极管装置
CN105073407A (zh) * 2013-03-29 2015-11-18 凸版资讯股份有限公司 层叠体及电路基板
CN105073407B (zh) * 2013-03-29 2017-01-11 凸版资讯股份有限公司 层叠体及电路基板
US10849231B2 (en) 2013-03-29 2020-11-24 Toppan Forms Co., Ltd. Laminate and circuit board
CN106796927A (zh) * 2014-10-09 2017-05-31 株式会社半导体热研究所 散热基板及该散热基板的制造方法
CN106796927B (zh) * 2014-10-09 2018-10-12 株式会社半导体热研究所 散热基板及该散热基板的制造方法
US10115655B2 (en) 2014-10-09 2018-10-30 Superufo291 Tec Heat dissipation substrate and method for producing heat dissipation substrate
CN111727266A (zh) * 2018-02-14 2020-09-29 住友电气工业株式会社 复合部件以及复合部件的制造方法
TWI796433B (zh) * 2018-02-14 2023-03-21 日商住友電氣工業股份有限公司 複合構件、及複合構件之製造方法

Also Published As

Publication number Publication date
EP1976004A1 (en) 2008-10-01
US8178893B2 (en) 2012-05-15
WO2007074720A1 (ja) 2007-07-05
EP1976004B1 (en) 2017-02-15
JPWO2007074720A1 (ja) 2009-06-04
CN101390210B (zh) 2010-07-28
EP1976004A4 (en) 2013-11-06
US20090057705A1 (en) 2009-03-05
JP4791487B2 (ja) 2011-10-12

Similar Documents

Publication Publication Date Title
CN101390210B (zh) 半导体元件安装用基板及其制造方法以及半导体装置
CN106796927B (zh) 散热基板及该散热基板的制造方法
CN106460191B (zh) 散热器及其制造方法
IL168429A (en) A semiconductor substrate with a diamond / copper composite material and a method for its production
JP5531329B2 (ja) 半導体用放熱部品を基体とするパッケージ
JP2010024077A (ja) アルミニウム−炭化珪素質複合体及びその製造方法
KR101691724B1 (ko) 고출력 소자용 방열판재
EP3229268A1 (en) Heat-dissipating substrate and method for manufacturing same
EP3968369A1 (en) Heat radiation member and method for producing same
TW201544588A (zh) 鋁－金剛石系複合體及使用其之放熱零件
JP2017075397A (ja) 放熱基板及び該放熱基板の製造方法
JP5602566B2 (ja) アルミニウム−炭化珪素質複合体からなる伝熱部材
JP7086109B2 (ja) 複合部材、放熱部材、半導体装置、及び複合部材の製造方法
WO2001080313A1 (en) Material of heat-dissipating plate on which semiconductor is mounted, method for fabricating the same, and ceramic package produced by using the same
JP6429108B2 (ja) 半導体素子実装用基板とそれを用いた半導体素子装置
JP2016082224A (ja) 放熱基板と、それを使用した半導体用モジュール
JP2001217364A (ja) Ａｌ−ＳｉＣ複合体
JP2001284508A (ja) Ａｌ−ＳｉＣ複合体
JPH07135275A (ja) 放熱基板，その製造方法，及びそれを用いたプラスチックパッケージ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant