CN101389187B - 带电路的悬挂基板的制造方法 - Google Patents
带电路的悬挂基板的制造方法 Download PDFInfo
- Publication number
- CN101389187B CN101389187B CN2008101334019A CN200810133401A CN101389187B CN 101389187 B CN101389187 B CN 101389187B CN 2008101334019 A CN2008101334019 A CN 2008101334019A CN 200810133401 A CN200810133401 A CN 200810133401A CN 101389187 B CN101389187 B CN 101389187B
- Authority
- CN
- China
- Prior art keywords
- mark
- film
- conductive pattern
- etching
- forms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
- Supporting Of Heads In Record-Carrier Devices (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
带电路的悬挂基板的制造方法具备以下的工序:同时形成导体图案和标记的工序,所述导体图案形成于在金属支承基板上形成的绝缘层上且具有用于与电子部件连接的端子部,所述标记形成于金属支承基板或绝缘层上且具有以形成用于安装电子部件的基准孔的开口部;对配置于标记的开口部内的金属支承基板或者配置于标记的开口部内的绝缘层及金属支承基板进行刻蚀,形成基准孔的工序。
Description
技术领域
本发明涉及带电路的悬挂基板的制造方法,具体涉及安装电子部件的带电路的悬挂基板的制造方法。
背景技术
带电路的悬挂基板被用于硬盘驱动器,在用于支承磁头的悬挂基板上一体地形成有包含用于连接磁头的端子部的配线电路图案。此外,带电路的悬挂基板具备由不锈钢形成的悬挂基板、形成于其上的由聚酰亚胺形成的基底绝缘层和形成于基底绝缘层上的由铜形成的配线电路图案。
这样的带电路的悬挂基板中,以开口于金属支承基板的工具孔为基准,安装磁头,将该磁头的端子与端子部连接(例如参照日本专利特开2007-109725号公报)。
此外,带电路的悬挂基板中,在形成基底绝缘层的同时,形成定位标记,以该定位标记为基准,对用于形成配线电路图案的光刻掩模进行定位,然后对用于形成工具孔的光刻掩模进行定位。
发明内容
即,上述方法中,以共通的定位标记为基准,首先在形成配线电路图案时对用于形成配线电路图案的光刻掩模进行定位,然后在形成工具孔时对用于形成工具孔的光刻掩模进行定位。
但是,上述方法中,在不同的工序中分别使用用于形成配线电路图案的光刻掩模和用于形成工具孔的光刻掩模。
因此,对于定位标记,虽然可以对用于形成配线电路图案的光刻掩模或用于形成工具孔的光刻掩模进行定位,但所形成的配线电路图案和工具孔的相对位置包含用于形成配线电路图案的光刻掩模相对于定位标记的公差和用于形成工具孔的光刻掩模相对于定位标记的的公差这两方面,精度提高的实现也相应地变得困难。
另一方面,以工具孔为基准安装磁头并连接磁头的端子和配线电路图案的端子部时,必须使工具孔和配线电路图案高精度地进行相对配置。
本发明的目的在于提供可以高精度地安装电子部件且能够高精度地连接电子部件的端子和导体图案的端子部的带电路的悬挂基板的制造方法。
本发明的带电路的悬挂基板的制造方法的特征在于,具备以下的工序:同时形成导体图案和标记的工序,所述导体图案形成于在金属支承基板上形成的绝缘层上且具有用于与电子部件连接的端子部,所述标记形成于所述金属支承基板或所述绝缘层上且具有以形成用于安装所述电子部件的基准孔的开口部;对配置于所述标记的所述开口部内的所述金属支承基板或者配置于所述标记的所述开口部内的所述绝缘层及所述金属支承基板进行刻蚀,形成所述基准孔的工序。
该方法中,同时形成导体图案和标记,所以可以使导体图案和标记高精度地进行相对配置。
而且,基于标记的开口部形成基准孔,所以能够以该基准孔为基准将所安装的电子部件的端子与相对于标记高精度地相对配置了的端子部可靠地连接。
因而,可以获得连接可靠性良好的带电路的悬挂基板。
此外,该带电路的悬挂基板的制造方法中,理想的是:同时形成所述导体图案和所述标记的工序中,将所述导体图案和所述标记由导体层及形成于其下面的种膜形成;形成所述基准孔的工序中,将所述种膜作为刻蚀保护膜,刻蚀从所述标记的所述种膜露出的所述金属支承基板或者从所述标记的所述种膜露出的所述绝缘层及所述金属支承基板,从而形成所述基准孔。
该方法中,将种膜作为刻蚀保护膜,刻蚀从标记的种膜露出的金属支承基板或者从标记的种膜露出的绝缘层及金属支承基板,所以可以通过可靠且简便的方法形成基准孔。
此外,该带电路的悬挂基板的制造方法中,较好是同时形成所述导体图案和所述标记的工序具备以下的步骤:在所述绝缘层和从所述绝缘层露出的所述金属支承基板上形成所述种膜的步骤,在所述种膜上层叠光致抗蚀剂的步骤,将所述光致抗蚀剂介以光刻掩模曝光后显影来以与所述导体图案和所述标记相反的图案形成电镀保护膜的步骤,在从所述电镀保护膜露出的所述种膜上层叠所述导体层的步骤,除去所述电镀保护膜的步骤,除去从所述导体层露出的所述种膜而形成所述导体图案和所述标记的步骤;形成所述基准孔的工序具备以下的步骤:以被覆所述导体图案且部分地露出所述标记的状态形成第2刻蚀保护膜的步骤,将所述第2刻蚀保护膜作为刻蚀保护膜刻蚀部分地露出的所述标记的所述导体层的步骤,将所述种膜作为刻蚀保护膜对从所述标记的所述种膜露出的所述金属支承基板进行刻蚀而形成所述基准孔的步骤。
该方法中,如果精密地形成光刻掩模,则可以使导体图案和标记更精密地相对配置。此外,可以通过仅刻蚀金属支承基板的简便方法形成基准孔。
此外,该带电路的悬挂基板的制造方法中,较好是同时形成所述导体图案和所述标记的工序具备以下的步骤:在所述绝缘层上形成种膜的步骤,在所述种膜上层叠光致抗蚀剂的步骤,将所述光致抗蚀剂介以光刻掩模曝光后显影来以与所述导体图案和所述标记相反的图案形成电镀保护膜的步骤,在从所述电镀保护膜露出的所述种膜上层叠所述导体层的步骤,除去所述电镀保护膜的步骤,除去从所述导体层露出的所述种膜而形成所述导体图案和所述标记的步骤;形成所述基准孔的工序具备以下的步骤:以被覆所述导体图案且部分地露出所述标记的状态形成第2刻蚀保护膜的步骤,将所述第2刻蚀保护膜作为刻蚀保护膜刻蚀部分地露出的所述标记的所述导体层的步骤,将所述种膜作为刻蚀保护膜对从所述标记的所述种膜露出的所述绝缘层及所述金属支承基板进行刻蚀而形成所述基准孔的步骤。
该方法中,如果精密地形成光刻掩模,则可以使导体图案和标记更精密地相对配置。此外,因为将导体图案和标记都形成于绝缘层,所以可以确保更精密的相对配置。
此外,本发明的带电路的悬挂基板的制造方法中,较好是同时形成所述导体图案和所述标记的工序具备以下的步骤:在介以所述种膜层叠于所述绝缘层上的所述导体层上层叠光致抗蚀剂的步骤,将所述光致抗蚀剂介以光刻掩模曝光后显影来以与所述导体图案和所述标记相同的图案形成第1刻蚀保护膜的步骤,对从所述第1刻蚀保护膜露出的所述导体层及种膜进行刻蚀而形成所述导体图案和所述标记的步骤,除去所述第1刻蚀保护膜的步骤;形成所述基准孔的工序具备以下的步骤:以被覆所述导体图案且部分地露出所述标记的状态形成第2刻蚀保护膜的步骤,将所述第2刻蚀保护膜作为刻蚀保护膜刻蚀部分地露出的所述标记的所述导体层的步骤,将所述种膜作为刻蚀保护膜对从所述标记的所述种膜露出的所述绝缘层及所述金属支承基板进行刻蚀而形成所述基准孔的步骤。
该方法中,如果精密地形成光刻掩模,则可以使导体图案和标记更精密地相对配置。此外,可以实现步骤数的减少。
此外,该带电路的悬挂基板的制造方法中,较好是在同时形成所述导体图案和所述标记的工序中,所述导体图案和所述标记至少由所述导体层形成;形成所述基准孔的工序中,在所述导体图案的表面和所述标记的表面形成金属镀层,再将形成于所述标记的表面的所述金属镀层作为刻蚀保护膜,刻蚀从所述标记的表面的所述金属镀层露出的所述绝缘层及所述金属支承基板,从而形成所述基准孔。
该方法中,将金属镀层作为刻蚀保护膜进行刻蚀,所以可以通过可靠且简便的方法形成基准孔。
此外,该带电路的悬挂基板的制造方法中,较好是同时形成所述导体图案和所述标记的工序具备以下的步骤:在所述绝缘层上形成所述种膜的步骤,在所述种膜上层叠光致抗蚀剂的步骤,将所述光致抗蚀剂介以光刻掩模曝光后显影来以与所述导体图案和所述标记相反的图案形成电镀保护膜的步骤,在从所述电镀保护膜露出的所述种膜上层叠所述导体层的步骤,除去所述电镀保护膜的步骤,除去从所述导体层露出的所述种膜而形成所述导体图案和所述标记的步骤;形成所述基准孔的工序具备以下的步骤:以被覆所述导体图案的表面的所述金属镀层且部分地露出所述标记的表面的所述金属镀层的状态形成第2刻蚀保护膜的步骤。
该方法中,如果精密地形成光刻掩模,则可以使导体图案和标记更精密地相对配置。
此外,带电路的悬挂基板的制造方法中,较好是同时形成所述导体图案和所述标记的工序具备以下的步骤:在层叠于所述绝缘层上的所述导体层上层叠光致抗蚀剂的步骤,将所述光致抗蚀剂介以光刻掩模曝光后显影来以与所述导体图案和所述标记相同的图案形成第1刻蚀保护膜的步骤,对从所述第1刻蚀保护膜露出的所述导体层进行刻蚀而形成所述导体图案和所述标记的步骤,除去所述第1刻蚀保护膜的步骤;形成所述基准孔的工序具备以下的步骤:以被覆所述导体图案的表面的所述金属镀层且部分地露出所述标记的表面的金属镀层的状态形成第2刻蚀保护膜的步骤。
该方法中,如果精密地形成光刻掩模,则可以使导体图案和标记更精密地相对配置。此外,可以实现步骤数的减少。
此外,带电路的悬挂基板的制造方法中,较好是在同时形成所述导体图案和所述标记的工序中,介以1块光刻掩模对所述光致抗蚀剂进行曝光。
该方法中,通过介以1块光刻掩模的1次曝光形成光致抗蚀膜,可以使导体图案和标记精密地相对配置。
附图说明
图1表示通过本发明的带电路的悬挂基板的制造方法的一种实施方式制成的带电路的悬挂基板的平面图。
图2为图1所示的带电路的悬挂基板的制造方法的制造工序图,表示沿图1的A-A线的截面图,
(a)表示准备金属支承基板的步骤,
(b)表示在金属支承基板上形成基底绝缘层的步骤,
(c)表示在基底绝缘层和从基底绝缘层露出的金属支承基板上形成种膜的步骤,
(d)表示在种膜上层叠光致抗蚀剂的步骤,
(e)表示将光致抗蚀剂介以光刻掩模曝光的步骤。
图3为接图2的图1所示的带电路的悬挂基板的制造方法的制造工序图,表示沿图1的A-A线的截面图,
(f)表示将光致抗蚀剂显影,以与导体图案和标记相反的图案形成电镀保护膜的步骤,
(g)表示在从电镀保护膜露出的种膜上层叠导体层的步骤,
(h)表示除去电镀保护膜的步骤,
(i)表示除去从导体层露出的种膜的步骤。
图4为接图3的图1所示的带电路的悬挂基板的制造方法的制造工序图,表示沿图1的A-A线的截面图,
(j)表示在基底绝缘层上形成被覆绝缘层的步骤,
(k)表示以被覆导体图案并使标记部分露出的状态形成第2刻蚀保护膜的步骤,
(l)表示对从种膜露出的金属支承基板进行刻蚀的步骤,
(m)表示除去第2刻蚀保护膜的步骤。
图5为本发明的带电路的悬挂基板的制造方法的另一种实施方式的制造工序图,对应于图4(j)~图4(m),
(j)表示在基底绝缘层上以使标记部分露出的状态形成被覆绝缘层的步骤,
(k)表示以被覆导体图案并使形成于标记的上表面的被覆绝缘层的内侧端部露出的状态形成第2刻蚀保护膜的步骤,
(l)表示刻蚀从被覆绝缘层露出的标记的导体层的同时对从种膜露出的金属支承基板进行刻蚀的步骤,
(m)表示除去第2刻蚀保护膜的步骤。
图6为本发明的带电路的悬挂基板的制造方法的另一种实施方式的制造工序图,表示沿图1的A-A线的截面图,
(a)表示准备金属支承基板的步骤,
(b)表示在金属支承基板上形成基底绝缘层的步骤,
(c)表示在基底绝缘层和从基底绝缘层露出的金属支承基板上形成种膜的步骤,
(d)表示在种膜上层叠光致抗蚀剂的步骤,
(e)表示将光致抗蚀剂介以光刻掩模曝光的步骤。
图7为接图6的本发明的带电路的悬挂基板的制造方法的另一种实施方式的制造工序图,表示沿图1的A-A线的截面图,
(f)表示将光致抗蚀剂显影,以与导体图案和标记相反的图案形成电镀保护膜的步骤,
(g)表示在从电镀保护膜露出的种膜上层叠导体层的步骤,
(h)表示除去电镀保护膜的步骤,
(i)表示除去从导体层露出的种膜的步骤。
图8为接图7的本发明的带电路的悬挂基板的制造方法的另一种实施方式的制造工序图,表示沿图1的A-A线的截面图,
(j)表示在基底绝缘层上形成被覆绝缘层的步骤,
(k)表示以被覆导体图案并使标记部分露出的状态形成第2刻蚀保护膜的步骤,
(l)表示对从被覆绝缘层的被覆开口部露出的导体层和从种膜露出的基底绝缘层进行刻蚀的步骤,
(m)表示对从种膜露出的金属支承基板进行刻蚀,除去第2刻蚀保护膜的步骤。
图9为本发明的带电路的悬挂基板的制造方法的另一种实施方式的制造工序图,对应于图8(j)~图8(m),
(j)表示在基底绝缘层上以被覆标记的状态形成被覆绝缘层的步骤,
(k)表示以被覆导体图案并使形成于标记的上表面的被覆绝缘层的内侧端部露出的状态形成第2刻蚀保护膜的步骤,
(l)表示刻蚀从第2刻蚀保护膜露出的被覆绝缘层同时对从标记露出的基底绝缘层进行刻蚀的步骤,
(m)表示刻蚀从被覆绝缘层的被覆开口部露出的导体层的同时对从种膜露出的金属支承基板进行刻蚀的步骤。
(n)表示除去第2刻蚀保护膜的步骤。
图10为本发明的带电路的悬挂基板的制造方法的另一种实施方式的制造工序图,表示沿图1的A-A线的截面图,
(a)表示准备依次层叠有金属支承基板、基底绝缘层、种膜和导体层的4层基材的步骤,
(b)表示在导体层上层叠光致抗蚀剂的步骤,
(c)表示将光致抗蚀剂介以光刻掩模曝光的步骤,
(d)表示将光致抗蚀剂显影,以与导体图案和标记相同的图案形成第1刻蚀保护膜的步骤,
(e)表示对从第1刻蚀保护膜露出的导体层和种膜进行刻蚀的步骤。
图11为接图10的本发明的带电路的悬挂基板的制造方法的另一种实施方式的制造工序图,表示沿图1的A-A线的截面图,
(f)表示除去第1刻蚀保护膜的步骤,
(g)表示在基底绝缘层上形成被覆绝缘层的步骤,
(h)表示以被覆导体图案并使标记部分露出的状态形成第2刻蚀保护膜的步骤,
(i)表示对从种膜露出的基底绝缘层进行刻蚀的步骤,
(j)表示对从种膜露出的金属支承基板进行刻蚀,除去第2刻蚀保护膜的步骤。
图12为本发明的带电路的悬挂基板的制造方法的另一种实施方式的制造工序图,表示沿图1的A-A线的截面图,
(a)表示准备金属支承基板的步骤,
(b)表示在金属支承基板上形成基底绝缘层的步骤,
(c)表示在基底绝缘层和从基底绝缘层露出的金属支承基板上形成种膜的步骤,
(d)表示在种膜上层叠光致抗蚀剂的步骤,
(e)表示将光致抗蚀剂介以光刻掩模曝光的步骤。
图13为接图12的本发明的带电路的悬挂基板的制造方法的另一种实施方式的制造工序图,表示沿图1的A-A线的截面图,
(f)表示将光致抗蚀剂显影,以与导体图案和标记相反的图案形成电镀保护膜的步骤,
(g)表示在从电镀保护膜露出的种膜上层叠导体层的步骤,
(h)表示除去电镀保护膜的步骤,
(i)表示除去从导体层露出的种膜的步骤。
图14为接图13的本发明的带电路的悬挂基板的制造方法的另一种实施方式的制造工序图,表示沿图1的A-A线的截面图,
(j)表示在基底绝缘层上形成被覆绝缘层的步骤,
(k)表示在端子部的表面和标记的表面形成金属镀层的步骤,
(l)表示以使标记表面的金属镀层部分露出的状态形成第2刻蚀保护膜,再以形成于标记表面的金属镀层作为刻蚀保护膜对从金属镀层露出的基底绝缘层进行刻蚀的步骤,
(m)表示对从金属镀层露出的金属支承基板进行刻蚀,然后除去第2刻蚀保护膜的步骤。
图15为本发明的带电路的悬挂基板的制造方法的另一种实施方式的制造工序图,表示沿图1的A-A线的截面图,
(a)表示准备依次层叠有金属支承基板、基底绝缘层和导体层的3层基材的步骤,
(b)表示在导体层上层叠光致抗蚀剂的步骤,
(c)表示将光致抗蚀剂介以光刻掩模曝光的步骤,
(d)表示将光致抗蚀剂显影,以与导体图案和标记相同的图案形成第1刻蚀保护膜的步骤,
(e)表示对从第1刻蚀保护膜露出的导体层进行刻蚀的步骤,
(f)表示除去第1刻蚀保护膜的步骤。
图16为接图15的本发明的带电路的悬挂基板的制造方法的另一种实施方式的制造工序图,表示沿图1的A-A线的截面图,
(g)表示在基底绝缘层上形成被覆绝缘层的步骤,
(h)表示在端子部的表面和标记的表面形成金属镀层的步骤,
(i)表示以使标记表面的金属镀层部分露出的状态形成第2刻蚀保护膜,再对从金属镀层露出的基底绝缘层进行刻蚀的步骤,
(j)表示对从金属镀层露出的金属支承基板进行刻蚀,然后除去第2刻蚀保护膜的步骤。
具体实施方式
图1表示通过本发明的带电路的悬挂基板的制造方法的一种实施方式制成的带电路的悬挂基板的平面图,图2~4为图1所示的带电路的悬挂基板的制造方法的制造工序图,表示沿图1的A-A线的截面图。还有,图1中,为了明确地表示导体图案4相对于金属支承基板2的相对配置,后述的基底绝缘层3和被覆绝缘层11被略去。
图1中,该带电路的悬挂基板1在安装硬盘驱动器的磁头(未图示)的金属支承基板2上一体地形成有用于连接磁头和读写基板(未图示)的导体图案4。
后文中说明的导体布图4一体地具备用于与作为电子部件的磁头的端子连接的磁头侧连接端子部5A、用于与作为电子部件的读写基板的端子连接的外部侧连接端子部5B、用于连接磁头侧连接端子部5A和外部侧连接端子部5B(以下也将它们统称为“端子部5”)的多条配线6。
金属支承基板2形成为沿长边方向延伸的平带形状。在金属支承基板2的长边方向一端部(以下称为前端部)设有磁头侧连接端子部5A。此外,在金属支承基板2的长边方向另一端部(以下称为后端部)设有外部侧连接端子部5B。
此外,在带电路的悬挂基板1的前端部设有用于安装磁头的万向接头22和基准孔10。
万向接头22形成于安装磁头的部分,在该万向接头22上形成有在长边方向夹着磁头侧连接端子部5A的凹口部21。
基准孔10被用作安装磁头时的磁头的定位基准。基准孔10在万向接头22的后侧于宽度方向的中间呈俯视近似圆形形成,以在厚度方向贯穿金属支承基板2的状态形成。基准孔10的孔径例如为300~1000μm。
并且,如图4(m)所示,该带电路的悬挂基板1具备金属支承基板2、形成于金属支承基板2上的作为绝缘层的基底绝缘层3、形成于基底绝缘层3上的导体布图4、形成于基底绝缘层3上被覆导体布图4的被覆绝缘层11。
基底绝缘层3在金属支承基板2的表面以对应于形成导体布图4的部分的状态形成。
导体图案4由层叠于金属支承基板2的表面的种膜7和层叠于种膜7的表面(上表面)的导体层8形成。
被覆绝缘层11以被覆配线6并露出端子部5和后述的标记9的状态形成。
并且,如图1所示,在该带电路的悬挂基板1的前侧设有标记9。
如图1和图4(m)所示,标记9配置于基准孔10的周缘,呈俯视近似圆环状形成。标记9由种膜7和形成于种膜7上(上表面)的导体层8构成,形成有用于形成基准孔10的俯视近似圆形的开口部16。
开口部16以俯视下与基准孔10处于同一位置的状态形成。
标记9中的导体层8的内侧端部15通过后述的形成基准孔10时的刻蚀被除去,藉此,标记9的导体层8以使种膜7在内侧端部15露出并俯视下空开间隔地包围基准孔10的状态形成。
以下,参照图2~图4对该带电路的悬挂基板1的制造方法进行说明。
首先,该方法中,如图2(a)所示,准备金属支承基板2。
作为形成金属支承基板2的金属材料,可以使用例如不锈钢、42合金等,较好是使用不锈钢。金属支承基板2的厚度例如为10~60μm,较好是15~30μm。
接着,该方法中,如图2(b)所示,在金属支承基板2上形成基底绝缘层3。
作为形成基底绝缘层3的绝缘材料,例如可以使用聚酰亚胺、聚酰胺酰亚胺、丙烯酸类、聚醚腈、聚醚砜、聚对苯二甲酸乙二酯、聚萘二甲酸乙二酯、聚氯乙烯、含氟树脂等合成树脂,可优选使用感光性的合成树脂,更好是感光性聚酰亚胺。
例如,使用感光性聚酰亚胺形成基底绝缘层3时,首先,将感光性聚酰亚胺树脂前体的清漆(感光性聚酰胺酸树脂溶液)均匀地涂布在金属支承基板2的表面,在例如70~120℃加热干燥,形成基底被膜。接着,将该基底被膜隔着未图示的光刻掩模曝光后,进行显影,再将其在例如300℃以上加热固化(酰亚胺化),从而以上述的图案形成基底绝缘层3。
这样形成的基底绝缘层3的厚度例如为1~30μm,较好为2~20μm。
接着,该方法中,如图2(c)~图3(i)所示,通过加成法(additivemethod)同时形成导体布图4和标记9。
通过加成法同时形成导体布图4和标记9时,首先,如图2(c)所示,在基底绝缘层3和从基底绝缘层3露出的金属支承基板2上形成种膜7。
作为形成种膜7的材料,例如可以使用铬、金、银、铂、镍、钛、硅、锰、锆和它们的合金或者它们的氧化物等金属材料,可优选使用铬。此外,种膜7也可以由多层形成。
种膜7通过例如溅射、电镀或无电解镀等形成,较好是通过溅射形成。
作为溅射,例如可以使用以上述的金属为靶材的溅射,可优选使用铬溅射,通过它们层叠铬薄膜。
这样形成的种膜7的厚度例如为0.01~1μm,较好是0.01~0.1μm。
接着,如图2(d)所示,在种膜7上层叠光致抗蚀剂12。
光致抗蚀剂12例如是将干膜抗蚀剂层叠于种膜7的表面。
接着,如图2(e)所示,将光致抗蚀剂12介以光刻掩模13曝光后,如图3(f)所示,通过显影,以与导体图案4和标记9相反的图案形成电镀保护膜14。
光刻掩模13如图2(e)所示,在1块光刻掩模上一体地形成有用于形成导体图案4的图案和用于形成标记9的图案。具体来说,光刻掩模13以上述图案具备不透光的遮光部分13a和透光的透光部分13b,以负片图像进行图案形成的情况下,以遮光部分13a与形成导体图案4和标记9的部分相对且透光部分13b与不形成导体图案4和标记9的部分相对的状态配置光刻掩模13,进行曝光。
然后,如图3(f)所示,通过显影除去遮光部分13a相对的未曝光部分、即形成导体图案4和标记9的部分。显影例如可以使用浸渍法或喷涂法。
由此,在种膜7的表面以与导体图案4和标记9相反的图案形成电镀保护膜14。
还有,虽然未图示,但在以正片图像进行图案形成的情况下,与上述相反,即使光刻掩模13的透光部分13b与形成导体图案4和标记9的部分相对来进行曝光后,进行显影。
接着,如图3(g)所示,在从电镀保护膜14露出的种膜7上层叠导体层8。
作为形成导体层8的导体材料,例如可以使用铜、镍、金、焊锡或者它们的合金等金属。其中,优选使用铜。
导体层8通过例如电镀层叠,较好是通过电解镀铜层叠。
这样层叠的导体层8的厚度例如为5~20μm,较好是5~15μm。
接着,如图3(h)所示,除去电镀保护膜14。电镀保护膜14通过例如刻蚀、剥离等除去。
接着,如图3(i)所示,除去从导体层8露出的种膜7。
从导体层8露出的种膜7通过例如刻蚀、剥离等除去。
由此,可以同时形成由种膜7和导体层8构成的导体图案4和标记9。
接着,该方法中,如图4(j)所示,在基底绝缘层3上以上述的图案形成被覆绝缘层11。
作为形成被覆绝缘层11的绝缘材料,可以使用与上述的基底绝缘层3的绝缘材料同样的材料。
例如,使用感光性聚酰胺形成被覆绝缘层11时,首先,将感光性聚酰亚胺树脂前体的清漆(感光性聚酰胺酸树脂溶液)均匀地涂布在包含导体图案4和标记9的基底绝缘层3的表面,在例如70~120℃加热干燥,形成被覆被膜。接着,将该被覆被膜隔着未图示的光刻掩模曝光后,进行显影,再将其在例如300℃以上加热固化(酰亚胺化),从而以上述的图案形成被覆绝缘层11。
这样形成的被覆绝缘层11的厚度例如为2~10μm,较好为3~6μm。
接着,该方法中,如图4(k)~图4(m)所示,形成基准孔10。
形成基准孔10时,首先,如图4(k)所示,以被覆导体图案4并使标记9部分露出的状态形成第2刻蚀保护膜19。具体来说,第2刻蚀保护膜19以在标记9中露出俯视近似圆环状的导体层8的内侧端部15的状态形成。从第2刻蚀保护膜19露出的导体层8的内侧端部15的宽度W1例如为20~60μm。
第2刻蚀保护膜19例如通过将干膜抗蚀剂层叠于包含导体图案4和标记9的基底绝缘层3和被覆绝缘层11的表面以及基底绝缘层3的背面后进行曝光和显影,从而以上述的图案形成。
接着,如图4(l)所示,以第2刻蚀保护膜19为刻蚀保护膜(掩模)刻蚀从第2刻蚀保护膜19露出的导体层8的内侧端部15的同时,以种膜7为刻蚀保护膜(掩模)刻蚀从标记9的种膜7露出的金属支承基板2。
作为刻蚀,例如可以使用采用溶解铜和不锈钢的氯化铁水溶液等刻蚀液的化学刻蚀等。
接着,如图4(m)所示,除去第2刻蚀保护膜19。第2刻蚀保护膜19通过例如刻蚀、剥离等除去。
另外,该方法中,因为同时形成导体图案4和标记9,所以可以使导体图案4和标记9高精度地进行相对配置。尤其,如果精密地形成光刻掩模13(参照图2(e))中的用于形成导体图案4(端子部5)的图案和用于形成标记9的图案,则可以通过1次曝光形成镀覆保护膜14,使磁头侧连接端子部5A和标记9更精密地相对配置。
此外,因为以种膜7为刻蚀保护膜刻蚀从标记9的种膜7露出的金属支承基板2,所以可以通过可靠且简便的方法形成基准孔10。
因此,可以可靠地连接以该基准孔10为基准安装的磁头的端子和相对于标记9高精度地相对配置的磁头侧连接端子部5A。
此外,可以通过仅刻蚀金属支承基板2的简便方法形成基准孔10。
因而,能够以低制造成本获得连接可靠性良好的带电路的悬挂基板1。
还有,上述的说明中,将基准孔10和开口部16呈俯视近似圆形形成,但虽然未图示,但也可以呈例如俯视矩形等适当的形状形成。
以下,参照图5对本发明的带电路的悬挂基板的制造方法的另一种实施方式进行说明。还有,对于对应于上述的各部的部分,之后的各附图中标记同一参照符号,略去它的详细说明。
上述的图4(l)的说明中,导体层8的刻蚀中,以第2刻蚀保护膜19为刻蚀保护膜(掩模),但也可以例如图5(l)所示,以被覆绝缘层11为刻蚀保护膜(掩模)。
即,如图5(j)所示,被覆绝缘层11以使标记9部分露出的状态形成。具体来说,被覆绝缘层11形成为形成使标记9的开口部16露出的被覆开口部28的图案。即,被覆绝缘层11以使标记9的内侧端部15的表面(上表面和内侧面)露出且被覆标记9的外侧端部17表面(上表面和外侧面)的状态形成。
接着,该方法中,如图5(j)所示,以上述的图案形成被覆绝缘层11。
接着,如图5(k)所示,以被覆导体图案4和被覆绝缘层11的外侧端部27并使被覆绝缘层11的内侧端部26露出的状态形成第2刻蚀保护膜19。具体来说,第2刻蚀保护膜19中的使被覆开口部28露出的开口端缘在俯视下在被覆开口部28的外侧(长边方向外侧和宽度方向外侧)空开间隔地配置。
接着,如图5(l)所示,以被覆绝缘层11为刻蚀保护膜(掩模)刻蚀从被覆开口部28露出的标记9的导体层8的内侧端部15。与此同时,以标记9的种膜7为刻蚀保护膜,对从种膜7露出的金属支承基板2进行刻蚀。该导体层8和金属支承基板2的刻蚀可以使用与上述同样的刻蚀。
然后,如图5(m)所示,与上述同样地除去第2刻蚀保护膜19。
另外,该方法中,可以以被覆绝缘层11为刻蚀保护膜刻蚀标记9的导体层8。
以下,参照图8(m)对通过本发明的带电路的悬挂基板的制造方法的另一种实施方式制成的带电路的悬挂基板进行说明。
如图8(m)所示,该带电路的悬挂基板1中,基底绝缘层3在金属支承基板2的表面以对应于形成导体图案4和标记9的部分形成。
此外,基准孔10以在厚度方向贯穿金属支承基板2和基底绝缘层3的状态开口。
以下,参照图6~图8对该带电路的悬挂基板1的制造方法进行说明。
首先,该方法中,如图6(a)所示,准备金属支承基板2。形成金属支承基板2的金属材料和厚度与上述相同。
接着,该方法中,如图6(b)所示,在金属支承基板2上以上述的图案形成基底绝缘层3。基底绝缘层3的形成使用与上述相同的方法。
接着,该方法中,如图6(c)~图7(i)所示,通过加成法同时形成导体布图4和标记9。
通过加成法同时形成导体布图4和标记9时,首先,如图6(c)所示,在基底绝缘层3和从基底绝缘层3露出的金属支承基板2上形成种膜7。种膜7通过与上述相同的方法形成。
接着,如图6(d)所示,在种膜7上层叠光致抗蚀剂12。光致抗蚀剂12通过与上述相同的方法层叠。
接着,如图6(e)所示,将光致抗蚀剂12介以光刻掩模13曝光后,如图7(f)所示,通过显影,以与导体图案4和标记9相反的图案形成电镀保护膜14。光致抗蚀剂12的曝光和显影使用与上述相同的方法。
接着,如图7(g)所示,在从电镀保护膜14露出的种膜7上层叠导体层8。导体层8通过与上述相同的方法层叠。
接着,如图7(h)所示,通过与上述相同的方法除去电镀保护膜14。
接着,如图7(i)所示,通过与上述相同的方法除去从导体层8露出的种膜7。
由此,可以同时形成由种膜7和导体层8构成的导体图案4和标记9。
接着,该方法中,如图8(j)所示,在基底绝缘层3上以上述的图案形成被覆绝缘层11。被覆绝缘层11的形成使用与上述相同的方法。
接着,该方法中,如图8(k)~图8(m)所示,形成基准孔10。
形成基准孔10时,首先,如图8(k)所示,以被覆导体图案4并使标记9部分露出的状态与上述同样地形成第2刻蚀保护膜19。
接着,如图8(l)所示,以第2刻蚀保护膜19为刻蚀保护膜刻蚀从第2刻蚀保护膜19露出的导体层8。与此同时,以种膜7为刻蚀保护膜(掩模)刻蚀从种膜7露出的基底绝缘层3。基底绝缘层3的刻蚀使用采用碱水溶液等的化学刻蚀。
然后,如图8(l)和图8(m)所示,以第2刻蚀保护膜19为刻蚀保护膜(掩模)刻蚀从第2刻蚀保护膜19露出的导体层8的内侧端部15的同时,以种膜7为刻蚀保护膜(掩模)刻蚀从该种膜7露出的金属支承基板2。导体层8和金属支承基板2的刻蚀使用与上述相同的刻蚀。
然后,如图8(m)所示,与上述同样地除去第2刻蚀保护膜19。
另外,该方法中,因为在基底绝缘层3上同时形成导体图案4和标记9,所以可以确保更精密的相对配置。
以下,参照图9对本发明的带电路的悬挂基板的制造方法的另一种实施方式进行说明。
上述的图8(l)的说明中,导体层8的刻蚀中,仅以第2刻蚀保护膜19为刻蚀保护膜(掩模),但也可以例如图9(l)所示,以第2刻蚀保护膜19和被覆绝缘层11为刻蚀保护膜(掩模)。
即,如图9(j)所示,在带电路的悬挂基板1的制造过程中,被覆绝缘层11以被覆标记9的状态形成。即,被覆绝缘层11以被填充于标记9的开口部16且被覆标记9的表面(上表面和两侧面)的状态形成。
接着,该方法中,如图9(j)所示,以上述的图案形成被覆绝缘层11。
接着,如图9(k)所示,以被覆导体图案4和形成于标记9的表面(上表面)的被覆绝缘层11的外侧端部27并露出它们之间的中间部29的状态形成第2刻蚀保护膜19。
接着,如图9(l)所示,以第2刻蚀保护膜19为刻蚀保护膜刻蚀从第2刻蚀保护膜19露出的被覆绝缘层11的中间部29。与此同时,以标记9为刻蚀保护膜,对从标记9露出的基底绝缘层3进行刻蚀。被覆绝缘层11和基底绝缘层3的刻蚀使用与上述的基底绝缘层3同样的刻蚀。
接着,如图9(m)所示,以种膜7为刻蚀保护膜,对从种膜7露出的金属支承基板2进行刻蚀。基底绝缘层3和金属支承基板2的刻蚀使用与上述相同的方法。
然后,如图9(n)所示,与上述同样地除去第2刻蚀保护膜19。
另外,该方法中,可以以第2刻蚀保护膜19和被覆绝缘层11这两者为刻蚀保护膜刻蚀导体层8。
此外,上述的说明中,通过加成法形成导体图案4和标记9,但也可以例如图10和图11所示通过减成法(subtractive method)形成。
通过减成法同时形成导体布图4和标记9时,首先,如图10(a)所示,准备依次层叠有金属支承基板2、基底绝缘层3、种膜7和导体层8的4层基材24。
更具体地,4层基材24中,金属支承基板2上层叠有基底绝缘层3,基底绝缘层3上层叠有种膜7,种膜7上形成有导体层8。形成金属支承基板2的金属材料、形成基底绝缘层3的绝缘材料、形成种膜7的材料、形成导体层8的导体材料与上述相同。此外,金属支承基板2、基底绝缘层3、种膜7和导体层8的厚度也与上述相同。
接着,如图10(b)所示,在导体层8(在基底绝缘层3上介以种膜7层叠的导体层8)上层叠光致抗蚀剂12。光致抗蚀剂12通过与上述相同的方法层叠。
接着,如图10(c)所示,将光致抗蚀剂12介以光刻掩模13曝光后,如图10(d)所示,通过显影,以与导体图案4和标记9相同的图案形成第1刻蚀保护膜18。
在介以光刻掩模13的曝光和显影中,使透光部分13b与形成导体图案4和标记9的部分相对来进行曝光后,进行显影。
由此,第1刻蚀保护膜18在导体层8的表面以与导体图案4和标记9相同的图案形成。
接着,如图10(e)所示,对从第1刻蚀保护膜18露出的导体层8和种膜7进行刻蚀。作为导体层8和种膜7的刻蚀可使用例如采用刻蚀液的化学刻蚀等。
由此,可以通过减成法同时形成由种膜7和导体层8构成的导体图案4和标记9。
接着,如图11(f)所示,除去第1刻蚀保护膜18。第1刻蚀保护膜18通过例如刻蚀、剥离等除去。
接着,如图11(g)所示,在基底绝缘层3上以上述的图案形成被覆绝缘层11。被覆绝缘层11的形成使用与上述相同的方法。
接着,该方法中,如图11(h)~图11(j)所示,形成基准孔10。形成基准孔10时,使用与上述的图8(k)~图8(m)中说明的方法同样的方法。
另外,该方法中,因为在基底绝缘层3上同时形成导体图案4和标记9,所以可以确保更精密的相对配置。
此外,因为通过使用4层基材24的减成法形成导体图案4和标记9,所以可以实现用于形成导体层8和种膜7的步骤数的减少。
还有,上述的方法中,准备预先层叠有金属支承基板2、基底绝缘层3、种膜7和导体层8的4层基材24,但是虽未图示,也例如可以依次层叠上述的各层。例如,也可以首先准备金属支承基板2,再在金属支承基板2上层叠基底绝缘层3,再在基底绝缘层3上层叠种膜7,然后在种膜7上层叠导体层8。
以下,参照图14(m)对通过本发明的带电路的悬挂基板的制造方法的另一种实施方式制成的带电路的悬挂基板进行说明。
如图14(m)所示,该带电路的悬挂基板1中,在端子部5的表面形成有金属镀层23。具体来说,金属镀层23形成于端子部5的侧面和上表面。
此外,标记9上也形成有金属镀层23。具体来说,金属镀层23形成于标记的表面(上表面和侧面)。
以下,参照图12~图14对该带电路的悬挂基板1的制造方法进行说明。
首先,该方法中,如图12(a)所示,准备金属支承基板2。形成金属支承基板2的金属材料和厚度与上述相同。
接着,该方法中,如图12(b)所示,在金属支承基板2的表面形成基底绝缘层3。基底绝缘层3的形成使用与上述相同的方法。
接着,该方法中,如图12(c)~图13(i)所示,通过加成法同时形成导体布图4和标记9。
通过加成法同时形成导体布图4和标记9时,使用与上述的图6(c)~图7(i)中说明的加成法同样的加成法。
接着,如图14(j)所示,在基底绝缘层3上以上述的图案形成被覆绝缘层11。被覆绝缘层11的形成使用与上述相同的方法。
接着,如图14(k)所示,在端子部5的表面和标记9的表面形成金属镀层23。
作为形成金属镀层23的金属,使用不会被后述的刻蚀侵蚀的金属,例如铬、金、银、铂、镍、钛、锰、锆、锡等金属,从刻蚀液产生的侵蚀的角度来看,优选使用金。
金属镀层23通过例如无电解镀等形成,较好是通过无电解镀金形成。这样形成的金属镀层23的厚度例如为0.01~1μm,较好是0.01~0.1μm。
接着,该方法中,如图14(l)和图14(m)所示,形成基准孔10。
形成基准孔10时,首先,如图14(l)所示,以被覆被覆绝缘层11和端子部5的金属镀层23并使标记9表面的金属镀层23部分露出的状态形成第2刻蚀保护膜19。具体来说,第2刻蚀保护膜19以在标记9的表面露出俯视近似圆环状的导体层8的内侧端部15的状态形成。
接着,以形成于标记9的表面的金属镀层23为刻蚀保护膜(掩模)刻蚀从形成于标记9的表面的金属镀层23露出的基底绝缘层3。
基底绝缘层3的刻蚀使用与上述相同的方法。
接着,如图14(m)所示,以形成于标记9的表面的金属镀层23为刻蚀保护膜(掩模)刻蚀从形成于标记9的表面的金属镀层23露出的金属支承基板2。
金属支承基板2的刻蚀使用与上述相同的方法。
然后,通过与上述相同的方法除去第2刻蚀保护膜19。
由此,可以形成基准孔10。
另外,该方法中,因为以金属镀层23为刻蚀保护膜刻蚀从金属镀层23露出的基底绝缘层3和金属支承基板2,所以可以通过可靠且简便的方法形成基准孔10。
还有,上述的图14(j)和图14(k)所示的方法中,形成被覆绝缘层11后形成金属镀层23,但被覆绝缘层11和金属镀层23的形成顺序并不局限于此,虽然未图示,例如也可以先形成金属镀层23后形成被覆绝缘层11。还有,该情况下,金属镀层23也形成于配线6的表面。
此外,上述的说明中,通过加成法形成导体图案4和标记9,但也可以例如图15(a)~图15(f)所示通过减成法形成。
如图16(j)所示,导体布图4和标记9通过减成法形成的带电路的悬挂基板1中,导体布图4和标记9仅由导体层8形成。
另外,通过减成法同时形成导体布图4和标记9时,首先,如图15(a)所示,准备预先层叠有金属支承基板2、基底绝缘层3和导体层8的3层基材25。3层基材25中,金属支承基板2上层叠有基底绝缘层3,基底绝缘层3上形成有导体层8。
接着,如图15(b)所示,在导体层8上直接层叠光致抗蚀剂12。光致抗蚀剂12通过与上述相同的方法层叠。
接着,如图15(c)所示,将光致抗蚀剂12介以光刻掩模13曝光后,如图15(d)所示,通过显影,以与导体图案4和标记9相同的图案形成第1刻蚀保护膜18。介以光刻掩模13的曝光和显影使用与上述相同的方法。
接着,如图15(e)所示,对从第1刻蚀保护膜18露出的导体层8进行刻蚀。导体层8的刻蚀使用与上述相同的方法。
由此,可以通过减成法形成由导体层8构成的导体图案4和标记9。
接着,如图15(f)所示,除去第1刻蚀保护膜18。第1刻蚀保护膜18的除去可以例举与上述相同的方法。
接着,如图16(g)所示,在基底绝缘层3上以上述的图案形成被覆绝缘层11。被覆绝缘层11的形成使用与上述相同的方法。
接着,如图16(h)所示,在端子部5的表面和标记9的表面形成金属镀层23。金属镀层23的形成可以例举与上述相同的方法。
接着,该方法中,如图16(i)和图16(j)所示,形成基准孔10。形成基准孔10时,使用与上述的图14(l)和图14(m)中说明的方法同样的方法。
另外,该方法中,通过使用3层基材25的减成法形成导体图案4和标记9,所以可以实现用于形成导体层8的步骤数的减少。另外,该方法的减成法与使用种膜7的加成法相比,不需要形成种膜7,所以可以实现用于形成种膜7的步骤数的减少。
还有,上述的方法中,如图15(a)所示,准备预先依次层叠有金属支承基板2、基底绝缘层3和导体层8的3层基材25,但例如也可以依次层叠上述的各层,还可以准备由基底绝缘层3和层叠于基底绝缘层3上的导体层8构成的2层基材,再在2层基材的背面(基底绝缘层3的下表面)粘贴金属支承基板2。
此外,上述的方法中,使用了未层叠种膜的3层基材25,但也可以使用例如包含种膜7的4层基材24(参照图10(a))。
还有,上述说明供作本发明的示例的实施方式,但这仅仅是单纯的示例,不应解释为限定。本领域的技术人员所显而易见的本发明的变形例包括在后述的权利要求的范围内。
Claims (13)
1. 带电路的悬挂基板的制造方法,其特征在于,具备以下的工序:
同时形成导体图案和标记的工序,所述导体图案形成于在金属支承基板上形成的绝缘层上且具有用于与电子部件连接的端子部,所述标记形成于所述金属支承基板或所述绝缘层上且具有以形成用于安装所述电子部件的基准孔的开口部;
对配置于所述标记的所述开口部内的所述金属支承基板或者配置于所述标记的所述开口部内的所述绝缘层及所述金属支承基板进行刻蚀,形成所述基准孔的工序。
2. 如权利要求1所述的带电路的悬挂基板的制造方法,其特征在于,同时形成所述导体图案和所述标记的工序中,所述导体图案和所述标记由导体层及形成于其下面的种膜形成;
形成所述基准孔的工序中,将所述种膜作为刻蚀保护膜,刻蚀从所述标记的所述种膜露出的所述金属支承基板或者从所述标记的所述种膜露出的所述绝缘层及所述金属支承基板,从而形成所述基准孔。
3. 如权利要求2所述的带电路的悬挂基板的制造方法,其特征在于,
同时形成所述导体图案和所述标记的工序具备以下的步骤:
在所述绝缘层和从所述绝缘层露出的所述金属支承基板上形成所述种膜的步骤,
在所述种膜上层叠光致抗蚀剂的步骤,
将所述光致抗蚀剂介以光刻掩模曝光后显影来以与所述导体图案和所述标记相反的图案形成电镀保护膜的步骤,
在从所述电镀保护膜露出的所述种膜上层叠所述导体层的步骤,
除去所述电镀保护膜的步骤,
除去从所述导体层露出的所述种膜而形成所述导体图案和所述标记的步骤;
形成所述基准孔的工序具备以下的步骤:
以被覆所述导体图案且部分地露出所述标记的状态形成第2刻蚀保护膜的步骤,
将所述第2刻蚀保护膜作为刻蚀保护膜刻蚀部分地露出的所述标记的所述导体层的步骤,
将所述种膜作为刻蚀保护膜对从所述标记的所述种膜露出的所述金属支承基板进行刻蚀而形成所述基准孔的步骤。
4. 如权利要求2所述的带电路的悬挂基板的制造方法,其特征在于,
同时形成所述导体图案和所述标记的工序具备以下的步骤:
在所述绝缘层上形成所述种膜的步骤,
在所述种膜上层叠光致抗蚀剂的步骤,
将所述光致抗蚀剂介以光刻掩模曝光后显影来以与所述导体图案和所述标记相反的图案形成电镀保护膜的步骤,
在从所述电镀保护膜露出的所述种膜上层叠所述导体层的步骤,
除去所述电镀保护膜的步骤,
除去从所述导体层露出的所述种膜而形成所述导体图案和所述标记的步骤;
形成所述基准孔的工序具备以下的步骤:
以被覆所述导体图案且部分地露出所述标记的状态形成第2刻蚀保护膜的步骤,
将所述第2刻蚀保护膜作为刻蚀保护膜刻蚀部分地露出的所述标记的所述导体层的步骤,
将所述种膜作为刻蚀保护膜对从所述标记的所述种膜露出的所述绝缘层及所述金属支承基板进行刻蚀而形成所述基准孔的步骤。
5. 如权利要求2所述的带电路的悬挂基板的制造方法,其特征在于,
同时形成所述导体图案和所述标记的工序具备以下的步骤:
在介以所述种膜层叠于所述绝缘层上的所述导体层上层叠光致抗蚀剂的步骤,
将所述光致抗蚀剂介以光刻掩模曝光后显影来以与所述导体图案和所述标记相同的图案形成第1刻蚀保护膜的步骤,
对从所述第1刻蚀保护膜露出的所述导体层及种膜进行刻蚀而形成所述导体图案和所述标记的步骤,
除去所述第1刻蚀保护膜的步骤;
形成所述基准孔的工序具备以下的步骤:
以被覆所述导体图案且部分地露出所述标记的状态形成第2刻蚀保护膜的步骤,
将所述第2刻蚀保护膜作为刻蚀保护膜刻蚀部分地露出的所述标记的所述导体层的步骤,
将所述种膜作为刻蚀保护膜对从所述标记的所述种膜露出的所述绝缘层及所述金属支承基板进行刻蚀而形成所述基准孔的步骤。
6. 如权利要求1所述的带电路的悬挂基板的制造方法,其特征在于,在同时形成所述导体图案和所述标记的工序中,所述导体图案和所述标记至少由所述导体层形成;
形成所述基准孔的工序中,在所述导体图案的表面和所述标记的表面形成金属镀层,再将形成于所述标记的表面的所述金属镀层作为刻蚀保护膜,刻蚀从所述标记的表面的所述金属镀层露出的所述绝缘层及所述金属支承基板,从而形成所述基准孔。
7. 如权利要求6所述的带电路的悬挂基板的制造方法,其特征在于,
同时形成所述导体图案和所述标记的工序具备以下的步骤:
在所述绝缘层上形成种膜的步骤,
在所述种膜上层叠光致抗蚀剂的步骤,
将所述光致抗蚀剂介以光刻掩模曝光后显影来以与所述导体图案和所述标记相反的图案形成电镀保护膜的步骤,
在从所述电镀保护膜露出的所述种膜上层叠所述导体层的步骤,
除去所述电镀保护膜的步骤,
除去从所述导体层露出的所述种膜而形成所述导体图案和所述标记的步骤;
形成所述基准孔的工序具备以下的步骤:
以被覆所述导体图案的表面的所述金属镀层且部分地露出所述标记的表面的所述金属镀层的状态形成第2刻蚀保护膜的步骤。
8. 如权利要求6所述的带电路的悬挂基板的制造方法,其特征在于,
同时形成所述导体图案和所述标记的工序具备以下的步骤:
在层叠于所述绝缘层上的所述导体层上层叠光致抗蚀剂的步骤,
将所述光致抗蚀剂介以光刻掩模曝光后显影来以与所述导体图案和所述标记相同的图案形成第1刻蚀保护膜的步骤,
对从所述第1刻蚀保护膜露出的所述导体层进行刻蚀而形成所述导体图案和所述标记的步骤,
除去所述第1刻蚀保护膜的步骤;
形成所述基准孔的工序具备以下的步骤:
以被覆所述导体图案的表面的所述金属镀层且部分地露出所述标记的表面的金属镀层的状态形成第2刻蚀保护膜的步骤。
9. 如权利要求3所述的带电路的悬挂基板的制造方法,其特征在于,在同时形成所述导体图案和所述标记的工序中,介以1块光刻掩模对所述光致抗蚀剂进行曝光。
10. 如权利要求4所述的带电路的悬挂基板的制造方法,其特征在于,在同时形成所述导体图案和所述标记的工序中,介以1块光刻掩模对所述光致抗蚀剂进行曝光。
11. 如权利要求5所述的带电路的悬挂基板的制造方法,其特征在于,在同时形成所述导体图案和所述标记的工序中,介以1块光刻掩模对所述光致抗蚀剂进行曝光。
12. 如权利要求7所述的带电路的悬挂基板的制造方法,其特征在于,在同时形成所述导体图案和所述标记的工序中,介以1块光刻掩模对所述光致抗蚀剂进行曝光。
13. 如权利要求8所述的带电路的悬挂基板的制造方法,其特征在于,在同时形成所述导体图案和所述标记的工序中,介以1块光刻掩模对所述光致抗蚀剂进行曝光。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007-180204 | 2007-07-09 | ||
JP2007180204 | 2007-07-09 | ||
JP2007180204 | 2007-07-09 | ||
JP2008111653 | 2008-04-22 | ||
JP2008-111653 | 2008-04-22 | ||
JP2008111653A JP4939476B2 (ja) | 2007-07-09 | 2008-04-22 | 回路付サスペンション基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101389187A CN101389187A (zh) | 2009-03-18 |
CN101389187B true CN101389187B (zh) | 2012-06-13 |
Family
ID=40439958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101334019A Expired - Fee Related CN101389187B (zh) | 2007-07-09 | 2008-07-08 | 带电路的悬挂基板的制造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4939476B2 (zh) |
CN (1) | CN101389187B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010205361A (ja) | 2009-03-05 | 2010-09-16 | Nitto Denko Corp | 回路付サスペンション基板およびその製造方法 |
JP2011049316A (ja) * | 2009-08-26 | 2011-03-10 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
JP5732740B2 (ja) * | 2009-09-30 | 2015-06-10 | 大日本印刷株式会社 | フレキシブルデバイス用薄膜トランジスタ基板およびフレキシブルデバイス |
KR20160130876A (ko) | 2009-09-30 | 2016-11-14 | 다이니폰 인사츠 가부시키가이샤 | 플렉시블 디바이스용 기판, 플렉시블 디바이스용 박막 트랜지스터 기판, 플렉시블 디바이스, 박막 소자용 기판, 박막 소자, 박막 트랜지스터, 박막 소자용 기판의 제조 방법, 박막 소자의 제조 방법 및 박막 트랜지스터의 제조 방법 |
JP5123925B2 (ja) * | 2009-12-14 | 2013-01-23 | 日東電工株式会社 | マーキング方法、マークの認識方法および配線回路基板 |
CN102300413A (zh) * | 2010-06-25 | 2011-12-28 | 富葵精密组件(深圳)有限公司 | 具有识别码的电路板的制作方法 |
JP4852164B1 (ja) * | 2010-06-30 | 2012-01-11 | 株式会社東芝 | ヘッドジンバルアッセンブリおよびこれを備えたディスク装置 |
JP6118017B2 (ja) * | 2011-08-03 | 2017-04-19 | 大日本印刷株式会社 | サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよび支持枠付サスペンション用基板 |
TWI465172B (zh) * | 2013-08-23 | 2014-12-11 | Unimicron Technology Corp | 多層電路板的製作方法 |
JP6075436B2 (ja) * | 2015-11-17 | 2017-02-08 | 大日本印刷株式会社 | サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよび支持枠付サスペンション用基板 |
JP7315741B2 (ja) * | 2018-05-31 | 2023-07-26 | 日東電工株式会社 | 配線回路基板の製造方法および配線回路シート |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1649473A (zh) * | 2004-01-30 | 2005-08-03 | 日东电工株式会社 | 带电路悬挂基板的制造方法 |
CN1713799A (zh) * | 2004-06-22 | 2005-12-28 | 日东电工株式会社 | 带电路悬挂基板的制造方法 |
CN1921735A (zh) * | 2005-08-23 | 2007-02-28 | 日东电工株式会社 | 带电路的悬挂基板的制造方法 |
JP2007109725A (ja) * | 2005-10-11 | 2007-04-26 | Nitto Denko Corp | 配線回路基板集合体シートおよびその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3161896B2 (ja) * | 1993-12-01 | 2001-04-25 | 日本メクトロン株式会社 | 金属べ−ス回路基板の製造法 |
JP2007059627A (ja) * | 2005-08-24 | 2007-03-08 | Nitto Denko Corp | Tab用テープキャリアの製造方法 |
-
2008
- 2008-04-22 JP JP2008111653A patent/JP4939476B2/ja not_active Expired - Fee Related
- 2008-07-08 CN CN2008101334019A patent/CN101389187B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1649473A (zh) * | 2004-01-30 | 2005-08-03 | 日东电工株式会社 | 带电路悬挂基板的制造方法 |
CN1713799A (zh) * | 2004-06-22 | 2005-12-28 | 日东电工株式会社 | 带电路悬挂基板的制造方法 |
CN1921735A (zh) * | 2005-08-23 | 2007-02-28 | 日东电工株式会社 | 带电路的悬挂基板的制造方法 |
JP2007109725A (ja) * | 2005-10-11 | 2007-04-26 | Nitto Denko Corp | 配線回路基板集合体シートおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101389187A (zh) | 2009-03-18 |
JP4939476B2 (ja) | 2012-05-23 |
JP2009038338A (ja) | 2009-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101389187B (zh) | 带电路的悬挂基板的制造方法 | |
CN101646299B (zh) | 带电路的悬挂基板、其制造方法及定位方法 | |
CN100392725C (zh) | 带电路的悬浮支架基板的制造方法 | |
EP1651016B1 (en) | Wired circuit board comprising terminals for connecting to external terminals through molten metal | |
CN1819746B (zh) | 配线电路基板及其制造方法 | |
EP1675175B1 (en) | Wired circuit board | |
CN101137272A (zh) | 布线电路基板及其制造方法 | |
CN101419803A (zh) | 带电路的悬挂基板 | |
US8647517B2 (en) | Producing method of suspension board with circuit | |
CN1979673B (zh) | 配线电路基板及其制造方法 | |
US20060084011A1 (en) | Printed wiring board manufacturing method | |
CN101355853B (zh) | 布线电路基板的制造方法 | |
KR20110135552A (ko) | 지그 일체형 마스크 및 그 제조방법 | |
US11479860B2 (en) | Pattern plate for plating and method for manufacturing wiring board | |
KR20110009790A (ko) | 플렉서블 인쇄 회로 기판 및 그 제조 방법 | |
US7076868B2 (en) | Wiring circuit board having bumps and method of producing same | |
KR100470272B1 (ko) | 금속막 스크린마스크의 제조방법 | |
JP2007115321A (ja) | 配線回路基板 | |
JP5061805B2 (ja) | Cof配線基板の製造方法 | |
US20220061164A1 (en) | Pattern plate for plating and wiring board manufacturing method | |
JPH11261201A (ja) | 回路基板およびその製造方法 | |
JP2000151078A (ja) | 微細パターンの製造方法およびそれを用いたプリント配線板 | |
SE443276B (sv) | Forfarande for framstellning av en med kopplingskomponenter bestyckad ledningsplatta | |
US10141668B1 (en) | Detachable flex-to-flex electrical connection | |
KR100887557B1 (ko) | 연성 인쇄회로기판 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120613 Termination date: 20190708 |
|
CF01 | Termination of patent right due to non-payment of annual fee |