CN101375400A - 保护栅极沟槽式金属氧化物半导体场效应晶体管组件及其制造方法 - Google Patents
保护栅极沟槽式金属氧化物半导体场效应晶体管组件及其制造方法 Download PDFInfo
- Publication number
- CN101375400A CN101375400A CNA2007800036459A CN200780003645A CN101375400A CN 101375400 A CN101375400 A CN 101375400A CN A2007800036459 A CNA2007800036459 A CN A2007800036459A CN 200780003645 A CN200780003645 A CN 200780003645A CN 101375400 A CN101375400 A CN 101375400A
- Authority
- CN
- China
- Prior art keywords
- groove
- gate
- trench
- power
- assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 117
- 239000000463 material Substances 0.000 claims abstract description 47
- 239000002184 metal Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000011241 protective layer Substances 0.000 claims abstract description 13
- 238000009413 insulation Methods 0.000 claims abstract description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims description 44
- 150000004706 metal oxides Chemical class 0.000 claims description 44
- 230000005669 field effect Effects 0.000 claims description 43
- 239000010410 layer Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 33
- 239000002019 doping agent Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 8
- 210000000746 body region Anatomy 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000003628 erosive effect Effects 0.000 claims description 2
- 230000001186 cumulative effect Effects 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 29
- 229920005591 polysilicon Polymers 0.000 description 26
- 239000007943 implant Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241001354791 Baliga Species 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种功率半导体组件，其包括数个功率晶体管单元，其被开设于半导体衬底上的沟槽所环绕。至少一功率晶体管单元构成一主动单元，该主动单元具有一源极区域，该源极区域设置于沟槽栅极附近，该沟槽栅极电性连接至栅极衬垫并环绕主动单元。该沟槽栅极更具有底部保护电极，其中充填有栅极材料并设置于沟槽栅极下方并与沟槽栅极绝缘。至少一功率晶体管单元构成一源极接触单元，该源极接触单元由具有一部分作为源极连接沟槽的沟槽所围绕，且沟槽填充有栅极材料以电性连接底部保护电极与源极金属，源极金属直接设置于源极连接沟槽的顶部上。此功率半导体组件更包含一绝缘保护层，设置于功率半导体组件的顶部上，并在源极区域与源极连接沟槽的顶部上设有数个源极开孔，以提供与源极金属的电性连接，该绝缘保护层并具有一栅极开孔，以提供栅极衬垫和沟槽栅极间的电性连接。
Description
发明背景
技术领域
本发明涉及一种功率半导体组件，更特别的是，本发明涉及一种改良且新颖的应用在高频功率开关组件的保护栅极沟槽式(SGT)金属氧化物半导体场效晶体管组件的结构与制造方法。
先前技术
传统上用来降低功率半导体组件的栅极-漏极电容Cgd的方法，目前仍旧面临到许多技术上的限制与困难。当高频功率开关组件的需求日益成长，尤其迫切地需要提供有效的解决方法以达到解决这些技术上的困难与限制。而对于包含金属氧化物半导体场效晶体管(MOSFET)与绝缘栅双极晶体管(IGBT)的功率晶体管，更需要一种新的组件结构与制造方法来减低在这些功率开关组件的栅极与漏极间的限速电容。
如图1A所示，Baliga于美国专利第5,998,833号公开了一种双扩散金属氧化物半导体场效应晶体管(DMOS)单元。其源极设置于沟槽栅极的底下，用以减少栅极-漏极电容，且此双扩散金属氧化物半导体场效应晶体管单元的栅极是分开为两个区段。由于将来自栅极与漏极重叠区域所贡献的电容消除了，从而减少了栅极-漏极电容Cgd。
美国专利第6,690,062号则公开了一种金属氧化物半导体场效晶体管，如图1B所示，其藉由在边缘区域中提供一个保护电极来改善晶体管结构的开关行为。保护电极将主动单元数组中的至少几个部分围绕起来，在边缘栅极结构与漏极区域之间会产生电容，而设置在边缘区域的保护电极则会将边缘栅极结构和漏极区域之间的电容缩小，从而缩小晶体管的栅极-漏极电容Cgd。
在美国专利第6,891,223号中，Krumrey等发明人公开了一种包含数个晶体管单元的晶体管，这些晶体管单元沿着半导体衬底的数个沟槽设置，且半导体衬底具有两个或更多的电极结构设置在前述沟槽中。再者，金属化结构设置在衬底的表面之上，如图1C所示。沟槽延伸进晶体管的非主动边缘区域，而在边缘区域建立了电极结构与对应的金属化结构之间的电性连结。
然而，以上专利案所公开的晶体管构造仍然具有共同的困难点。设置在沟槽底部的源极是透过功率半导体组件的边缘区域连接到源极电压，必然会增加源极的电阻。所以需要额外的掩模创造这样的连接，当然也提高了生产成本。
因此，在功率半导体组件设计与制造等相关技术中，仍旧需要提供新的制造方法与组件结构来制作功率组件，将以上所讨论的问题与限制予以解决。
发明内容
本发明的目的主要在于提供一种新颖且改良的保护栅极沟槽式(SGT)结构的半导体功率组件，其具有底部保护电极，直接地改善了对于源极电压的连接。特别的是，本发明提供了一种宏单元布局。在此宏单元中，充填有例如是掺杂多晶硅的传导性材料的沟槽，会将保护栅极沟槽结构的底部保护电极与源极金属直接作电性连接。藉此将得以解决前述传统结构透过组件的周围部位连接到源极电压的问题与困难。
特别的是，本发明的另一目的是提供一种改善的保护栅极沟槽组件及其制造方法，以缩小栅极-漏极电容。本发明提供一种新的功率半导体组件的制造方法，此方法包含在衬底上开设一沟槽，其围绕数个功率晶体管单元，并以栅极材料填充于此沟槽中的步骤。此方法更包含步骤：通过时序蚀刻对该沟漕的选择部位上的栅极材料进行反刻蚀，随后以一保护绝缘层覆盖在沟槽的一选择部位上的栅极材料的底部，形成一底部保护电极，同时保留该沟槽中剩余部位上的栅极材料，以维持其可直接电性连接到该底部保护电极。此功率半导体组件的制造方法提供保护栅极沟槽结构可以通过数个沟槽的“源极连接电极”能直接电性连接到源极金属，此保护栅极沟槽结构设置在沟槽栅极底下，且这些源极连接沟槽填充有栅极材料，例如栅极多晶硅，来作为保护栅极沟槽到源极金属的内连接。此种直接电性连接是由随后的步骤，即在沟槽上剩余部位的栅极材料到源极金属间形成电性连接来提供的。进一步而言，此方法包含以栅极材料填充于沟槽的选择部位，并形成沟槽栅极与栅极衬垫之间的电性连接的步骤。在制造过程中，进一步还包含步骤：通过控制时序蚀刻从沟槽的选择部位顶部将栅极材料移除，用以控制功率半导体组件的沟槽栅极的深度。另外，本方法更包含步骤：形成一绝缘层覆盖于功率半导体组件的上表面，并在沟槽的剩余部位的上表面开设数个源极接触孔，以形成源极接触从而直接接触沟槽上剩余部位的栅极材料，用以电性连接底部保护电极。进一步，本方法更包含步骤：形成一绝缘层覆盖于功率半导体组件的上表面，并开设至少一个栅极接触开孔，以提供栅极衬垫可电性连接到沟槽上选择部位的沟槽栅极中的栅极材料。
简而言之，本发明的一较佳实施例中，提供了一种沟槽式功率半导体组件，此沟槽式功率半导体组件包含数个内连接沟槽，其形成在半导体衬底上。而至少一个内连接沟槽构成了功率半导体组件的保护栅极沟槽(SGT)。此保护栅极沟槽包含一沟槽栅极与一底部保护电极，该沟槽栅极设置在保护栅极沟槽的顶部，该底部保护电极则设置在保护栅极沟槽的底部并和沟槽栅极绝缘。至少一个内连接沟槽构成一填充有导电沟槽填充材料的源极连接沟槽，并电性连接至保护栅极沟槽的底部保护电极，以电性连接至设置于源极连接沟槽上方的源极金属。
对于本领域普通技术人员而言，在阅读了以下通过不同附图描述说明的具体优选实施例的详细说明后，本发明的这些和其他的目的和优点将毫无疑问的被突显。
附图说明
图1A～图1C是已公开专利中所揭露的用以缩小栅极-漏极电容的沟槽式金属氧化物半导体场效晶体管组件的剖面示意图；
图2A是本发明的具有改良结构的沟槽式金属氧化物半导体场效晶体管组件的俯视图，而图2B～图2D为其三个剖面的示意图；
图3A～图3L显示如图2A～图2D所示的沟槽式金属氧化物半导体场效晶体管组件的制造过程的一系列剖面示意图；
图3M～图3O显示如图2A～图2D所示的沟槽式金属氧化物半导体场效晶体管组件的另一制造过程的一系列剖面示意图；
图4显示本发明的另一实施例中具有特别结构的终止区域的金属氧化物半导体场效晶体管组件的侧剖面示意图；及
图5显示本发明的另一实施例中的金属氧化物半导体场效晶体管组件具有进一步缩小的栅极-漏极电容的特别结构的保护栅极沟槽的沟槽栅极的示意图。
具体实施方式
请参阅图2A～图2D，分别为本发明的具有改良结构的沟槽式金属氧化物半导体场效晶体管组件100的俯视图及其三个剖面的示意图。如图2B所示，此沟槽式金属氧化物半导体场效晶体管组件100是由一衬底105所支撑，且衬底105上形成有磊晶层110。沟槽式金属氧化物半导体场效晶体管组件100包含了保护栅极沟槽(SGT)结构。而保护栅极沟槽结构包含底部保护电极130与沟槽栅极150，底部保护电极130设置在沟槽栅极150上方并与沟槽栅极150绝缘，且底部保护电极130内填充有多晶硅，以提供保护沟槽栅极150和设置于沟槽底部下方的漏极绝缘。另外，介电层113将底部保护电极130与漏极区域隔开，绝缘层120则将底部保护电极130和沟槽栅极150隔开。沟槽栅极150包含有多晶硅，多晶硅填充在沟槽中，该沟槽被覆盖在沟槽壁面的栅极绝缘层155所围绕。此外，主体区域160掺杂有第二传导类型的掺杂物，如P型掺杂物，并延伸在每个沟槽栅极150之间。此P型主体区域160包含有源极区域170，源极区域170掺杂有第一传导类型的掺杂物，如N型掺杂物。源极区域170形成在围绕着沟槽栅极150的磊晶层110上表面的附近。在半导体衬底105的上表面上还有一绝缘层180，接触孔185和195则开设于绝缘层180上并穿透过绝缘层180以接触源极金属层190。如图2C～图2D所示，底部保护电极130通过沟槽源极连接电极140以电性连接源极金属层190，沟槽源极连接电极140则藉由延伸于数个金属氧化物半导体场效晶体管单元的内连接沟槽以电性连接到底部保护电极130。沟槽源极连接电极140可以突出超过主体区域160与源极区域170的上表面，以增加接触区域，如图2C所示。
图2A显示此组件的宏单元布局，其中每个主动单元具有成正方形的布局，是由其围绕的沟槽所定义出来，每个沟槽中形成有沟槽栅极150与作为保护栅极沟槽结构的底部保护电极130。在区域195上，两条沟槽交叉，并形成一沟槽源极连接电极140以电性连接至底部保护电极130。区域195可以延伸超过内连接区域以至于沟槽源极连接电极140会延伸到一部分沟槽内。或者，也可能形成沟槽源极连接电极140在区域195上，其沟槽没有呈现交叉。根据在图2A中所显示的正方形，实际上也可以实施其它种类的多边形，如三角形、长方形与六角形。如图2A所示的每个宏单元包含数个主动单元115与至少一个区域125，主动单元115是由数个沟槽栅极150所围绕并定义出来，且沟槽栅极150在区域125内侧，沟槽140内填充有栅极填充材料以电性连接底部保护电极130与源极接触金属。图2C中显示的区域125的边界线与数个主动单元115，并且，其显示了保护栅极沟槽结构的底部保护电极130是通过内连接沟槽(在主动单元115区域上)以及沟槽(在源极接触沟槽区域125上)连接到沟槽源极连接电极140。这些沟槽的内连接是通过三维空间所架构而成，并藉由在图2D所示的剖面图之后与之前的数个沟槽所提供。
根据图2A～图2D与前述说明内容，本发明公开一种沟槽式功率半导体组件。此功率半导体组件包含形成在半导体衬底上的数个内连接沟槽，其中至少一个内连接沟槽构成此功率半导体组件的保护栅极沟槽(SGT)。此保护栅极沟槽包含沟槽栅极与底部保护电极，该沟槽栅极设置在保护栅极沟槽的顶部，该底部保护电极设置在保护栅极沟槽的底部并和沟槽栅极绝缘。至少一部分的内连接沟槽构成源极连接沟槽，源极连接沟槽填充有传导性沟槽填充材料，以电性连接到保护栅极沟槽的底部保护电极，用以电性连接到设置在源极连接沟槽顶部上的源极金属。
请参照图3A～图3L，说明图2A～图2D所显示的沟槽式金属氧化物半导体场效晶体管组件的制造过程的一系列剖面示意图。在图3A中，使用沟槽掩模208作为第一掩模，以建立一氧化硬质掩模206，然后移除。请参照图3B，进行一沟槽蚀刻程序，在由衬底205所支撑的磊晶层210中开设数个沟槽209。所要求的电极与目标氧化物厚度的最终深度会决定沟槽深度。在图3C中，先生成牺牲氧化层，跟着进行氧化物蚀刻来蚀刻牺牲氧化层，以移除沟槽侧壁上的受损表面而使侧壁平滑。然后，进行栅极氧化，以生成栅极氧化层215。生成的厚栅极氧化层215的厚度是基于低的漏极-源极电阻Rds与高击穿电压的最佳化的情况为依据。在此，较厚的栅极氧化层215会减小硅表面电场，允许使用较高的掺杂，并且在相同的击穿速率下导致较低的漏极-源极电阻Rds。
在图3D中，将源极多晶硅层220沉积到多个沟槽209中。在图3E中，执行全面的多晶硅反蚀刻，以反蚀刻源极多晶硅层220。此源极多晶硅层220是在不需要掩模的情况下进行反蚀刻的，直到刚好位于氧化物的上表面下方。在图3F中，使用第二个掩模，也就是指，使用源极多晶硅掩模222覆盖在位于指定的源极接触沟槽内侧的部分源极多晶硅层220上。然后，反蚀刻源极多晶硅层220，以移除指定为沟槽栅极的沟槽内侧之上的部位。使用时序反蚀刻过程，将源极多晶硅层220蚀刻到目标深度。并将源极多晶硅掩模222移除，使用湿蚀刻剥除此厚的氧化物，直到在没有被源极多晶硅所封装的区域中的上表面与侧壁都被清除干净。注意在沟槽的下部位内不要过度地蚀刻此氧化物。在图3G中，形成薄的氧化层225覆盖在沟槽侧壁的上部与剩下的源极多晶硅层220的上表面，以形成底部保护电极。在栅极沟槽侧壁的薄氧化物提供了缩小栅极临界电压的优点。栅极氧化层的过程是，根据在掺杂多晶硅中已知的强化氧化量，在所有露出的多晶硅区域上生成较厚的氧化物。围绕在底部保护栅极沟槽结构的较厚的氧化物将具有改善击穿电压的优点。在图3H中，将栅极多晶硅层230沉积到栅极沟槽内并反蚀刻以形成沟槽栅极，没有使用掩模，而是简单地进行反蚀刻此栅极多晶硅层230，直到它刚好位于上表面氧化物的表面的下方。
在图3I中，藉由使用主体掩模(图中未示)进行主体掺杂，以形成数个主体掺杂区域235。此主体掩模不包括来自在终止区域的特定位置的主体区域，导致形成防护环类型的终止结构。此终止区域结构将允许组件可以阻挡高电压。在图3J中，将主体掩模移除，接着，藉由主体扩散以形成主体掺杂区域235。主体驱动扩散掺杂物到期望的深度，而不深于上面的栅极电极。然后，使用第四个掩模，也就是指，作为源极掩模的光阻层237来进行源极掺杂植入，以形成数个源极掺杂区域240。在植入源极之前，将区域氧化物变薄。在图3K中，将光阻层237移除，接着，藉由提高温度去扩散源极掺杂区域240。在植入源极区域之后，再沉积LTO(低温氧化物)层245与BPSG(硼磷氧化物)层250。然后，执行BPSG流体化程序。
在图3L中，使用接触掩模(图中未示)，穿透前述的BPSG层250与LTO层245开设多个接触孔，接着，再将接触掩模(图中未示)移除，之后，则沉积金属层260。如图2C所示的源极多晶硅层220为一简单的结构，通过连续的底部保护电极作直接接触，可以提供在包含数个主动单元与源极连接沟槽区域的宏单元结构，如图2A与图2C所示。根据此宏单元结构，如图所示，底部保护电极220是通过内连接的沟槽源极连接电极220连接到源极金属260。然后，晶圆是跟着余下的标准的沟槽式金属氧化物半导体场效晶体管的制作步骤完成整个制程。
图3M～图3O则显示了另一较佳实施例，金属氧化物半导体场效应晶体管组件具有栅极运行沟槽，用以连接沟槽栅极到栅极衬垫以进行外部连接。如图3M所示的栅极运行沟槽209-G可具有相同的保护栅极沟槽结构，并如同其它的保护栅极沟槽一样，通过相同的制程来形成，除了这部分，栅极运行沟槽209-G可以比其它保护栅极沟槽更宽且更深，且栅极运行沟槽209-G也可以位于终止区域。跟着，在图3A～图3L所显示的制作过程中，使用金属掩模(图中未示)将图案化的金属层刻到栅极金属260-G与源极金属260-S。在图3N中，进行电浆强化氧化物与氮化物沉积，以形成氧化层270与氮化层280作为钝化层。然后，在图3O中，在蚀刻钝化层中使用钝化掩模(图中未示)，从而覆盖栅极金属以保护栅极金属260-G，并避免栅极金属260-G与源极金属260-S之间的短路。晶圆会变薄，并且背面金属沉积以形成漏极。
根据以上的附图与说明，本发明更提供一种具有宏单元布局的功率金属氧化物半导体场效晶体管组件，其中每个宏单元包含数个多边形主动单元，其中每个多边形主动单元包含有源极区域并由数个内连接沟槽所分开，其内连接沟槽具有底部保护电极，底部保护电极设置于沟槽栅极下方并与沟槽栅极绝缘，其中底部保护电极电性连接到形成在作为源极连接沟槽的部分沟槽内的至少一沟槽源极连接电极，以连接底部保护电极到源极金属。在一较佳实施例中，源极连接沟槽突出于沟槽之上，以和源极金属建立安全的与可靠的电性连接。在另一较佳实施例中，功率金属氧化物半导体场效晶体管组件更包含有绝缘保护层，绝缘保护层设置在功率金属氧化物半导体场效晶体管组件的顶部，并在源极区域与源极连接沟槽的顶部具有数个源极开孔，以提供源极金属的电性连接。在另一较佳实施例中，功率金属氧化物半导体场效晶体管组件更包含绝缘保护层，绝缘保护层设置在功率金属氧化物半导体场效晶体管组件的顶部，并具有栅极开孔以提供栅极衬垫与沟槽栅极的电性连接。在另一较佳实施例中，栅极开孔直接设置在功率金属氧化物半导体场效晶体管组件的终止区域中的栅极运行沟槽的上方。在另一较佳实施例中，栅极运行沟槽是比沟漕宽而且深的，以提供沟槽栅极形成于栅极运行沟槽中。在另一较佳实施例中，栅极运行沟槽更包含具有底部保护电极的保护栅极沟槽结构。在另一较佳实施例中，功率金属氧化物半导体场效晶体管组件更包含在终止区域内的深的主体掺杂区域，以作为防护环或接合-终止扩大类型的终止点。在另一较佳实施例中，深的主体掺杂区域是比在终止区域的栅极运行沟槽深且围绕着栅极运行沟槽。
图4显示了一种具有特别结构的终止区域的金属氧化物半导体场效晶体管组件，用以让组件以较高的电压效率来执行。对于高电压执行，终止区域的形成通常需要去良好控制数个填充有源极多晶硅的沟槽与厚的氧化物的配置。图4显示本方法的一种可选择的实施例。制作过程的开端是对于深处的P型区域198作植入与扩散，以形成防护环或接合-终止扩大类型的终止点。防护环或接合-终止扩大类型的终止点会随着P型区域198的形成，围绕住沟槽栅极150并电性接触栅极金属195-G。
图5显示本发明的一种可选择的沟槽栅极构造，它是以更复杂的制作过程形成的，在设置在沟槽栅极150下方的保护栅极沟槽(SGT)的底部保护电极130’中具有渐缩的氧化物结构。以最大预期厚度来形成第一层氧化层。在多晶硅沉积与将多晶硅蚀刻到预期深度之后，执行湿蚀刻，沿着沟槽侧壁蚀刻氧化物直至形成较薄的氧化层厚度。第二层多晶硅沉积，并执行反蚀刻到预期深度。以上程序进行数次，以提供如图5所示的渐缩的多晶硅保护栅极沟槽结构130’。在进行倒数第二层多晶硅蚀刻步骤时，使用掩模留下多晶硅平面与上表面在源极接触处的中心。之后，程序如同以上所示的程序进行。另外，形成这样一个成渐次变化的氧化物在沟槽侧壁的方法，是去建立一个来自中性粒子(如，氧)的植入损伤的渐次变化。以不同角度执行多个植入程序于侧壁中，来提供植入损伤的渐次变化。垂直的植入具有最高的植入剂量，会造成最大的损伤。而当角度增加后，植入剂量会减少，从而减少损伤。接着，进行单个湿式氧化会产生渐缩的氧化物轮廓。植入轮廓是较容易的去控制达到相同的漏极-源极电阻Rds效能。
虽然本发明的具体实施例描述如上，然其并非用以限定本发明。在不脱离本发明的精神和范围内，所做的修改和润饰，均属本发明的保护范围之内。举例来说，可以使用其它传导性材料替代多晶硅来充填沟槽。关于本发明所界定的保护范围请根据权利要求书所限定的范围来界定。
Claims (55)
1.一种功率半导体组件，其特征在于，包含数个功率晶体管单元，其被一开设在半导体衬底上的沟槽所环绕，其中：
至少一个该功率晶体管单元构成一个主动单元，该主动单元具有一源极区域，该源极区域设置于一沟槽栅极附近，该沟槽栅极电性连接至一栅极衬垫，并环绕该主动单元，其中该沟槽栅极更具有一底部保护电极，该底部保护电极充填有一栅极材料，并设置在该沟槽栅极下方，且与该沟槽栅极绝缘；及
至少一个该功率晶体管单元构成一个源极接触单元，该源极接触单元被具有一部分作为源极连接沟槽的该沟槽所围绕，且该沟槽填充有栅极材料以电性连接该底部保护电极与一源极金属，该源极金属直接设置于该源极连接沟槽的顶部上。
2.如权利要求1所述的功率半导体组件，其特征在于，更包含：一绝缘保护层，其设置在该功率半导体组件的顶部上，并在该源极区域的顶部上设有数个源极开孔，提供该源极连接沟槽与该源极金属间的电性连接。
3.如权利要求1所述的功率半导体组件，其特征在于，更包含：一绝缘保护层，其设置在该功率半导体组件的顶部上，并具有一栅极开孔，提供该闸极衬垫与该沟槽栅极之间的电性连接。
4.如权利要求3所述的功率半导体组件，其特征在于，所述的栅极开孔是直接设置在该功率半导体组件的一终止区域中的一栅极运行沟槽的上方。
5.如权利要求4所述的功率半导体组件，其特征在于，所述的栅极运行沟槽是比用来在其内部形成所述的沟槽栅极的沟槽要宽且深。
6.如权利要求4所述的功率半导体组件，其特征在于，所述的栅极运行沟槽更包含一具有底部保护电极的保护栅极沟槽结构。
7.如权利要求1所述的功率半导体组件，其特征在于，更包含：一深的主体掺杂区域，其在一终止区域作为防护环或接合-终止扩大型的终止点。
8.如权利要求7所述的功率半导体组件，其特征在于，所述的深的主体掺杂区域是比在所述终止区域的栅极运行沟槽深且围绕着该栅极运行沟槽的。
9.如权利要求1所述的功率半导体组件，其特征在于，所述的底部保护电极填充有栅极材料，具有朝向该沟槽的一底部阶梯式渐缩的轮廓，该沟槽具有一围绕栅极材料的内衬层，其具有对应地阶梯式渐增的厚度。
10.如权利要求1所述的功率半导体组件，其特征在于，所述的底部保护电极填充有栅极材料，具有朝向该沟槽的一底部渐缩的轮廓，该沟槽具有一围绕栅极材料的内衬层，其具有对应地逐步增加的厚度。
11.如权利要求1所述的功率半导体组件，其特征在于，所述的功率晶体管单元更包含数个沟槽式金属氧化物半导体场效应晶体管(MOSFET)单元。
12.一种功率半导体组件，其特征在于，包含数个功率晶体管单元，其被一开设在半导体衬底上的沟槽所环绕，其中：
至少一个该功率晶体管单元构成一主动单元，该主动单元具有一源极区域，该源极区域设置于一沟槽栅极附近，该沟槽栅极电性连接至一栅极衬垫并环绕所述的主动单元，其中该沟槽栅极更具有一底部保护电极，该底部保护电极充填有一栅极材料，该栅极材料设置在沟槽栅极下方，且与沟槽栅极绝缘；其中该充填栅极材料的底部保护电极具有朝向该沟槽的一底部渐缩的轮廓，该沟槽具有一围绕该栅极材料的内衬层，其具有对应地逐步增加的厚度。
13.如权利要求12所述的功率半导体组件，其特征在于，所述的至少一个该功率晶体管单元构成一源极接触单元，该源极接触单元由具有一部分作为源极连接沟槽的沟槽所围绕，且该沟槽填充有栅极材料，用以电性连接该底部保护电极与源极金属，该源极金属直接设置于该源极连接沟槽的顶部之上。
14.如权利要求13所述的功率半导体组件，其特征在于，更包含：一绝缘保护层，设置于该功率半导体组件的顶部上，其在源极区域的顶部上具有数个源极开孔，提供该源极连接沟槽与源极金属间的电性连接。
15.如权利要求13所述的功率半导体组件，其特征在于，更包含：一绝缘保护层，设置于该功率半导体组件的顶部上，其具有一栅极开孔，提供该栅极衬垫和沟槽栅极间的电性连接。
16.如权利要求15所述的功率半导体组件，其特征在于，所述的栅极开孔是直接设置在功率半导体组件的一终止区域中的一栅极运行沟槽的上方。
17.如权利要求16所述的功率半导体组件，其特征在于，所述的栅极运行沟槽是宽于并且深于沟槽的，以提供形成该沟槽栅极于该栅极运行沟槽中。
18.如权利要求16所述的功率半导体组件，其特征在于，所述的栅极运行沟槽更包含一具有底部保护电极的保护栅极沟槽结构。
19.如权利要求12所述的功率半导体组件，其特征在于，更包含：一个深的主体掺杂区域，其在一终止区域作为防护环或接合-终止扩大型的终止点。
20.如权利要求19所述的功率半导体组件，其特征在于，所述的深的主体掺杂区域比在该终止区域的栅极运行沟槽深，且围绕着该栅极运行沟槽。
21.如权利要求12所述的功率半导体组件，其特征在于，更包含一漏极，其设置在该半导体衬底的一底面上。
22.如权利要求12所述的功率半导体组件，其特征在于，每一个所述的功率晶体管单元更包含一主体区域，设置在围绕该些功率晶体管单元的沟槽之间。
23.如权利要求12所述的功率半导体组件，其特征在于，每一个所述的功率晶体管单元更包含一主体区域，设置在围绕该些功率晶体管单元的沟槽之间，其中，所述的主动单元中的主体区域围绕于设置在沟槽栅极附近的源极区域。
24.如权利要求12所述的功率半导体组件，其特征在于，在所述的底部保护电极的上方设置有一氧化层，以保护该底部保护电极，并使该底部保护电极与所述的沟槽栅极绝缘。
25.如权利要求12所述的功率半导体组件，其特征在于，在所述的底部保护电极的上方设置有一氧化层，以保护该底部保护电极，并使该底部保护电极与所述的沟槽栅极绝缘；其中在该底部保护电极上方的氧化层是通过由时序蚀刻工艺所控制的预先定义的深度设置在所述沟槽中的。
26.如权利要求25所述的功率半导体组件，其特征在于，所述的功率半导体组件具有一减小的栅极-漏极电容Cgd，且该栅极-漏极电容Cgd和底部保护电极上方的氧化层的深度有关。
27.如权利要求12所述的功率半导体组件，其特征在于，所述的底部保护电极填充有栅极材料，具有朝向该沟槽的一底部阶梯式渐缩的轮廓，该沟槽具有一围绕栅极材料的内衬层，其具有对应地阶梯式渐增的厚度。
28.如权利要求12所述的功率半导体组件，其特征在于，所述的该些功率晶体管单元更包含数个沟槽式金属氧化物半导体场效应晶体管(MOSFET)单元。
29.一种功率半导体组件，其特征在于，包含：一具有底部保护电极的沟槽栅极，该底部保护电极充填有栅极材料，该栅极材料设置在沟槽栅极下方，且与沟槽栅极绝缘；其中该充填栅极材料的底部保护电极具有朝向该沟槽的一底部渐缩的轮廓，该沟槽具有一围绕该栅极材料的内衬层，其具有对应地逐步增加的厚度。
30.一种功率半导体组件的制造方法，其特征在于，步骤包含：
在衬底上开设一沟槽，用于围绕数个功率晶体管单元，并在该沟槽中填充栅极材料；及
通过时序蚀刻对该沟漕的选择部位上的栅极材料进行反刻蚀，随后以一保护绝缘层覆盖在沟槽的一选择部位上的栅极材料的底部，形成一底部保护电极，同时保留该沟槽中剩余部位上的栅极材料，以维持其可直接电性连接到该底部保护电极。
31.如权利要求30所述的功率半导体组件的制造方法，其特征在于，更包含步骤：在沟槽的剩余部位的栅极材料和源极金属之间形成电性连接。
32.如权利要求30所述的功率半导体组件的制造方法，其特征在于，更包含步骤：在所述的沟槽的选择部位填充栅极材料，并和栅极衬垫形成电性连接。
33.如权利要求30所述的功率半导体组件的制造方法，其特征在于，更包含步骤：控制该时序蚀刻，以移除所述沟槽的选择部位顶部的栅极材料，以控制该功率半导体组件的沟槽栅极的深度。
34.如权利要求30所述的功率半导体组件的制造方法，其特征在于，更包含步骤：形成一绝缘层，覆盖在所述的功率半导体组件的上表面，并在该沟槽的剩余部位的顶部开设数个源极接触孔，形成源极接触，并直接接触该沟槽的该剩余部位中的栅极材料，以电性连接该底部保护电极。
35.如权利要求30所述的功率半导体组件的制造方法，其特征在于，更包含步骤：形成一绝缘层，覆盖在所述的功率半导体组件的上表面，并开设至少一个栅极接触孔，以提供栅极衬垫和位于沟槽的选择部分的沟槽栅极中的栅极材料之间的电性连接。
36.一种功率金属氧化物半导体场效应晶体管组件，具有一宏单元布局，其特征在于，每一宏单元包含：
数个多边形主动单元，其中每一多边形主动单元包含一源极区域，该源极区域由数个内连接沟槽所分开，该内连接沟槽具有一底部保护电极，该底部保护电极和一沟槽栅极绝缘并位于该沟槽栅极下方，其中该底部保护电极电性连接至少一个沟槽源极连接电极，该些沟槽源极连接电极形成于该些沟漕的一部分内，作为一源极连接沟槽以连接该底部保护电极和源极金属。
37.如权利要求36所述的功率金属氧化物半导体场效应晶体管组件，其特征在于，所述的源极连接沟槽突出于该些沟槽之上，以和该源极金属建立一安全且可靠的电性连接。
38.如权利要求36所述的功率金属氧化物半导体场效应晶体管组件，其特征在于，更包含：一绝缘保护层，设置在该功率金属氧化物半导体场效应晶体管组件的顶部上，其在源极区域和源极连接沟槽的顶部设有数个源极开孔，提供和源极金属的电性连接。
39.如权利要求36所述的功率金属氧化物半导体场效应晶体管组件，其特征在于，所述的源极连接电极是突出超过作为源极连接沟槽的该些沟槽，超过的高度高于该源极区域的上表面。
40.如权利要求36所述的功率金属氧化物半导体场效应晶体管组件，其特征在于，更包含：一绝缘保护层，设置于该功率金属氧化物半导体场效应晶体管组件的顶部，并具有一栅极开孔，提供栅极衬垫与沟槽栅极间的电性连接。
41.如权利要求40所述的功率金属氧化物半导体场效应晶体管组件，其特征在于，所述的栅极开孔是直接设置在该功率金属氧化物半导体场效应晶体管组件的一终止区域中的栅极运行沟槽的上方。
42.如权利要求41所述的功率金属氧化物半导体场效应晶体管组件，其特征在于，所述的栅极运行沟槽是宽于且深于沟槽的，以用来在该栅极运行沟槽中形成沟槽栅极。
43.如权利要求41所述的功率金属氧化物半导体场效应晶体管组件，其特征在于，所述的栅极运行沟槽更包含一保护栅极沟槽结构，该保护栅极沟槽结构具有底部保护电极。
44.如权利要求36所述的功率金属氧化物半导体场效应晶体管组件，其特征在于，更包含：一深的主体掺杂区域，其在一终止区域作为防护环或接合-终止扩大型的终止点。
45.如权利要求44所述的功率金属氧化物半导体场效应晶体管组件，其特征在于，所述的深的主体掺杂区域比在该终止区域中的栅极运行沟槽深，且围绕该栅极运行沟槽。
46.一种功率金属氧化物半导体场效应晶体管组件，其特征在于，具有一宏单元布局，每一宏单元包含：
数个多边形主动单元，其中每一多边形主动单元包含一源极区域，该源极区域由数个内连接沟槽所分开，该内连接沟槽具有一底部保护电极，该底部保护电极和沟槽栅极绝缘并位于该沟槽栅极下方，其中该底部保护电极电性连接至少一个沟槽源极连接电极，该些沟槽源极连接电极形成于该些沟漕的一部分内，作为一源极连接沟槽以连接该底部保护电极和源极金属，其中该底部保护电极填充有栅极材料，并具有朝向该沟槽的一底部渐缩的轮廓，该沟槽具有一围绕该栅极材料的内衬层，其具有对应地逐步增加的厚度。
47.如权利要求46所述的功率金属氧化物半导体场效应晶体管组件，其特征在于，所述的底部保护电极填充有栅极材料，并具有朝向该沟槽的一底部阶梯式渐缩的轮廓，该沟槽具有一围绕该栅极材料的内衬层，其具有对应地阶梯式逐渐增加的厚度。
48.如权利要求36所述的功率金属氧化物半导体场效应晶体管组件，其特征在于，所述的源极连接沟槽突出于该些沟槽之上，以和该源极金属建立一安全且可靠的电性连接。
49.如权利要求46所述的功率金属氧化物半导体场效应晶体管组件，其特征在于，更包含：一绝缘保护层，设置在该功率金属氧化物半导体场效应晶体管组件的顶部上，其在源极区域和源极连接沟槽的顶部设有数个源极开孔，提供和源极金属的电性连接。
50.如权利要求46所述的功率金属氧化物半导体场效应晶体管组件，其特征在于，更包含：一绝缘保护层，设置在该功率金属氧化物半导体场效应晶体管组件的顶部，并具有一栅极开孔，提供栅极衬垫与沟槽栅极间的电性连接。
51.如权利要求50所述的功率金属氧化物半导体场效应晶体管组件，其特征在于，所述的栅极开孔是直接设置在该功率金属氧化物半导体场效应晶体管组件的一终止区域中的栅极运行沟槽上方。
52.如权利要求51所述的功率金属氧化物半导体场效应晶体管组件，其特征在于，所述的栅极运行沟槽是宽于且深于该沟槽的，以用来在该栅极运行沟槽中形成沟槽栅极。
53.如权利要求51所述的功率金属氧化物半导体场效应晶体管组件，其特征在于，所述的栅极运行沟槽更包含一保护栅极沟槽结构，该保护栅极沟槽结构具有底部保护电极。
54.如权利要求51所述的功率金属氧化物半导体场效应晶体管组件，其特征在于，更包含：一深的主体掺杂区域，其在一终止区域作为防护环或接合-终止扩大型的终止点。
55.如权利要求54所述的功率金属氧化物半导体场效应晶体管组件，其特征在于，所述的深的主体掺杂区域比在该终止区域的栅极运行沟槽深，且围绕该栅极运行沟槽。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/356,944 | 2006-02-17 | ||
| US11/356,944 US7633119B2 (en) | 2006-02-17 | 2006-02-17 | Shielded gate trench (SGT) MOSFET devices and manufacturing processes |
| PCT/US2007/004234 WO2007098076A2 (en) | 2006-02-17 | 2007-02-17 | Shielded gate trench (sgt) mosfet devices and manufacturing processes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101375400A true CN101375400A (zh) | 2009-02-25 |
| CN101375400B CN101375400B (zh) | 2010-07-14 |
Family
ID=38427318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007800036459A Active CN101375400B (zh) | 2006-02-17 | 2007-02-17 | 保护栅极沟槽式金属氧化物半导体场效应晶体管组件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US7633119B2 (zh) |
| CN (1) | CN101375400B (zh) |
| TW (3) | TWI446541B (zh) |
| WO (1) | WO2007098076A2 (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101997033A (zh) * | 2009-08-14 | 2011-03-30 | 万国半导体股份有限公司 | 屏蔽栅极沟道金属氧化物半导体场效应管器件及其制备方法 |
| CN102194699A (zh) * | 2010-03-11 | 2011-09-21 | 万国半导体股份有限公司 | 带有改良型源极传感布局的屏蔽栅极沟槽mos |
| CN102623501A (zh) * | 2011-01-28 | 2012-08-01 | 万国半导体股份有限公司 | 带有增强型源极-金属接头的屏蔽栅极沟槽金属氧化物半导体场效应管 |
| CN103094321A (zh) * | 2011-11-01 | 2013-05-08 | 万国半导体股份有限公司 | 二维屏蔽栅晶体管器件及其制备方法 |
| CN104347424A (zh) * | 2013-08-09 | 2015-02-11 | 英飞凌科技股份有限公司 | 具有单元沟槽结构和接触点的半导体器件及其制造方法 |
| CN104425569A (zh) * | 2013-09-11 | 2015-03-18 | 英飞凌科技股份有限公司 | 半导体器件、结型场效应晶体管和垂直场效应晶体管 |
| CN104916699A (zh) * | 2012-03-02 | 2015-09-16 | 万国半导体股份有限公司 | 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法 |
| US9653568B2 (en) | 2013-09-13 | 2017-05-16 | Infineon Technologies Ag | Method of manufacturing an insulated gate bipolar transistor with mesa sections between cell trench structures |
| US9711641B2 (en) | 2013-11-27 | 2017-07-18 | Infineon Technologies Ag | Semiconductor device with cell trench structures and a contact structure |
| CN107611179A (zh) * | 2017-10-24 | 2018-01-19 | 贵州芯长征科技有限公司 | 降低栅源电容的屏蔽栅mosfet结构及其制备方法 |
| CN107658342A (zh) * | 2017-10-24 | 2018-02-02 | 贵州芯长征科技有限公司 | 非对称的屏蔽栅mosfet结构及其制备方法 |
| US10249721B2 (en) | 2013-04-04 | 2019-04-02 | Infineon Technologies Austria Ag | Semiconductor device including a gate trench and a source trench |
| CN111223930A (zh) * | 2018-11-26 | 2020-06-02 | 深圳尚阳通科技有限公司 | 屏蔽栅沟槽mosfet |
Families Citing this family (67)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8692322B2 (en) * | 2006-02-17 | 2014-04-08 | Alpha And Omega Semiconductor Incorporated | Flexible Crss adjustment in a SGT MOSFET to smooth waveforms and to avoid EMI in DC-DC application |
| US8193580B2 (en) | 2009-08-14 | 2012-06-05 | Alpha And Omega Semiconductor, Inc. | Shielded gate trench MOSFET device and fabrication |
| US8236651B2 (en) * | 2009-08-14 | 2012-08-07 | Alpha And Omega Semiconductor Incorporated | Shielded gate trench MOSFET device and fabrication |
| US8618601B2 (en) * | 2009-08-14 | 2013-12-31 | Alpha And Omega Semiconductor Incorporated | Shielded gate trench MOSFET with increased source-metal contact |
| US7932536B2 (en) * | 2007-03-09 | 2011-04-26 | Diodes Incorporated | Power rectifiers and method of making same |
| US8021563B2 (en) * | 2007-03-23 | 2011-09-20 | Alpha & Omega Semiconductor, Ltd | Etch depth determination for SGT technology |
| KR101630734B1 (ko) | 2007-09-21 | 2016-06-16 | 페어차일드 세미컨덕터 코포레이션 | 전력 소자 |
| US20100013009A1 (en) * | 2007-12-14 | 2010-01-21 | James Pan | Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance |
| US8003522B2 (en) * | 2007-12-19 | 2011-08-23 | Fairchild Semiconductor Corporation | Method for forming trenches with wide upper portion and narrow lower portion |
| US7772668B2 (en) * | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
| US7825431B2 (en) * | 2007-12-31 | 2010-11-02 | Alpha & Omega Semicondictor, Ltd. | Reduced mask configuration for power MOSFETs with electrostatic discharge (ESD) circuit protection |
| JP5331497B2 (ja) * | 2008-11-27 | 2013-10-30 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US8304829B2 (en) | 2008-12-08 | 2012-11-06 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US7952141B2 (en) * | 2009-07-24 | 2011-05-31 | Fairchild Semiconductor Corporation | Shield contacts in a shielded gate MOSFET |
| US8187939B2 (en) * | 2009-09-23 | 2012-05-29 | Alpha & Omega Semiconductor Incorporated | Direct contact in trench with three-mask shield gate process |
| TWI397182B (zh) * | 2009-09-30 | 2013-05-21 | Ptek Technology Co Ltd | 溝槽式功率金氧半電晶體及其製程方法 |
| TWI420666B (zh) * | 2009-10-27 | 2013-12-21 | Great Power Semiconductor Corp | 封閉型溝槽式功率金氧半場效電晶體結構及其製作方法 |
| US8314471B2 (en) * | 2009-11-17 | 2012-11-20 | Diodes Incorporated | Trench devices having improved breakdown voltages and method for manufacturing same |
| US8367501B2 (en) | 2010-03-24 | 2013-02-05 | Alpha & Omega Semiconductor, Inc. | Oxide terminated trench MOSFET with three or four masks |
| US8394702B2 (en) | 2010-03-24 | 2013-03-12 | Alpha And Omega Semiconductor Incorporated | Method for making dual gate oxide trench MOSFET with channel stop using three or four masks process |
| US8264035B2 (en) * | 2010-03-26 | 2012-09-11 | Force Mos Technology Co., Ltd. | Avalanche capability improvement in power semiconductor devices |
| US8497551B2 (en) | 2010-06-02 | 2013-07-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned contact for trench MOSFET |
| CN102299109B (zh) * | 2010-06-24 | 2013-12-18 | 大中积体电路股份有限公司 | 半导体功率组件与其制作方法 |
| US8431470B2 (en) | 2011-04-04 | 2013-04-30 | Alpha And Omega Semiconductor Incorporated | Approach to integrate Schottky in MOSFET |
| US8502302B2 (en) | 2011-05-02 | 2013-08-06 | Alpha And Omega Semiconductor Incorporated | Integrating Schottky diode into power MOSFET |
| US8507978B2 (en) | 2011-06-16 | 2013-08-13 | Alpha And Omega Semiconductor Incorporated | Split-gate structure in trench-based silicon carbide power device |
| US8889532B2 (en) | 2011-06-27 | 2014-11-18 | Semiconductor Components Industries, Llc | Method of making an insulated gate semiconductor device and structure |
| US8829603B2 (en) | 2011-08-18 | 2014-09-09 | Alpha And Omega Semiconductor Incorporated | Shielded gate trench MOSFET package |
| US8802530B2 (en) | 2012-06-06 | 2014-08-12 | Alpha And Omega Semiconductor Incorporated | MOSFET with improved performance through induced net charge region in thick bottom insulator |
| JP5799046B2 (ja) * | 2013-03-22 | 2015-10-21 | 株式会社東芝 | 半導体装置 |
| KR101828495B1 (ko) | 2013-03-27 | 2018-02-12 | 삼성전자주식회사 | 평탄한 소스 전극을 가진 반도체 소자 |
| KR101934893B1 (ko) | 2013-03-27 | 2019-01-03 | 삼성전자 주식회사 | 그루브 소스 컨택 영역을 가진 반도체 소자의 제조 방법 |
| US9559198B2 (en) | 2013-08-27 | 2017-01-31 | Nxp Usa, Inc. | Semiconductor device and method of manufacture therefor |
| US9105679B2 (en) | 2013-11-27 | 2015-08-11 | Infineon Technologies Ag | Semiconductor device and insulated gate bipolar transistor with barrier regions |
| US9190478B2 (en) * | 2013-12-22 | 2015-11-17 | Alpha And Omega Semiconductor Incorporated | Method for forming dual oxide trench gate power MOSFET using oxide filled trench |
| US9553179B2 (en) | 2014-01-31 | 2017-01-24 | Infineon Technologies Ag | Semiconductor device and insulated gate bipolar transistor with barrier structure |
| US9595587B2 (en) | 2014-04-23 | 2017-03-14 | Alpha And Omega Semiconductor Incorporated | Split poly connection via through-poly-contact (TPC) in split-gate based power MOSFETs |
| US9362394B2 (en) | 2014-06-18 | 2016-06-07 | Freescale Semiconductor, Inc. | Power device termination structures and methods |
| WO2016014224A1 (en) * | 2014-07-25 | 2016-01-28 | United Silicon Carbide, Inc. | Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same |
| US9397213B2 (en) | 2014-08-29 | 2016-07-19 | Freescale Semiconductor, Inc. | Trench gate FET with self-aligned source contact |
| US9553184B2 (en) | 2014-08-29 | 2017-01-24 | Nxp Usa, Inc. | Edge termination for trench gate FET |
| US9368621B1 (en) * | 2014-11-26 | 2016-06-14 | Sinopower Semiconductor, Inc. | Power semiconductor device having low on-state resistance |
| US9837526B2 (en) | 2014-12-08 | 2017-12-05 | Nxp Usa, Inc. | Semiconductor device wtih an interconnecting semiconductor electrode between first and second semiconductor electrodes and method of manufacture therefor |
| US9324800B1 (en) | 2015-02-11 | 2016-04-26 | Freescale Semiconductor, Inc. | Bidirectional MOSFET with suppressed bipolar snapback and method of manufacture |
| US9443845B1 (en) | 2015-02-23 | 2016-09-13 | Freescale Semiconductor, Inc. | Transistor body control circuit and an integrated circuit |
| US9472662B2 (en) | 2015-02-23 | 2016-10-18 | Freescale Semiconductor, Inc. | Bidirectional power transistor with shallow body trench |
| US9680003B2 (en) | 2015-03-27 | 2017-06-13 | Nxp Usa, Inc. | Trench MOSFET shield poly contact |
| US10348295B2 (en) | 2015-11-19 | 2019-07-09 | Nxp Usa, Inc. | Packaged unidirectional power transistor and control circuit therefore |
| US9673318B1 (en) * | 2016-01-13 | 2017-06-06 | Infineon Technologies Americas Corp. | Semiconductor device including a gate trench having a gate electrode located above a buried electrode |
| US10388781B2 (en) | 2016-05-20 | 2019-08-20 | Alpha And Omega Semiconductor Incorporated | Device structure having inter-digitated back to back MOSFETs |
| TWI567979B (zh) * | 2016-06-22 | 2017-01-21 | Sinopower Semiconductor Inc | 溝槽式功率半導體元件 |
| US10446545B2 (en) | 2016-06-30 | 2019-10-15 | Alpha And Omega Semiconductor Incorporated | Bidirectional switch having back to back field effect transistors |
| TWI601295B (zh) | 2016-08-25 | 2017-10-01 | 綠星電子股份有限公司 | 斷閘極金氧半場效電晶體 |
| US10103140B2 (en) | 2016-10-14 | 2018-10-16 | Alpha And Omega Semiconductor Incorporated | Switch circuit with controllable phase node ringing |
| US10199492B2 (en) | 2016-11-30 | 2019-02-05 | Alpha And Omega Semiconductor Incorporated | Folded channel trench MOSFET |
| TWI622124B (zh) * | 2017-06-30 | 2018-04-21 | 帥群微電子股份有限公司 | 溝槽式功率半導體元件的製造方法 |
| DE102017118352A1 (de) * | 2017-08-11 | 2019-02-14 | Infineon Technologies Ag | Halbleiterbauelement mit grabenstrukturen und herstellungsverfahren hierfür |
| US10896885B2 (en) * | 2017-09-13 | 2021-01-19 | Polar Semiconductor, Llc | High-voltage MOSFET structures |
| KR102378471B1 (ko) | 2017-09-18 | 2022-03-25 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조 방법 |
| CN109979823B (zh) * | 2017-12-28 | 2022-07-12 | 深圳尚阳通科技有限公司 | 一种屏蔽栅功率器件及制造方法 |
| US10312363B1 (en) * | 2018-02-02 | 2019-06-04 | Sanken Electric Co., Ltd. | Semiconductor device having improved edge trench, source electrode and gate electrode structures |
| CN108417637A (zh) * | 2018-03-09 | 2018-08-17 | 香港商莫斯飞特半导体股份有限公司 | 一种多沟槽半导体功率器件及其制备方法 |
| US11552017B2 (en) * | 2021-01-25 | 2023-01-10 | Semiconductor Components Industries, Llc | Trench gate transistors with low-resistance shield and gate interconnects |
| US11776994B2 (en) | 2021-02-16 | 2023-10-03 | Alpha And Omega Semiconductor International Lp | SiC MOSFET with reduced channel length and high Vth |
| CN113808951B (zh) * | 2021-11-18 | 2022-02-11 | 南京华瑞微集成电路有限公司 | 一种抗电磁干扰超结mos器件及其制造方法 |
| EP4372825A1 (en) * | 2022-11-16 | 2024-05-22 | Nexperia B.V. | A method of manufacturing a semiconductor device and a semiconductor device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7345342B2 (en) * | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| GB0129450D0 (en) | 2001-12-08 | 2002-01-30 | Koninkl Philips Electronics Nv | Trenched semiconductor devices and their manufacture |
| DE10212144B4 (de) * | 2002-03-19 | 2005-10-06 | Infineon Technologies Ag | Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle |
| DE10212149B4 (de) * | 2002-03-19 | 2007-10-04 | Infineon Technologies Ag | Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität |
| TWI223448B (en) * | 2003-04-29 | 2004-11-01 | Mosel Vitelic Inc | DMOS device having a trenched bus structure |
| US7405452B2 (en) * | 2004-02-02 | 2008-07-29 | Hamza Yilmaz | Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics |
-
2006
- 2006-02-17 US US11/356,944 patent/US7633119B2/en active Active
-
2007
- 2007-02-02 TW TW101120095A patent/TWI446541B/zh active
- 2007-02-02 TW TW101119830A patent/TWI446540B/zh active
- 2007-02-02 TW TW096103839A patent/TWI398000B/zh active
- 2007-02-17 WO PCT/US2007/004234 patent/WO2007098076A2/en active Application Filing
- 2007-02-17 CN CN2007800036459A patent/CN101375400B/zh active Active
-
2009
- 2009-12-11 US US12/653,355 patent/US7936011B2/en active Active
-
2011
- 2011-04-28 US US13/066,947 patent/US8431989B2/en active Active
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101997033A (zh) * | 2009-08-14 | 2011-03-30 | 万国半导体股份有限公司 | 屏蔽栅极沟道金属氧化物半导体场效应管器件及其制备方法 |
| CN104134696B (zh) * | 2009-08-14 | 2017-12-05 | 万国半导体股份有限公司 | 屏蔽栅极沟道金属氧化物半导体场效应管器件及其制备方法 |
| CN101997033B (zh) * | 2009-08-14 | 2014-09-10 | 万国半导体股份有限公司 | 屏蔽栅极沟道金属氧化物半导体场效应管器件 |
| CN104134696A (zh) * | 2009-08-14 | 2014-11-05 | 万国半导体股份有限公司 | 屏蔽栅极沟道金属氧化物半导体场效应管器件及其制备方法 |
| CN102194699A (zh) * | 2010-03-11 | 2011-09-21 | 万国半导体股份有限公司 | 带有改良型源极传感布局的屏蔽栅极沟槽mos |
| CN102194699B (zh) * | 2010-03-11 | 2014-07-16 | 万国半导体股份有限公司 | 带有改良型源极传感布局的屏蔽栅极沟槽mos |
| CN102623501A (zh) * | 2011-01-28 | 2012-08-01 | 万国半导体股份有限公司 | 带有增强型源极-金属接头的屏蔽栅极沟槽金属氧化物半导体场效应管 |
| CN103094321A (zh) * | 2011-11-01 | 2013-05-08 | 万国半导体股份有限公司 | 二维屏蔽栅晶体管器件及其制备方法 |
| CN103094321B (zh) * | 2011-11-01 | 2015-06-24 | 万国半导体股份有限公司 | 二维屏蔽栅晶体管器件及其制备方法 |
| CN104916699A (zh) * | 2012-03-02 | 2015-09-16 | 万国半导体股份有限公司 | 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法 |
| CN104916699B (zh) * | 2012-03-02 | 2017-12-08 | 万国半导体股份有限公司 | 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法 |
| US10249721B2 (en) | 2013-04-04 | 2019-04-02 | Infineon Technologies Austria Ag | Semiconductor device including a gate trench and a source trench |
| US10636883B2 (en) | 2013-04-04 | 2020-04-28 | Infineon Technologies Austria Ag | Semiconductor device including a gate trench and a source trench |
| CN104347424B (zh) * | 2013-08-09 | 2018-02-27 | 英飞凌科技股份有限公司 | 具有单元沟槽结构和接触点的半导体器件及其制造方法 |
| CN108346579A (zh) * | 2013-08-09 | 2018-07-31 | 英飞凌科技股份有限公司 | 具有单元沟槽结构和接触点的半导体器件及其制造方法 |
| US10629676B2 (en) | 2013-08-09 | 2020-04-21 | Infineon Technologies Ag | Semiconductor device with cell trench structures and recessed contacts and method of manufacturing a semiconductor device |
| CN104347424A (zh) * | 2013-08-09 | 2015-02-11 | 英飞凌科技股份有限公司 | 具有单元沟槽结构和接触点的半导体器件及其制造方法 |
| CN108346579B (zh) * | 2013-08-09 | 2021-05-11 | 英飞凌科技股份有限公司 | 具有单元沟槽结构和接触点的半导体器件及其制造方法 |
| CN104425569B (zh) * | 2013-09-11 | 2018-02-23 | 英飞凌科技股份有限公司 | 半导体器件、结型场效应晶体管和垂直场效应晶体管 |
| CN104425569A (zh) * | 2013-09-11 | 2015-03-18 | 英飞凌科技股份有限公司 | 半导体器件、结型场效应晶体管和垂直场效应晶体管 |
| US9653568B2 (en) | 2013-09-13 | 2017-05-16 | Infineon Technologies Ag | Method of manufacturing an insulated gate bipolar transistor with mesa sections between cell trench structures |
| US9711641B2 (en) | 2013-11-27 | 2017-07-18 | Infineon Technologies Ag | Semiconductor device with cell trench structures and a contact structure |
| CN107611179A (zh) * | 2017-10-24 | 2018-01-19 | 贵州芯长征科技有限公司 | 降低栅源电容的屏蔽栅mosfet结构及其制备方法 |
| CN107658342A (zh) * | 2017-10-24 | 2018-02-02 | 贵州芯长征科技有限公司 | 非对称的屏蔽栅mosfet结构及其制备方法 |
| CN107658342B (zh) * | 2017-10-24 | 2020-06-30 | 贵州芯长征科技有限公司 | 非对称的屏蔽栅mosfet结构及其制备方法 |
| CN111223930A (zh) * | 2018-11-26 | 2020-06-02 | 深圳尚阳通科技有限公司 | 屏蔽栅沟槽mosfet |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007098076A2 (en) | 2007-08-30 |
| US20100090276A1 (en) | 2010-04-15 |
| CN101375400B (zh) | 2010-07-14 |
| US20110204440A1 (en) | 2011-08-25 |
| TW201242031A (en) | 2012-10-16 |
| TW201244106A (en) | 2012-11-01 |
| US7936011B2 (en) | 2011-05-03 |
| US20070194374A1 (en) | 2007-08-23 |
| TWI398000B (zh) | 2013-06-01 |
| US8431989B2 (en) | 2013-04-30 |
| TW200733392A (en) | 2007-09-01 |
| TWI446541B (zh) | 2014-07-21 |
| WO2007098076A3 (en) | 2008-05-08 |
| US7633119B2 (en) | 2009-12-15 |
| TWI446540B (zh) | 2014-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101375400B (zh) | 保护栅极沟槽式金属氧化物半导体场效应晶体管组件及其制造方法 | |
| CN101385148B (zh) | 用肖特基源极触点实施的隔离栅极沟槽式金属氧化物半导体场效应晶体管单元 | |
| US8963240B2 (en) | Shielded gate trench (SGT) mosfet devices and manufacturing processes | |
| US8035159B2 (en) | Device structure and manufacturing method using HDP deposited source-body implant block | |
| EP0948818B1 (en) | High density trench dmos transistor with trench bottom implant | |
| EP1415334B1 (en) | Manufacture of semiconductor devices with schottky barriers | |
| US20070004116A1 (en) | Trenched MOSFET termination with tungsten plug structures | |
| US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
| CN103295908A (zh) | 在沟槽dmos中制备带有阶梯厚度的栅极氧化物的方法 | |
| CN102270662A (zh) | 自对准工艺制备的半导体功率器件以及更加可靠的电接触 | |
| KR20040078149A (ko) | 셀룰러 절연 게이트 전계 효과 트랜지스터 장치 및 그제조 방법 | |
| US20010003367A1 (en) | Trenched dmos device with low gate charges | |
| US9716156B2 (en) | Device structure and manufacturing method using HDP deposited source-body implant block | |
| US9024378B2 (en) | Device structure and manufacturing method using HDP deposited source-body implant block | |
| WO1999004435A1 (en) | Novel cell topology for power transistors with increased packing density | |
| EP4307390A1 (en) | Semiconductor die and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160901 Address after: 400700 Chongqing city Beibei district and high tech Industrial Park the road No. 5 of 407 Patentee after: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Address before: Bermuda Hamilton Patentee before: ALPHA & OMEGA SEMICONDUCTOR, Ltd. |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Shielded gate trench (sgt) mosfet devices and manufacturing processes Effective date of registration: 20191210 Granted publication date: 20100714 Pledgee: Chongqing Branch of China Development Bank Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Registration number: Y2019500000007 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Granted publication date: 20100714 Pledgee: Chongqing Branch of China Development Bank Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Registration number: Y2019500000007 |