TWI398000B - 保護閘極溝槽式金氧半場效電晶體(sgt mosfet)元件及其製造方法 - Google Patents
保護閘極溝槽式金氧半場效電晶體(sgt mosfet)元件及其製造方法 Download PDFInfo
- Publication number
- TWI398000B TWI398000B TW096103839A TW96103839A TWI398000B TW I398000 B TWI398000 B TW I398000B TW 096103839 A TW096103839 A TW 096103839A TW 96103839 A TW96103839 A TW 96103839A TW I398000 B TWI398000 B TW I398000B
- Authority
- TW
- Taiwan
- Prior art keywords
- trench
- gate
- power semiconductor
- semiconductor device
- source
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 12
- 239000010410 layer Substances 0.000 claims description 65
- 239000004065 semiconductor Substances 0.000 claims description 56
- 239000002184 metal Substances 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 23
- 230000001681 protective effect Effects 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 15
- 230000005669 field effect Effects 0.000 claims description 13
- 210000000746 body region Anatomy 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 29
- 229920005591 polysilicon Polymers 0.000 description 29
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000007943 implant Substances 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 229910001922 gold oxide Inorganic materials 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005243 fluidization Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本發明係有關一種功率半導體元件,更特別的是,本發明係有關於一種改良且新穎的應用在高頻功率開關元件之閘極溝槽式金氧半場效電晶體(SGT MOSFET)元件結構與製造方法。
傳統上用來降低功率半導體元件的閘極-汲極電容Cgd的方法,目前仍舊面臨到許多技術上的限制與困難。當高頻功率開關元件的需求日益成長,尤其迫切地需要提供有效的解決方法以達到解決這些技術上的困難與限制。而對於包含金氧半場效電晶體(MOSFET)與絕緣閘雙極性電晶體(IGBT)之功率電晶體,更需要一種新的元件結構與製造方法來減低在這些功率開關元件的閘極與汲極間的限速(speed-limiting)電容。
如第1A圖所示,Baliga於美國專利第5,998,833號揭露一種雙摻雜金氧半電晶體(DMOS)單元。其源極設置於溝槽閘極的底下,用以減少閘極-汲極電容,且此雙摻雜金氧半電晶體單元的閘極是分開為兩個區段。由於將來自閘極與汲極重疊區域所貢獻的電容消除了,而減少了閘極-汲極電容Cgd。
美國專利第6,690,062號則揭露了一種金氧半場效電晶體,如第1B圖所示,其藉由在邊緣區域中提供一個保護電極來改善電晶體結構之開關行為。保護電極將主動單元陣列中的至少幾個部份圍繞起來,在邊緣閘極結構與汲極區域之間會產生電容,而設置在邊緣區域的保護電極則會將邊緣閘極結構和汲極區域之間的電容縮小,從而縮小電晶體之閘極-汲極電容Cgd。
在美國專利第6,891,223號中,Krumrey等人揭露了一種包含數個電晶體單元的電晶體,這些電晶體單元沿著半導體基板的數個溝槽設置,且半導體基板具有兩個或更多的電極結構設置在前述溝槽中。
再者,金屬化結構設置在基板表面之上,如第1C圖所示。溝槽延伸進電晶體的非主動邊緣區域,而在邊緣區域建立了電極結構與對應的金屬化結構之間的電性連結。
然而,以上專利前案所揭露的電晶體構造仍然具有共同的困難點。設置在溝槽底部的源極是透過功率半導體元件的邊緣區域連接到源極電壓,必然會增加源極的電阻。所以需要額外的罩幕去造成這樣的連接,當然也提高了製作成本。
因此,在功率半導體元件設計與製程等相關技術中,仍舊需要提供新的製程方法與元件結構來製作功率元件,將以上所討論的問題與限制予以解決。
本發明的目的主要在於提供一種新穎且改良的保護閘極溝槽式金氧半場效電晶體(SGT MOSFET)元件結構,其具有底部保護電極,直接地改善了對於源極電壓的連接。特別的是,本發明揭露了一種巨集單元(macro cell)佈局。在此巨集單元中,充填有傳導性材料(例如摻雜多晶矽)的溝槽會將保護閘極溝槽(SGT)結構的底部保護電極與源極金屬直接作電性連接。藉此將得以解決前述傳統結構透過元件的周圍部位連接到源極電壓的問題與困難。
特別的是,本發明之另一目的是提供一種改善的保護閘極溝槽結構及其製造方法,以縮小閘極-汲極電容。本發明揭露一種新的功率半導體元件的製造方法,此方法包含在基板上開設一溝槽圍繞複數個功率電晶體單元,並以閘極材料填充於此溝槽之步驟。此方法更包含實施時序蝕刻(time etch),藉由將絕緣層覆蓋在溝槽上選擇部位的閘極材料底部,以形成一底部保護電極,並以背向蝕刻溝槽的選擇部位的閘極材料,並且,將溝槽上剩餘部位的閘極材料作為源極連接電極,來維持直接電性連接到底部保護電極。此功率半導體元件之製造方法提供保護閘極溝槽結構可以透過複數個開設溝槽之「源極連接電極」
能直接電性連接到源極金屬,此保護閘極溝槽結構設置在溝槽閘極底下,且這些源極連接溝槽填充有閘極材料(例如,閘極多晶矽),來作為保護閘極溝槽到源極金屬之內連接。此種直接電性連接的提供方式是藉由接續的步驟,即形成在溝槽上剩餘部位的閘極材料到源極金屬間的電性連接。進一步而言,此方法包含以閘極材料填充於溝槽的選擇部位,並形成溝槽閘極與閘極墊之電性連接的步驟。在製造過程中,進一步還包含控制從溝槽的選擇部位頂部將閘極材料移除之時序蝕刻的步驟,用以控制功率半導體元件的溝槽閘極之深度。另外,本方法更包含形成一絕緣層覆蓋於功率半導體元件上表面,並在溝槽的剩餘部位之上表面開設複數個源極接觸孔,以形成源極接觸直接接觸溝槽上剩餘部位的閘極材料,用以電性連接底部保護電極。進一步,本方法更包含形成一絕緣層覆蓋於功率半導體元件上表面並開設至少一閘極接觸開孔,以提供閘極墊去電性連接到溝槽上選擇部位的閘極材料。
簡而言之,本發明之較佳實施例係揭露一種溝槽式功率半導體元件,此溝槽式功率半導體元件包含複數個內連接溝槽,其形成在半導體基板上。而至少一個內連接溝槽構成了功率半導體元件之保護閘極溝槽(SGT)。此保護閘極溝槽包含一溝槽閘極與一底部保護電極,溝槽閘極設置在保護閘極溝槽之頂部,底部保護電極則設置在保護閘極溝槽底部並和溝槽閘極相隔絕。另外,至少一個內連接溝槽構成一填充有導電溝槽填充材料的源極連接溝槽,並電性連接至保護閘極溝槽的底部保護電極,以電性連接至設置於源極連接溝槽上方的源極金屬。
以下將可透過閱讀本發明之較佳實施例的詳細描述與說明各個圖式,使本發明之技術思想更被突顯,以了解與獲得本發明之這些和其他目的。
請參閱第2A圖~第2D圖,分別為本發明之具有改良結構的溝槽式金氧半場效電晶體元件100之頂視圖及其三個剖面之示意圖。如第
2B圖所示,此溝槽式金氧半場效電晶體元件100是由一基板105所支撐,且基板105上形成有磊晶層110。溝槽式金氧半場效電晶體元件100包含了保護閘極溝槽(SGT)結構。而保護閘極溝槽結構包含底部保護電極130與溝槽閘極150,底部保護電極130設置在溝槽閘極150上方並與溝槽閘極150相隔開,且底部保護電極130內填充有多晶矽,以提供保護溝槽閘極150和設置於溝槽底部下方的汲極相隔開。另外,介電層113將底部保護電極130與汲極區域隔開,絕緣層120則將底部保護電極130和保護溝槽閘極150隔開。保護溝槽閘極150包含有多晶矽,多晶矽填充在溝槽中並覆蓋在溝槽壁面,而閘極絕緣層155圍繞著溝槽。此外,主體區域160摻雜有第二傳導類型之摻雜物,如P型摻雜物,並延伸在每個溝槽閘極150之間。此P型主體區域160包含有源極區域170,源極區域170摻雜有第一傳導類型之摻雜物,如N型摻雜物。源極區域170形成在圍繞著溝槽閘極150的磊晶層110上表面的附近。在半導體基板105的上表面上也是一絕緣層180,接觸孔185和195則開設於絕緣層180上並穿透過絕緣層180以接觸源極金屬層190。如第2C圖~第2D圖所示,底部保護電極130透過溝槽源極連接電極140以電性連接源極金屬層190,溝槽源極連接電極140則藉由延伸於數個金氧半場效電晶體單元的內連接溝槽以電性連接到底部保護電極130。溝槽源極連接電極140可以突出超過主體區域160與源極區域170的上表面,以增加接觸區域,如第2C圖所示。
第2A圖顯示此元件之巨集單元(macro cell)佈局,其中每個主動單元具有成正方形的佈局,是由其圍繞的溝槽所定義出來,每個溝槽中形成有溝槽閘極150與作為保護閘極溝槽結構的底部保護電極130。在區域195上,兩條溝槽交叉,並形成一溝槽源極連接電極140以電性連接至底部保護電極130。區域195可以延伸超過內連接區域以至於溝槽源極連接電極140會延伸到一部分溝槽內。或者,也可能
形成溝槽源極連接電極140在區域195上,其溝槽沒有呈現交叉。根據在第2A圖所顯示的正方形,實務上也可以實施其他種類的多邊形,如三角形、長方形與六角形。如第2A圖所示之每個巨集單元包含數個主動單元115與至少一個區域125,主動單元115是由數個溝槽閘極150所圍繞並定義出來,且溝槽閘極150在區域125內側,溝槽140內填充有閘極填充材料以電性連接底部保護電極130與源極接觸金屬。第2C圖中顯示區域125的邊界線與數個主動單元115,並且,其顯示了保護閘極溝槽結構之底部保護電極130是透過內連接溝槽(在主動單元115區域上)以及溝槽(在源極接觸溝槽區域125上)連接到溝槽源極連接電極140。這些溝槽的內連接是透過三維空間所架構而成,並藉由在第2D圖所示的剖面圖之後與之前的數個溝槽所提供。
根據第2A圖到第2D圖與前述內容所說明,本發明揭露一種溝槽式功率半導體元件。此功率半導體元件包含形成在半導體基板上的數個內連接溝槽,其中至少一個內連接溝槽構成此功率半導體元件的保護閘極溝槽(SGT)。此保護閘極溝槽包含溝槽閘極與底部保護電極,溝槽閘極設置在保護閘極溝槽的頂部,底部保護電極設置在保護閘極溝槽的底部並和溝槽閘極相隔絕。至少一部分的內連接溝槽構成源極連接溝槽,源極連接溝槽填充有傳導性溝槽填充材料,以電性連接到保護閘極溝槽的底部保護電極,用以電性連接到設置在源極連接溝槽頂部上的源極金屬。
請參照第3A圖~第3L圖,說明第2A圖~第2D圖所繪示之溝槽式金氧半場效電晶體元件之製造程序的一系列剖面示意圖。在第3A圖中,使用溝槽罩幕208作為第一罩幕,以建立一氧化硬質罩幕206,然後移除。請參照第3B圖,進行一溝槽蝕刻程序,去開設數個溝槽209在由基板205所支撐之磊晶層210中。為了達到電極與目標氧化物厚度的最終深度會決定溝槽深度。在第3C圖中,成長犧牲氧化層,
跟著會進行氧化物蝕刻來蝕刻犧牲氧化層,以移除溝槽壁上之受損表面而使側壁平滑。然後,進行閘極氧化,以成長閘極氧化層215。成長厚的閘極氧化層215要達到的厚度是基於低的汲極-源極電阻Rds與高的崩潰電壓之元件最佳化的情況為依據。在此,較厚的閘極氧化層215會減小矽表面電場,而允許使用較高的摻雜與在相同的崩潰速率下導致較低的汲極-源極電阻Rds。
在第3D圖中,將源極多晶矽層220沉積到多個溝槽209中。在第3E圖中,執行全面的多晶矽背向蝕刻,以背向蝕刻源極多晶矽層220。此源極多晶矽層220是在不需要罩幕下進行背向蝕刻,直到剛好位於氧化物的上表面下方。在第3F圖中,使用第二個罩幕,也就是指,使用源極多晶矽罩幕222去覆蓋在位於設計的源極接觸溝槽內側的部分源極多晶矽層220。然後,背向蝕刻源極多晶矽層220,以移除設計為溝槽閘極的溝槽內側之上部位。使用時序背向蝕刻製程,將源極多晶矽層220蝕刻到目標深度。並將源極多晶矽罩幕222移除,使用濕蝕刻剝除此厚的氧化物,直到在沒有由源極多晶矽所概括的區域中上表面與側壁都清除了。注意在溝槽的下部位內不要過度地過蝕刻此氧化物。在第3G圖中,形成薄的氧化層225去覆蓋在溝槽壁的上部位與剩下的源極多晶矽層220的上表面,以形成底部保護電極。在閘極溝槽側壁之厚氧化物提供了縮小閘極臨界電壓的優點。閘極氧化層製程則是成長較厚的氧化物在所有露出的多晶矽區域上,根據在摻雜多晶矽中已知的強化氧化,圍繞在底部保護閘極溝槽結構之較厚的氧化物將具有改善崩潰電壓的優點。在第3H圖中,將閘極多晶矽層230沉積到閘極溝槽內並背向蝕刻以形成溝槽閘極,沒有使用罩幕,而是簡單地進行背向蝕刻此閘極多晶矽層230,直到它剛好位於上表面氧化物之表面的下方。
在第3I圖中,藉由使用主體罩幕(圖中未示),進行主體摻雜以形成數個主體摻雜區域235。此主體罩幕不包括來自在終止地區之特
定位置的主體區域,導致形成防護環(guard ring)類型的終止結構。此終止地區結構將允許元件可以阻擋高電壓。在第3J圖中,將主體罩幕移除,接著,藉由主體擴散以形成主體摻雜區域235。主體驅動擴散摻雜物到期望的深度,而不深於較上面的閘極電極。然後,使用第四個罩幕,也就是指,作為源極罩幕之光阻層237來進行源極摻雜植入,以形成數個源極摻雜區域240。在植入源極之前,將區域氧化物變薄。在第3K圖中,將光阻層237移除,接著,藉由提高溫度去擴散源極摻雜區域240。在植入源極區域之後,再沉積LTO層245與BPSG層250。然後,執行BPSG流體化程序。
在第3L圖中,使用接觸罩幕(圖中未示)去開設多個接觸孔透過前述BPSG層250與LTO層245,接著,再將接觸罩幕(圖中未示)移除,之後,則沉積金屬層260。如第2C圖所示的源極多晶矽層220為一簡單的結構,透過連續的底部保護電極作直接接觸,可以提供在包含數個主動單元與源極連接溝槽區域之巨集單元結構,如第2A圖與第2C圖所示。根據此巨集單元結構,如圖所示,底部保護電極220是透過內連接的溝槽源極連接電極220連接到源極金屬260。然後,晶圓是跟著標準的溝槽式金氧半場效電晶體製作步驟而靜止,以完成整個製程。
第3M圖~第3O圖則繪示另一較佳實施例,金氧半場效電晶體元件具有閘極運作溝槽(gate runner trench),用以連接溝槽閘極到閘極墊以進行外部連接。如第3M圖所示的閘極運作溝槽209-G可具有相同的保護閘極溝槽(SGT)結構並如同其他的保護閘極溝槽在相同製程期間來形成,除了這部份,閘極運作溝槽209-G可以比其他保護閘極溝槽為寬且深,且閘極運作溝槽209-G也可以位於終點地區。跟著,在第3A圖~第3L圖所描述的製程,使用金屬罩幕(圖中未示)來圖案化金屬層為閘極金屬260-G與源極金屬260-S。在第3N圖中,進行電漿強化氧化物與氮化物沉積,以形成氧化層270與氮化層280做
為鈍化層。然後,在第3O圖中,使用鈍化罩幕(圖中未示)在蝕刻鈍化層中,從而覆蓋閘極金屬以保護閘極金屬260-G,並避免閘極金屬260-G與源極金屬260-S之間的短路,且晶圓也會變厚,且背向沉積金屬以形成汲極。
根據以上的圖式與說明,本發明更揭露一種具有巨集單元佈局之功率金氧半場效電晶體元件,其中每個巨集單元包含數個多邊形主動單元,其中每個多邊形主動單元包含有源極區域並由數個內連接溝槽所分開,其內連接溝槽具有底部保護電極,底部保護電極設置於溝槽閘極下方並與溝槽閘極相隔絕,其中底部保護電極電性連接到形成在作為源極連接溝槽之部分溝槽內的至少一溝槽源極連接電極,以連接底部保護電極到源極金屬。在一較佳實施例中,源極連接溝槽突出於溝槽之上,以和源極金屬建立安全的與可靠的電性連接。在另一較佳實施例中,功率金氧半場效電晶體元件更包含有絕緣保護層,絕緣保護層設置在功率金氧半場效電晶體元件的頂部,並具有數個源極開孔在源極區域與源極連接溝槽的頂部,以提供源極金屬的電性連接。在另一較佳實施例中,功率金氧半場效電晶體元件更包含絕緣保護層,絕緣保護層設置在功率金氧半場效電晶體元件的頂部,並具有閘極開孔以提供閘極墊與溝槽閘極之電性連接。在另一較佳實施例中,閘極開孔直接設置在功率金氧半場效電晶體元件之終止地區中閘極運行溝槽之上方。在另一較佳實施例中,閘極運行溝槽是比溝漕寬且深,以提供溝槽閘極形成於閘極運行溝槽中。在另一較佳實施例中,閘極運行溝槽更包含具有底部保護電極之保護閘極溝槽結構。在另一較佳實施例中,功率金氧半場效電晶體元件更包含深的主體摻雜區域在終止地區以作為防護環或接合-終止擴大類型(Junction-termination extension type)之終止點。在另一較佳實施例中,深的主體摻雜區域是比在終止地區的閘極運行溝槽深且圍繞著閘極運行溝槽。
第4圖係繪示一種具有特別結構的終止地區的金氧半場效電晶體
元件,用以讓元件以較高的電壓效率來執行。對於高電壓執行,終止地區的形成通常需要去良好控制數個填充有源極多晶矽之溝槽與厚的氧化物的配置。第4圖顯示本方法之一種可選擇的實施態樣。製程的開端是對於深處的P型區域198作植入與擴散,以形成防護環或接合-終止擴大類型之終止點。防護環或接合-終止擴大類型之終止點會隨著P型區域198之形成,圍繞住溝槽閘極150並電性接觸閘極金屬195-G。
第5圖顯示本發明之一種可選擇的溝槽閘極構造,它是以複雜的製程來形成,並具有漸縮(tapered)的氧化物結構於設置在溝槽閘極150下方的保護閘極溝槽的底部保護電極130'中。將第一層氧化層以最大預期厚度來形成。在多晶矽沉積與將多晶矽蝕刻到預期深度之後,執行濕蝕刻,沿著溝槽側壁去蝕刻氧化物為較薄的氧化層厚度。第二層多晶矽沉積與執行背向蝕刻到預期深度。以上程序進行數次,以提供如第5圖所示的漸縮的多晶矽保護閘極溝槽結構130'。在倒數第二層多晶矽蝕刻步驟時,使用罩幕去留下多晶矽平面(flush)與上表面在源極接觸處的中心。之後,程序如同以上所示的程序。另外,形成這樣一個成漸次變化的氧化物在溝槽側壁的方法,是去建立一個來自中性粒子(如,氧)之植入損傷(implanted damage)的漸次變化。以不同角度執行多個植入程序於側壁中,來提供植入損傷的漸次變化。垂直的植入具有最高的植入劑量會造成最大的損傷。而當角度提高,植入劑量會減少而減少損傷。接著,進行單個濕式氧化會產生漸縮的氧化物輪廓。植入輪廓是較容易的去控制達到相同的汲極-源極電阻Rds效能。
雖然本發明以前述之實施例揭露如上,然其並非用以限定本發明。在不脫離本發明之精神和範圍內,所為之更動與潤飾,均屬本發明之專利保護範圍。舉例來說,可以使用其他傳導性材料替代多晶矽以充填溝槽。關於本發明所界定之保護範圍請參考所附之申請專利範
圍。
100‧‧‧溝槽式金氧半場效電晶體元件
105‧‧‧基板
110‧‧‧磊晶層
113‧‧‧介電層
115‧‧‧主動單元
120‧‧‧絕緣層
125‧‧‧區域
130‧‧‧底部保護電極
130'‧‧‧底部保護電極
140‧‧‧溝槽源極連接電極
150‧‧‧溝槽閘極
155‧‧‧閘極絕緣層
160‧‧‧主體區域
170‧‧‧源極區域
180‧‧‧絕緣層
185‧‧‧接觸孔
190‧‧‧源極金屬層
195‧‧‧接觸孔
195-G‧‧‧閘極金屬
198P‧‧‧型區域
205‧‧‧基板
206‧‧‧氧化硬質罩幕
208‧‧‧溝槽罩幕
209‧‧‧溝槽
209-G‧‧‧閘極運作溝槽
210‧‧‧磊晶層
215‧‧‧閘極氧化層
220‧‧‧源極多晶矽層
222‧‧‧源極多晶矽罩幕
225‧‧‧氧化層
230‧‧‧閘極多晶矽層
235‧‧‧主體摻雜區域
237‧‧‧光阻層
240‧‧‧源極摻雜區域
245LTO‧‧‧層
250BPSG‧‧‧層
260‧‧‧金屬層
260-G‧‧‧閘極金屬
260-S‧‧‧源極金屬
270‧‧‧氧化層
280‧‧‧氮化層
第1A圖~第1C圖係專利前案所揭露的用以縮小閘極-汲極電容之溝槽式金氧半場效電晶體元件之剖面示意圖;第2A圖係本發明之具有改良結構的溝槽式金氧半場效電晶體元件之頂視圖,而第2B圖~第2D圖為其三個剖面之示意圖;第3A圖~第3L圖係描繪如第2A圖~第2D圖所示之溝槽式金氧半場效電晶體元件之製造程序的一系列剖面示意圖;第3M圖~第3O圖係描繪如第2A圖~第2D圖所示之溝槽式金氧半場效電晶體元件之另一製造程序的一系列剖面示意圖;第4圖係本發明之另一實施例具有特別結構的終止地區之金氧半場效電晶體元件的側剖面示意圖;及第5圖係本發明之另一實施例之金氧半場效電晶體元件具有進一步縮小閘極-汲極電容之特別結構的保護閘極溝槽之溝槽閘極之示意圖。
100‧‧‧溝槽式金氧半場效電晶體元件
105‧‧‧基板
110‧‧‧磊晶層
113‧‧‧介電層
120‧‧‧絕緣層
130‧‧‧底部保護電極
150‧‧‧溝槽閘極
155‧‧‧閘極絕緣層
160‧‧‧主體區域
170‧‧‧源極區域
180‧‧‧絕緣層
185‧‧‧接觸孔
190‧‧‧源極金屬層
195‧‧‧接觸孔
Claims (28)
- 一種功率半導體元件,係包含複數個功率電晶體單元,其由開設於一半導體基板上之溝槽所環繞,其中:至少一該功率電晶體單元構成一主動單元,該主動單元具有一源極區域,該源極區域設置於一溝槽閘極附近,該溝槽閘極電性連接至一閘極墊並環繞該主動單元,其中該溝槽閘極更具有一底部保護電極,該底部保護電極充填有一閘極材料並設置於該溝槽閘極下方以及與該溝槽閘極相隔絕;及至少一該功率電晶體單元構成一源極接觸單元,該源極接觸單元由具有一部份做為一源極連接溝槽的該溝槽所圍繞,且該溝槽填充有該閘極材料以電性連接該底部保護電極與一源極金屬,該源極金屬直接設置於該源極連接溝槽的頂部上。
- 如申請專利範圍第1項所述之功率半導體元件,更包含:一絕緣保護層,設置於該功率半導體元件之頂部上,並具有複數個源極開孔於該源極區域頂部上,提供該源極連接溝槽電性連接到該源極金屬。
- 如申請專利範圍第1項所述之功率半導體元件,更包含:一絕緣保護層,設置於該功率半導體元件之頂部上,並具有一閘極開孔,提供電性連接該閘極墊與該溝槽閘極。
- 如申請專利範圍第3項所述之功率半導體元件,其中:該閘極開孔係直接設置在該功率半導體元件之一終止地區中一閘極運行溝槽上方。
- 如申請專利範圍第4項所述之功率半導體元件,其中:該閘極運行溝槽係寬且深於該溝槽,以提供形成該溝槽閘極於該閘極運行溝槽中。
- 如申請專利範圍第4項所述之功率半導體元件,其中:該閘極運行溝槽更包含具有該底部保護電極之一保護閘極溝槽 (SGT)結構。
- 如申請專利範圍第1項所述之功率半導體元件,更包含:一深的主體摻雜區域,於一終止地區作為一防護環(guard ring)或接合-終止擴大類型(Junction-termination extension type)之終止點。
- 如申請專利範圍第7項所述之功率半導體元件,其中:該深的主體摻雜區域係比在該終止地區的閘極運行溝槽深且圍繞著該閘極運行溝槽。
- 如申請專利範圍第1項所述之功率半導體元件,其中:該底部保護電極填充有該閘極材料,具有朝向該溝槽之一底部階梯式漸縮的輪廓,並具有一內襯層圍繞該閘極材料,其具有對應地階梯式逐漸增加的厚度。
- 如申請專利範圍第1項所述之功率半導體元件,其中:該底部保護電極填充有該閘極材料,具有朝向該溝槽之一底部漸縮的輪廓,並具有一內襯層圍繞該閘極材料,其具有對應地成逐步增加的厚度。
- 如申請專利範圍第1項所述之功率半導體元件,其中:該些功率電晶體單元更包含複數個溝槽式金氧半場效電晶體(MOSFET)單元。
- 一種功率半導體元件,係包含複數個功率電晶體單元,其由開設於一半導體基板上之溝槽所環繞,其中:至少一該功率電晶體單元構成一主動單元,該主動單元具有一源極區域,該源極區域設置於一溝槽閘極附近,該溝槽閘極電性連接至一閘極墊並環繞該主動單元,其中該溝槽閘極更具有一底部保護電極,該底部保護電極充填有一閘極材料並具有朝向該溝槽之一底部漸縮的輪廓,並具有一內襯層圍繞該閘極材料,其具有對應地逐步增加的厚度,該底部保護電極充填有該閘極材料並設置 於該溝槽閘極下方以及與該溝槽閘極相隔絕;及至少一該功率電晶體單元構成一源極接觸單元,該源極接觸單元由具有一部份做為一源極連接溝槽的該溝槽所圍繞,且該溝槽填充有該閘極材料以電性連接該底部保護電極與一源極金屬,該源極金屬直接設置於該源極連接溝槽的頂部上。
- 如申請專利範圍第12項所述之功率半導體元件,其中:至少一該功率電晶體單元構成一源極接觸單元,該源極接觸單元由具有一部份做為一源極連接溝槽的該溝槽所圍繞,且該溝槽填充有該閘極材料以電性連接該底部保護電極與一源極金屬,該源極金屬直接設置於該源極連接溝槽的頂部上。
- 如申請專利範圍第13項所述之功率半導體元件,更包含:一絕緣保護層,設置於該功率半導體元件之頂部上,並具有複數個源極開孔於該源極區域頂部上,提供該源極連接溝槽電性連接到該源極金屬。
- 如申請專利範圍第13項所述之功率半導體元件,更包含:一絕緣保護層,設置於該功率半導體元件之頂部上,並具有一閘極開孔,提供該閘極墊電性連接到該溝槽閘極。
- 如申請專利範圍第15項所述之功率半導體元件,其中:該閘極開孔係直接設置在該功率半導體元件之一終止地區中一閘極運行溝槽上方。
- 如申請專利範圍第16項所述之功率半導體元件,其中:該閘極運行溝槽係寬且深於該溝槽,以提供形成該溝槽閘極於該閘極運行溝槽中。
- 如申請專利範圍第16項所述之功率半導體元件,其中:該閘極運行溝槽更包含具有該底部保護電極之一保護閘極溝槽(SGT)結構。
- 如申請專利範圍第12項所述之功率半導體元件,更包含:一深的主體摻雜區域,於一終止地區作為一防護環(guard ring)或接合-終止擴大類型(Junction-termination extension type)之終止點。
- 如申請專利範圍第19項所述之功率半導體元件,其中:該深的主體摻雜區域係比在該終止地區的閘極運行溝槽深且圍繞著該閘極運行溝槽。
- 如申請專利範圍第12項所述之功率半導體元件,更包含:一汲極,設置於該半導體基板之一底面上。
- 如申請專利範圍第12項所述之功率半導體元件,其中:每一該功率電晶體單元更包含一主體區域,設置於圍繞該些功率電晶體單元之該溝槽之間。
- 如申請專利範圍第12項所述之功率半導體元件,其中:每一該功率電晶體單元更包含一主體區域,設置於圍繞該些功率電晶體單元之該溝槽之間,其中在該主動單元的該主體區域圍繞於設置於該溝槽閘極附近的該源極區域。
- 如申請專利範圍第12項所述之功率半導體元件,其中:一氧化層係設置於該底部保護電極之上方,以保護該底部保護電極,並將該底部保護電極與該溝槽閘極相隔絕。
- 如申請專利範圍第12項所述之功率半導體元件,其中:一氧化層係設置於該底部保護電極之上方,以保護該底部保護電極,並將該底部保護電極與該溝槽閘極相隔絕,其中在該底部保護電極上方的該氧化層係藉由一時序蝕刻製程(timed etch process)所控制的預先定義之深度設置在該溝槽中。
- 如申請專利範圍第25項所述之功率半導體元件,其中:該功率半導體元件具有一縮小的閘極-汲極電容Cgd,且該閘極-汲極電容Cgd和該底部保護電極上方的該氧化層之深度有關。
- 如申請專利範圍第12項所述之功率半導體元件,其中:該底部保護電極填充有該閘極材料,具有朝向該溝槽之一底部階梯式漸縮的輪廓,並具有一內襯層圍繞該閘極材料,其具有對應地階梯式逐漸增加的厚度。
- 如申請專利範圍第12項所述之功率半導體元件,其中:該些功率電晶體單元更包含複數個溝槽式金氧半場效電晶體(MOSFET)單元。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/356,944 US7633119B2 (en) | 2006-02-17 | 2006-02-17 | Shielded gate trench (SGT) MOSFET devices and manufacturing processes |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200733392A TW200733392A (en) | 2007-09-01 |
TWI398000B true TWI398000B (zh) | 2013-06-01 |
Family
ID=38427318
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101120095A TWI446541B (zh) | 2006-02-17 | 2007-02-02 | 保護閘極溝槽式金氧半場效電晶體(sgt mosfet)元件及其製造方法 |
TW101119830A TWI446540B (zh) | 2006-02-17 | 2007-02-02 | 保護閘極溝槽式金氧半場效電晶體(sgt mosfet)元件及其製造方法 |
TW096103839A TWI398000B (zh) | 2006-02-17 | 2007-02-02 | 保護閘極溝槽式金氧半場效電晶體(sgt mosfet)元件及其製造方法 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101120095A TWI446541B (zh) | 2006-02-17 | 2007-02-02 | 保護閘極溝槽式金氧半場效電晶體(sgt mosfet)元件及其製造方法 |
TW101119830A TWI446540B (zh) | 2006-02-17 | 2007-02-02 | 保護閘極溝槽式金氧半場效電晶體(sgt mosfet)元件及其製造方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US7633119B2 (zh) |
CN (1) | CN101375400B (zh) |
TW (3) | TWI446541B (zh) |
WO (1) | WO2007098076A2 (zh) |
Families Citing this family (80)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8236651B2 (en) * | 2009-08-14 | 2012-08-07 | Alpha And Omega Semiconductor Incorporated | Shielded gate trench MOSFET device and fabrication |
US8193580B2 (en) * | 2009-08-14 | 2012-06-05 | Alpha And Omega Semiconductor, Inc. | Shielded gate trench MOSFET device and fabrication |
US8692322B2 (en) * | 2006-02-17 | 2014-04-08 | Alpha And Omega Semiconductor Incorporated | Flexible Crss adjustment in a SGT MOSFET to smooth waveforms and to avoid EMI in DC-DC application |
US8618601B2 (en) * | 2009-08-14 | 2013-12-31 | Alpha And Omega Semiconductor Incorporated | Shielded gate trench MOSFET with increased source-metal contact |
US7932536B2 (en) * | 2007-03-09 | 2011-04-26 | Diodes Incorporated | Power rectifiers and method of making same |
US8021563B2 (en) * | 2007-03-23 | 2011-09-20 | Alpha & Omega Semiconductor, Ltd | Etch depth determination for SGT technology |
CN101868856B (zh) | 2007-09-21 | 2014-03-12 | 飞兆半导体公司 | 用于功率器件的超结结构及制造方法 |
US20100013009A1 (en) * | 2007-12-14 | 2010-01-21 | James Pan | Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance |
US8003522B2 (en) * | 2007-12-19 | 2011-08-23 | Fairchild Semiconductor Corporation | Method for forming trenches with wide upper portion and narrow lower portion |
US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
US7825431B2 (en) * | 2007-12-31 | 2010-11-02 | Alpha & Omega Semicondictor, Ltd. | Reduced mask configuration for power MOSFETs with electrostatic discharge (ESD) circuit protection |
JP5331497B2 (ja) * | 2008-11-27 | 2013-10-30 | 株式会社東芝 | 半導体装置およびその製造方法 |
US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US8304829B2 (en) | 2008-12-08 | 2012-11-06 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US7952141B2 (en) | 2009-07-24 | 2011-05-31 | Fairchild Semiconductor Corporation | Shield contacts in a shielded gate MOSFET |
WO2011019378A1 (en) * | 2009-08-14 | 2011-02-17 | Alpha And Omega Semiconductor Incorporated | Shielded gate trench mosfet device and fabrication |
US8187939B2 (en) * | 2009-09-23 | 2012-05-29 | Alpha & Omega Semiconductor Incorporated | Direct contact in trench with three-mask shield gate process |
TWI397182B (zh) * | 2009-09-30 | 2013-05-21 | Ptek Technology Co Ltd | 溝槽式功率金氧半電晶體及其製程方法 |
TWI420666B (zh) * | 2009-10-27 | 2013-12-21 | Great Power Semiconductor Corp | 封閉型溝槽式功率金氧半場效電晶體結構及其製作方法 |
US8314471B2 (en) * | 2009-11-17 | 2012-11-20 | Diodes Incorporated | Trench devices having improved breakdown voltages and method for manufacturing same |
US8431457B2 (en) | 2010-03-11 | 2013-04-30 | Alpha And Omega Semiconductor Incorporated | Method for fabricating a shielded gate trench MOS with improved source pickup layout |
US8367501B2 (en) | 2010-03-24 | 2013-02-05 | Alpha & Omega Semiconductor, Inc. | Oxide terminated trench MOSFET with three or four masks |
US8394702B2 (en) | 2010-03-24 | 2013-03-12 | Alpha And Omega Semiconductor Incorporated | Method for making dual gate oxide trench MOSFET with channel stop using three or four masks process |
US8264035B2 (en) * | 2010-03-26 | 2012-09-11 | Force Mos Technology Co., Ltd. | Avalanche capability improvement in power semiconductor devices |
US8497551B2 (en) * | 2010-06-02 | 2013-07-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned contact for trench MOSFET |
CN102299109B (zh) * | 2010-06-24 | 2013-12-18 | 大中积体电路股份有限公司 | 半导体功率组件与其制作方法 |
CN102623501B (zh) * | 2011-01-28 | 2015-06-03 | 万国半导体股份有限公司 | 带有增强型源极-金属接头的屏蔽栅极沟槽金属氧化物半导体场效应管 |
US8431470B2 (en) | 2011-04-04 | 2013-04-30 | Alpha And Omega Semiconductor Incorporated | Approach to integrate Schottky in MOSFET |
US8502302B2 (en) | 2011-05-02 | 2013-08-06 | Alpha And Omega Semiconductor Incorporated | Integrating Schottky diode into power MOSFET |
US8507978B2 (en) | 2011-06-16 | 2013-08-13 | Alpha And Omega Semiconductor Incorporated | Split-gate structure in trench-based silicon carbide power device |
US8889532B2 (en) * | 2011-06-27 | 2014-11-18 | Semiconductor Components Industries, Llc | Method of making an insulated gate semiconductor device and structure |
US8829603B2 (en) | 2011-08-18 | 2014-09-09 | Alpha And Omega Semiconductor Incorporated | Shielded gate trench MOSFET package |
US8759908B2 (en) * | 2011-11-01 | 2014-06-24 | Alpha And Omega Semiconductor Incorporated | Two-dimensional shielded gate transistor device and method of manufacture |
US8697520B2 (en) * | 2012-03-02 | 2014-04-15 | Alpha & Omega Semiconductor Incorporationed | Method of forming an asymmetric poly gate for optimum termination design in trench power MOSFETS |
US8802530B2 (en) | 2012-06-06 | 2014-08-12 | Alpha And Omega Semiconductor Incorporated | MOSFET with improved performance through induced net charge region in thick bottom insulator |
JP5799046B2 (ja) * | 2013-03-22 | 2015-10-21 | 株式会社東芝 | 半導体装置 |
KR101828495B1 (ko) | 2013-03-27 | 2018-02-12 | 삼성전자주식회사 | 평탄한 소스 전극을 가진 반도체 소자 |
KR101934893B1 (ko) | 2013-03-27 | 2019-01-03 | 삼성전자 주식회사 | 그루브 소스 컨택 영역을 가진 반도체 소자의 제조 방법 |
US10249721B2 (en) | 2013-04-04 | 2019-04-02 | Infineon Technologies Austria Ag | Semiconductor device including a gate trench and a source trench |
US9666663B2 (en) * | 2013-08-09 | 2017-05-30 | Infineon Technologies Ag | Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device |
WO2015028838A1 (en) | 2013-08-27 | 2015-03-05 | Freescale Semiconductor, Inc. | Semiconductor device and method of manufacture therefor |
US9029974B2 (en) * | 2013-09-11 | 2015-05-12 | Infineon Technologies Ag | Semiconductor device, junction field effect transistor and vertical field effect transistor |
US9076838B2 (en) | 2013-09-13 | 2015-07-07 | Infineon Technologies Ag | Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing |
US9385228B2 (en) | 2013-11-27 | 2016-07-05 | Infineon Technologies Ag | Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device |
US9105679B2 (en) | 2013-11-27 | 2015-08-11 | Infineon Technologies Ag | Semiconductor device and insulated gate bipolar transistor with barrier regions |
US9190478B2 (en) * | 2013-12-22 | 2015-11-17 | Alpha And Omega Semiconductor Incorporated | Method for forming dual oxide trench gate power MOSFET using oxide filled trench |
US9553179B2 (en) | 2014-01-31 | 2017-01-24 | Infineon Technologies Ag | Semiconductor device and insulated gate bipolar transistor with barrier structure |
US9595587B2 (en) | 2014-04-23 | 2017-03-14 | Alpha And Omega Semiconductor Incorporated | Split poly connection via through-poly-contact (TPC) in split-gate based power MOSFETs |
US9362394B2 (en) | 2014-06-18 | 2016-06-07 | Freescale Semiconductor, Inc. | Power device termination structures and methods |
WO2016014224A1 (en) * | 2014-07-25 | 2016-01-28 | United Silicon Carbide, Inc. | Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same |
US9553184B2 (en) * | 2014-08-29 | 2017-01-24 | Nxp Usa, Inc. | Edge termination for trench gate FET |
US9397213B2 (en) | 2014-08-29 | 2016-07-19 | Freescale Semiconductor, Inc. | Trench gate FET with self-aligned source contact |
US9368621B1 (en) * | 2014-11-26 | 2016-06-14 | Sinopower Semiconductor, Inc. | Power semiconductor device having low on-state resistance |
US9837526B2 (en) | 2014-12-08 | 2017-12-05 | Nxp Usa, Inc. | Semiconductor device wtih an interconnecting semiconductor electrode between first and second semiconductor electrodes and method of manufacture therefor |
US9324800B1 (en) | 2015-02-11 | 2016-04-26 | Freescale Semiconductor, Inc. | Bidirectional MOSFET with suppressed bipolar snapback and method of manufacture |
US9443845B1 (en) | 2015-02-23 | 2016-09-13 | Freescale Semiconductor, Inc. | Transistor body control circuit and an integrated circuit |
US9472662B2 (en) | 2015-02-23 | 2016-10-18 | Freescale Semiconductor, Inc. | Bidirectional power transistor with shallow body trench |
US9680003B2 (en) | 2015-03-27 | 2017-06-13 | Nxp Usa, Inc. | Trench MOSFET shield poly contact |
US10348295B2 (en) | 2015-11-19 | 2019-07-09 | Nxp Usa, Inc. | Packaged unidirectional power transistor and control circuit therefore |
US9673318B1 (en) * | 2016-01-13 | 2017-06-06 | Infineon Technologies Americas Corp. | Semiconductor device including a gate trench having a gate electrode located above a buried electrode |
US10388781B2 (en) | 2016-05-20 | 2019-08-20 | Alpha And Omega Semiconductor Incorporated | Device structure having inter-digitated back to back MOSFETs |
TWI567979B (zh) * | 2016-06-22 | 2017-01-21 | Sinopower Semiconductor Inc | 溝槽式功率半導體元件 |
US10446545B2 (en) | 2016-06-30 | 2019-10-15 | Alpha And Omega Semiconductor Incorporated | Bidirectional switch having back to back field effect transistors |
TWI601295B (zh) | 2016-08-25 | 2017-10-01 | 綠星電子股份有限公司 | 斷閘極金氧半場效電晶體 |
US10103140B2 (en) | 2016-10-14 | 2018-10-16 | Alpha And Omega Semiconductor Incorporated | Switch circuit with controllable phase node ringing |
US10199492B2 (en) | 2016-11-30 | 2019-02-05 | Alpha And Omega Semiconductor Incorporated | Folded channel trench MOSFET |
TWI622124B (zh) * | 2017-06-30 | 2018-04-21 | 帥群微電子股份有限公司 | 溝槽式功率半導體元件的製造方法 |
DE102017118352A1 (de) * | 2017-08-11 | 2019-02-14 | Infineon Technologies Ag | Halbleiterbauelement mit grabenstrukturen und herstellungsverfahren hierfür |
US10896885B2 (en) * | 2017-09-13 | 2021-01-19 | Polar Semiconductor, Llc | High-voltage MOSFET structures |
KR102378471B1 (ko) | 2017-09-18 | 2022-03-25 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조 방법 |
CN107658342B (zh) * | 2017-10-24 | 2020-06-30 | 贵州芯长征科技有限公司 | 非对称的屏蔽栅mosfet结构及其制备方法 |
CN107611179A (zh) * | 2017-10-24 | 2018-01-19 | 贵州芯长征科技有限公司 | 降低栅源电容的屏蔽栅mosfet结构及其制备方法 |
CN109979823B (zh) * | 2017-12-28 | 2022-07-12 | 深圳尚阳通科技有限公司 | 一种屏蔽栅功率器件及制造方法 |
US10312363B1 (en) * | 2018-02-02 | 2019-06-04 | Sanken Electric Co., Ltd. | Semiconductor device having improved edge trench, source electrode and gate electrode structures |
CN108417637A (zh) * | 2018-03-09 | 2018-08-17 | 香港商莫斯飞特半导体股份有限公司 | 一种多沟槽半导体功率器件及其制备方法 |
CN111223930A (zh) * | 2018-11-26 | 2020-06-02 | 深圳尚阳通科技有限公司 | 屏蔽栅沟槽mosfet |
US11552017B2 (en) * | 2021-01-25 | 2023-01-10 | Semiconductor Components Industries, Llc | Trench gate transistors with low-resistance shield and gate interconnects |
US11776994B2 (en) | 2021-02-16 | 2023-10-03 | Alpha And Omega Semiconductor International Lp | SiC MOSFET with reduced channel length and high Vth |
CN113808951B (zh) * | 2021-11-18 | 2022-02-11 | 南京华瑞微集成电路有限公司 | 一种抗电磁干扰超结mos器件及其制造方法 |
EP4372825A1 (en) * | 2022-11-16 | 2024-05-22 | Nexperia B.V. | A method of manufacturing a semiconductor device and a semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200304702A (en) * | 2002-03-19 | 2003-10-01 | Infineon Technologies Ag | Transistor arrangement with a structure for making electrical contact with electrodes of a trench transistor cell |
US6690062B2 (en) * | 2002-03-19 | 2004-02-10 | Infineon Technologies Ag | Transistor configuration with a shielding electrode outside an active cell array and a reduced gate-drain capacitance |
TW200423402A (en) * | 2003-04-29 | 2004-11-01 | Mosel Vitelic Inc | DMOS device having a trenched bus structure |
US20050167742A1 (en) * | 2001-01-30 | 2005-08-04 | Fairchild Semiconductor Corp. | Power semiconductor devices and methods of manufacture |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0129450D0 (en) | 2001-12-08 | 2002-01-30 | Koninkl Philips Electronics Nv | Trenched semiconductor devices and their manufacture |
US7405452B2 (en) * | 2004-02-02 | 2008-07-29 | Hamza Yilmaz | Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics |
-
2006
- 2006-02-17 US US11/356,944 patent/US7633119B2/en active Active
-
2007
- 2007-02-02 TW TW101120095A patent/TWI446541B/zh active
- 2007-02-02 TW TW101119830A patent/TWI446540B/zh active
- 2007-02-02 TW TW096103839A patent/TWI398000B/zh active
- 2007-02-17 WO PCT/US2007/004234 patent/WO2007098076A2/en active Application Filing
- 2007-02-17 CN CN2007800036459A patent/CN101375400B/zh active Active
-
2009
- 2009-12-11 US US12/653,355 patent/US7936011B2/en active Active
-
2011
- 2011-04-28 US US13/066,947 patent/US8431989B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050167742A1 (en) * | 2001-01-30 | 2005-08-04 | Fairchild Semiconductor Corp. | Power semiconductor devices and methods of manufacture |
TW200304702A (en) * | 2002-03-19 | 2003-10-01 | Infineon Technologies Ag | Transistor arrangement with a structure for making electrical contact with electrodes of a trench transistor cell |
US6690062B2 (en) * | 2002-03-19 | 2004-02-10 | Infineon Technologies Ag | Transistor configuration with a shielding electrode outside an active cell array and a reduced gate-drain capacitance |
TW200423402A (en) * | 2003-04-29 | 2004-11-01 | Mosel Vitelic Inc | DMOS device having a trenched bus structure |
Also Published As
Publication number | Publication date |
---|---|
TW201244106A (en) | 2012-11-01 |
TWI446540B (zh) | 2014-07-21 |
TW201242031A (en) | 2012-10-16 |
US20100090276A1 (en) | 2010-04-15 |
US7936011B2 (en) | 2011-05-03 |
TW200733392A (en) | 2007-09-01 |
US20110204440A1 (en) | 2011-08-25 |
WO2007098076A2 (en) | 2007-08-30 |
WO2007098076A3 (en) | 2008-05-08 |
US7633119B2 (en) | 2009-12-15 |
CN101375400A (zh) | 2009-02-25 |
TWI446541B (zh) | 2014-07-21 |
US20070194374A1 (en) | 2007-08-23 |
CN101375400B (zh) | 2010-07-14 |
US8431989B2 (en) | 2013-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI398000B (zh) | 保護閘極溝槽式金氧半場效電晶體(sgt mosfet)元件及其製造方法 | |
US8963240B2 (en) | Shielded gate trench (SGT) mosfet devices and manufacturing processes | |
US7453119B2 (en) | Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact | |
TWI593108B (zh) | 帶有保護遮罩氧化物的分裂柵溝槽功率金屬氧化物半導體場效應電晶體 | |
US8053315B2 (en) | Method to manufacture split gate with high density plasma oxide layer as inter-polysilicon insulation layer | |
US9997593B2 (en) | Power trench MOSFET with improved unclamped inductive switching (UIS) performance and preparation method thereof | |
US20080296673A1 (en) | Double gate manufactured with locos techniques | |
US8525255B2 (en) | Trench MOSFET with trenched floating gates having thick trench bottom oxide as termination | |
US20070004116A1 (en) | Trenched MOSFET termination with tungsten plug structures | |
JP2006128507A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP2000252468A (ja) | 埋め込みゲートを有するmosゲート装置およびその製造方法 | |
JP2009531850A (ja) | トレンチゲート半導体装置及びその製造方法 | |
TW201541523A (zh) | 電晶體器件及用於製備該電晶體器件的方法 | |
KR20040033313A (ko) | 셀 트렌치 게이트 전계 효과 트렌지스터 및 그 제조 방법 | |
CN105448732B (zh) | 改善uis性能的沟槽式功率半导体器件及其制备方法 | |
CN111200018A (zh) | 半导体器件及半导体器件制备方法 | |
TW201731100A (zh) | Vdmos及其製造方法 |