CN101373787B - 开关元件、开关元件的制造方法及存储元件阵列 - Google Patents
开关元件、开关元件的制造方法及存储元件阵列 Download PDFInfo
- Publication number
- CN101373787B CN101373787B CN2008101445948A CN200810144594A CN101373787B CN 101373787 B CN101373787 B CN 101373787B CN 2008101445948 A CN2008101445948 A CN 2008101445948A CN 200810144594 A CN200810144594 A CN 200810144594A CN 101373787 B CN101373787 B CN 101373787B
- Authority
- CN
- China
- Prior art keywords
- electrode
- gap
- switch element
- containment member
- insulating properties
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000007789 sealing Methods 0.000 claims abstract description 11
- 239000012212 insulator Substances 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 23
- 238000013459 approach Methods 0.000 claims description 12
- 238000012423 maintenance Methods 0.000 claims description 2
- 230000000717 retained effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 26
- 230000015572 biosynthetic process Effects 0.000 description 16
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- 229910052737 gold Inorganic materials 0.000 description 9
- 239000010931 gold Substances 0.000 description 9
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052804 chromium Inorganic materials 0.000 description 8
- 239000011651 chromium Substances 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052703 rhodium Inorganic materials 0.000 description 4
- 239000010948 rhodium Substances 0.000 description 4
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 4
- -1 silicon nitride nitride Chemical class 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000012797 qualification Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052774 Proactinium Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000005610 quantum mechanics Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
- H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa or cup type devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/943—Information storage or retrieval using nanostructure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49105—Switch making
Abstract
本发明提供能够有效利用的开关元件、开关元件的制造方法、以及能够有效利用所配置的开关元件的存储元件阵列的制造方法。开关元件(1)具有：绝缘性基板(10)；设置在绝缘性基板(10)上的第一电极(20)和第二电极(40)；电极间间隙部(50)，其设置在第一电极(20)和第二电极(40)之间，具有通过向第一电极(20)和第二电极(40)之间施加规定电压而产生电阻开关现象的纳米级的间隙；密封构件(60)，其在保持间隙的状态下密封电极间间隙部(50)。
Description
技术领域
本发明涉及开关元件、开关元件的制造方法及存储元件阵列。
背景技术
当前，随着器件的小型化、高密度化，进一步要求电子元件的精密化。例如，已公知一种开关元件，其可以通过向间隔微小间隙的2个电极之间(纳米间隙电极之间)施加电压来进行开关动作(参照专利文献1～4)。
此外，开发有一种开关元件，其例如由氧化硅和金等稳定的材料构成，通过倾斜蒸镀等简单的制造方法制成，能够稳定地重复进行开关动作(参照专利文献5和6)。
另外，为了在任意的环境中(例如大气中等)使用专利文献5和6记载的开关元件，通过密封构件整体覆盖开关元件，为了在任意的环境中使用将专利文献5和6记载的开关元件(存储元件)配置为阵列状而构成的存储元件阵列，通过密封构件整体覆盖存储元件阵列。
专利文献1：JP特开平7-321292号公报
专利文献2：JP特开平10-22403号公报
专利文献3：JP特开平8-242008号公报
专利文献4：JP特开平7-273355号公报
专利文献5：JP特开2005-79335号公报
专利文献6：JP特开2007-123828号公报
但是，如果以密封构件整体覆盖存储元件阵列，则当密封构件破损时，会导致存储元件阵列中配置的开关元件全部不能使用。
发明内容
本发明的目的在于提供能够有效利用的开关元件、开关元件的制造方法、以及能够有效利用所配置的开关元件的存储元件阵列。
为了解决所述问题，第一技术方案的开关元件，其特征在于，具有：绝缘性基板；设置在所述绝缘性基板上的第一电极和第二电极电极间间隙部，其设置在所述第一电极和所述第二电极之间，具有通过向所述第一电极和所述第二电极之间施加规定电压而产生电阻的开关现象(抵抗のスイツチング現象)的纳米级的间隙；密封构件，在每个开关元件都设置有所述密封构件，所述密封构件在保持所述间隙的状态下密封所述电极间间隙部。
第二技术方案的开关元件是在第一技术方案的基础之上，其特征在于，所述密封构件由绝缘性材料形成。
第三技术方案的开关元件是在第一技术方案的基础之上，其特征在于，所述第二电极配置在所述第一电极的上方。
第四技术方案的开关元件是在第三技术方案的基础之上，其特征在于所述第一电极设置为与所述绝缘性基板的上表面相接，该开关元件具有覆盖所述第一电极的绝缘体，在所述绝缘体上形成有用于露出所述第一电极的上表面的一部分的孔洞，所述第二电极设置为与所述绝缘体的上表面相接，所述电极间间隙部设置在所述孔洞的内部，所述密封构件以覆盖所述第二电极的上表面和所述孔洞的开口部的方式设置。
第五技术方案的开关元件，其特征在于，具有：绝缘性基板；第一电极，其设置为与所述绝缘性基板的上表面相接；绝缘体，其以覆盖所述第一电极的方式设置，形成有用于露出所述第一电极的上表面的一部分的孔洞；第二电极，其配置在所述第一电极的上方，与所述绝缘体的上表面相接；电极间间隙部，其设置在所述孔洞内部的所述第一电极和所述第二电极之间，具有通过向所述第一电极和所述第二电极之间施加规定电压而产生电阻的开关现象的纳米级的间隙；密封构件，其由绝缘性材料形成，在每个开关元件都设置有所述密封构件，所述密封构件以覆盖所述第二电极的上表面和所述孔洞的开口部的方式设置，在保持所述间隙的状态下密封所述电极间间隙部。
第六技术方案的开关元件的制造方法，是第一技术方案所述的开关元件的制造方法，其特征在于，具有：在所述绝缘性基板上设置所述第一电极和所述第二电极，形成所述电极间间隙部的电极间间隙部形成步骤；接着，通过所述密封构件在保持所述电极间间隙部的所述间隙的状态下针对每个开关元件密封该电极间间隙部的密封步骤。
第七技术方案的存储元件阵列，其特征在于，作为存储元件，将第一技 术方案中所述的开关元件配置为阵列状，通过所述密封构件分别独立地密封各开关元件的所述电极间间隙部。
根据本发明，开关元件和存储元件阵列具有的开关元件具备：绝缘性基板；设置在绝缘性基板上的第一电极和第二电极；电极间间隙部，其设置在第一电极和第二电极之间，具有通过向第一电极和第二电极之间施加规定电压而产生电阻的开关现象的纳米级的间隙；密封构件，其在保持间隙的状态下密封电极间间隙部。
即，由于每个开关元件都设有密封构件，因此在将开关元件配置为阵列状的存储元件阵列中，即使密封构件有破损也能够避免存储元件阵列所配置的开关元件全部不能使用的问题，从而能够有效使用开关元件。
另外，由于密封了电极间间隙部，因此能够保持将电极间间隙部配置在任意的环境中的状态。
另外，由于密封了电极间间隙部，因此能够在任意的环境中使用开关元件。
根据本发明，开关元件及存储元件阵列具有的开关元件通过以下步骤制造，即：电极间间隙部形成步骤，在绝缘性基板上设置第一电极和第二电极，形成电极间间隙部；密封步骤，通过密封构件在保持电极间间隙部的间隙的状态下密封该电极间间隙部。
即，由于每个开关元件都设有密封构件，因此在将开关元件配置为阵列状的存储元件阵列中，即使密封构件有破损也能够避免存储元件阵列所配置的所有的开关元件全部不能使用的问题，从而能够有效使用开关元件。
另外，由于在形成电极间间隙部后进行密封，因此在形成电极间间隙部后，将电极间间隙部配置到规定的环境中，并在该状态下密封电极间间隙部，从而能够保持将电极间间隙部配置在规定的环境中的状态。
另外，由于密封了电极间间隙部，因此能够在任意的环境中使用开关元件。
附图说明
图1是示意性表示本发明的开关元件要部的剖视图。
图2是示意性表示本发明的存储元件阵列要部的剖视立体图。
图3是示意性表示在间隙下部形成工序结束时的本发明的存储元件阵列要部的剖视立体图。
具体实施方式
以下参照附图对本发明的具体实施方式进行说明。另外，发明范围并不限于图示的例子。
这里，图1为示意性地表示作为适用本发明的一个实施方式而例示出的开关元件1的要部的剖视图。另外，图2为示意性表示作为适用本发明的一个实施方式而例示出的存储元件阵列100的要部的立体剖视图。
<开关元件的结构>
如图1所示，本发明的开关元件1例如构成为包括：绝缘性基板10；与绝缘性基板10的上表面接触而设置的第一电极20；与第一电极20的上表面接触而设置的绝缘体30；第二电极40，其配置在第一电极20的上方，与绝缘体30的上表面接触；设置在第一电极20和第二电极40之间的电极间间隙部50；与第二电极40的上表面接触而设置的密封构件60等。
具体而言，例如以覆盖第一电极20的方式设置绝缘体30，并且在绝缘体30上形成孔洞30a，从而露出第一电极20的上表面的一部分。
在孔洞30a的内表面上形成间隙下部51和间隙上部52，以此构成电极间间隙部50，该间隙下部51的一端与第一电极20接触而另一端向上方伸出，该间隙上部52的一端与第二电极40接触而另一端向下方伸出，该间隙下部51的另一端和间隙上部52的另一端具有纳米级的间隙。
另外，密封构件60例如以覆盖第二电极40的上表面和孔洞30a的开口部的方式设置。
绝缘性基板10例如作为用于设置开关元件1的电极(第一电极20)的支承体而发挥功能。
绝缘性基板10的结构及材质没有特别限定。具体而言，例如绝缘性基板10的表面形状可以是平面的形状或者是具有凹凸的形状。另外，绝缘性基板10例如可以是在Si等半导体基板的表面上设置氧化膜等而构成，也可以是基板自身具有绝缘性。另外，绝缘性基板10的材质例如优选玻璃、氧化硅(SiO2)等氧化物、氮化硅(SiN)等氮化物等，其中氧化硅(SiO2)在与第一电极 20的紧密接触以及制造自由度方面优点突出。
第一电极20例如与第二电极40成对配置，以此向开关元件1施加用于进行开关动作的规定电压。
对于第一电极20的形状没有特别限定，可以任意变更。
第一电极20的材质没有特别限定，例如优选是从金、银、铂、钯、镍、铝、钴、铬、铑、铜、钨、钽、碳以及它们的合金中选出的至少一种。这里，第一电极20为了强化与绝缘性基板10和绝缘体30的连接性，例如可以采用不同的金属重叠2层以上。具体而言，例如第一电极20可以是铬和金的层叠(多层)结构。
绝缘体30例如作为用于间隔设置开关元件1的2个电极(第一电极20和第二电极40)的支承体而发挥功能。
绝缘体30的结构和材质没有特别限定。具体而言，例如绝缘体30的表面形状可以是平面的形状，也可以是具有凹凸的形状。另外，绝缘体30的材质例如优选玻璃、氧化硅(SiO2)等氧化物、氮化硅(SiN)等氮化物等，其中氧化硅(SiO2)在与第一电极20及第二电极40的紧密连接性以及制造自由度方面优点突出。
第二电极40例如与第一电极20成对配置，以此向开关元件1施加用于进行开关动作的规定电压。
对于第二电极40的形状没有特别限定，可以任意变更。
第二电极40的材质没有特别限定，例如优选是从金、银、铂、钯、镍、铝、钴、铬、铑、铜、钨、钽、碳以及它们的合金中选出的至少一种。这里，第二电极40为了强化与绝缘体30的连接性，例如可以采用不同的金属重叠2层以上。具体而言，例如第二电极40可以是铬和金的层叠(多层)结构。
电极间间隙部50例如由间隙下部51和间隙上部52形成，并且具有通过向第一电极20和第二电极40之间施加规定电压而产生电阻开关现象的纳米级的间隙，从而具备了能够发现开关元件1的开关现象的功能。
例如图1所示，间隙下部51在孔洞30a的内表面上形成为从第一电极20一侧向第二电极40一侧突出，并且间隙上部52在孔洞30a的内表面上形成为从第二电极40一侧向第一电极20一侧突出。
对于间隙下部51的形状没有特别限定，可以适当变更。并且间隙下部 51和第一电极20可以例如图1所示形成为一体，也可以例如图2所示分体形成。
间隙下部51的材质没有特别限定，例如优选是从金、银、铂、钯、镍、铝、钴、铬、铑、铜、钨、钽、碳以及它们的合金中选出的至少一种。这里，间隙下部51为了强化与绝缘体30的连接性，例如可以采用不同的金属重叠2层以上。具体而言，例如间隙下部51可以是铬和金的层叠(多层)结构。
对于间隙上部52的形状没有特别限定，可以适当变更。并且间隙上部52和第二电极40可以分体形成，也可以例如图1和图2所示形成为一体。
间隙上部52的材质没有特别限定，例如优选是从金、银、铂、钯、镍、铝、钴、铬、铑、铜、钨、钽、碳以及它们的合金中选出的至少一种。这里，间隙上部52为了强化与绝缘体30的连接性，例如可以采用不同的金属重叠2层以上。具体而言，例如间隙上部52可以是铬和金的层叠(多层)结构。
电极间间隙部50所具有的间隙宽度，即间隙下部51与间隙上部52之间(纳米间隙电极间)的距离(间隔)G例如优选0nm＜G≤13nm，更优选0.8nm＜G＜2.2nm。
这里，距离G的上限值为13nm是由于例如在通过倾斜蒸镀进行制造时，如果间隙间隔大于13nm则无法进行开关。
另一方面，距离G的下限值则是考虑到在0nm时会发生间隙下部51与间隙上部52的短路。另外，下限值虽然难以通过显微镜测定来确定，但是可以是能够产生隧道电流的最小距离。即，下限值是在开关元件1工作时，电流-电压特性不遵循欧姆定律，而能够观测到量子力学意义上的隧道效应的距离的理论值。
另外，如果将电阻值代入隧道电流的理论式，则能够求出间隙间隔的计算结果在0.8nm＜G＜2.2nm的范围。
另外，电极间间隙部50(间隙下部51与间隙上部52之间)的直流电阻例如优选大于1kΩ而小于10TΩ，更优选为大于10kΩ。
这里，电阻的上限值为10TΩ是由于超过10TΩ则无法进行开关。
另一方面，电阻的下限值为1kΩ是由于当前技术还未达到1kΩ以下，故而以其为下限。
另外，开关在“关(OFF)”状态下电阻越高越好，因此优选上限值较 高，在“开(ON)”状态下电阻为1kΩ，则易于流过mA级的电流，从而可能损坏其它元件，因此下限值优选为10kΩ。
另外，间隙下部51和间隙上部52之间的最接近部位(电极间间隙部50的间隙)例如可以在间隙下部51和间隙上部52相对的区域上形成1处或多处。
另外，在间隙下部51和间隙上部52之间，例如可以形成由该间隙下部51和间隙上部52的构成材料等形成的岛部分(河中沙洲那样的部分)。此时，例如在间隙下部51和岛部分之间以及间隙上部52和岛部分之间形成规定的间隙(电极间间隙部50的间隙)，避免间隙下部51和间隙上部52短路即可。
密封构件60例如以保持间隙的状态密封电极间间隙部50，从而将电极间间隙部50与大气隔绝，能够使开关元件1稳定地工作。
密封构件60的形状只要能够密封电极间间隙部50即可，没有特别限定，可以适当地任意变更。
密封构件60的材质只要能够在保持电极间间隙部50的间隙的状态下密封电极间间隙部50即可，没有特别限定。具体而言，密封构件60例如通过旋涂等方式进行涂敷或者熔融粘接等方法形成。因此，作为密封构件60的材质，优选所生成的密封构件60是不会由于密封材料60的表面张力而侵入孔洞30a的内部的材料。另外，密封构件60的材质优选树脂或玻璃等绝缘性材料，但是也可以是半导体材料或导电性材料。另外，密封构件60既可以是仅由1种材料构成的单层结构，也可以是由多种材料构成的层叠(多层)结构。
被密封构件60密封的孔洞30a的内部例如可以是减压环境，此外也能够充满多种物质。被密封构件60密封的孔洞30a的内部压力P优选例如为10-6Pa＜P＜2×105Pa，更优选为102Pa＜P＜105Pa。
这里，确认了压力P的上限值在105Pa以下的范围内可以工作，而高于此上限值压力则会难以操作，因此考虑到漏气等而将略微提高的2×105Pa作为上限值。
另一方面，确认了压力P的下限值在10-6Pa以上的范围内可以工作，而低于此下限值压力则会难以操作，因此更优选将通过工业方法能够简单实现的真空系统的102Pa作为下限值。
另外，被密封构件60密封的孔洞30a的内部，例如可以充满干燥空气、氮气、Ar等稀有气体之类的惰性气体或者甲苯等对电不活泼的有机溶剂。
<开关元件的制造方法>
下面对开关元件1的制造方法进行说明。
开关元件1的制造例如包括以下工序：(1)绝缘性基板准备工序；(2)第一电极形成工序；(3)绝缘体形成工序；(4)间隙下部形成工序；(5)间隙上部和第二电极形成工序；(6)密封构件形成工序。
(1)绝缘性基板准备工序
绝缘性基板准备工序是准备绝缘性基板10的工序。
(2)第一电极形成工序
第一电极形成工序是在绝缘性基板10的上表面上形成第一电极20的工序。
(3)绝缘体形成工序
绝缘体形成工序以覆盖第一电极20的方式形成绝缘体30，在绝缘体30上形成用于露出第一电极20的上表面的一部分的孔洞30a。
(4)间隙下部形成工序
间隙下部形成工序是在孔洞30a的内表面上的第一电极20的上表面上形成间隙下部51的工序。
(5)间隙上部及第二电极形成工序
间隙上部及第二电极形成工序是在孔洞30a的内表面上侧形成间隙上部52并且在绝缘体30的上表面上形成第二电极40的工序。另外，间隙上部52和第二电极40既可以同时形成，也可以分别形成。
(6)密封构件形成工序
密封构件形成工序是以覆盖第二电极40的上表面及孔洞30a的开口部的方式形成密封构件60的工序。
这里，在绝缘性基板10上设置第一电极20和第二电极40而形成电极间间隙部50的电极间间隙部形成步骤与下述步骤相对应：(1)绝缘性基板准备工序、(2)第一电极形成工序、(3)绝缘体形成工序、(4)间隙下部形成工序、(5)间隙上部和第二电极形成工序；通过密封构件60在保持电极间间隙部50的间隙的状态下密封电极间间隙部50的步骤与(6)密封构件形 成工序相对应。
另外，在(6)密封构件形成工序之前或者在(6)密封构件形成工序之后可以进行(7)电场切断工序。
电场切断工序是用于可靠地形成电极间间隙部50的工序。在间隙下部51与间隙上部52短路的情况下，第一电极20和第二电极40串联连接可变电阻、定值电阻和电源(均未图示)并施加电压。然后，将可变电阻的电阻值从初始值(大电阻)起平缓地调节以减小阻值，当没有电流流过时停止施加电压，从而在间隙下部51与间隙上部52之间形成电极间间隙部50，获得具有所需的电极间距离G的纳米间隙电极。
另外，上述开关元件1的形成方法仅是一个例子，形成方法并不仅限于此。
<存储元件阵列的结构>
本发明的存储元件阵列100例如是将开关元件1…作为存储元件配置为阵列状(2维阵列状)的高密度存储器。
存储元件阵列100例如图2所示构成为包括开关元件1、与开关元件1相接的第一电子元件200、与开关元件1及第一电子元件200相接的第二电子元件300等。
第一电子元件200和第二电子元件300作为电子元件没有特别限定，例如是pn二极管或通道(tunnel)元件等。
另外，存储元件阵列100所具有的开关元件1以外的电子元件不限于第一电子元件200和第二电子元件300这2个电子元件，也可以是1个电子元件或者3个以上的电子元件。另外，在存储元件阵列100所具有的开关元件1以外的电子元件为多个时，这些电子元件中可以包含同种电子元件，也可以包含不同种类的电子元件。
另外，存储元件阵列100至少具备开关元件1即可，而不必一定具有开关元件1以外的电子元件。
在图2所示的存储元件阵列100中，开关元件1的第一电极20和间隙下部51分体形成，在第一电极20和间隙下部51之间配置第一电子元件200和第二电子元件300。
即，在孔洞30a内与第一电极20的上表面相接而层叠第一电子元件200， 进而在第一电子元件200的上表面层叠第二电子元件300。然后，在孔洞30a的内表面上形成间隙下部51和间隙上部52，以此构成电极间间隙部50，该间隙下部51的一端与第二电子元件300接触而另一端向上方伸出，该间隙上部52的一端与第二电极40接触而另一端向下方伸出，该间隙下部51的另一端和间隙上部52的另一端具有纳米级的间隙。
<存储元件阵列的制造方法>
下面对存储元件阵列100的制造方法进行说明。
存储元件阵列100的形成例如包括以下工序：(1)绝缘性基板准备工序；(2)第一电极形成工序；(3)绝缘体形成工序；(4)间隙下部形成工序；(5)间隙上部和第二电极形成工序；(6)密封构件形成工序。
(1)绝缘性基板准备工序
绝缘性基板准备工序是准备绝缘性基板10的工序。
(2)第一电极形成工序
第一电极形成工序是在绝缘性基板10的上表面上形成多个第一电极20的工序。这里，多个第一电极20以相互平行的方式配置。
(3)绝缘体形成工序
绝缘体形成工序中以覆盖第一电极20的方式形成绝缘体30，在绝缘体30上形成多个用于露出第一电极20的上表面的一部分的孔洞30a。
(4)间隙下部形成工序
间隙下部形成工序中，在孔洞30a的内表面上的第一电极20的上表面层叠开关元件1以外的电子元件(例如第一电子元件200或第二电子元件300)，在上述电子元件的上表面形成间隙下部51。
例如图3为示意性表示间隙下部形成工序结束时的开关元件100的要部的剖视图。如图3所示，孔洞30a以规定的间隔形成，在该孔洞30a的内部配置第一电子元件200、第二电子元件300和间隙下部51。
(5)间隙上部及第二电极形成工序
间隙上部及第二电极形成工序是在孔洞30a的内表面上侧形成间隙上部52并且在绝缘体30的上表面上形成多个第二电极40的工序。这里，多个第二电极40与第一电极20垂直相交地配置，并且该多个第二电极40之间配置为相互平行。
(6)密封构件形成工序
密封构件形成工序是以覆盖第二电极30的上表面及孔洞30a的开口部的方式形成密封构件60的工序。
这里，在形成孔洞30a的位置配置开关元件1，因此例如图3所示在存储元件阵列100上配置4个开关元件1。并且，密封构件60通过覆盖各孔洞30a的开口部而能够将各开关元件1的电极间间隙部50分别独立地密封。由此，在密封构件60有破损的情况下，也能够避免在存储元件阵列100中配置的全部开关元件1都不能使用，从而能够有效使用开关元件1。
当然，在存储元件阵列100上配置的开关元件1的数量不限于4个，也可以是任意多个。
另外，密封构件60的形状只要能够对应于每个开关元件1密封电极间间隙部50即可，没有特别限定，可以适当地进行任意变更。具体而言，例如图1所示，密封构件60以仅覆盖第二电极40的上表面和孔洞30a的开口部的方式设置，但是也可以例如以覆盖第二电极40的上表面、孔洞30a的开口部和绝缘体30的上表面的方式设置。
根据如上所述的本发明的开关元件1和具有开关元件1的存储元件阵列100，其具有：绝缘性基板10；设置在绝缘性基板10上的第一电极20和第二电极40；电极间间隙部50，其设置在第一电极20和第二电极40之间，具有通过向第一电极20和第二电极40之间施加规定电压而产生电阻开关现象的纳米级的间隙；密封构件60，以保持间隙的状态密封电极间间隙部50。
即，由于对应于每个开关元件1设置密封构件60，因此在将开关元件1配置为阵列状的存储元件阵列100中，即使在密封构件60有破损的情况下，也能够避免在存储元件阵列100中配置的全部开关元件1都不能使用，从而能够有效使用开关元件1。
另外，由于密封了电极间间隙部50，因此能够保持在任意的环境中配置电极间间隙部50的状态。
另外，由于密封了电极间间隙部50，因此能够在任意的环境中使用开关元件1。
另外，根据本发明的开关元件1和具有开关元件1的存储元件阵列100，密封构件60由绝缘性材料形成，因此能够重叠配置多个开关元件1，从而提 高集成度。
另外，根据本发明的开关元件1和具有开关元件1的存储元件阵列100，第二电极40配置在第一电极20的上方，因此能够提高集成度。
另外，根据本发明的开关元件1和具有开关元件1的存储元件阵列100，第一电极20与绝缘性基板10的上表面相接而设置，开关元件1具有覆盖第一电极20的绝缘体30，在绝缘体30上形成用于露出第一电极20的上表面的一部分的孔洞30a，第二电极40与绝缘体30的上表面相接而设置，电极间间隙部50设置在孔洞30a的内部，密封构件60以覆盖第二电极40的上表面和孔洞30a的开口部的方式设置。
即，仅通过以密封构件60覆盖第二电极40的上表面和孔洞30a的开口部的简单结构，能够密封电极间间隙部50。
根据上述的本发明的开关元件1(存储元件阵列100具有的开关元件1)的制造方法，具有：电极间间隙部形成步骤，在绝缘性基板10上设置第一电极20和第二电极40而形成电极间间隙部50；密封步骤，通过密封构件60在保持电极间间隙部50的间隙的状态下密封电极间间隙部50。
这样，密封构件60与第一电极20或第二电极40分别形成，因此尽管第一电极20或第二电极40必须在真空中形成，但是密封构件60可以在任意的环境中形成，从而能够降低密封构件60的形成装置(成膜装置)的成本。
另外，密封构件60在形成电极间间隙部50后形成，因此能够在形成电极间间隙部50后，将电极间间隙部50配置在所需的环境中，在该状态下密封电极间间隙部50，从而能够保持将电极间间隙部50配置在所需的环境中的状态。
另外，本发明不仅限于上述实施方式，能够在不脱离其主旨的范围内适当地变更。
在上述实施方式中开关元件1和存储元件阵列100的结构或各部形状等仅表示了一个例子，但并不限于此。
例如，虽然将第二电极40配置在第一电极20的上方，即将第一电极20和第二电极40沿着上下方向排列配置，但也可以将第一电极20和第二电极40沿着左右方向排列配置。此时，沿着上下方向排列配置的间隙下部51和间隙上部52也可以沿着左右方向排列配置。
Claims (7)
1.一种开关元件，其特征在于，具有：
绝缘性基板；
设置在所述绝缘性基板上的第一电极和第二电极；
电极间间隙部，其设置在所述第一电极和所述第二电极之间，具有通过向所述第一电极和所述第二电极之间施加规定电压而产生电阻的开关现象的纳米级的间隙；
密封构件，在每个开关元件都设置有所述密封构件，所述密封构件在保持所述间隙的状态下密封所述电极间间隙部。
2.如权利要求1所述的开关元件，其特征在于，所述密封构件由绝缘性材料形成。
3.如权利要求1所述的开关元件，其特征在于，所述第二电极配置在所述第一电极的上方。
4.如权利要求3所述的开关元件，其特征在于，
所述第一电极设置为与所述绝缘性基板的上表面相接，
该开关元件具有覆盖所述第一电极的绝缘体，
在所述绝缘体上形成有用于露出所述第一电极的上表面的一部分的孔洞，
所述第二电极设置为与所述绝缘体的上表面相接，
所述电极间间隙部设置在所述孔洞的内部，
所述密封构件以覆盖所述第二电极的上表面和所述孔洞的开口部的方式设置。
5.一种开关元件，其特征在于，具有：
绝缘性基板；
第一电极，其设置为与所述绝缘性基板的上表面相接；
绝缘体，其以覆盖所述第一电极的方式设置，形成有用于露出所述第一电极的上表面的一部分的孔洞；
第二电极，其配置在所述第一电极的上方，与所述绝缘体的上表面相接；
电极间间隙部，其设置在所述孔洞内部的所述第一电极和所述第二电极之间，具有通过向所述第一电极和所述第二电极之间施加规定电压而产生电阻的开关现象的纳米级的间隙；
密封构件，其由绝缘性材料形成，在每个开关元件都设置有所述密封构件，并且，所述密封构件以覆盖所述第二电极的上表面和所述孔洞的开口部的方式设置，在保持所述间隙的状态下密封所述电极间间隙部。
6.一种开关元件的制造方法，是权利要求1中所述的开关元件的制造方法，其特征在于，包括：
在所述绝缘性基板上设置所述第一电极和所述第二电极，形成所述电极间间隙部的电极间间隙部形成步骤；
接着，通过所述密封构件在保持所述电极间间隙部的所述间隙的状态下针对每个开关元件密封该电极间间隙部的密封步骤。
7.一种存储元件阵列，其特征在于，
作为存储元件，将权利要求1中所述的开关元件配置为阵列状，
通过所述密封构件，分别独立地密封各开关元件的所述电极间间隙部。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007215864A JP2009049287A (ja) | 2007-08-22 | 2007-08-22 | スイッチング素子、スイッチング素子の製造方法及びメモリ素子アレイ |
| JP2007215864 | 2007-08-22 | ||
| JP2007-215864 | 2007-08-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101373787A CN101373787A (zh) | 2009-02-25 |
| CN101373787B true CN101373787B (zh) | 2012-07-04 |
Family
ID=39951627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101445948A Expired - Fee Related CN101373787B (zh) | 2007-08-22 | 2008-08-22 | 开关元件、开关元件的制造方法及存储元件阵列 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8045359B2 (zh) |
| EP (1) | EP2028693B1 (zh) |
| JP (1) | JP2009049287A (zh) |
| KR (1) | KR101449916B1 (zh) |
| CN (1) | CN101373787B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4544340B2 (ja) | 2008-01-24 | 2010-09-15 | ソニー株式会社 | 電子素子およびその製造方法並びに記憶装置 |
| JP5455415B2 (ja) | 2009-04-10 | 2014-03-26 | 株式会社船井電機新応用技術研究所 | ナノギャップ電極を有する素子の製造方法 |
| US9324422B2 (en) * | 2011-04-18 | 2016-04-26 | The Board Of Trustees Of The University Of Illinois | Adaptive resistive device and methods thereof |
| US9412442B2 (en) | 2012-04-27 | 2016-08-09 | The Board Of Trustees Of The University Of Illinois | Methods for forming a nanowire and apparatus thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786613A (en) * | 1994-03-14 | 1998-07-28 | Sgs-Thomson Microelectronics S.A. | Integrated overvoltage protection device having electrodes separated by a gas-filled cavity |
| JP2005079335A (ja) * | 2003-08-29 | 2005-03-24 | National Institute Of Advanced Industrial & Technology | ナノギャップ電極の製造方法及び該方法により製造されたナノギャップ電極を有する素子 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2713152B2 (ja) | 1994-03-30 | 1998-02-16 | 日本電気株式会社 | 単一電子トンネリング効果素子およびその製造方法 |
| JPH08242008A (ja) | 1995-03-03 | 1996-09-17 | Toshiba Corp | 微小トンネル接合デバイスとその製造方法 |
| JP3710880B2 (ja) | 1996-06-28 | 2005-10-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US7875883B2 (en) * | 2001-09-25 | 2011-01-25 | Japan Science And Technology Agency | Electric device using solid electrolyte |
| US6699779B2 (en) * | 2002-03-22 | 2004-03-02 | Hewlett-Packard Development Company, L.P. | Method for making nanoscale wires and gaps for switches and transistors |
| DE10256486A1 (de) * | 2002-12-03 | 2004-07-15 | Infineon Technologies Ag | Verfahren zum Herstellen einer Speicherzelle, Speicherzelle und Speicherzellen-Anordnung |
| JP4919146B2 (ja) * | 2005-09-27 | 2012-04-18 | 独立行政法人産業技術総合研究所 | スイッチング素子 |
| JP5297584B2 (ja) * | 2005-10-14 | 2013-09-25 | 株式会社半導体エネルギー研究所 | 半導体装置、半導体装置を用いた温度センサー及び半導体装置の作製方法 |
| JP5170615B2 (ja) * | 2007-03-26 | 2013-03-27 | 株式会社船井電機新応用技術研究所 | スイッチング素子 |
| JP5120874B2 (ja) * | 2007-06-22 | 2013-01-16 | 株式会社船井電機新応用技術研究所 | スイッチング素子 |
-
2007
- 2007-08-22 JP JP2007215864A patent/JP2009049287A/ja active Pending
-
2008
- 2008-08-12 KR KR1020080078890A patent/KR101449916B1/ko not_active IP Right Cessation
- 2008-08-19 EP EP08014730.9A patent/EP2028693B1/en not_active Expired - Fee Related
- 2008-08-20 US US12/195,165 patent/US8045359B2/en not_active Expired - Fee Related
- 2008-08-22 CN CN2008101445948A patent/CN101373787B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786613A (en) * | 1994-03-14 | 1998-07-28 | Sgs-Thomson Microelectronics S.A. | Integrated overvoltage protection device having electrodes separated by a gas-filled cavity |
| JP2005079335A (ja) * | 2003-08-29 | 2005-03-24 | National Institute Of Advanced Industrial & Technology | ナノギャップ電極の製造方法及び該方法により製造されたナノギャップ電極を有する素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090052223A1 (en) | 2009-02-26 |
| CN101373787A (zh) | 2009-02-25 |
| JP2009049287A (ja) | 2009-03-05 |
| KR101449916B1 (ko) | 2014-10-15 |
| EP2028693A3 (en) | 2012-06-06 |
| EP2028693B1 (en) | 2014-03-19 |
| EP2028693A2 (en) | 2009-02-25 |
| US8045359B2 (en) | 2011-10-25 |
| KR20090020486A (ko) | 2009-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101868305B1 (ko) | 도핑된 버퍼 영역을 가진 전이 금속 산화물 저항성 스위칭 장치 | |
| CN102197484B (zh) | 存储器装置及形成方法 | |
| CN101373787B (zh) | 开关元件、开关元件的制造方法及存储元件阵列 | |
| US8377565B2 (en) | Filling material and filling method using the same | |
| US20040154830A1 (en) | Ceramic circuit board and method for manufacturing the same | |
| CN101960592B (zh) | 用于防止金属绝缘体相变装置的自发热的电路和用于制作该电路的集成装置的方法 | |
| CN109791977A (zh) | 相关电子开关结构及应用 | |
| JPH07508369A (ja) | 垂直超小形電子電界エミッターとその製造方法 | |
| CN101253629B (zh) | 采用突跃金属-绝缘体变换的存储器件及其操作方法 | |
| JP5170615B2 (ja) | スイッチング素子 | |
| US9299907B2 (en) | Thin-film thermo-electric generator and fabrication method thereof | |
| CN101330093B (zh) | 存储元件阵列 | |
| CN102190277A (zh) | 电极结构及具有该电极结构的微型设备用封装 | |
| US8653912B2 (en) | Switching element | |
| TW447108B (en) | Fuse for semiconductor arrangement | |
| JP2005190862A (ja) | 固体酸化物形燃料電池セル | |
| KR100724528B1 (ko) | 저항변화 기억소자용 박막 구조물 및 그 제조 방법 | |
| CN110088890A (zh) | 形成三维集成布线结构的方法及其半导体结构 | |
| CN102157687A (zh) | 基于石墨烯的可编程非易失性电阻型存储器及其制备方法 | |
| US9355984B2 (en) | Electronic device and method for fabricating an electronic device | |
| KR20190031180A (ko) | 열전 모듈 및 그 제조 방법 | |
| CN110421839B (zh) | 基于3d打印的二极管及其打印方法 | |
| JP5526341B2 (ja) | スイッチング素子 | |
| JP4484537B2 (ja) | 対サージ防御装置及びその作製方法 | |
| JP2008135413A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: FUNAI ELECTRIC CO., LTD. Free format text: FORMER OWNER: FUNAI ELECTRIC ADVANCED APPLIED TECHNOLOGY RESEARCH INSTITUTE INC. Effective date: 20150625 Free format text: FORMER OWNER: FUNAI ELECTRIC CO., LTD. Effective date: 20150625 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150625 Address after: Osaka Japan Patentee after: Funai Electric Co.,Ltd. Address before: Ibaraki Patentee before: FUNAI EAA TECH RES INST Inc. Patentee before: Funai Electric Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120704 |