CN101356598A - 层叠线圈元器件及其制造方法 - Google Patents

层叠线圈元器件及其制造方法 Download PDF

Info

Publication number
CN101356598A
CN101356598A CNA2007800011112A CN200780001111A CN101356598A CN 101356598 A CN101356598 A CN 101356598A CN A2007800011112 A CNA2007800011112 A CN A2007800011112A CN 200780001111 A CN200780001111 A CN 200780001111A CN 101356598 A CN101356598 A CN 101356598A
Authority
CN
China
Prior art keywords
coil component
coil
insulating barrier
multilayer
ceramic sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800011112A
Other languages
English (en)
Other versions
CN101356598B (zh
Inventor
伊藤阳一郎
内藤修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN101356598A publication Critical patent/CN101356598A/zh
Application granted granted Critical
Publication of CN101356598B publication Critical patent/CN101356598B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/30Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00Coils
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/04Layered products comprising a layer of synthetic resin as impregnant, bonding, or embedding substance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00Adaptations of transformers or inductances for specific applications or functions
    • H01F38/20Instruments transformers
    • H01F38/40Instruments transformers for dc
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/0066Printed inductances with a magnetic layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F2017/0093Common mode choke coil
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31678Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

本发明在开放磁路型的层叠线圈元器件中,提高直流叠加特性。是将线圈用导体图案(5)与陶瓷片材层叠而形成的内置线圈(L)的层叠线圈元器件(1)。在上述陶瓷片材中,包括:第1陶瓷片材、以及具有比该第1陶瓷片材低的磁导率的第3陶瓷片材(4)。在上述线圈(L)的包括线圈轴的剖面中,上述第3陶瓷片材(4)具有跨过在层叠方向上相邻的2个以上的上述线圈用导体图案(5)的形状。

Description

层叠线圈元器件及其制造方法
技术领域
本发明涉及一种层叠线圈元器件,特别涉及一种将导电体与绝缘层层叠而形成的内置线圈的层叠线圈元器件及其制造方法。
背景技术
例如,在DC-DC变换器中所使用的层叠线圈元器件中,为了防止由于磁饱和而引起的电感下降从而造成从电流向磁能的变换效率下降,要求直流叠加特性良好的层叠线圈元器件。
在层叠线圈元器件中,作为提高直流叠加特性的元器件,已知在专利文献1中揭示了一种开放磁路型的层叠线圈元器件。如图14所示,该层叠线圈元器件101具有在磁性体层102之间设置了非磁性体层104的结构。通过在磁性体层102之间设置非磁性体层104,形成在线圈L周围的磁路φ′1的非磁性体层104中的磁阻变大,而且会磁通会从非磁性体层104漏出。结果,抑制在非磁性体层104中磁通密度变得过大的情况,很难引起磁饱和,从而能够抑制由于磁饱和而引起的电感的急剧下降。即,提高了层叠线圈元器件101的直流叠加特性。
但是,在图14所示的层叠线圈元器件101中,不能够充分地提高直流叠加特性。下面进行说明。
如上所述,在非磁性体层104中,磁路φ′1的磁阻变大。这样如果磁阻变大,则如图14所示,产生为了避开非磁性体层104的较短磁路φ′2。因为该磁路φ′2是闭合磁路,所以在磁路φ′2上很难发生磁通漏出的情况。因此,即使是较小的直流叠加电流,也有可能磁通密度过大而发生磁饱和。
专利文献1:日本专利特公平1-35483号公报
因此,本发明的目的是提供一种能够提高直流叠加特性的开放磁路型的层叠线圈元器件及其制造方法。
发明内容
本发明的层叠线圈元器件,其特征在于,在将导电体与绝缘层层叠而形成的内置线圈的层叠线圈元器件中,在所述绝缘层中包括:第1绝缘层、以及具有比该第1绝缘层低的磁导率的第2绝缘层,在所述线圈的包括线圈轴的剖面中,所述第2绝缘层具有跨过层叠方向上相邻的2个以上的所述导电体的形状。通过这样,被第2绝缘层跨过的导电体对于形成闭合磁路没有帮助。结果,因为该闭合磁路的磁通减小,很难引起磁饱和,所以提高了层叠线圈元器件的直流叠加特性。
在与本发明相关的层叠线圈元器件中,所述第2绝缘层在包括所述线圈轴的剖面中,最好是分别跨过在层叠方向上并排配置2排的导电体的形状。通过这样,各排导电体分别被第2绝缘层所包围。因此,与一起跨过2排导电体的形状的情况相比,导电体的周围被第2绝缘层广泛地覆盖。结果,被包围的导电体对于形成闭合磁路没有帮助,提高了直流叠加特性。
在与本发明相关的层叠线圈元器件中,所述第2绝缘层也可以是非磁性体层。
在与本发明相关的层叠线圈元器件中,所述第2绝缘层也可以在跨过所述导电体的部分进行弯曲。
在与本发明相关的层叠线圈元器件中,所述导电体最好在与所述第2绝缘层相同的方向上进行弯曲。如果导电体弯曲,则该导电体周边的磁阻变高,比起导电体各自周围的磁通,整个线圈的周围比较容易产生磁通。
在与本发明相关的层叠线圈元器件中,所述导电体在包括所述线圈轴的剖面中,最好是与该线圈轴垂直的方向的两端部厚度比中间部厚度要薄的形状。
在与本发明相关的层叠线圈元器件中,最好在所述绝缘层的规定中间层的上层,所述导电体弯曲以使其向上层侧突出,在所述绝缘层的规定中间层的下层,所述导电体弯曲以使其向下层侧突出。如果采用具有这样结构的层叠线圈元器件,则得到位于层叠方向最上层侧的导电体弯曲以使其向上层侧的结构,且得到位于层叠方向最下层侧的导电体弯曲以使其向下层侧的结构。通过这样,成为位于最上面的导电体及位于最下面的导电体去掉拐角的结构。因此,在与本发明相关的层叠线圈元器件中,因为磁路能够通过本来存在导电体的拐角的部分,所以与导电体不弯曲的层叠线圈元器件相比,磁路变短。结果,能够增加层叠线圈元器件的磁通,能够增加该层叠线圈元器件的电感。
在与本发明相关的层叠线圈元器件中,所述第2绝缘层也可以形成为多层。
与本发明相关的层叠线圈元器件能够用下面的制造方法来进行制造。具体地说,在将导电体与绝缘层层叠而形成的内置线圈的层叠线圈元器件的制造方法中,具有:第1工序,该第1工序将第1绝缘层、与具有比该第1绝缘层低的磁导率的第2绝缘层层叠而得到层叠体;以及第2工序,该第2工序通过用弹性体对所述层叠体进行压接,从而进行加工,使得在所述线圈的包括线圈轴的剖面中,所述第2绝缘层成为跨过层叠方向上相邻的2个以上的所述导电体的形状。如果采用这样的制造方法,则能够较好地制造层叠线圈元器件。
如果采用本发明,则因为被第2绝缘层跨过的导电体对于闭合磁路的形成没有帮助,所以很难引起磁饱和,提高了层叠线圈元器件的直流叠加特性。
附图说明
图1是与本发明的第1实施形态相关的层叠线圈元器件分解立体图。
图2是所述层叠线圈元器件的制造工序剖面图。
图3是所述层叠线圈元器件的制造工序剖面图。
图4是所述层叠线圈元器件的制造工序剖面图。
图5是所述层叠线圈元器件的外形立体图。
图6是所述层叠线圈元器件的包括线圈轴的剖面中的剖面结构图。
图7是所述层叠线圈元器件的分析模型的剖面结构图。
图8是与比较例相关的层叠线圈元器件的分析模型的剖面结构图。
图9是表示直流叠加电流与电感的变化率之间的关系的曲线。
图10与本发明的第2实施形态相关的层叠线圈元器件的包括线圈轴的剖面中的剖面结构图。
图11与本发明的第3实施形态相关的层叠线圈元器件的包括线圈轴的剖面中的剖面结构图。
图12与本发明的第4实施形态相关的层叠线圈元器件的包括线圈轴的剖面中的剖面结构图。
图13与本发明的第5实施形态相关的层叠线圈元器件的包括线圈轴的剖面中的剖面结构图。
图14是以前的层叠线圈元器件的剖面结构图。
具体实施方式
下面,参照附图对与本发明相关的开放磁路型的层叠线圈元器件及其制造方法的实施形态进行说明。另外,虽然图2及4、图6及8及图10至图13是剖面图,但是为了避免复杂而省略了剖面线。虽然各实施形态以单个产品为例来说明,但是当批量生产时,是在母陶瓷片材的表面印刷多个线圈用导体图案,并且将多块该母陶瓷片材进行层叠压接以形成未烧成的层叠体块。然后,将层叠体块按照线圈用导体图案的配置,利用切块机等进行切割,从而切出一个个层叠陶瓷芯片,对所切出的层叠陶瓷芯片进行烧成,在所烧成的层叠陶瓷芯片上形成外部电极,这样来进行生产。或者也可以是对母陶瓷片材进行层叠压接,再进行烧成,然后切出一个个层叠陶瓷片。
(第1实施形态)
图1是与本发明的第1实施形态相关的层叠线圈元器件1的分解立体图。如图1所示,层叠线圈元器件1由:第1陶瓷片材2、第2陶瓷片材3、第3陶瓷片材4等构成。
第1陶瓷片材2是利用磁性体材料制作的,在其主面上形成线圈用导体图案5及通路孔导体7。第2陶瓷片材3是利用与第1陶瓷片材2相同的磁性体材料制作的,并且在其主面上不形成线圈用导体图案5。第3陶瓷片材4是利用具有比第1陶瓷片材2低的磁导率的低磁导率材料或者非磁性体材料(磁导率为1的材料)制作的,并且在其主面上形成线圈用导体图案5及通路孔导体7。
第1陶瓷片材2及第2陶瓷片材3如下那样进行制作。以氧化铁(Fe2O3)为48.0mol%、氧化锌(ZnO)为25.0mol%、氧化镍(NiO)为18.0mol%、氧化铜(CuO)为9.0mol%的比例所秤量的各种材料作为原材料并投入球磨机中,进行湿法调合。在对所得到的混合物进行了干燥之后,进行粉碎,在750℃下对得到的粉末进行1小时预烧。在用球磨机对得到的预烧粉末进行湿法粉碎之后,再进行干燥,然后进行衰变,最后得到铁氧体陶瓷粉末。
向该铁氧体陶瓷粉末中添加结合剂(乙酸乙烯酯、水溶性丙烯酸等)与增塑剂、润湿材料、分散剂,并用球磨机进行混合,然后通过减压进行脱泡。利用刮刀法将所得到的陶瓷浆料形成为片材状,并使其干燥,从而制作具有所希望的膜厚的第1陶瓷片材2及第2陶瓷片材3。
第3陶瓷片材4如下那样进行制作。以氧化铁(Fe2O3)为48.0mol%、氧化锌(ZnO)为43.0mol%、氧化铜(CuO)为9.0mol%的比例所秤量的各种材料作为原材料并投入球磨机中,进行湿法调合。在对所得到的混合物进行了干燥之后,进行粉碎,在750℃下对得到的粉末进行1小时预烧。在用球磨机对得到的预烧粉末进行湿法粉碎之后,再进行干燥,然后进行衰变,最后得到非磁性陶瓷粉末。
向该非磁性陶瓷粉末中添加结合剂(乙酸乙烯酯、水溶性丙烯酸等)与增塑剂、润湿材料、分散剂,并用球磨机进行混合,然后通过减压进行脱泡。利用刮刀法将所得到的陶瓷浆料形成为片材状,并使其干燥,从而制作具有所希望的膜厚的第3陶瓷片材4。
在第1陶瓷片材2及第3陶瓷片材4上,形成用于连接相邻层的线圈用导体图案5彼此的通路孔导体7。在第1陶瓷生片2及第3陶瓷生片4上采用激光光束等形成穿通孔,在该穿通孔中利用印刷涂覆等方法填充Ag、Pd、Cu、Au及它们的合金等的导电糊剂,通过这样来形成通路孔导体7。
在第1陶瓷片材2及第3陶瓷片材4上,采用丝网印刷法及光刻法等的方法,分别涂覆导电糊剂来形成线圈用导体图案5。这些导体图案5由Ag、Pd、Cu、Au及它们的合金等构成。
多个线圈用导体图案5通过形成在第1陶瓷片材2及第3陶瓷片材4上的通路孔导体7而串联地电连接,并且形成为螺旋状的线圈L。线圈L的线圈轴与第1陶瓷片材2、第2陶瓷片材3及第3陶瓷片材4的层叠方向平行。线圈L的引出部6a、6b,分别从多片第1陶瓷片材2内的、配置在最上层的第1陶瓷片材2的左边及配置在最下层的第1陶瓷片材2的右边露出。
如图1所示,按照从下面开始的顺序,层叠第2陶瓷片材3、第1陶瓷片材2。第3陶瓷片材4、第1陶瓷片材2及第2陶瓷片材3。这时,将第3陶瓷片材4层叠在位于线圈轴的长度方向的大致中间。将第1陶瓷片材2、第2陶瓷片材3及第3陶瓷片材4进行压接。下面,用图2至图4对压接工序进行说明。图2至图4表示层叠线圈元器件1的制造工序,是线圈的包含线圈轴的剖面中的剖面图。
首先,重叠规定片数的第1陶瓷片材2、第2陶瓷片材3及第3陶瓷片材4。这时,形成在第1陶瓷片材2及第3陶瓷片材4上的线圈用导体图案5,如图2所示,从层叠方向的上面方向进行俯视时,可以看到它们是互相重叠那样配置的。
接着,如图3(A)所示,从层叠方向的上面方向进行压接。压接是通过下述那样进行的,即例如在45℃、1.0t/cm2的条件下,将在压接面上粘贴了橡胶等的易变形原料11的压接金属模,按压配置在层叠方向的最上侧的第3陶瓷片材4上。
另外,在图3(A)中,虽然表示从下面开始同时压接6片第1陶瓷片材2、第2陶瓷片材3、第3陶瓷片材4的形态,但是也可以依次压接各1片的各片材,也可以各2片、各3片依次进行压接。这一点,在图3(B)中所示的压接工序也相同。
接着,在第3陶瓷片材4上重叠规定片数的第1陶瓷片材2。然后,如图3(B)所示,从层叠方向的上面方向进行压接。通过这样,如图3(B)所示,除了形成线圈用导体图案5的区域以外的区域,在层叠方向上被较大地压缩。另一方面,因为形成线圈用导体图案5的区域中存在着较难被压缩的线圈用导体图案5,所以在层叠方向上较少被压缩。结果,如图3(B)所示,第3陶瓷片材4具有跨过层叠方向上相邻的2个以上的线圈用导体图案5的形状。更具体地说,第3陶瓷片材4在包括线圈轴的剖面上,在形成了线圈用导体图案5的2个部位的区域中,向着层叠方向的上面方向进行弯曲(突出),具有在所弯曲(突出)了的各个部分容纳2层以上的线圈用导体图案5的形状。
另外,线圈用导体图案5如上所述,利用丝网印刷形成在第1陶瓷片材2及第3陶瓷片材4上。在该丝网印刷中,线圈用导体图案5形成为线圈L的与线圈轴垂直的方向的两端部的厚度比中间部分的厚度要薄的形状。于是,具有这样的形状的线圈用导体图案5如图3(B)所示,由于压接时的压力而形成为在与所述第3陶瓷片材4相同的方向(层叠方向的上面方向)上弯曲的形状。这是因为,在压接时,由于线圈用导体图案5的中间部较厚,所以受到从存在于下层的线圈用导体图案5向上压的反向作用力,由于线圈用导体图案5的两端部较薄,所以从上方受到压力。
当层叠规定片数的第1陶瓷片材2、第2陶瓷片材3及第3陶瓷片材4并且进行压接的工序结束之后,层叠第2陶瓷片材3,并采用前述易变形原料11进行压接。通过这样,如图4所示,形成在上面具有凸部的层叠体。最后,利用切削等方法除去该层叠体的上面的凸部,对该层叠体的上面进行平滑化。通过这样,形成未烧成层叠体。
接着,对该未烧成层叠体进行脱粘合剂处理以及烧成。例如,脱粘合剂处理是通过在低氧环境中用500℃加热120分钟来进行的。另外,烧成是在AIR环境中用890℃加热150分钟来进行的。通过这样,形成如图5所示的具有长方体形状的层叠体20。图5是层叠线圈元器件1的外形立体图。在层叠体20的表面上,利用浸渍法涂覆主要成分为银的电极糊剂,在用100℃对该电极糊剂干燥10分钟之后,用780℃对涂膜烧接150分钟,通过这样形成输入输出外部电极21、22。输入输出外部电极21、22如图5所示,形成在层叠体20的左右端面上。线圈L的引出部6a、6b与输入输出外部电极21、22电连接。
这样得到的层叠线圈元器件1,如图4及图6的剖面图所示,具有:内置电连接多个线圈用导体图案5而构成的线圈L的线圈部9;以及层叠在线圈部9的上下区域的外层部8、10。在层叠线圈元器件1的层叠方向上,在线圈部9的大致中间的位置上配置第3陶瓷片材4。线圈用导体图案5的1层是3/4圈,形成8.5圈的线圈L。线圈用导体图案5的厚度为20μm,第3陶瓷片材4的厚度为35μm,线圈用导体图案5之间的厚度为14μm。另外,芯片尺寸为2.0mm×1.2mm×1.2mm。
如果采用具有以上那样结构的层叠线圈元器件1,则因为抑制了磁饱和的发生,所以能够提高直流叠加特性。下面参照图6及图14来详细地说明。
在以前的层叠线圈元器件101中,在非磁性体层104的下侧的磁性体层102中存在着3层线圈用导体图案。因此,对于形成闭合磁路即磁路φ′2有帮助的线圈用导体图案有3层。
另一方面,在层叠线圈元器件1中,第3陶瓷片材4如图6所示,具有跨过层叠方向上相邻的2个以上的线圈用导体图案5的形状。因为被第3陶瓷片材4所跨过的线圈用导体图案5对于形成闭合磁路即磁路φ2没有帮助,所以对于形成该磁路φ2有帮助的线圈用导体图案5只有2层。因此,当对于层叠线圈元器件1及层叠线圈元器件102在相同条件下流过直流叠加电流时,层叠线圈元器件1这一方的磁路Φ2的磁通变小。结果,与层叠线圈元器件101相比,层叠线圈元器件1这一方难以发生磁饱和,而使直流叠加特性变好。
为了更明确层叠线圈元器件1所起的效果,本发明申请者利用计算机进行了分析。具体地说,作为层叠线圈元器件1的模型设定为如图7所示的模型,作为比较例(以前)的层叠体线圈元器件101的模型设定为如图8所示的模型,再对这些直流叠加电流的大小与电感变化率之间的关系进行仿真。图9是表示直流叠加电流与电感变化率之间的关系的曲线,横轴表示直流叠加电流的大小,纵轴表示电感的变化率。
首先,说明分析条件。作为层叠线圈元器件1,在图7所示的模型中,采用分别电连接为3/4圈的多个线圈用导体图案5以构成的8.5圈的线圈L,线圈用导体图案5的厚度设定为20μm,第3陶瓷片材4的厚度设定为35μm,线圈用导体图案5之间的厚度设定为14μm,芯片尺寸设定为2.0mm×1.2mm×1.2mm。作为比较例1,在图8所示的模型中,采用电连接为3/4圈的多个线圈用导体图案5以构成的8.5圈的线圈L,线圈用导体图案5的厚度设定为20μm,第3陶瓷片材4的厚度设定为35μm,线圈用导体图案5之间的厚度设定为14μm,芯片尺寸设定为2.0mm×1.2mm×1.2mm。另外,作为比较例2,在图8所示的模型中,采用电连接为3/4圈的多个线圈用导体图案5以构成的8.5圈的线圈L,线圈用导体图案5的厚度设定为20μm,第3陶瓷片材4的厚度设定为55μm,线圈用导体图案5之间的厚度设定为14μm,芯片尺寸设定为2.0mm×1.2mm×1.2mm。
如果采用图9所示的曲线,则能够理解层叠线圈元器件1的模型一方与比较例1的模型及比较例2的模型相比,电感的减小率较小。即,能够理解层叠线圈元器件1比起以前的层叠线圈元器件101在直流叠加特性上要优越。
另外,在层叠线圈元器件1中,线圈用导体图案5发生弯曲。这样,如果线圈用导体图案5发生弯曲,则该线圈用导体图案5的周边的磁阻变大,比起包围各个线圈用导体图案5的磁通,更加容易产生包围整个线圈L的磁通。即,比起磁路φ2那样的闭合磁路,更加容易形成磁路φ1那样的开放磁路。结果,在层叠线圈元器件1中,抑制磁饱和的发生,提高了直流叠加特性。
(第2实施形态)
另外,在层叠线圈元器件1中,如图6所示,是在包括线圈轴的剖面中,第3陶瓷片材4通过在2个部位向着层叠方向的上面方向突出,而跨过线圈用导体图案5,但是该第3陶瓷片材4的形状不仅限于此。作为第2实施形态,也可以如图10所示的层叠线圈元器件31那样,第3陶瓷片材4通过向层叠方向的上面方向突出1个部位,而一起跨过2排并派的线圈用导体图案5。但是,与层叠线圈元器件31那样第3陶瓷片材4在1个部位一起跨过线圈用导体图案5相比,像层叠线圈元器件1那样2个部位分别跨过较好。与层叠线圈元器件31相比,层叠线圈元器件1的所跨过的线圈用导体图案5的周围被第3陶瓷片材4较广泛地覆盖着。结果,层叠线圈元器件1比层叠线圈元器件31更加能够减少对于磁路φ2的形成有帮助的线圈用导体图案5,能够提高直流叠加特性。
(第3实施形态)
图11是表示第3实施形态即层叠线圈元器件41的剖面结构图。层叠线圈元器件41具有2层第3陶瓷片材4,另外相对于横穿层叠方向的中间的线1而具有大致上下对称的结构,在这些方面与层叠线圈元器件1不同。下面,重点说明不同点。
如图11所示,在层叠线圈元器件41中,在线1的下方区域中,第3陶瓷片材4向着层叠方向的下面方向突出,并且跨过线圈用导体图案5。而且,在线1的下方区域中,与第3陶瓷片材4相同,线圈用导体图案5弯曲以使其向着下面方向突出。
另一方面,在线1的上方区域中,第3陶瓷片材4向着层叠方向的上面方向突出并且跨过线圈用导体图案5。而且,在线1的上方区域中,与第3陶瓷片材4相同,线圈用导体图案5弯曲以使其向着上面方向突出。
如果采用具有前述那样结构的层叠线圈元器件41,则得到位于层叠方向最上面的线圈用导体图案5弯曲以使其向上侧突出的结构,并且得到位于层叠方向最下面的线圈用导体图案5弯曲以使其向下侧突出的结构,通过这样,变成位于最上面的线圈用导体图案5及位于最下面的线圈用导体图案5去掉拐角的结构。因此,在层叠线圈元器件41中,因为磁路φ1能够通过本来存在线圈用导体图案5的拐角的部分,所以比起层叠线圈元器件1,磁路φ1变短。结果,能够增加层叠线圈元器件41的磁通,能够增加该层叠线圈元器件41的电感。
下面,说明图11所示的层叠线圈元器件41的制造方法。在层叠线圈元器件41的制造方法与层叠线圈元器件1的制造方法之间,在层叠线圈元器件41中采用比层叠线圈元器件1的第2陶瓷片材3要软的第2陶瓷片材3,在这一点上存在不同。
当采用前述那样的较软的第2陶瓷片材3时,位于最下面的线圈用导体图案5,压接时埋入存在于下层的该第2陶瓷片材3中。因为线圈用导体图案5具有中间部最厚而两端部较薄的形状,所以其两端部与中间部相比容易变形。因此,当位于最下面的线圈用导体图案5受到来自第2陶瓷片材3的反向作用力时,线圈用导体图案5的两端部发生变形而向上侧弯曲。即,线圈用导体图案5变为中间部向下侧突出那样弯曲的形状。于是,下半部分的线圈用导体图案5受到来自下层的影响,与位于最下面的线圈用导体图案5相同,变为中间部在层叠方向上突出那样弯曲的形状。
另一方面,在线1的上侧,与层叠线圈元器件1相同,由于压接时来自存在于下层的线圈用导体图案5的影响,线圈用导体图案5的中间部受到向着层叠方向的上面方向上压的力。结果,上半部分的线圈用导体图案5变为中间部向层叠方向的上面方向突出那样弯曲的形状。
(第4实施形态)
如图12所示,第4实施形态即层叠线圈元器件51相对于所述层叠线圈元器件41,是在跨过线圈用导体图案5的2层第3陶瓷片材4之间再多设置了1层第3陶瓷片材4的结构。
(第5实施形态)
如图13所示,第5实施形态即层叠线圈元器件61是具有同方向突出的2层第3陶瓷片材4的结构。该层叠线圈元器件61的制造方法,是采用具有压接时线圈用导体图案5不会嵌入那样程度的硬度的第2陶瓷片材3。通过这样,能够防止存在于最下面的线圈用导体图案5嵌入第2陶瓷片材3中的情况。结果,能够防止线圈用导体图案5的中间部向层叠方向的下面方向突出那样弯曲的情况。
(其它的实施形态)
另外,与本发明相关的层叠线圈元器件及其制造方法不仅限于前述各实施形态,能够在其要点的范围内进行变更。
例如,在前述实施形态中,虽然表示只内置了1个线圈的层叠线圈元器件,但是该层叠线圈元器件也可以内置2个以上的线圈。而且,也可以是除了线圈还内置电容器等的元件而构成作为复合电子元器件的结构。
工业上的实用性
如上所述,本发明对于层叠线圈元器件及其制造方法是有用的,特别在直流叠加特性高这一点上有优势。

Claims (9)

1.一种层叠线圈元器件,其特征在于,
在将导电体与绝缘层层叠而形成的内置线圈的层叠线圈元器件中,
在所述绝缘层中包括:第1绝缘层、以及具有比该第1绝缘层低的磁导率的第2绝缘层,
在所述线圈的包括线圈轴的剖面中,所述第2绝缘层具有跨过层叠方向上相邻的2个以上的所述导电体的形状。
2.如权利要求1中所述的层叠线圈元器件,其特征在于,
所述第2绝缘层在包括所述线圈轴的剖面中,是分别跨过在层叠方向上并排2排而配置的导电体的形状。
3.如权利要求1或2的任一项中所述的层叠线圈元器件,其特征在于,
所述第2绝缘层是非磁性体层。
4.如权利要求1至3的任一项中所述的层叠线圈元器件,其特征在于,
所述第2绝缘层在跨过所述导电体的部分发生弯曲。
5.如权利要求4中所述的层叠线圈元器件,其特征在于,
所述导电体在与所述第2绝缘层相同的方向上发生弯曲。
6.如权利要求1至5的任一项中所述的层叠线圈元器件,其特征在于,
所述导电体在所述包括线圈轴的剖面中,是与该线圈轴垂直的方向上的两端部的厚度比中间部的厚度要薄的形状。
7.如权利要求1至6的任一项中所述的层叠线圈元器件,其特征在于,
在比所述绝缘层的规定中间层更上层中,所述导电体弯曲以使其向上层侧突出,
在比所述绝缘层的规定中间层更下层中,所述导电体弯曲以使其向下层侧突出。
8.如权利要求1至7的任一项中所述的层叠线圈元器件,其特征在于,
形成多层所述第2绝缘层。
9.一种层叠线圈元器件的制造方法,其特征在于,
在将导电体与绝缘层层叠而形成的内置线圈的层叠线圈元器件的制造方法中,
具有:
第1工序,该第1工序将第1绝缘层、与具有比该第1绝缘层低的磁导率的第2绝缘层层叠而得到层叠体;以及
第2工序,该第2工序通过用弹性体对所述层叠体进行压接,从而进行加工,使得在所述线圈的包括线圈轴的剖面中,所述第2绝缘层成为跨过层叠方向上相邻的2个以上的所述导电体的形状。
CN2007800011112A 2006-08-08 2007-01-11 层叠线圈元器件及其制造方法 Active CN101356598B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP215986/2006 2006-08-08
JP2006215986 2006-08-08
PCT/JP2007/050198 WO2008018187A1 (en) 2006-08-08 2007-01-11 Laminated coil component and method of manufacturing the same

Publications (2)

Publication Number Publication Date
CN101356598A true CN101356598A (zh) 2009-01-28
CN101356598B CN101356598B (zh) 2012-06-13

Family

ID=39032727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800011112A Active CN101356598B (zh) 2006-08-08 2007-01-11 层叠线圈元器件及其制造方法

Country Status (7)

Country Link
US (1) US7474191B2 (zh)
EP (1) EP2051263B1 (zh)
JP (1) JP4530043B2 (zh)
KR (1) KR100959544B1 (zh)
CN (1) CN101356598B (zh)
TW (1) TWI319581B (zh)
WO (1) WO2008018187A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104036917A (zh) * 2013-03-06 2014-09-10 株式会社村田制作所 层叠电感器
CN107919220A (zh) * 2016-10-05 2018-04-17 Tdk株式会社 层叠线圈部件的制造方法
CN110033922A (zh) * 2018-01-11 2019-07-19 株式会社村田制作所 层叠线圈部件
CN110875115A (zh) * 2018-08-31 2020-03-10 株式会社村田制作所 层叠线圈部件
CN112908612A (zh) * 2020-09-08 2021-06-04 奇力新电子股份有限公司 薄膜电感及其制造方法
US11424064B2 (en) 2018-01-11 2022-08-23 Murata Manufacturing Co., Ltd. Multilayer coil component
US11664151B2 (en) 2018-01-11 2023-05-30 Murata Manufacturing Co., Ltd. Multilayer coil component

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4788775B2 (ja) * 2007-01-24 2011-10-05 株式会社村田製作所 積層コイル部品及びその製造方法
CN102150165B (zh) * 2008-09-30 2013-07-17 日立金属株式会社 电感元件的直流叠加特性的分析方法及电磁场模拟装置
JP5582279B2 (ja) * 2008-10-22 2014-09-03 戸田工業株式会社 Ni−Zn−Cu系フェライト焼結体からなるインダクタンス素子
WO2010050306A1 (ja) * 2008-10-30 2010-05-06 株式会社村田製作所 電子部品
WO2010061679A1 (ja) * 2008-11-28 2010-06-03 株式会社村田製作所 電子部品
WO2010084677A1 (ja) * 2009-01-22 2010-07-29 株式会社村田製作所 積層インダクタ
DE102009011867A1 (de) 2009-03-05 2010-09-09 Volkswagen Ag Spule sowie elektromotorische Ventilaktuatorik mit einer solchen Spule und Verfahren zu deren Herstellung
US20110121930A1 (en) * 2009-09-24 2011-05-26 Ngk Insulators, Ltd. Coil-buried type inductor and a method for manufacturing the same
KR20130077400A (ko) * 2011-12-29 2013-07-09 삼성전기주식회사 박막형 코일 부품 및 그 제조 방법
KR20130096026A (ko) * 2012-02-21 2013-08-29 삼성전기주식회사 적층형 인덕터 및 그 제조 방법
JP5773102B2 (ja) * 2013-05-14 2015-09-02 株式会社村田製作所 インダクタのシミュレーション方法並びにインダクタのシミュレーション装置およびその使用方法
CN209517682U (zh) * 2016-05-19 2019-10-18 株式会社村田制作所 多层基板
JP6769791B2 (ja) * 2016-09-08 2020-10-14 京セラ株式会社 コイル基板、rfidタグおよびrfidシステム
JP6752764B2 (ja) * 2016-09-30 2020-09-09 太陽誘電株式会社 コイル部品
US10566129B2 (en) 2016-09-30 2020-02-18 Taiyo Yuden Co., Ltd. Electronic component
JP6760500B2 (ja) * 2017-06-19 2020-09-23 株式会社村田製作所 コイル部品
JP7220948B2 (ja) * 2018-04-09 2023-02-13 日東電工株式会社 磁性配線回路基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56155516A (en) * 1980-05-06 1981-12-01 Tdk Corp Laminated coil of open magnetic circuit type
JP2001044037A (ja) * 1999-08-03 2001-02-16 Taiyo Yuden Co Ltd 積層インダクタ
CN1272811C (zh) * 2001-01-15 2006-08-30 松下电器产业株式会社 噪声滤波器和使用该噪声滤波器的电子机器
KR100479625B1 (ko) * 2002-11-30 2005-03-31 주식회사 쎄라텍 칩타입 파워인덕터 및 그 제조방법
JP2004343084A (ja) * 2003-04-21 2004-12-02 Murata Mfg Co Ltd 電子部品
JP2005093971A (ja) * 2003-08-08 2005-04-07 Murata Mfg Co Ltd 積層セラミック電子部品
TWI264969B (en) * 2003-11-28 2006-10-21 Murata Manufacturing Co Multilayer ceramic electronic component and its manufacturing method
JP4317470B2 (ja) * 2004-02-25 2009-08-19 Tdk株式会社 コイル部品及びその製造方法
ATE396487T1 (de) * 2004-06-07 2008-06-15 Murata Manufacturing Co Mehrschichtige spule
ATE395708T1 (de) * 2005-01-07 2008-05-15 Murata Manufacturing Co Laminierte spule
JP4213679B2 (ja) * 2005-03-18 2009-01-21 Tdk株式会社 積層型インダクタ
JP2007305861A (ja) * 2006-05-12 2007-11-22 Alps Electric Co Ltd 相互インダクタンス素子および平衡不平衡変換器
JP2008004633A (ja) * 2006-06-20 2008-01-10 Nec Corp 光モジュール及び実装方法
EP2040272A4 (en) * 2006-07-05 2017-04-19 Hitachi Metals, Ltd. Laminated component

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104036917A (zh) * 2013-03-06 2014-09-10 株式会社村田制作所 层叠电感器
CN107919220A (zh) * 2016-10-05 2018-04-17 Tdk株式会社 层叠线圈部件的制造方法
CN110033922A (zh) * 2018-01-11 2019-07-19 株式会社村田制作所 层叠线圈部件
CN110033922B (zh) * 2018-01-11 2021-10-08 株式会社村田制作所 层叠线圈部件
US11289266B2 (en) 2018-01-11 2022-03-29 Murata Manufacturing Co., Ltd. Multilayer coil component
US11424064B2 (en) 2018-01-11 2022-08-23 Murata Manufacturing Co., Ltd. Multilayer coil component
US11664151B2 (en) 2018-01-11 2023-05-30 Murata Manufacturing Co., Ltd. Multilayer coil component
CN110875115A (zh) * 2018-08-31 2020-03-10 株式会社村田制作所 层叠线圈部件
CN112908612A (zh) * 2020-09-08 2021-06-04 奇力新电子股份有限公司 薄膜电感及其制造方法

Also Published As

Publication number Publication date
JP4530043B2 (ja) 2010-08-25
EP2051263A1 (en) 2009-04-22
EP2051263A4 (en) 2014-12-10
EP2051263B1 (en) 2018-12-26
TW200809882A (en) 2008-02-16
US20080038562A1 (en) 2008-02-14
KR100959544B1 (ko) 2010-05-27
US7474191B2 (en) 2009-01-06
JPWO2008018187A1 (ja) 2009-12-24
WO2008018187A1 (en) 2008-02-14
TWI319581B (en) 2010-01-11
KR20080027460A (ko) 2008-03-27
CN101356598B (zh) 2012-06-13

Similar Documents

Publication Publication Date Title
CN101356598B (zh) 层叠线圈元器件及其制造方法
KR101319059B1 (ko) 전자 부품 및 그 제조 방법
CN101765893B (zh) 片状线圈元器件
JP4788775B2 (ja) 積層コイル部品及びその製造方法
JP5900373B2 (ja) 電子部品
US8395471B2 (en) Electronic component
JPWO2009081865A1 (ja) 積層型電子部品及びこれを備えた電子部品モジュール
CN103563021B (zh) 电子部件及其制造方法
CN101981635A (zh) 电子元器件
CN106298158B (zh) 内埋式被动元件的量产方法
JP6332657B2 (ja) 積層電子部品及びその製造方法
KR101105651B1 (ko) 적층형 전자 부품
US20110285495A1 (en) Multilayer inductor
JP5327231B2 (ja) 電子部品
JP2009130325A (ja) 積層型電子部品
JP5957895B2 (ja) 電子部品の製造方法
JPH01151212A (ja) 積層応用部品の構造
JP2009170446A (ja) 電子部品及びその製造方法
JPS6344972Y2 (zh)
JPH06215947A (ja) 積層インダクタ
JP2005311223A (ja) 積層セラミック電子部品の製造方法
TW201434361A (zh) 複合式基板以及使用該基板製造電子元件之方法
KR20150009283A (ko) 칩 인덕터, 칩 인덕터용 내부전극 제조 방법 및 이를 이용한 칩 인덕터 제조 방법
TWM344559U (en) Improved structure of inductor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant