CN101351874A - 焊接方法和半导体模块的制造方法 - Google Patents

焊接方法和半导体模块的制造方法 Download PDF

Info

Publication number
CN101351874A
CN101351874A CNA2006800496852A CN200680049685A CN101351874A CN 101351874 A CN101351874 A CN 101351874A CN A2006800496852 A CNA2006800496852 A CN A2006800496852A CN 200680049685 A CN200680049685 A CN 200680049685A CN 101351874 A CN101351874 A CN 101351874A
Authority
CN
China
Prior art keywords
mentioned
briquetting
semiconductor element
possesses
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800496852A
Other languages
English (en)
Inventor
金原雅彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyoda Automatic Loom Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Automatic Loom Works Ltd filed Critical Toyoda Automatic Loom Works Ltd
Publication of CN101351874A publication Critical patent/CN101351874A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75264—Means for applying energy, e.g. heating means by induction heating, i.e. coils
    • H01L2224/75266—Means for applying energy, e.g. heating means by induction heating, i.e. coils in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/101—Using electrical induction, e.g. for heating during soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/159—Using gravitational force; Processing against the gravity direction; Using centrifugal force
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种在设置于电路基板上的多处的接合部上分别焊接半导体元件的焊接方法。焊接方法包括：在电路基板上的至少三处，以不在一条直线上的配置来设置接合部；将半导体元件经由焊料载置于上述接合部上；在不在一条直线上的至少三个半导体元件上，以跨这些半导体元件的状态载置压块；以及通过压块向半导体元件加压并同时使焊料熔融，由此将半导体元件焊接在接合部上。其结果是，在将多个半导体元件焊接到电路基板上时，能够抑制多个接合部中的焊料厚度的偏差。

Description

焊接方法和半导体模块的制造方法
技术领域
本发明涉及在电路基板上焊接(soldering)多个半导体元件的焊接方法和半导体模块的制造方法。
背景技术
在将半导体元件或电子部件安装到电路基板上的情况下，通常是经由焊料(solder)接合电路基板和半导体元件等的方法。在将半导体元件等焊接到电路基板上的情况下，在介于半导体元件等和电路基板之间的焊料熔融时，有时会发生半导体元件等的位置由于熔融的焊料的表面张力而偏移，或者焊料没有扩展到半导体元件等的整个接合面上而被了接合的情况。作为抑制这种不良情况的方法，例如提出了专利文献1、2、3、4所公开的方法。在专利文献1、2中，提出了在使半导体元件的焊料凸起(bump)回流(reflow)而在基板上焊接半导体元件时，通过在半导体元件上载置的压块(weight)向半导体元件加压的方法。
另外，在专利文献3中公开了使用三层焊料的方法。三层焊料包括：由高熔点材料形成的第一焊料层、以及在该第一焊料层的两面配设的第二焊料层，第二焊料层由熔点比第一焊料层低的材料形成。三层焊料配设在半导体元件和载置它们的支撑体之间，通过压块对三层焊料施加压力。然后，通过仅使上述第二焊料层经过加热和热处理而熔融，从而进行半导体元件和支撑体之间的接合。
另外，在专利文献4中提出了使部件A和部件B以正确的位置关系稳定地进行焊接的方法。该焊接方法包括：通过在搬运夹具基座上固定的部件保持构件，将部件A定位和保持在搬运夹具上的工序；通过在搬运夹具基座上固定的上夹具定位构件，对上夹具进行定位和保持的工序；使部件B在压块上保持的工序，该压块在上述上夹具上被可上下移动地定位和保持；在使上述部件A和上述部件B经由焊料相向配置的状态下通过加热进行焊接的工序。
在专利文献1、2、3、4公开的方法中，在焊接时，在半导体元件即被焊接的部件上载置压块，从而有助于焊料的扩展。在如专利文献1和专利文献2那样使用焊料凸起的方法中，由于1个半导体元件在多个位置与熔融状态的焊料接触，因此被载置在半导体元件上的压块，能够以稳定的状态将半导体元件向基板按压(加压)。
但是，如专利文献3所述，在使与半导体元件的整个接合面对应的焊料熔融来进行焊接的情况下，存在以下不良发生的情况。即，根据焊料的种类，由于熔融状态的焊料的表面张力，焊料的与半导体元件相向的面成为凸状。因此，在半导体元件上载置的压块会倾斜，导致存在于半导体元件和支撑体之间的焊料的厚度不再均匀。
另外，有时作为电路基板使用将陶瓷基板和金属制的散热器(heatsink)一体化而成的冷却电路基板，在该情况下，如果在多个半导体元件和电路基板之间的接合部上，焊料的厚度存在偏差，则该偏差会导致热电阻的偏差。另一方面，焊料发挥应力缓和效果，即吸收经由该焊料接合的半导体元件和电路基板上的布线层之间的线膨胀率的差。但是，当在多个接合部上存在热电阻的偏差时，则焊料的应力缓和效果会在多个接合部上产生偏差。这会使多个接合部上的疲劳寿命产生偏差。
因此，需要如专利文献4那样使用导向部(定位构件)以用于避免压块倾斜。但是，在将多个半导体元件焊接到电路基板上而构成的半导体模块中，如果对在多个半导体元件的每一个上载置的压块分别设置导向部，则导致结构复杂，并且增加焊接工时。
专利文献1：日本专利申请公开平11-260859号公报
专利文献2：日本专利申请公开2000-332052号公报
专利文献3：日本专利申请公开平6-163612号公报
专利文献4：日本专利申请公开2001-121259号公报
发明内容
本发明的目的在于，提供一种在将多个半导体元件焊接到电路基板上时，能够抑制多个接合部上的焊料厚度偏差的焊接方法和半导体模块的制造方法。
为了实现上述目的，在本发明的一个方案中，提供一种在电路基板上的多处设置的接合部上分别焊接半导体元件的焊接方法。上述焊接方法具备：在上述电路基板上的至少三处，以不在一条直线上的配置来设置上述接合部；将上述半导体元件经由焊料载置到上述接合部上；在不在一条直线上的至少三个半导体元件上，以跨这些半导体元件的状态载置压块；以及通过上述压块向上述半导体元件加压并同时使上述焊料熔融，由此将半导体元件焊接到上述接合部上。
在本发明的另一方案中，提供一种半导体模块的制造方法，该半导体模块具备：电路基板；以及分别焊接于接合部上的半导体元件，该接合部设置在该电路基板上的多处。上述制造方法具备：在上述电路基板上的至少三处，以不在一条直线上的配置来设置上述接合部；将上述半导体元件经由焊料载置到上述接合部上；在不在一条直线上的至少三个半导体元件上，以跨这些半导体元件的状态载置压块；通过上述压块向上述半导体元件加压并同时使上述焊料熔融，由此将半导体元件焊接到上述接合部上。
附图说明
图1是本发明中的具备1块陶瓷基板的半导体模块的俯视图。
图2是沿着图1的2-2线的剖面图。
图3是具备多个陶瓷基板的半导体模块的俯视图。
图4(a)是在焊接时使用的夹具的俯视图，(b)是在焊接时使用的压块的立体图。
图5是用于在图3的半导体模块上进行焊接的第一实施方式的焊接装置的概略纵剖图。
图6是本发明的第二实施方式的焊接装置的纵剖图。
图7是另一实施方式的焊接装置的局部图。
图8(a)是表示另一实施方式的半导体元件的配置和压块的形状的示意性俯视图，(b)是支撑板的俯视图。
具体实施方式
下面，根据图1～图5对将本发明具体化的第一实施方式进行说明。
半导体模块10具备：电路基板11；以及在电路基板11上不在一条直线上的至少三个半导体元件12。图1和图2所示的半导体模块10，具备4个半导体元件12。电路基板11包含：在表面具有金属电路13的作为陶瓷绝缘体的陶瓷基板14；以及在上述陶瓷基板14上经由金属板16被固定的金属制的散热器15。即，电路基板11是冷却电路基板即带有散热器的基板。散热器15由铝类金属或铜等形成，具备冷却介质流过的制冷剂流路15a。所谓铝类金属是指铝或铝合金。金属板16作为接合陶瓷基板14和散热器15的接合层而发挥功能，例如由铝或铜等形成。
金属电路13例如由铝或铜等形成。陶瓷基板14例如由氮化铝、氧化铝、氮化硅等形成。半导体元件12被接合(焊接)在金属电路13上。即，金属电路13构成接合部，该接合部用于将半导体元件12接合在电路基板11上。图2中的符号“H”表示焊料层。作为半导体元件12，例如可以采用IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)或二极管。
半导体模块10不限于包含将1块陶瓷基板14与散热器15一体化的结构的电路基板11的模块。例如，也可以是如图3所示的半导体模块100，其包含将在表面分别具有金属电路13的多个(本实施方式中为6块)陶瓷基板14固定在散热器15上而成的电路基板11。在该半导体模块100中，在各陶瓷基板14上焊接有4个半导体元件12，半导体模块100整体上具备24个半导体元件12。
下面，对半导体模块的制造方法进行说明。
图5概略地表示了焊接装置HK的结构。焊接装置HK构成为用于将半导体元件12焊接到在电路基板11上设置的金属电路13上的装置。另外，本实施方式的焊接装置HK，构成为用于图3所示的半导体模块100、即在散热器15上具备多个(6块)陶瓷基板14的半导体模块100的焊接装置。
焊接装置HK具备可密闭的容器(chamber)17，该容器17包含：具有开口部18a的箱形的主体18；以及开放和闭锁该主体18的开口部18a的盖体19。在主体18上设有定位并且支撑半导体模块100的支撑座20。另外，在主体18的开口缘部上，设有能够与盖体19紧密接触的衬垫(packing)21。
盖体19以能够闭锁主体18的开口部18a的大小形成。通过在主体18上装接盖体19，从而在容器17内形成密闭空间S。另外，盖体19具有与密闭空间S相向的部位22，该部位22由通过磁力线(磁通)的电绝缘材料形成。在本实施方式中，作为电绝缘材料使用玻璃，盖体19的该部位22由玻璃板22形成。
另外，在主体18上连接有用于向容器17内供给还原性气体(在本实施方式中为氢气)的还原气体供给部23。还原气体供给部23具备：配管23a；设置在该配管23a上的开关阀23b；以及氢气罐(tank)23c。另外，在主体18上连接有用于向容器17内供给惰性气体(本实施方式中为氮气)的惰性气体供给部24。惰性气体供给部24具备：配管24a；设置在该配管24a上的开关阀24b；以及氮气罐24c。另外，在主体18上连接有用于将充满容器17内的气体排出到外部的气体排出部25。气体排出部25具备：配管25a；设置在该配管25a上的开关阀25b；以及真空泵25c。焊接装置HK通过具备还原气体供给部23、惰性气体供给部24以及气体排出部25，从而构成为能够调整密闭空间S内的压力，密闭空间S通过压力调整被加压或者减压。
另外，在主体18上连接有在焊接后向容器17内供给载热体(冷却用气体)的供给部(载热体供给部)26。载热体供给部26具备：配管26a、设置在该配管26a上的开关阀26b、以及气罐26c。载热体供给部26向收容在容器17内的半导体模块100的散热器15供给冷却用气体。另外，从载热体供给部26供给的载热体也可以是冷却液。另外，在主体18上设有用于计测容器17内的温度的温度传感器(例如热电偶等)27。
在焊接装置HK的上部、具体而言为盖体19的上方，设有多个高频加热线圈28。本实施方式的焊接装置HK具有6个高频加热线圈28。如图3所示，这些高频加热线圈28以与6块陶瓷基板14个别对应的方式，分别配置在陶瓷基板14的上方。在本实施方式中，各高频加热线圈28具有在从上方看时能够覆盖1块陶瓷基板14的大小，而且比后述的压块35的上表面的轮廓大。另外，各高频加热线圈28在一个平面内以成为螺旋状(方形螺旋状)的方式形成，整体成为大致四角板状。另外，各高频加热线圈28以与盖体19相向的方式、具体而言是与玻璃板22相向的方式配置。另外，各高频加热线圈28与焊接装置HK具备的高频发生装置29电连接，基于设置在容器17内的温度传感器27的计测结果控制高频发生装置29的输出的各高频加热线圈28，具有用于在内部通过冷却水的冷却路30，并且与焊接装置HK具备的冷却水罐(tank)31连接。
图4(a)表示进行焊接时使用的夹具32，图4(b)表示作为加压体的压块35。夹具32形成为平板状，具有与电路基板11上的陶瓷基板14相同的大小。夹具32例如由石墨或陶瓷等材料形成，如图5所示，用于在焊接时将焊料片33、半导体元件12、以及压块35相对于陶瓷基板14定位。因此，在夹具32上贯通形成定位用的多个孔34。这些孔34与接合半导体元件12的陶瓷基板14上的部位(接合部)对应地形成在夹具32上。各孔34具有与对应的半导体元件12的尺寸相应的大小。而且，在本实施方式中，在陶瓷基板14上接合了多个(4个)半导体元件12，因此在夹具32上也形成了多个(4个)孔34。
压块35采用能够通过电磁感应作用而发热的材料、即在由于通过自身的磁通变化而产生电流时由于自身的电阻而发热的材料来形成。在本实施方式中，压块35由不锈钢形成。压块35在焊接时，载置于通过夹具32定位的4个半导体元件12的正上方，具有与4个半导体元件12的上表面(非接合面)接触的大小。即，压块35形成为能够以跨不在一条直线上的至少三个半导体元件12的状态而载置的大小。
如图4(a)和图4(b)所示，压块35在焊接时与4个半导体元件12抵接的一侧具备加压面，该加压面具有与该4个半导体元件12的配置对应的形状。在本实施方式中，压块35的加压面被分割为4个加压面35a，这些加压面35a形成为能够分别嵌插入夹具32的4个孔34中的形状，能够与对应的半导体元件12抵接。另外，压块35在与加压面35a相反的一侧的部位上，具有作为卡定部的凸缘(flange)35b。图4(a)用双点划线表示压块35的加压面35a一侧的外形，表示了压块35嵌插在夹具32的孔34中时的夹具32与压块35的位置关系。
另外，在本实施方式中，焊接装置HK构成为能够将全部的压块35配置到能够一起对半导体元件12加压的位置，并且构成为全部的压块35能够一起退出到从半导体元件12离开的位置。具体而言，如图5所示，能够支撑压块35的支撑板36在盖体19上水平安装。支撑板36由通过磁力线的绝缘材料(例如陶瓷)形成，并且具备与压块35的个数相应的孔36a，这些孔36a允许压块35的位于凸缘35b下侧的部位插通。孔36a在盖体19安装在主体18上的状态下，与在支撑座20上定位的电路基板11的接合部(金属电路13)相向的位置上形成。各压块35以嵌插在对应的孔36a中的状态装备在支撑板36上。而且，如图5所示，在盖体19被配置在闭锁位置上的状态下，压块35的加压面35a与半导体元件12的非接合面抵接，并且凸缘35b成为从支撑板36的上表面浮起的状态，压块35通过其自重对半导体元件12加压。
下面，说明用上述焊接装置HK进行半导体元件12的焊接的方法。焊接工序是半导体模块100的制造方法的一个工序。再有，在使用焊接装置HK进行焊接之前，预先制造将具有金属电路13的多个(6块)陶瓷基板14接合到1个散热器15上的中间产品(以下称为“焊接对象物”)。即，焊接对象物相当于从图3所示的半导体模块100除去半导体元件12后剩下的部分。
在进行焊接时，首先，从主体18取下盖体19，开放开口部18a。然后，如图5所示，在主体18的支撑座20上放置焊接对象物，并相对于支撑座20进行定位。接着，在焊接对象物的各陶瓷基板14上放置夹具32，在夹具32的各孔34内配置焊料片33和半导体元件12。焊料片33配置在金属电路13和半导体元件12之间。
接着，将盖体19安装到主体18上，闭锁开口部18a，在容器17内形成密闭空间S。在将盖体19安装到主体18上时，如图5所示，压块35的加压面35a一侧的部位嵌插到夹具32的孔34中。然后，加压面35a与对应的半导体元件12的非接合面即上表面抵接，并且成为凸缘35b从支撑板36的上表面分离的状态。各压块35以跨在4个半导体元件12上的状态，以通过压块35的自重对这些半导体元件12加压的方式配置。该状态下，在各陶瓷基板14上，从金属电路13一侧起，顺序地以重叠的状态配置焊料片33、半导体元件12、压块35。
在密闭空间S中收容有电路基板11、焊料片33、半导体元件12以及压块35的状态下，多个高频加热线圈28分别配置在对应的压块35的上方。在各高频加热线圈28和与其对应的压块35之间，配置有装配在盖体19上的玻璃板22。在本实施方式中，高频加热线圈28构成和配置为：在从上方看高频加热线圈28时，高频加热线圈28从由压块35的上表面的轮廓形成的区域露出。如本实施方式那样形成为螺旋状的高频加热线圈28，由于在靠近其中央的位置产生的磁通较多，因此优选将压块35配置在靠近该高频加热线圈28的中央的位置。
接着，操作气体排出部25在容器17内抽真空。然后，操作惰性气体供给部24向容器17内供给氮气，使密闭空间S内充满惰性气体。在反复进行该抽真空和氮气供给数次后，操作还原气体供给部23向容器17内供给氢气，在密闭空间S内形成还原气体环境。
接着，使高频发生装置29工作，在各高频加热线圈28中流过高频电流。这样，高频加热线圈28产生通过对应的压块35的高频的磁通，利用磁通的通过在压块35中产生涡电流。其结果是，置于高频加热线圈28的磁通内的压块35，由于电磁感应作用而发热，该热量从压块35的加压面35a向半导体元件12传递。然后，在压块35上产生的热量，经由该压块35的加热面35a和半导体元件12，集中传递到在电路基板11的各接合部上载置的焊料片33，并加热焊料片33。其结果是，焊料片33达到自身的熔融温度以上的温度而熔融。
半导体元件12被压块35向电路基板11加压，因此不会由于熔融焊料的表面张力而移动。另外，在焊料片33完全熔融时，使高频发生装置29停止。再有，流过各高频加热线圈28的高频电流的大小，基于设置在容器17内的温度传感器27的检测结果进行控制。另外，对应于焊接作业的进行状况，进行容器17内的空间(密闭空间S)的气体环境调整，即容器17内的压力被加压和减压。
然后，在焊料片33完全熔融后，操作载热体供给部26向容器17内供给冷却用气体。冷却用气体被向散热器15的制冷剂流路15a的入口或出口吹入。进而，供给到容器17内的冷却用气体，流经制冷剂流路15a和散热器15的周围，冷却焊接对象物。其结果是，熔融的焊料被冷却至不足熔融温度而凝固，将金属电路13和半导体元件12接合。在该状态下，结束焊接作业，完成半导体模块100。然后，将盖体19从主体18取下，在卸下夹具32后将半导体模块100从容器17内取出。
本实施方式具有以下优点。
(1)在将多个半导体元件12焊接到电路基板11的接合部(金属电路13)上的焊接工序中，多个半导体元件12经由焊料配置在金属电路13上，并且在半导体元件12上以跨不在一条直线上的至少三个半导体元件12的状态配置有压块35。而且，在通过压块35将半导体元件12向电路基板11加压的状态下加热和熔融焊料。因此，在焊料成为熔融状态的情况下，与压块35个别地载置在各半导体元件12上的情况不同，压块35以水平状态或者大致水平状态，将多个半导体元件12向接合面加压。因此，存在于半导体元件12和金属电路13之间的熔融状态的焊料，若冷却至自身的熔融温度以下，则在抑制了各接合部上的焊料的厚度不均的状态下凝固。另外，熔融的焊料在半导体元件12的与金属电路13相向的整个面上遍布扩展。
(2)压块35具备加压面35a，该加压面35a具有分别与多个半导体元件12的外形对应的形状，并且通过这些加压面35a以整体方式向多个半导体元件12加压。因此，能够使分别作用在多个半导体元件12上的加压力均匀化，以更好地抑制多个接合部上的焊料厚度的偏差。
(3)半导体模块10、100具备作为冷却电路基板的电路基板11。电路基板11是将在表面具有金属电路13的一个或多个陶瓷基板14固定在具备制冷剂流路15a的金属制的散热器15上而构成。而且，焊料在各半导体元件12的与金属电路13相向的整个面上遍布，进而在抑制了厚度不均的状态下凝固。因此，在半导体模块10、100上，焊料良好地发挥了应力缓和功能，即吸收了半导体元件12和金属电路13之间的线膨胀率的差，从而抑制了接合部的疲劳寿命的偏差。
(4)在具有多个陶瓷基板14的电路基板11中，在各陶瓷基板14上，以分别不在一条直线上的状态配置有至少三个半导体元件12。以跨这些半导体元件12的状态，在每个陶瓷基板14上配置一个压块35。而且，全部的多个压块35，能够一起配置在用于抵接半导体元件12并对半导体元件12加压的规定位置，并且能够一起退出到离开半导体元件12的位置。因此，即使压块35存在有多个，也能够有效地进行压块35向规定位置的配置以及从规定位置向分离的位置的退出。
(5)压块35在与加压面35a相反的一侧具备凸缘35b即卡定部。而且，压块35嵌插在安装在盖体19上的支撑板36的孔36a中，以凸缘35b的下表面与支撑板36的上表面啮合的状态被支撑在支撑板36上。孔36a在盖体19安装在主体18上的状态下，形成于能够与相对于支撑座20定位的电路基板11上的金属电路13相向的位置上。因此，在将盖体19安装在主体18上时，压块35自动地配置在与半导体元件12相向的位置上。当将盖体19从主体18取下时，则压块35自动地向与半导体元件12分离的位置退出。
(6)焊料片33和半导体元件12经由夹具32在陶瓷基板14上的规定位置上定位。因此，在采用将压块35以上述方案安装在支撑板36上的结构的情况下，压块35能够高精度且高效率地配置在与各半导体元件12抵接的位置上。
(7)通过感应加热使向半导体元件12加压的压块35发热，并且经由半导体元件12对在半导体元件12和金属电路13之间配置的焊料片33加热，因此能够向焊料片33集中传热。因此，与对电路基板11整体或者容器17整体加热的情况相比，能够实现对焊料片33的有效加热。
(8)在半导体元件12的正上方配置的压块35的上方配置有高频加热线圈28。因此，高频加热线圈28能够以平面方式对电路基板11上的多个接合部传热，能够均匀地加热电路基板11上的多个接合部。其结果是，对于配置在多个接合部上的焊料片33，能够使熔融的开始时期基本相同，并且使熔融的结束时期基本相同，能够谋求焊接作业的效率化。
(9)将高频加热线圈28配置在容器17的外部。因此，成为通过盖体19支撑支撑板36(该支撑板36支撑压块35)的简单结构。
(10)在进行对具备多个陶瓷基板14的电路基板11的焊接的情况下，相对于各陶瓷基板14(压块35)对应地配置一个高频加热线圈28，使配置在该陶瓷基板14上的压块35发热。因此，与通过一个高频加热线圈28使分别配置在多个陶瓷基板14上的多个压块35一起发热的情况相比效率高。
(11)通过将高频加热线圈28配置在容器17的外部而不是容器17的内部，从而能够尽量减小容器17的容积，谋求容器17的小型化。另外，环境调整主要包括：容器17内的空气排出(抽真空)、惰性气体(氮气等)的供给和排出、以及还原性气体(氢气等)的供给和排出。因此，通过减小容器17的容积，例如关于排出空气，能够缩短排出所需的时间，或减少排出所需的能量(例如使真空泵25c工作所需的能量)的消耗量。另外，关于惰性气体或还原性气体的供给或排出，能够缩短供给或排出所需的时间，或减少供给或排出所需的能量的消耗量，或者减少供给的气体的消耗量。
(12)通过向与陶瓷基板14接合的散热器15供给冷却用气体，从而冷却金属电路13的接合部。因此，能够通过散热器15有效地冷却金属电路13的接合部，能够谋求缩短冷却时间。其结果是，也能够谋求缩短焊接作业的时间。
下面，参照图6对将本发明具体化的第二实施方式进行说明。再有，第二实施方式中，压块35的结构有所不同，其他结构与第一实施方式基本相同，因此对同样的部分省略其详细说明。
在本实施方式中，压块35具有通路37，通路37在压块35的下表面(加压面35a)上开口。上述通路37用于将半导体元件12等吸附在加压面35a上，能够通过开口在加压面35a上使负压发生作用。在压块35的下表面以外的面上设有能够将通路37与设置在容器17的外部的负压源38连接的连接部39。通路37具备朝向压块35的多个加压面35a分别垂直地延伸的部分，这些部分的下端在对应的加压面35a上开口。连接部39经由挠性配管40与负压源38连接，在配管40的中途设有阀40a。配管40经盖体19导入容器17的内部。阀40a构成为能够在以下状态之间切换，即，能够连通连接部39和负压源38的状态、以及能够连通连接部39和大气的状态。即，通过阀40a的切换操作，能够在向通路37使负压发生作用的状态、和解除发生作用的负压的状态之间切换。
在使用本实施方式的焊接装置HK进行焊接作业的情况下，通过将压块35用作吸附部，能够将焊料片33和半导体元件12，配置在与载置在各陶瓷基板14上的夹具32的孔34对应的位置上。例如，在将焊料片33配置在与孔34对应的位置上的情况下，在主体18的外部，以与电路基板11上的焊料片33的配置对应的方式配置必要数量的焊料片33。然后，以各压块35的加压面35a与这些焊料片33对应的方式配置盖体19。在该状态下，使负压源38的负压作用在各压块35的通路37上。然后，以在各压块35的加压面35a上吸附焊料片33的状态使盖体19移动，将盖体19配置在闭锁主体18的开口部18a的位置上。此时，各压块35的加压面35a以吸附了焊料片33的状态嵌插在夹具32的孔34中，将焊料片33配置在与接合部对应的位置上。随后，解除对通路37的负压作用，在解除压块35的吸附作用后，将盖体19从主体18取下。由此，将焊料片33载置到接合部上。
接着，在主体18的外部，以与电路基板11上的半导体元件12的配置对应的方式配置必要数量的半导体元件12，以使各压块35的加压面35a与这些半导体元件12对应的方式配置盖体19。在该状态使负压源38的负压对各压块35的通路37发生作用。然后，使半导体元件12吸附在各压块35的加压面35a上。随后将盖体19安装在主体18上。在该状态下，如图6所示，压块35的加压面35a嵌插在夹具32的孔34中，成为各半导体元件12载置在焊料片33上的状态。随后解除对通路37的负压作用，解除压块35的吸附作用。其结果是，完成了各半导体元件12和各压块35的向规定位置上的配置。然后，与第一实施方式同样地进行焊接作业。
另外，为了避免配管40的载荷给压块35的加压作用带来不良影响，存在于容器17的内部的配管40的部位，被未图示的支撑部支撑。另外，各压块35的重量可以考虑由于配管40而增加的载荷进行设定。
在本实施方式中，除了与上述第一实施方式中的效果(1)～(12)相同的优点以外，还具有以下优点。
(13)压块35具备通路37，该通路37具有能够使用于吸附半导体元件12等的负压作用到加压面35a上的开口。另外，能够连接通路37和负压源38的连接部39，设置在压块35的下表面以外的面上。因此，压块35经由连接部39与负压源38连接，从而能够作为吸附部使用。因此，能够将多个半导体元件12或焊料片33吸附到压块35的下表面(加压面35a)上，并一起配置到接合部(金属电路13)上。
(14)负压源38设置在容器17的外部，并且配管40经盖体19导入容器17的内部。因此，在进行将盖体19从主体18取下或者安装到闭锁位置上的作业时，配管40不会妨碍作业。
实施方式不限于上述方式，例如也可以如下所述进行具体化。
半导体元件12的配置或大小、高度等，不限于上述两个实施方式。例如可以如图7所示，将具有不同的大小和高度的多个半导体元件12接合到陶瓷基板14上。压块35形成为也跨到图7所示的三个半导体元件12以外的未图示的半导体元件上的大小。这种情况下也能够获得与第二实施方式相同的效果。
不需要全部的压块35为同样的尺寸和同样的形状，例如也可以如图8(a)所示，将多个半导体元件12分为包含互不相同个数的半导体元件12的多个组(在图示例子中为包含三个半导体元件12的组和包含4个半导体元件12的组)进行配置，将压块35(以双点划线图示)形成为与各组的半导体元件12的配置对应的形状。该情况下，如图8(b)所示，与压块35的形状对应地在支撑板36上形成2种类型的孔36a。
压块35不限于通过刮削形成的一体化部件，也可以是将多个分割体接合形成的一个压块35。
支撑压块35的支撑板36不限于安装在盖体19上的结构，也可以构成为独立于盖体19而可以移动。这种情况下，在主体18上设置用于对支撑板36进行支撑的支撑构件。支撑构件优选为在压块35载置到半导体元件12上的状态下，以压块35的凸缘35b的下表面从支撑板36的上表面离开的方式，保持支撑板36。
在盖体19独立于支撑板36而可以移动的结构中，在压块35上形成的通路37经由配管40与负压源38连接，从而能够将压块35用作吸附部使用。该情况下，在将压块35与半导体元件12一起配置到规定位置上后，取下配管40。其结果是，在将盖体19配置到闭锁位置上时，配管40不会对盖体19的安装造成妨碍。此外，能够避免配管40对压块35的姿态或加压作用造成不良影响。
也可以不是将所有的压块35全部同时地配置在规定位置上，而是逐个或者每次以适当的数量配置在规定位置、即跨不在一条直线上的至少三个半导体元件12的位置。在将压块35逐个配置在规定位置上的情况下，也可以不设置凸缘35b(卡定部)。
在使压块35以嵌插在支撑板36的孔36a中的状态移动的情况下，用于将压块35卡定在支撑板36上的结构不限于凸缘35b，也可以在压块35的上部的侧面上设置多个凸部作为卡定部。
压块35的加压面35a，也不必限于能够与对应的半导体元件12的非接合面的整个面抵接的大小，而可以比该尺寸大或者小。
夹具32不限于具有对焊料片33、半导体元件12和压块35进行定位的功能的结构，也可以是仅具有焊料片33和半导体元件12的定位功能的结构。即使在这种情况下，由于压块35以跨不在一条直线上的至少三个半导体元件12的状态配置，因此与通过对每个半导体元件12分别单独设置压块的方式对半导体元件12向电路基板11加压的情况相比，也能够抑制多个接合部上的焊料的厚度不均。
在通过感应加热对压块35加热并通过该热量熔融焊料的结构中，压块35不限于不锈钢制，只要是能够感应加热的材料即可，例如可以代替不锈钢而通过铁或石墨形成，或者使用热传导率不同的2种导体材料构成。
也可以代替将焊料片33配置在与金属电路13的接合部对应的位置上的方式，而将焊料膏涂敷在与接合部对应的位置上。
将焊料加热到熔融温度以上的加热方法，也可以是感应加热以外的方法。例如可以在容器17内设置电加热器加热焊料。
电路基板11也可以是陶瓷基板14和不具有制冷剂流路15a的散热器15一体化的结构。另外，电路基板11也可以是不具有散热器15的结构。
盖体19也可以是相对于主体18无法取下的结构，例如可开闭地与主体18连接。
盖体19优选至少与高频加热线圈28相向的部位由电绝缘材料形成，也可以代替玻璃，例如由陶瓷或树脂形成该部位。另外，可以由同种电绝缘材料形成整个盖体19。
在对应于容器17的内外压力差需要提高盖体19的强度的情况下，也可以由例如玻璃纤维和树脂的复合材料(GFRP(玻璃纤维强化塑料))构成盖体19。另外，也可以用金属构成盖体19。作为金属，优选为非磁性材料的金属。再有，在对盖体19使用磁性材质的金属的情况下，可以使用电阻率比压块35高的种类。另外，也可以采用金属和绝缘材料的复合材料形成盖体19。另外，为了有效地向压块35引导磁通，可以在压块35的正上方部分使用作为铁磁体的电磁钢板等。
高频加热线圈28也可以在多个压块35的上方跨多个压块35地配置。该情况下，能够减少高频电流对高频加热线圈28的供给路径或冷却水的供给路径，能够进一步简化焊接装置HK的构造。
伴随着生产线化，能够移动容器17，可以沿着与该容器17一起移动的压块35的移动路径配置高频加热线圈28。该情况下，可以将高频加热线圈28构成为沿着移动路径的形状，也可以沿着移动路径配置多个。通过这种结构，能够使容器17移动并同时进行加热。
高频加热线圈28也可以以与压块35的侧面相向的方式配置。
高频加热线圈28也可以配置在容器17(密闭空间S)内。

Claims (16)

1.一种焊接方法，将半导体元件分别焊接到接合部上，该接合部设置在电路基板上的多处，其中，具备：
在上述电路基板上的至少三处，以不在一条直线上的配置来设置上述接合部；
将上述半导体元件经由焊料载置到上述接合部上；
在不在一条直线上的至少三个半导体元件上，以跨这些半导体元件的状态载置压块；以及
利用上述压块对上述半导体元件加压并同时使上述焊料熔融，由此将半导体元件焊接到上述接合部上。
2.根据权利要求1所述的焊接方法，其中，还具备：以使上述熔融的焊料遍布到上述半导体元件的与上述接合部相向的整个面上的方式，进行焊接。
3.根据权利要求1或2所述的焊接方法，其中，上述电路基板是通过将在表面具有金属电路的陶瓷绝缘体固定在具备制冷剂流路的金属制的散热器上而形成的。
4.根据权利要求1或2所述的焊接方法，其中，上述电路基板是通过将在表面具有金属电路的多个陶瓷绝缘体固定在具备制冷剂流路的金属制的散热器上而形成的。
5.根据权利要求3或4所述的焊接方法，其中，上述散热器为铝制或者铜制。
6.根据权利要求1至5中任一项所述的焊接方法，其中，
上述压块具备通路，该通路在能够与至少三个半导体元件抵接的压块的加压面上，具有与这些半导体元件分别对应的开口，能够将上述通路连接于负压源上的连接部设置在上述加压面以外的压块的部位上，上述方法还具备：
通过使由上述负压源产生的负压对上述通路发生作用，从而将至少三个半导体元件吸附到上述压块的加压面上；以及
以将上述半导体元件吸附在加压面上的状态，使该半导体元件移动至不在一条直线上的至少三处接合部。
7.根据权利要求1至6中任一项所述的焊接方法，其中，
上述焊接在具有主体和盖体的能密闭的容器内使用多个上述压块来进行，具有与上述压块对应的多个孔的支撑板安装在上述盖体上，上述方法还具备：以将上述压块插通在对应的孔中而且将设置在该压块上的卡定部卡定在上述支撑板的上表面的状态，使压块与上述盖体一起移动至上述主体，将盖体安装到主体上，
在盖体被安装到主体上时，各压块以卡定部从支撑板的上表面离开的状态，载置到对应的至少三个半导体元件上。
8.根据权利要求1至7中任一项所述的焊接方法，其中，还具备：利用电磁感应作用使上述压块发热，由此使上述焊料熔融。
9.一种半导体模块的制造方法，该半导体模块具备：电路基板；以及分别焊接于接合部上的半导体元件，该接合部设置在该电路基板上的多处，其中，该方法包括：
在上述电路基板上的至少三处，以不在一条直线上的配置来设置上述接合部；
将上述半导体元件经由焊料载置到上述接合部上；
在不在一条直线上的至少三个半导体元件上，以跨这些半导体元件的状态载置压块；以及
利用上述压块对上述半导体元件加压并同时使上述焊料熔融，由此将半导体元件焊接到上述接合部上。
10.根据权利要求9所述的制造方法，其中，还具备：以使上述熔融的焊料遍布到上述半导体元件的与上述接合部相向的整个面上的方式，进行焊接。
11.根据权利要求9或10所述的制造方法，其中，还具备：通过将在表面具有金属电路的陶瓷绝缘体固定在具备制冷剂流路的金属制的散热器上，从而形成上述电路基板。
12.根据权利要求9或10所述的制造方法，其中，还具备：通过将在表面具有金属电路的多个陶瓷绝缘体固定在具备制冷剂流路的金属制的散热器上，从而形成上述电路基板。
13.根据权利要求11或12所述的制造方法，其中，还具备：通过铝或铜形成上述散热器。
14.根据权利要求9至13中任一项所述的制造方法，其中，
上述压块具备通路，该通路在能够与至少三个半导体元件抵接的压块的加压面上，具有与这些半导体元件分别对应的开口，能够将上述通路连接于负压源上的连接部设置在上述加压面以外的压块的部位上，上述方法还具备：
通过使由上述负压源产生的负压对上述通路发生作用，从而将至少三个半导体元件吸附到上述压块的加压面上；以及
以将上述半导体元件吸附在加压面上的状态，使该半导体元件移动至不在一条直线上的至少三处接合部。
15.根据权利要求9至14中任一项所述的焊接方法，其中，
上述焊接在具有主体和盖体的能密闭的容器内使用多个上述压块来进行，具有与上述压块对应的多个孔的支撑板安装在上述盖体上，上述方法还具备：以将上述压块插通在对应的孔中而且将设置在该压块上的卡定部卡定在上述支撑板的上表面的状态，使压块与上述盖体一起移动至上述主体，将盖体安装到主体上，
在盖体被安装到主体上时，各压块以卡定部从支撑板的上表面离开的状态，载置到对应的至少三个半导体元件上。
16.根据权利要求9至15中任一项所述的制造方法，其中，还具备：利用电磁感应作用使上述压块发热，由此使上述焊料熔融。
CNA2006800496852A 2005-12-28 2006-11-21 焊接方法和半导体模块的制造方法 Pending CN101351874A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP380352/2005 2005-12-28
JP2005380352A JP2007180456A (ja) 2005-12-28 2005-12-28 半田付け方法及び半導体モジュールの製造方法

Publications (1)

Publication Number Publication Date
CN101351874A true CN101351874A (zh) 2009-01-21

Family

ID=38228046

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800496852A Pending CN101351874A (zh) 2005-12-28 2006-11-21 焊接方法和半导体模块的制造方法

Country Status (6)

Country Link
US (1) US20090134204A1 (zh)
EP (1) EP1968107A1 (zh)
JP (1) JP2007180456A (zh)
KR (1) KR20080080143A (zh)
CN (1) CN101351874A (zh)
WO (1) WO2007077688A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104339059A (zh) * 2013-07-23 2015-02-11 西安永电电气有限责任公司 Igbt模块一次焊接的方法
CN113272943A (zh) * 2019-01-15 2021-08-17 佳能机械株式会社 焊料平坦化装置、芯片接合机、焊料平坦化方法、以及接合方法
US20220293436A1 (en) * 2021-03-11 2022-09-15 Taiwan Semiconductor Manufacturing Company Limited Semiconductor substrate bonding tool and methods of operation

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180457A (ja) * 2005-12-28 2007-07-12 Toyota Industries Corp 半田付け方法及び半導体モジュールの製造方法並びに半田付け装置
JP6102452B2 (ja) 2013-04-17 2017-03-29 富士電機株式会社 半導体装置の製造方法及びハンダ付け用錘
CN104010452B (zh) * 2013-12-21 2017-03-15 广西柳州中嘉知识产权服务有限公司 功率场效应管的焊接方法
US9875985B2 (en) * 2014-11-18 2018-01-23 International Business Machines Corporation Flip-chip bonder with induction coils and a heating element
DE102015106298B4 (de) * 2015-04-24 2017-01-26 Semikron Elektronik Gmbh & Co. Kg Vorrichtung, Verfahren und Anlage zur inhomogenen Abkühlung eines flächigen Gegenstandes
CN113579404B (zh) * 2020-07-05 2022-08-23 深圳市智瑞通科技有限公司 一种多功能电路板焊接机器人及方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4664309A (en) * 1983-06-30 1987-05-12 Raychem Corporation Chip mounting device
US4607779A (en) * 1983-08-11 1986-08-26 National Semiconductor Corporation Non-impact thermocompression gang bonding method
US4878611A (en) * 1986-05-30 1989-11-07 American Telephone And Telegraph Company, At&T Bell Laboratories Process for controlling solder joint geometry when surface mounting a leadless integrated circuit package on a substrate
US4893403A (en) * 1988-04-15 1990-01-16 Hewlett-Packard Company Chip alignment method
JPH0357230A (ja) * 1989-07-25 1991-03-12 Mitsubishi Electric Corp 半導体基板と支持板とのロウ付け方法
US5793024A (en) * 1991-04-05 1998-08-11 The Boeing Company Bonding using induction heating
EP0520294B1 (de) * 1991-06-24 1998-08-26 Siemens Aktiengesellschaft Halbleiterbauelement und Verfahren zu seiner Herstellung
US5297333A (en) * 1991-09-24 1994-03-29 Nec Corporation Packaging method for flip-chip type semiconductor device
JPH0779152B2 (ja) * 1991-09-24 1995-08-23 日本電気株式会社 フリップチップ型半導体装置の実装方法
JPH06163612A (ja) 1992-11-25 1994-06-10 Mitsubishi Electric Corp 半導体装置の製造方法及び製造装置
US5532457A (en) * 1994-06-22 1996-07-02 International Business Machines Corporation Modified quartz plate to provide non-uniform light source
JP3222341B2 (ja) * 1995-01-11 2001-10-29 株式会社日立製作所 半導体モジュール
US5626280A (en) * 1995-06-05 1997-05-06 He Holdings, Inc. Infrared transparent soldering tool and infrared soldering method
US5834062A (en) * 1996-06-27 1998-11-10 Motorola, Inc. Material transfer apparatus and method of using the same
JP3330037B2 (ja) * 1996-11-29 2002-09-30 富士通株式会社 チップ部品の接合方法および装置
JPH10189845A (ja) * 1996-12-25 1998-07-21 Denso Corp 半導体素子の放熱装置
US5927589A (en) * 1997-11-25 1999-07-27 Lucent Technologies Inc. Method and fixture for use in bonding a chip to a substrate
JPH11260859A (ja) 1998-03-10 1999-09-24 Fujitsu Ltd 半導体素子の実装方法
US6787391B1 (en) * 1998-06-19 2004-09-07 Matsushita Electric Industrial Co., Ltd. Method of forming bumps on a wafer utilizing a post-heating operation, and apparatus therefor
US6206272B1 (en) * 1999-04-08 2001-03-27 Intel Corporation Alignment weight for floating field pin design
JP2000332052A (ja) 1999-05-18 2000-11-30 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP3813767B2 (ja) * 1999-07-21 2006-08-23 日本特殊陶業株式会社 樹脂製配線基板及びその製造方法
JP2001121259A (ja) 1999-10-21 2001-05-08 Denso Corp はんだ付け補助具およびはんだ付け方法
JP2001257458A (ja) * 2000-03-10 2001-09-21 Fuji Xerox Co Ltd 半田付け用部材及び半田付け方法
US6425518B1 (en) * 2001-07-25 2002-07-30 International Business Machines Corporation Method and apparatus for applying solder to an element on a substrate
JP2003045903A (ja) * 2001-08-01 2003-02-14 Fujitsu Ten Ltd ダイボンド装置
US7357288B2 (en) * 2003-07-17 2008-04-15 Matsushita Electric Industrial Co., Ltd. Component connecting apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104339059A (zh) * 2013-07-23 2015-02-11 西安永电电气有限责任公司 Igbt模块一次焊接的方法
CN113272943A (zh) * 2019-01-15 2021-08-17 佳能机械株式会社 焊料平坦化装置、芯片接合机、焊料平坦化方法、以及接合方法
CN113272943B (zh) * 2019-01-15 2022-04-26 佳能机械株式会社 焊料平坦化方法及装置、芯片接合机、以及接合方法
US20220293436A1 (en) * 2021-03-11 2022-09-15 Taiwan Semiconductor Manufacturing Company Limited Semiconductor substrate bonding tool and methods of operation
US11862482B2 (en) * 2021-03-11 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor substrate bonding tool and methods of operation

Also Published As

Publication number Publication date
JP2007180456A (ja) 2007-07-12
US20090134204A1 (en) 2009-05-28
KR20080080143A (ko) 2008-09-02
EP1968107A1 (en) 2008-09-10
WO2007077688A1 (ja) 2007-07-12

Similar Documents

Publication Publication Date Title
KR100996396B1 (ko) 납땜 방법 및 반도체 모듈의 제조 방법 그리고 납땜 장치
CN101351874A (zh) 焊接方法和半导体模块的制造方法
CN101310572A (zh) 焊接装置以及焊接方法
JP2007180457A (ja) 半田付け方法及び半導体モジュールの製造方法並びに半田付け装置
US8030760B2 (en) Semiconductor apparatus and manufacturing method thereof
CN101390205A (zh) 焊接方法、焊接装置及半导体装置的制造方法
JP5029139B2 (ja) 車載用半導体装置及び車載用半導体装置の製造方法
JP2008112955A (ja) 半導体装置、金属接合材料、半田付け方法及び電子機器の製造方法
JP2007180442A (ja) 半田付け用の容器及び半導体装置の製造方法
WO2007083738A1 (ja) 位置決め治具、位置決め方法、半導体モジュールの製造方法及び半田付け装置
JP5029279B2 (ja) 半田付け装置、半田付け方法及び電子機器の製造方法
JP2008141188A (ja) 電子部品の接合方法及び電子機器の製造方法
JP2008229709A (ja) 半田付け装置、半田付け方法及び電子機器の製造方法
CN110178218A (zh) 电力用半导体装置以及电力用半导体装置的制造方法
JP4888097B2 (ja) 半田付け方法及び電子機器の製造方法
JP2008140815A (ja) 半田付け方法及び電子機器の製造方法
JP2010240670A (ja) 半田付け装置
JP4900035B2 (ja) 半田付け方法、半田付け装置、及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090121