CN101331658B - 用于无源集成器件的esd保护 - Google Patents

用于无源集成器件的esd保护 Download PDF

Info

Publication number
CN101331658B
CN101331658B CN2006800472275A CN200680047227A CN101331658B CN 101331658 B CN101331658 B CN 101331658B CN 2006800472275 A CN2006800472275 A CN 2006800472275A CN 200680047227 A CN200680047227 A CN 200680047227A CN 101331658 B CN101331658 B CN 101331658B
Authority
CN
China
Prior art keywords
substrate
contact
charge leakage
electric
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800472275A
Other languages
English (en)
Other versions
CN101331658A (zh
Inventor
阿格尼·米特拉
达雷尔·G·希尔
卡思克·拉贾戈帕兰
阿道夫·C·雷耶斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101331658A publication Critical patent/CN101331658A/zh
Application granted granted Critical
Publication of CN101331658B publication Critical patent/CN101331658B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了用于集成无源器件(IPD)的ESD保护的方法和装置。该装置包括一个或多个IPD(60)，其具有可能暴露于ESD瞬变的接线端或其他元件，该可能暴露于ESD瞬变的接线端或其他元件通过电荷泄漏电阻耦合，该电荷泄漏电阻具有比该IPD在关注操作频率下的普通阻抗大很多的电阻值。当IPD在半绝缘基板(61)上构建时，IPD的多种元件通过分隔的连接耦合到基板，由此基板自身提供耦合元件的高阻值电阻，但是这不是必要的。在应用于IPD RF耦合器时，ESD容限增加超过70％。本发明的配置还可以应用于有源器件和集成电路以及具有传导或绝缘基板的IPD。

Description

用于无源集成器件的ESD保护
技术领域
本发明通常涉及电子器件的保护，防止静电放电(ESD)损坏，更具体地，涉及集成无源器件的ESD保护。
背景技术
现代的电子器件易于受到瞬态静电放电的损坏，其通常被称为“ESD”。ESD事件常常在积累静电荷的人体触摸或握持电子器件时发生。人走过毛毯表面或者特定类型衣服的运动或者其他来源可以引起静电荷的堆积。在任何情况中，当带电人或者其他物体触摸电子器件时，堆积的电荷可能突然通过电子器件放电。这可能导致电子器件的灾难性的损坏。因此，许多电子器件包括某种类型的内部ESD保护。这常常采用辅助晶体管或者齐纳二极管或者其他非线性半导体器件的形式，安放在受保护的电子元件的一个或多个输入/输出(I/O)接线端和参考电位或公共连接之间。该保护器件检测ESD事件产生的接线端电压的突然上升并且导通或者另外创建通往参考连接的相对低阻抗的路径，由此使ESD电流无害地分流到地。该ESD保护配置采用本领域中公知的许多形式。它们共同具有上文提及的特征，即对于其所保护的电路呈现出相当高的阻抗，以便于不会干扰该电路的正常操作，但是由上升的ESD脉冲触发激活。当感测到ESD脉冲的前沿时，它们切换到低阻抗状态，由此限制ESD脉冲产生的电压上升，实际上剪除ESD脉冲。当ESD瞬变通过后，它们再一次回复到高阻抗状态。尽管该现有技术的配置在结合有源器件和集成电路时工作良好，但是通常他们不能应用于集成无源元件，其中必需的非线性半导体器件或者其他类型的非线性火花捕集器(spark-arrestor)不可用。因此，需要用于保护集成无源器件的手段和方法。如此处使用的词“集成”应包括在公共基板中或在公共基板上形成的元件。在集成无源器件中通常使用薄膜导体和介电质。
因此，理想的是，提供一种用于电子器件，特别用于集成无源器件的ESD保护的改进的手段和方法。此外，理想的是，用于提供该保护的手段和方法通常与该电子器件的可用制造方法兼容，以便于不需要制造工艺的显著改变。而且，通过下面的详细描述和附属权利要求，结合附图和前面的技术领域和背景，本发明的其他理想特征和特性将变得显而易见。
附图说明
下面将结合下面的附图描述本发明，在附图中相同的数字表示相同的元件，并且
图1是根据现有技术的集成无源耦合器的简化的示意性电路；
图2是根据本发明的实施例的集成无源耦合器的简化的示意性电路；
图3是根据现有技术的集成无源电容器的简化的示意性电路；
图4是根据本发明的另一实施例的集成无源电容器的简化的示意性电路；
图5是根据本发明的另一实施例的集成无源器件(IPD)RF耦合器的简化的平面视图；
图6是通过图5的IPD RF耦合器的简化的局部截面视图；
图7～16是说明根据本发明的另一实施例的制造集成无源器件的方法的顺序截面视图；
图17～24是说明根据本发明的另一实施例的制造集成无源器件的方法中的步骤的顺序局部截面视图；并且
图25是图23中说明的集成无源器件的一部分的平面视图。
具体实施方式
下面的详细描述在本质上仅是示例性的，并非限制本发明或者本发明的应用和使用。而且，前面的技术领域、背景、简述或者下面的详细描述中给出的任何明确的或隐含的理论不应成为限制。
为了说明的简化和清楚起见，附图说明了构造的一般方式，并且公知特征和技术的描述和细节可被省略以避免不必要地混淆本发明。此外，附图中的元件不一定依比例绘制。例如，图中某些元件或区域的尺寸可以相对于其他元件或区域放大，有助于改善对本发明的实施例的理解。
说明书和权利要求中的术语“第一”、“第二”、“第三”、“第四”等可用于区别相似的元件，没有必要用于描述特定的次序或时间顺序。应当理解，如此使用的术语在适当的环境下可以互换，由此此处描述的本发明的实施例，例如能够以不同于此处说明或另外描述的顺序操作。而且，术语“包含”、“包括”、“具有”及其任何变化形式应涵盖非排他性的内含物，使得包括一系列要素的过程、方法、物体或装置不一定限于这些要素，而是可以包括未明确列出的或者对于该过程、方法、物体或装置是固有的其他要素。
说明书和权利要求中的术语“左”、“右”、“内”、“外”、“前”、“后”、“上”、“下”、“顶”、“底”、“上面”、“下面”、“上方”、“下方”等用于描述的目的，不一定用于描述永久的相对位置。应当理解，如此使用的术语在适当的环境下可以互换，由此此处描述的本发明的实施例，例如能够以不同于此处说明或另外描述的取向操作。如此处使用的术语“耦合”被定义为以电气或非电气的方式直接或间接连接。
图1是根据现有技术的集成无源耦合器(IPC)40的简化的示意性电路。集成无源耦合器40包括磁耦合线圈42、43，其分别具有接线端4201、4202和4301、4302，所有这些均安装在基板41上。IPC 40通常是使用薄膜形成的，这些薄膜通过本领域中公知的多种方法淀积在基板41上。当由薄膜技术形成时，线圈42、43通常在平面视图中具有螺旋形状，但是并未排除其他的形状。基板41适宜地是绝缘或半绝缘基板。线圈42、43之间的距离在图1～2中被放大，有助于更好的理解。
图2是根据本发明的实施例的集成无源耦合器(IPC)44的简化的示意性电路。相同的参考数字用于表示图1和2中相同的元件。集成无源耦合器44包括磁耦合线圈42、43，其分别具有接线端4201、4202和4301、4302，所有这些均安装在基板41上。IPC 44通常是使用薄膜形成的，这些薄膜通过本领域中公知的多种方法淀积在基板41上。线圈42、43可以与IPC 40中的线圈基本上相同，不同之处在于本发明的示例性提供的额外连接。已经发现，通过提供电耦合线圈42、43的绕组的一个或多个高电阻泄漏路径45，可以基本上改善诸如耦合器44的无源元件的ESD容限，而不会对耦合器44的普通性能有不利影响。利用如下事实，基板41是半绝缘材料，即通常具有有利地大于约1E3欧姆-cm的电阻率，适宜地具有1E3～1E10欧姆-cm的电阻率，优选地具有1E7～1E9欧姆-cm的电阻率。未掺杂的GaAs或者其他III-V化合物是可用于基板41的适当的半绝缘材料的示例，但是这仅作为示例，并非是限制。也可以使用本领域中公知的广泛的多种其他材料。
理想地通过将线圈42、43的多种绕组经由分隔的引线或导体46耦合到基板41，创建高电阻泄漏路径。因此，导体461、462、463将线圈42的部分421、422、423分别耦合到基板41上的位置471、472、473并且导体464、465、466将线圈43的部分431、432、433分别耦合到基板41上的位置474、475、476。位置471、472、473和位置474、475、476分隔例如，距离49(单独的距离可以变化)，由此在这些连接之间分别形成电阻451、452、453(被共同标为45)。依赖于基板41的电阻率，距离49被选择为，得到的电阻45有利地至少约为1E6欧姆的量级，适宜地至少约为1E8欧姆并且优选地约为1E9欧姆。也可以使用更大或更小的阻值。重要的是，电阻45是足够高的，以便于不会使耦合器44在关注频率下的性能显著劣化，并且是足够低的，以便于以抑制线圈42、43之间的静电荷的堆积。已经发现，约1E6～1E11欧姆范围内的电阻45是有利的，约1E8～1E11欧姆的电阻是适宜的并且约1E8～5E10欧姆的电阻是优选的。换言之，电阻45有利地处于耦合器44在关注频率下的操作阻抗的至少100倍的范围内，适宜地处于耦合器44在关注频率下的操作阻抗的至少500倍的范围内，优选地处于耦合器44在关注频率下的操作阻抗的至少1000倍的范围内。然而，根据耦合器44的性能要求，也可以使用更大或更小的比。尽管线圈42、43在图2中被示出为经由连接到线圈42、43上的不同位置的三个电阻451、452、453耦合，但是这仅作为示例，并非是限制。本发明仅要求存在至少一个相对高阻值的电阻用于耦合可能出现ESD电压的那些无源元件40部分。根据受保护的元件的物理尺寸及其操作阻抗，可以提供多个分隔的高电阻路径或者可以提供分布式的高电阻路径。任一配置都是有利的。本领域的技术人员应当理解如何基于此处的描述选择高电阻路径的最有效的位置和尺寸，用于改善它们的特定IPD的ESD性能。
图3是根据现有技术的集成无源耦合器50的简化的示意性电路，包括在绝缘或半绝缘基板51上形成的具有接线端5301、5202的电容器52。IPC 50适宜地使用薄膜技术形成。例如，由淀积介电质隔开的薄金属膜用于形成电容器52及其相关联的接线端。
图4是根据本发明的另一实施例的与耦合器50类似的集成无源耦合器(IPC)54的简化的示意性电路。耦合器54包括具有接线端5201、5202的电容器52，设置在与图2的基板41类似的基板51上。通过提供将电容器52相反两侧的接线端521、523分别耦合到基板51上的分隔的位置522、524的导体56，利用半绝缘基板51。位置522、524分隔距离57，在其间提供了阻值相当高的电阻55。电阻55应是足够高的，以便于不会干扰电容器52在关注频率下的正常操作，并且应是足够低的，以提供过多电荷的改善的释放，由此改善IPC 54的ESD性能。在选择基板51的电阻率和距离57时，应用与结合图2的IPC 44描述的内容相同的考虑，并且其讨论在此处并入作为参考。应用基本上相同的电阻率和电阻范围。
图5是简化的平面视图，并且图6是根据本发明的另一实施例的集成无源器件(IPD)RF耦合器60的局部截面视图。集成无源耦合器(IPC)60包括与图2和4的基板41、51类似的绝缘或半绝缘基板61，在该基板61上通过例如，薄膜或厚膜技术形成了串联耦合的第一连接接线端或者接合焊盘62、电容器63、电感器64和第二连接接线端或者接合焊盘65。本领域的技术人员应当理解，基于此处的描述，元件62～65的选择和配置仅作为示例，并非是限制，并且基板61上可以包括任何数目的无源(和/或有源)元件，它们以多种串联-并联组合相耦合。本发明可应用于该另外的配置并且不仅限于此处示出的特定示例，这些特定示例仅被提供用于便于描述的目的，并非是限制。现在一起参考图5和6，第一介电层671位于基板61的上表面611上。由第一介电层671支撑的第一金属层68适宜地用于形成第一接合接线端62和电容器63的下极板631，并且用于形成第二接合接线端65，其包括在电感器64的中心部分641下面延伸的部分651，以实现与电感器64的电气连接。在部分第一介电层671和第一金属层68上面提供第二介电层672。第二介电层672提供电容器63中的介电质633并且支撑第二金属层69，其包括电容器63的上极板632和螺旋形电感器64。电感器64的中心位置641处的一部分金属层69适宜地(但不是必要地)实现与第一金属层68的部分651的接触，以便于将电感器64耦合到接线端连接焊盘65。该配置作为示例，并非是限制。如本领域的技术人员所应理解的，元件63～65可以使用金属层68、69或者另外的金属层以任何数目的方式耦合。引线701～706(被共同标为70)被提供为在金属层68、69和基板61上的分隔位置711～716之间延伸。引线701、702、706从第一金属层68延伸到基板61，并且引线703、704、705从第二金属层69延伸到基板61。当基板61是半绝缘材料时，与图2和4的基板41、51类似，通过引线70和基板61的组合，创建了将元件62～65的多种金属区域连接在一起的电阻751～755。当基板61是半绝缘的时候，如结合图2和4讨论的，通过调节电阻751～755的数目和间距以及基板61的电阻率，电阻751～755可被配置为具有适当的阻值。在该情况中，引线70应具有相当大的传导性，其传导性通常是基板61的传导性的1E3～1E10倍，这是因为，不依靠它们提供高阻值的电阻用于电荷释放，但是这不是必要的。
即使当基板61是绝缘的或者具有相对高的传导率，即不是半绝缘材料时，本发明仍然有效。当基板61是绝缘材料并且不能依靠其提供电荷释放电阻时，将高电阻率的膜淀积在第一介电层671下面的基板61的表面611上(例如，参看图17～25)，并且引线701、...706实现与该高电阻率膜的接触，该高电阻率膜随后提供电阻751～755。如果基板61的传导性过高，以至于不能提供理想的高阻值电阻751～755，则下引线701～706与基板61的任务可以对调。即，引线701～706可由高电阻率的材料形成，导致传导性相当高的基板61，由此提供所需的高电阻值，以便于不会危及耦合器60在关注频率下的普通操作。对于该配置，即高电阻的下引线进入传导性相当高的基板，未掺杂或者轻度掺杂的半导体是用于引线701～706的适当材料。可替换地，基板61的表面可被转化或者涂覆有绝缘层并且在其上面形成高电阻率膜。任一方法都是有利的。
图7～16是说明根据本发明的另一实施例的制造与图6的器件60类似的集成无源器件的方法的顺序局部截面视图401～410。在图7～16中，强调了用于形成制造器件60和提供下引线701～706(被共同标为70)所需要的多个层的制造顺序。本领域的技术人员应当理解所需用于横向限定接线端连接焊盘61、65、电容器63和电感器64的另外的掩蔽步骤，并且该步骤被省略，由此用于形成下引线70的工艺将更加易于理解。在图7的步骤401中，提供具有上表面611的例如GaAs的基板61。在图8的步骤602中，淀积例如TiWN或其他材料的导体层80，其可以提供针对基板61的电气接触，并且其厚度范围有利地为至少0.1K埃单位，适宜地为0.1K～8K埃单位并且优选地为2K～4K埃单位。化学气相淀积(CVD)、等离子体增强化学气相淀积(PECVD)、蒸发、溅射和/或其多种组合是有利的。溅射是优选的。在图9的步骤403中，施加掩蔽层82(例如，光刻胶)并且对其构图以分别在导体区域801、802上面提供掩膜部分821、822，其中下引线70需要接触基板61的表面611。在图10的步骤404中，位于掩膜821、822外部的导体80的那些部分被刻蚀掉，留下基板61的表面611上的接触区域801、802。图7～16说明了仅提供两个下引线70的情况，其中区域801用于实现与第一金属层68的接触并且区域802用于实现与第二金属层69的接触，然而这仅作为示例，并非是限制。本领域的技术人员应当理解，基于此处的描述，可以提供任何数目的下引线接触。在图11的步骤405中，在基板61的表面611的接触区域801、802和剩余部分上淀积例如，氮化硅的第一介电层671，其厚度范围有利地为至少约0.1K埃单位，适宜地为0.1K～8K埃单位并且优选地为1K～2K埃单位。在步骤406中，在图12示出了施加另外的掩蔽层(未示出)和在第一介电层671中的接触区域801上刻蚀开口86的结果。本领域的技术人员应当理解如何执行该常规的掩蔽和刻蚀步骤。在图13的步骤407中，淀积例如，镀金的第一金属层，其厚度范围有利地为至少1K埃单位，适宜地为1K～120K埃单位并且优选地为10K～15K埃单位，并且对该第一金属层构图以提供与图6的引线701、702和706类似的引线868，其将第一金属层68耦合到基板61上的接触区域801。引线868适宜地是第一导体层68的一部分。在图13中仅示出了第一金属层68的小部分。第一金属层68按照需要横向延伸到该区域，以形成所需的集成无源器件。在步骤408中，在图14，在第一金属层68和第一介电层671的剩余部分上淀积例如，氮化硅的第二介电层672，其厚度范围有利地为至少0.1K埃单位，适宜地为0.1K～8K埃单位并且优选地为2K～3K埃单位，并且随后在图15的步骤409中，使用本领域中公知的手段对该第二介电层672构图，以在第二接触区域802上面提供开口89。在步骤410中，在图16，在第二介电层672上面淀积第二金属层69，以便于填充开口69并且提供耦合到接触区域802的导体区域869。导体区域869与接触区域802组合，对应于图6的器件60的下引线713～715，即，从第二金属层69延伸到基板61的那些下引线。尽管第二金属层69在图16中被示出为各处延伸，但是这仅出于便于解释的目的，并且本领域的技术人员应当理解，层69的横向广度和形状由所构造的特定IPD确定，并且层69被适当掩蔽并且使用本领域中公知的手段移除不需要的区域。图7～16的目的在于说明如何形成将第一金属层68和/或第二金属层69耦合到基板61的多种下引线。本领域的普通技术人员理解用于形成接线端焊盘62、65、电容器63、电感器65所需的横向限定和/或使用金属层68、69和介电层671、672的任何其他所需元件。
图17～24是说明根据本发明的另一实施例的制造集成无源器件的方法中的步骤的顺序局部截面视图401、401-1、401-2、401-2、402-1、403-1、404-1和410-1，其与图7～16的顺序401～410类似。图25是图23中说明的集成无源器件的一部分的平面视图。图17～24方法中的许多步骤与图7～16的方法中的对应步骤相似并且在图7～24中通过添加后缀沿用指定类似步骤的约定，例如，步骤403-1与步骤403类似，步骤404-1与步骤404类似，如此等等。图17～25的方法与图7～16的方法的不同之处在于，在基板61的上表面611上提供下面的高电阻率层或区域(例如，区域901)，用于耦合多种下引线70，并且因此适于与绝缘基板以及半绝缘基板一起使用。现在参考图17～24，在步骤401中，在图17，提供具有上表面611的基板61。出于讨论的目的，假设基板61是绝缘基板。在步骤401-1中，将高电阻率材料的层90淀积在基板61的表面611上。淀积高电阻率的Si，其厚度范围有利地为至少10埃单位(需要是连续的)，适宜地为100～5K埃单位并且优选地为200～2K埃单位，以形成层90。理想的是，层90具有范围有利地小于1E11欧姆/平方，范围适宜地为1E6～1E11欧姆/平方，并且范围优选地为1E8～1E10欧姆/平方的薄层电阻。尽管该薄层电阻值是有利的，但是重要的是，电荷释放连接的电阻至少是受保护的电路在关注频率范围下的阻抗的1E2倍，更优选地是1E3～1E4倍。在步骤401-2中，在图19，提供例如，光刻胶的掩膜区域92，其具有足够用于耦合多种下引线70的横向广度，构造集成无源器件需要该下引线70。在步骤401-3中，在图20，刻蚀掉剩余的层90以便于提供所需的高电阻率区域901，多种下引线70可以接触该区域901。图21～23的步骤402-1、403-1和404-1与图8～10的步骤402、403、404类似，其中提供接触层80，由区域821、822掩蔽接触层80并且对其进行刻蚀以提供下引线接触区域801、802，但是区域801、802现在位于高电阻率区域902上，而非位于基板61的表面611上。剩余的步骤与图11～16的步骤405～410一致，并且导致了图24的步骤410-1中示出的结构。图25示出了在下引线868和869之间延伸的区域901的平面视图。本领域的技术人员应当理解，通过改变掩蔽步骤，可以使区域901在任何和所有所需的下引线连接之间延伸。因此，即使在绝缘表面上仍可以实现IPD 40、50、60的多种元件的所需的高电阻率耦合。通过在层92和区域901下面在基板61上提供绝缘或半绝缘基板950或者使其作为基板61的一部分(参看图17～24)，本发明可以与高传导性的基板一同使用，这是因为，可以独立于区域950下面的基板61的电阻率，提供多种元器件之间的所需的高电阻连接。通过在步骤401之前淀积绝缘材料层，并且/或者根据为基板61而选择的材料，通过掺杂基板61的表面以提供基本上本征的表面层，可以提供区域950。
对使用诸如图1～6中说明的元件并且并入了此处描述的高电阻电荷泄漏路径的许多集成无源器件RF耦合器进行了关于ESD容限的测试，并且将其与数目相同的除了不具有该高电阻电荷泄漏路径以外其他基本上相同的耦合器比较。施加信号，该信号对应于五个人体模型(HBM)正脉冲以及紧随的电压增加的五个HBM负脉冲，并且确定ESD损坏的开始。对于不具有本发明的高电阻电荷泄漏连接的耦合器，平均ESD容限约为525伏特。对于并入了上文描述的本发明的高电阻电荷泄漏路径的耦合器，对于其中高电阻电荷泄漏路径仅耦合到电感器的结构，平均ESD容限约为950伏特，对于包括还耦合到电容器和接线端连接焊盘以及电感器的高电阻电荷泄漏路径的器件，平均ESD容限约为969伏特。因此，本发明的手段和方法在不需要将任何有源器件添加到电路的情况下为集成无源器件提供超过70％的ESD性能改善。尽管本发明在结合无源器件时特别有利并且针对该情况借助于示例进行了描述，但是本发明同样可应用于包含有源器件的电路。例如，此处描述的高电阻电荷泄漏路径可以应用于集成电路或者晶体管或者一组晶体管或者接合焊盘的接线端或者耦合到有源器件的其他接线端，具有有利的效果。
尽管针对接触层80、第一介电层671、第一金属层68、第二介电层672和第二金属层69描述了多种材料，但是这些材料仅作为示例，并非是限制。例如，此处使用的术语“金属”应包括任何形式的具有足够传导性的材料，并非仅限于简单的金属或金属合金。下文提供了另外的有利材料的非限制性示例：
基板：InP、SiC、GaN、GaAs、Si、玻璃、陶瓷、塑料、塑料叠层；
第一介电层：氮化硅、氧化硅、有机材料、玻璃和其他介电质；
第一金属层：Au、Ti、Pt、Cu及其混合物和合金、TiW、TN、TiWN、WSi及其多种其他金属间化合物和组合；
第二介电层：氮化硅、氧化硅、有机材料、玻璃和其它介电质；
第二金属层：Au、Ti、Pt、Cu及其混合物和合金、TiW、TN、TiWN、WSi及其多种其他金属间化合物和组合。
该材料可以通过多种公知技术施加，诸如例如，但不限于，CVD、PECVD、溅射、蒸发、丝网印刷、镀覆等。
根据第一实施例，提供了一种具有ESD保护的集成装置，包括，一个或多个无源元件，其具有可能暴露于ESD瞬变的部分；和一个或多个电荷泄漏电阻，其在可能暴露于ESD瞬变的部分之间延伸，其中这些电阻具有比该一个或多个无源元件在其正常操作频率下的阻抗大很多的阻值。根据另一实施例，该一个或多个无源元件在半绝缘基板上形成，并且其中该装置进一步包括电气引线，其将该可能暴露于ESD瞬变的部分耦合到半绝缘基板上的分隔的接触，由此该电荷泄漏电阻由分隔的接触之间的基板电阻形成。根据另一实施例，该一个或多个无源元件在绝缘基板上形成，并且该装置进一步包括，高电阻率的层，其在该一个或多个无源元件下面在基板上形成；和电气引线，其将该可能暴露于ESD瞬变的部分耦合到高电阻率的层上的分隔的接触，由此电荷泄漏电阻由分隔的接触之间的层电阻形成。根据另一实施例，该一个或多个无源元件在传导基板上形成，并且该装置进一步包括，基板上的绝缘层，其使元件同基板电气隔离；高电阻率的层，其在该一个或多个无源元件下面在绝缘层上形成；和电气引线，其将可能暴露于ESD瞬变的部分耦合到高电阻率的层上的分隔的接触，由此电荷泄漏电阻由分隔的接触之间的层电阻形成。根据另一实施例，电荷泄漏电阻至少大于该装置在其正常关注操作频率下的阻抗大约100倍。根据另一实施例，该装置进一步包括有源器件，其具有耦合到该一个或多个电荷泄漏电阻的至少一个接线端。根据另一实施例，电荷泄漏电阻至少大于该装置在其正常关注操作频率下的阻抗大约500倍。根据另一实施例，电荷泄漏电阻至少大于该装置在其正常关注操作频率下的阻抗大约1000倍。
根据第二实施例，提供了一种ESD保护集成电子装置，包括，电感器、耦合到电感器的电容器、耦合到电感器和电容器的两个接线端以及耦合在这两个接线端之间的一个或多个电荷泄漏电阻。根据另一实施例，该一个或多个电荷泄漏电阻具有至少大于该装置在其正常操作频率下在两个接线端之间测量的阻抗大约100倍的阻值。根据另一实施例，该一个或多个电荷泄漏电阻具有至少大于该装置在其正常操作频率下在两个接线端之间测量的阻抗大约1000倍的阻值。根据另一实施例，该一个或多个电荷泄漏电阻中的至少一个耦合到电感器。根据另一实施例，该一个或多个电荷泄漏电阻中的至少一个耦合到电容器。根据另一实施例，该一个或多个电荷泄漏电阻中的至少一个耦合在两个接线端之间。
根据第三实施例，提供了一种用于形成ESD保护电子装置的方法，包括，提供基板，在基板上形成至少两个分隔的电气接触，形成从该至少两个分隔的电气接触开始延伸的电导体，并且形成具有与该电导体接触的部分的至少一个无源元件。根据另一实施例，提供步骤包括，提供包括III-V材料的基板。根据另一实施例，III-V材料包括GaAs。根据另一实施例，在基板上形成至少两个分隔的电气接触的步骤包括，在基板的上表面上或基板的上表面中形成电气绝缘层，在该绝缘层上形成高电阻率的层，并且在该高电阻率的层上形成该至少两个分隔的接触。根据另一实施例，形成从至少两个分隔的电气接触开始延伸的电导体的步骤包括，在该至少两个分隔的电气接触上面提供电气绝缘层，对该电气绝缘层构图以使该至少两个分隔的电气接触中的至少第一个暴露，并且在该第一电气绝缘层上面施加第一金属层以形成与该至少两个分隔的电气接触中的第一个接触的一个电导体。根据另一实施例，形成从至少两个分隔的电气接触开始延伸的电导体的步骤进一步包括，在施加第一金属层的步骤之后，在至少一部分第一金属层上面施加第二电气绝缘层，对该第一和第二电气绝缘层构图以使该至少两个分隔的电气接触中的第二个暴露，并且在该第二电气绝缘层上面施加第二金属层以形成与该至少两个分隔的电气接触中的第二个接触的第二电导体。
尽管在前面的详细描述中给出了至少一个示例性实施例，但是应当认识到，存在大量的变化方案。还应当认识到，示例性实施例仅是示例，不应以任何方式限制本发明的范围、适用性或配置。相反地，前面的详细描述将向本领域的技术人员提供用于实现示例性实施例的便利的路线图。应当理解，在不偏离附属权利要求及其合法等效物中阐述的本发明的范围的前提下，可以对元件的功能和配置进行多种修改。

Claims (20)

1.一种具有ESD保护的集成装置，包括：
一个或多个无源元件，具有可能暴露于ESD瞬变的部分；和
一个或多个电荷泄漏电阻，其耦合在所述可能暴露于ESD瞬变的部分之间，其中所述电阻具有比所述一个或多个无源元件在其正常操作频率下的阻抗大很多的阻值。
2.如权利要求1所述的装置，其中所述一个或多个无源元件在半绝缘基板上形成，并且其中所述装置进一步包括电气引线，该电气引线将所述可能暴露于ESD瞬变的部分耦合到所述半绝缘基板上的分隔的接触，由此所述电荷泄漏电阻由所述分隔的接触之间的基板电阻形成。
3.如权利要求1所述的装置，其中所述一个或多个无源元件在绝缘基板上形成，并且其中所述装置进一步包括：
高电阻率的层，其在所述一个或多个无源元件下面在基板上形成；和
电气引线，其将所述可能暴露于ESD瞬变的部分耦合到所述高电阻率的层上的分隔的接触，由此所述电荷泄漏电阻由所述分隔的接触之间的层电阻形成。
4.如权利要求1所述的装置，其中所述一个或多个无源元件在传导基板上形成，并且其中所述装置进一步包括：
所述基板上的绝缘层，该绝缘层使所述元件同所述基板电气隔离；
高电阻率的层，在所述一个或多个无源元件下面在绝缘层上形成；和
电气引线，其将所述可能暴露于ESD瞬变的部分耦合到所述高电阻率的层上的分隔的接触，由此所述电荷泄漏电阻由所述分隔的接触之间的层电阻形成。
5.如权利要求1所述的装置，其中所述电荷泄漏电阻至少大于所述装置在其正常关注操作频率下的阻抗大约100倍。
6.如权利要求5所述的装置，进一步包括有源器件，该有源器件具有耦合到所述一个或多个电荷泄漏电阻的至少一个接线端。
7.如权利要求1所述的装置，其中所述电荷泄漏电阻至少大于所述装置在其正常关注操作频率下的阻抗大约500倍。
8.如权利要求1所述的装置，其中所述电荷泄漏电阻至少大于所述装置在其正常关注操作频率下的阻抗大约1000倍。
9.一种ESD保护集成电子装置，包括：
电感器；
耦合到所述电感器的电容器；
耦合到所述电感器和所述电容器的两个接线端；和
耦合在所述两个接线端之间的一个或多个电荷泄漏电阻；
其中所述一个或多个电荷泄漏电阻具有比所述装置在其正常操作频率下在所述两个接线端之间测量的阻抗大很多的值。
10.如权利要求9所述的装置，其中所述一个或多个电荷泄漏电阻具有至少大于所述装置在其正常操作频率下在所述两个接线端之间测量的阻抗大约100倍的阻值。
11.如权利要求9所述的装置，其中所述一个或多个电荷泄漏电阻具有至少大于所述装置在其正常操作频率下在所述两个接线端之间测量的阻抗大约1000倍的阻值。
12.如权利要求9所述的装置，其中所述一个或多个电荷泄漏电阻中的至少一个耦合到所述电感器。
13.如权利要求9所述的装置，其中所述一个或多个电荷泄漏电阻中的至少一个耦合到所述电容器。
14.如权利要求9所述的装置，其中所述一个或多个电荷泄漏电阻中的至少一个耦合在所述两个接线端之间。
15.一种用于形成ESD保护电子装置的方法，包括：
提供基板；
在所述基板上形成至少两个分隔的电气接触，其中所述至少两个分隔的电气接触包括第一接触和第二接触；
形成电导体，该电导体从所述至少两个分隔的电气接触延伸；并且
形成至少一个无源元件，该至少一个无源元件具有与所述电导体接触的部分；
其中所述第一接触、第二接触以及所述基板被形成为通过所述基板在所述第一接触和第二接触之间创建电荷泄漏电阻路径，所述电荷泄漏电阻路径具有比所述至少一个无源元件在其正常操作频率下的阻抗大很多的阻值。
16.如权利要求15所述的方法，其中提供步骤包括，提供包括III-V材料的基板。
17.如权利要求16所述的方法，其中所述III-V材料包括GaAs。
18.如权利要求15所述的方法，其中在所述基板上形成所述至少两个分隔的电气接触的步骤包括：
在所述基板的上表面上或所述基板的上表面中形成电气绝缘层；
在所述绝缘层上形成高电阻率的层；以及
在所述高电阻率的层上形成所述至少两个分隔的接触。
19.如权利要求15所述的方法，其中形成从所述至少两个分隔的电气接触延伸的电导体的步骤包括：
在所述至少两个分隔的电气接触上面提供第一电气绝缘层；
对所述电气绝缘层构图以使所述至少两个分隔的电气接触中的至少第一个暴露；以及
在所述第一电气绝缘层上面施加第一金属层，以形成与所述至少两个分隔的电气接触中的第一个接触的电导体之一。
20.如权利要求19所述的方法，其中形成从所述至少两个分隔的电气接触延伸的电导体的步骤进一步包括：
在施加所述第一金属层的步骤之后，在至少一部分所述第一金属层上面施加第二电气绝缘层；
对所述第一和第二电气绝缘层构图以使所述至少两个分隔的电气接触中的第二个暴露；以及
在所述第二电气绝缘层上面施加第二金属层以形成与所述至少两个分隔的电气接触中的第二个接触的第二电导体。
CN2006800472275A 2005-12-14 2006-11-29 用于无源集成器件的esd保护 Active CN101331658B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/300,710 2005-12-14
US11/300,710 US7335955B2 (en) 2005-12-14 2005-12-14 ESD protection for passive integrated devices
PCT/US2006/061311 WO2007120295A2 (en) 2005-12-14 2006-11-29 Esd protection for passive integrated devices

Publications (2)

Publication Number Publication Date
CN101331658A CN101331658A (zh) 2008-12-24
CN101331658B true CN101331658B (zh) 2012-09-26

Family

ID=38138437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800472275A Active CN101331658B (zh) 2005-12-14 2006-11-29 用于无源集成器件的esd保护

Country Status (5)

Country Link
US (2) US7335955B2 (zh)
JP (1) JP5165583B2 (zh)
CN (1) CN101331658B (zh)
TW (1) TWI390705B (zh)
WO (1) WO2007120295A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772106B2 (en) * 2007-11-07 2010-08-10 Stats Chippac, Ltd. Method of forming an inductor on a semiconductor wafer
US8269308B2 (en) * 2008-03-19 2012-09-18 Stats Chippac, Ltd. Semiconductor device with cross-talk isolation using M-cap and method thereof
US7772080B2 (en) * 2008-07-02 2010-08-10 Stats Chippac, Ltd. Semiconductor device and method of providing electrostatic discharge protection for integrated passive devices
US9343900B2 (en) * 2008-07-24 2016-05-17 Robert Bosch Gmbh Passive network for electrostatic protection of integrated circuits
US7973358B2 (en) * 2008-08-07 2011-07-05 Infineon Technologies Ag Coupler structure
TWI424544B (zh) * 2011-03-31 2014-01-21 Novatek Microelectronics Corp 積體電路裝置
US9281681B2 (en) 2012-11-21 2016-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection circuits and methods
CN105633926A (zh) * 2014-10-31 2016-06-01 展讯通信（上海）有限公司 实现集成无源电路静电防护的结构
CN105575300B (zh) * 2015-12-16 2018-11-09 武汉华星光电技术有限公司 阵列基板的esd检测方法
WO2017196149A1 (ko) * 2016-05-13 2017-11-16 주식회사 모다이노칩 컨택터 및 이를 구비하는 전자기기
US11329013B2 (en) 2020-05-28 2022-05-10 Nxp Usa, Inc. Interconnected substrate arrays containing electrostatic discharge protection grids and associated microelectronic packages

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3344071A (en) * 1963-09-25 1967-09-26 Texas Instruments Inc High resistivity chromium doped gallium arsenide and process of making same
JP2860211B2 (ja) * 1992-06-29 1999-02-24 毅 池田 ノイズ・フィルタ
JP3725266B2 (ja) * 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
JPH10270289A (ja) * 1997-03-24 1998-10-09 Sumitomo Metal Ind Ltd チップ型ｌｃバリスタ及びその製造方法
US5946176A (en) * 1998-08-17 1999-08-31 International Business Machines Corporation Electrostatic discharge protection utilizing microelectromechanical switch
JP3675303B2 (ja) * 2000-05-31 2005-07-27 セイコーエプソン株式会社 静電気保護回路が内蔵された半導体装置及びその製造方法
JP3759381B2 (ja) * 2000-07-17 2006-03-22 アルプス電気株式会社 電子回路基板
US6472286B1 (en) * 2000-08-09 2002-10-29 Taiwan Semiconductor Manufacturing Company Bipolar ESD protection structure
KR100386109B1 (ko) * 2000-11-08 2003-06-02 삼성전자주식회사 2단 메탈콘택구조를 가진 반도체 메모리 장치 및 그제조방법
US7005708B2 (en) * 2001-06-14 2006-02-28 Sarnoff Corporation Minimum-dimension, fully-silicided MOS driver and ESD protection design for optimized inter-finger coupling
DE10139956A1 (de) * 2001-08-21 2003-03-13 Koninkl Philips Electronics Nv ESD Schutz für CMOS-Ausgangsstufe
US20030058591A1 (en) * 2001-09-26 2003-03-27 Jeffrey Johnson Electro-static discharge protection for high frequency port on an integrated circuit
US6706548B2 (en) * 2002-01-08 2004-03-16 Motorola, Inc. Method of making a micromechanical device
US6710990B2 (en) * 2002-01-22 2004-03-23 Lsi Logic Corporation Low voltage breakdown element for ESD trigger device
US6762466B2 (en) * 2002-04-11 2004-07-13 United Microelectronics Corp. Circuit structure for connecting bonding pad and ESD protection circuit
US20030202307A1 (en) * 2002-04-26 2003-10-30 Kei-Kang Hung Semiconductor device with ESD protection
WO2004015764A2 (en) * 2002-08-08 2004-02-19 Leedy Glenn J Vertical system integration
JP4312451B2 (ja) * 2002-12-24 2009-08-12 Ｎｅｃエレクトロニクス株式会社 静電気保護素子及び半導体装置
JP3713490B2 (ja) * 2003-02-18 2005-11-09 株式会社東芝 半導体装置
US6798022B1 (en) * 2003-03-11 2004-09-28 Oki Electric Industry Co., Ltd. Semiconductor device with improved protection from electrostatic discharge
EP1494284A1 (en) * 2003-06-30 2005-01-05 Freescale Semiconductor, Inc. Overvoltage protection device
US6939726B2 (en) * 2003-08-04 2005-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Via array monitor and method of monitoring induced electrical charging
US6939752B1 (en) * 2003-08-22 2005-09-06 Altera Corporation Apparatus and methods for integrated circuit with devices with body contact and devices with electrostatic discharge protection
TWI227560B (en) * 2003-09-03 2005-02-01 Macronix Int Co Ltd Electrostatic discharge protection circuit and its method through control of substrate potential
US7064048B2 (en) * 2003-10-17 2006-06-20 United Microelectronics Corp. Method of forming a semi-insulating region
US6987300B2 (en) * 2004-03-25 2006-01-17 Microchip Technology Incorporated High voltage ESD-protection structure
JP2005311134A (ja) * 2004-04-22 2005-11-04 Nec Electronics Corp 静電気放電保護素子
TWI240403B (en) * 2004-04-29 2005-09-21 Via Tech Inc Electrostatic discharge protection circuit
US20050254189A1 (en) * 2004-05-07 2005-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection circuit with low parasitic capacitance
US7161784B2 (en) * 2004-06-30 2007-01-09 Research In Motion Limited Spark gap apparatus and method for electrostatic discharge protection
US20060043490A1 (en) * 2004-09-02 2006-03-02 Texas Instruments Incorporated Electrostatic discharge (ESD) detection and protection
JP4028863B2 (ja) * 2004-09-10 2007-12-26 富士通株式会社 基板製造方法
US7385252B2 (en) * 2004-09-27 2008-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. ESD protection for high voltage applications
DE102004052868B4 (de) * 2004-11-02 2007-02-08 Infineon Technologies Ag Integrierte Schaltkreis-Anordnung und Schaltkreis-Array
US7495335B2 (en) * 2005-05-16 2009-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of reducing process steps in metal line protective structure formation

Also Published As

Publication number Publication date
US20080108217A1 (en) 2008-05-08
TWI390705B (zh) 2013-03-21
TW200733347A (en) 2007-09-01
JP2009520368A (ja) 2009-05-21
US7335955B2 (en) 2008-02-26
WO2007120295A3 (en) 2008-04-10
US7642182B2 (en) 2010-01-05
JP5165583B2 (ja) 2013-03-21
CN101331658A (zh) 2008-12-24
WO2007120295A2 (en) 2007-10-25
US20070132029A1 (en) 2007-06-14

Similar Documents

Publication Publication Date Title
CN101331658B (zh) 用于无源集成器件的esd保护
US7535105B2 (en) Inter-chip ESD protection structure for high speed and high frequency devices
CN102860141A (zh) 用于表面安装式和嵌入式部件的放电保护
JP5019689B2 (ja) 電流バラスティングｅｓｄ高感度装置のための装置
CN101354937B (zh) 集成的热敏电阻和金属元件器件以及方法
US9093272B2 (en) Methods of forming electronic elements with ESD protection
CN100559586C (zh) 具有静电放电保护器件的集成电路芯片
US7679872B2 (en) Electrostatic-discharge protection using a micro-electromechanical-system switch
JP2003519926A5 (zh)
CN102630330B (zh) 金属膜表面贴装熔断器
JP2009520368A5 (zh)
CN101359663B (zh) 多层电容器及其制造方法
JP2988480B2 (ja) フィルタに係合できる保護回路
US11469593B2 (en) Thin-film ESD protection device with compact size
US6836394B2 (en) Electrostatic discharge protection for eletrostatically actuated microrelays
KR102133867B1 (ko) 반도체 장치 및 그의 제조방법
CN102315201A (zh) 半导体结构及其制造方法、电阻结构
TW410462B (en) RC semiconductor integrated circuit having MIS surge protector
JPH03147373A (ja) ゲート保護回路付絶縁ゲート形半導体装置
CN1330406A (zh) 具有mis过压保护器的rc集成化半导体电路及其制造方法
JP2001345426A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

CP01 Change in the name or title of a patent holder