CN105633926A - 实现集成无源电路静电防护的结构 - Google Patents
实现集成无源电路静电防护的结构 Download PDFInfo
- Publication number
- CN105633926A CN105633926A CN201410608685.8A CN201410608685A CN105633926A CN 105633926 A CN105633926 A CN 105633926A CN 201410608685 A CN201410608685 A CN 201410608685A CN 105633926 A CN105633926 A CN 105633926A
- Authority
- CN
- China
- Prior art keywords
- electrostatic protection
- integrated passive
- passive circuit
- resonator
- realizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000001914 filtration Methods 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及电子技术领域，具体涉及一种静电防护结构。实现集成无源电路静电防护的结构，集成无源电路包括，输入端；输出端；接地端；一第一静电防护支路并联于输入端与接地端之间；和/或，一第二静电防护支路并联于输出端与接地端之间。本发明采用集成电路技术实现ESD防护，能够比较好的进行静电防护。同时与有源ESD保护电路相比，不需要电源，不占用过多的体积，具有低功耗的优点。
Description
技术领域
本发明涉及电子技术领域，具体涉及一种静电防护结构。
背景技术
当前电子产业有两大主流趋势：系统级芯片(SystemonChip，SoC)和系统级封装(SysteminPackage，SiP)。系统级芯片是将一个系统或其他电子系统集成到单一芯片的集成电路。系统级封装是将一个系统或多个系统的全部或大部分电子功能配置在整合型基板内，而芯片以二维、三维的方式连接到整合型基板的封装形式。
IPD(IntegratedPassiveDevice，集成无源元件)技术可以集成多种电子功能，如射频匹配电路、滤波器、不平衡到平衡转换器、信号分离器和耦合器等，提供紧凑的集成无源器件产品，具有小型化和提高系统性能的优势，已成为系统级封装的一个重要实现方式；随着手持设备小型化和低成本的要求越来越高，将多模式器件和模块集成在一起的要求日益增加，集成无源电路的应用领域不断扩大，图1为集成无源电路1的一种表现形式，然而由于集成电路多采用有源电路进行防护，需要电源供电。而集成无源电路的静电防护由于没有有源电路，因此在实现静电防护方面存在困难，一定程度上影响了集成无源电路的性能表现。
发明内容
本发明的目的在于，提供一种实现集成无源电路静电防护的结构，解决以上技术问题。
本发明所解决的技术问题可以采用以下技术方案来实现：
实现集成无源电路静电防护的结构，所述集成无源电路包括，
输入端；
输出端；
接地端；
其中，
一第一静电防护支路并联于所述输入端与所述接地端之间；
和/或，
一第二静电防护支路并联于所述输出端与所述接地端之间。
本发明的实现集成无源电路静电防护的结构，所述第一静电防护支路包括一第一分流电感，所述第一分流电感的一端连接所述输入端，所述第一分流电感的另一端连接所述接地端。
本发明的实现集成无源电路静电防护的结构，所述第二静电防护支路包括一第二分流电感，所述第二分流电感的一端连接所述输出端，所述第二分流电感的另一端连接所述接地端。
本发明的实现集成无源电路静电防护的结构，所述第一静电防护支路包括一第一LC谐振器，所述第一LC谐振器并联于所述输入端与所述接地端之间。
本发明的实现集成无源电路静电防护的结构，所述第二静电防护支路采用一第二LC谐振器，所述第二LC谐振器并联于所述输出端与所述接地端之间。
本发明的实现集成无源电路静电防护的结构，所述集成无源电路包括基板，所述第一静电防护支路和/或所述第二静电防护支路采用薄膜半导体工艺生成于所述基板上。
本发明的实现集成无源电路静电防护的结构，所述输入端和/或所述输出端用以连接射频信号。
本发明的实现集成无源电路静电防护的结构，所述第一LC谐振器和/或所述第二LC谐振器分别由一电容和一电感并联而成。
本发明的实现集成无源电路静电防护的结构，所述第一LC谐振器和/或所述第二LC谐振器用以静电防护、和/或射频阻抗匹配、和/或射频滤波。
本发明还提供一种集成无源电路，其中，包括上述的实现集成无源电路静电防护的结构。
有益效果：通过以上技术方案，本发明采用集成电路技术实现ESD(Electro-StaticDischarge)防护，能够比较好的进行静电防护。同时与有源ESD保护电路相比，不需要电源，不占用过多的体积，具有低功耗的优点。
附图说明
图1为现有技术中没有静电防护的电路示意图；
图2为本发明的一种具体实施例的结构示意图；
图3为本发明的一种具体实施例的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
参照图2，图3，实现集成无源电路静电防护的结构，集成无源电路1包括，
输入端；
输出端；
接地端；其中，
一第一静电防护支路11并联于输入端与接地端之间；
和/或，
一第二静电防护支路12并联于输出端与接地端之间。
集成无源电路1采用半导体常用的工艺技术制作电感、电容和电阻，比较有代表性的薄膜集成无源电路1工艺包括曝光、显影、镀膜、扩散、刻蚀等工艺，具有高精度、高重复性、尺寸小、高可靠性及低成本等优点。集成无源电路1的电容采用半导体技术中的金属-绝缘体-金属(MIM，Metal-Insulator-Metal)电容，包含顶层板状电极和底层板状电极以及电极之间的绝缘电介质体，一般绝缘电介质体的厚度为零点几微米，非常容易受静电放电击穿而导致短路。由于集成无源电路1中只有电感、电容和电阻，没有有源器件，因此用集成无源元件技术制作的电路的静电保护是一个难题。本发明采用在输入、输出端口分别并联静电防护支路，以达到防静电放电(ESD，EletronicStaticDischarge)的目的。
一种具体实施例，本发明的实现集成无源电路静电防护的结构，第一静电防护支路11采用一第一分流电感，第一分流电感的一端连接输入端，第一分流电感的另一端连接接地端。
第二静电防护支路12采用一第二分流电感，第二分流电感的一端连接输出端，第二分流电感的另一端连接接地端。
上述的实施例在输入输出端口并联一电感值比较大的接地电感，对于静电能量能大部分直接接入地，达到尽快放电的目地，具有静电防护的效果，同时对集成无源电路1的射频电性能影响较小。
一种改进的实施例，本发明的实现集成无源电路静电防护的结构，第一静电防护支路11采用一第一LC谐振器，第一LC谐振器包括电感，电感的一端连接输入端，电感的另一端连接接地端，电感的两端并联一电容。
第二静电防护支路12采用一第二LC谐振器，第二LC谐振器包括电感，电感的一端连接输出端，电感的另一端连接接地端，电感的两端并联一电容。
上述的改进的实施例通过在输入输出端口并联LC谐振器，并联LC谐振器在集成无源电路1的工作频段内谐振，对频带内信号阻抗相当大，对集成无源电路1的电性能影响较小，但是在非谐振频段内，并联LC谐振器阻抗较小，能量可以直接通过LC谐振器接回地。通过该方法可以有效的把静电能量向接地端泄放，具有更好的静电防护的效果，而不影响集成无源电路1的电性能。相比于单独采用分流电感的防护形式，本改进的实施例既可以作为静电防护电路，又能在被用于射频芯片等应用时，用作射频匹配，以及射频滤波。
本发明的实现集成无源电路静电防护的结构，集成无源电路1包括基板，第一静电防护支路11和/或第二静电防护支路12采用薄膜半导体工艺生成于基板上。
本发明的实现集成无源电路静电防护的结构，输入端和/或输出端可以用以连接射频信号。本发明的第一LC谐振器和/或第二LC谐振器可以用以静电防护、和/或射频阻抗匹配、和/或射频滤波。
本发明采用集成电路技术实现ESD防护，能够比较好的进行ESD防护。同时与有源电路的ESD保护电路相比，不需要电源，不占用过多的体积，具有低功耗的优点。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (10)
1.实现集成无源电路静电防护的结构，所述集成无源电路包括，
输入端；
输出端；
接地端；其特征在于，
一第一静电防护支路并联于所述输入端与所述接地端之间；
和/或，
一第二静电防护支路并联于所述输出端与所述接地端之间。
2.根据权利要求1所述的实现集成无源电路静电防护的结构，其特征在于，所述第一静电防护支路包括一第一分流电感，所述第一分流电感的一端连接所述输入端，所述第一分流电感的另一端连接所述接地端。
3.根据权利要求1所述的实现集成无源电路静电防护的结构，其特征在于，所述第二静电防护支路包括一第二分流电感，所述第二分流电感的一端连接所述输出端，所述第二分流电感的另一端连接所述接地端。
4.根据权利要求1所述的实现集成无源电路静电防护的结构，其特征在于，所述第一静电防护支路采用一第一LC谐振器，所述第一LC谐振器并联于所述输入端与所述接地端之间。
5.根据权利要求1所述的实现集成无源电路静电防护的结构，其特征在于，所述第二静电防护支路采用一第二LC谐振器，所述第二LC谐振器并联于所述输出端与所述接地端之间。
6.根据权利要求1所述的实现集成无源电路静电防护的结构，其特征在于，所述集成无源电路包括基板，所述第一静电防护支路和/或所述第二静电防护支路采用薄膜半导体工艺生成于所述基板上。
7.根据权利要求1所述的实现集成无源电路静电防护的结构，其特征在于，所述输入端和/或所述输出端用以连接射频信号。
8.根据权利要求4或5所述的实现集成无源电路静电防护的结构，其特征在于，所述第一LC谐振器和/或所述第二LC谐振器分别由一电容和一电感并联而成。
9.根据权利要求8所述的实现集成无源电路静电防护的结构，其特征在于，所述第一LC谐振器和/或所述第二LC谐振器用以静电防护、和/或射频阻抗匹配、和/或射频滤波。
10.一种集成无源电路，其特征在于，包括权利要求1至7任意一项所述的实现集成无源电路静电防护的结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410608685.8A CN105633926A (zh) | 2014-10-31 | 2014-10-31 | 实现集成无源电路静电防护的结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410608685.8A CN105633926A (zh) | 2014-10-31 | 2014-10-31 | 实现集成无源电路静电防护的结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105633926A true CN105633926A (zh) | 2016-06-01 |
Family
ID=56048595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410608685.8A Pending CN105633926A (zh) | 2014-10-31 | 2014-10-31 | 实现集成无源电路静电防护的结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105633926A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1756454A (zh) * | 2004-09-29 | 2006-04-05 | 华为技术有限公司 | 具有滤波装置的静电放电防护电路 |
| CN101331658A (zh) * | 2005-12-14 | 2008-12-24 | 飞思卡尔半导体公司 | 用于无源集成器件的esd保护 |
| CN102025134A (zh) * | 2009-09-11 | 2011-04-20 | 希姆通信息技术（上海）有限公司 | 静电处理方法 |
| US20120162834A1 (en) * | 2010-12-28 | 2012-06-28 | Wilocity, Ltd. | Electrostatic Discharge (ESD) Protection Circuit and Method for Designing Thereof for Protection of Millimeter Wave Electrical Elements |
| TW201405762A (zh) * | 2012-07-31 | 2014-02-01 | Taiwan Semiconductor Mfg | 靜電放電保護電路、用於ｅｓｄ保護之濾波器以及製造該濾波器之方法 |
-
2014
- 2014-10-31 CN CN201410608685.8A patent/CN105633926A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1756454A (zh) * | 2004-09-29 | 2006-04-05 | 华为技术有限公司 | 具有滤波装置的静电放电防护电路 |
| CN101331658A (zh) * | 2005-12-14 | 2008-12-24 | 飞思卡尔半导体公司 | 用于无源集成器件的esd保护 |
| CN102025134A (zh) * | 2009-09-11 | 2011-04-20 | 希姆通信息技术（上海）有限公司 | 静电处理方法 |
| US20120162834A1 (en) * | 2010-12-28 | 2012-06-28 | Wilocity, Ltd. | Electrostatic Discharge (ESD) Protection Circuit and Method for Designing Thereof for Protection of Millimeter Wave Electrical Elements |
| TW201405762A (zh) * | 2012-07-31 | 2014-02-01 | Taiwan Semiconductor Mfg | 靜電放電保護電路、用於ｅｓｄ保護之濾波器以及製造該濾波器之方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7612634B2 (en) | High frequency module utilizing a plurality of parallel signal paths | |
| US7982557B2 (en) | Layered low-pass filter capable of producing a plurality of attenuation poles | |
| US11283427B2 (en) | Hybrid filters and packages therefor | |
| US9093977B2 (en) | Integrated passive device filter with fully on-chip ESD protection | |
| CN103888095B (zh) | 双工器和多工器 | |
| CN111201711A (zh) | 单个封装中的包括混合滤波器和有源电路的rf前端模块 | |
| EP2815504A1 (en) | 3d rf l-c filters using through glass vias | |
| US7999634B2 (en) | Layered low-pass filter having a conducting portion that connects a grounding conductor layer to a grounding terminal | |
| TWI474633B (zh) | 具靜電保護機制之整合被動元件 | |
| US9263780B2 (en) | Switch module | |
| CN103956985A (zh) | 一种具有多层结构的带通滤波器 | |
| CN110504942A (zh) | 一种体声波滤波器及电子设备 | |
| US20140233441A1 (en) | Diplexer and Transceiver thereof | |
| WO2019132925A1 (en) | Rf front end system with co-integrated acoustic wave resonator | |
| CN117691324B (zh) | 一种带通滤波器 | |
| WO2019132941A1 (en) | Hybrid filter having an acoustic wave resonator embedded in a cavity of a package substrate | |
| US20150294795A1 (en) | Variable capacitance device and communication apparatus | |
| CN103986434A (zh) | 集总参数微型ltcc高通滤波器 | |
| US9147513B2 (en) | Series inductor array implemented as a single winding and filter including the same | |
| CN105633926A (zh) | 实现集成无源电路静电防护的结构 | |
| JP2019525683A (ja) | 誘導結合フィルタ及びワイヤレス・フィデリティＷｉＦｉモジュール | |
| EP1806841A2 (en) | Resonant circuit, filter circuit, and multilayered substrate | |
| JP2005110119A (ja) | 高周波トランジスタ装置 | |
| CN108511423A (zh) | 半导体封装和半导体工艺 | |
| CN210039942U (zh) | 一种多层阵列式芯片电容器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160601 |