CN108511423A - 半导体封装和半导体工艺 - Google Patents

半导体封装和半导体工艺 Download PDF

Info

Publication number
CN108511423A
CN108511423A CN201711305624.4A CN201711305624A CN108511423A CN 108511423 A CN108511423 A CN 108511423A CN 201711305624 A CN201711305624 A CN 201711305624A CN 108511423 A CN108511423 A CN 108511423A
Authority
CN
China
Prior art keywords
chip
substrate
inductor
wafer
semiconductor packages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711305624.4A
Other languages
English (en)
Other versions
CN108511423B (zh
Inventor
谢盛祺
林弘毅
孔政渊
李宝男
陈建桦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN108511423A publication Critical patent/CN108511423A/zh
Application granted granted Critical
Publication of CN108511423B publication Critical patent/CN108511423B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • H03H9/0523—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps for flip-chip mounting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种半导体封装及其制造方法。在一些实施例中，半导体封装包括衬底，至少一个芯片，密封环和电感器。所述至少一个芯片被安装在所述衬底上并且包括利用声波操作的多个组件结构。组件结构被布置在面向衬底的至少一个芯片的一侧上。密封环设置在至少一个芯片和衬底之间并围绕组件结构。电感器设置在衬底中。

Description

半导体封装和半导体工艺
技术领域
本发明涉及一种半导体封装及其制造方法，尤其涉及一种包括集成无源器件的半导体封装及其制造方法。
背景技术
体声波(BAW)滤波器和表面声波(SAW)滤波器广泛用于手机，平板设备等。对于第四代(4G)移动电话，每个移动电话可以包括约15个频带，每个频带可以包括约2到约4个BAW和/或SAW滤波器，并且每个BAW和/或SAW滤波器可以包括用于阻抗匹配的至少约2到约4个高质量(高Q)电容器和电感器。根据无线通信的最新发展，预计移动电话中的频带数量将增加到约30到约50个。例如，约100个BAW和/或SAW滤波器以及约200到约400个电容器和电感器可以包括在一个手机里。在某些方面，过滤器内容是射频前端中增长最快的部分。因此，集成无源器件和降低制造成本成为半导体封装中的主要挑战。至少部分由于对更小尺寸和更高处理速度的需求所驱动的原因，半导体器件已经变得越来越复杂。例如，存在进一步减小包括这些半导体器件的许多电子产品尺寸的需求。
发明内容
根据本发明的一些实施例，一种半导体封装包括一衬底；至少一个芯片；密封环和电感器。芯片被安装在衬底上并且包括用声波操作的多个组件结构。组件结构被布置在面对衬底的芯片的一侧上。密封环设置在芯片和衬底之间并围绕组件结构。电感器设置在衬底中。
根据本发明的一些实施例，半导体晶圆包括晶圆载体；多个芯片；多个密封环和电感器。多个芯片安装在晶圆载体上。多个芯片中的每一个包括用声波操作的多个组件结构。组件结构被布置在面对晶圆载体的芯片的一侧上。每个密封环中的每一个都设置在晶圆承载器与多个芯片中相应的一个之间。多个密封环中的每一个环绕着每个模具的相应组件结构。电感器设置在晶圆载体中。
根据本公开的一些实施例，一种制造半导体封装的方法包括：提供晶圆级衬底；将至少一个芯片安装在所述晶圆级衬底上，所述晶圆级衬底是用于所述芯片的帽，所述至少一个芯片包括多个利用声波操作的组件结构，并且布置在面向晶圆级衬底的所述至少一个芯片的一侧上；在所述晶圆级衬底和所述至少一个芯片之间提供密封环，所述密封环围绕所述组件结构；在晶圆级衬底中形成电感器；及切割晶圆级衬底以形成晶圆级封装。
附图说明
图1示出根据本发明的一些实施例的半导体封装的横截面图。
图2示出根据本发明的一些实施例的半导体封装的横截面图。
图3示出根据本发明的一些实施例的半导体封装的横截面图。
图4示出根据本发明的一些实施例的半导体封装的横截面图。
图5示出根据本发明的一些实施例的半导体封装的横截面图。
图6示出根据本发明的一些实施例的制造半导体封装的方法。
图7示出根据本发明的一些实施例的制造半导体封装的方法。
图8示出根据本发明的一些实施例的半导体封装的横截面图。
贯穿附图和详细描述使用共同的附图标记来指示相同或相似的元件。从以下结合附图的详细描述中，本发明将变得更加显而易见。
具体实施方式
图1示出了根据本发明的一些实施例的半导体封装的横截面图。参照图1，半导体封装100包括衬底110和至少一个芯片120。至少一个芯片120包括利用声波操作的多个组件结构130。组件结构130布置在面向基板110的至少一个芯片120的一侧上。半导体封装件100还包括密封环140，密封环140设置在至少一个芯片120和基板110之间。密封环140围绕组件结构130，以保护至少一个芯片120。半导体封装100还包括用于阻抗匹配的电感器150。电感器150形成或设置在衬底110中。在各种实施例中，电感器150可以是螺旋电感器或三维(3D)电感器。在衬底中形成电感器是指将电感器嵌入衬底中，或者在衬底上形成电感器。
图2示出了根据本发明的一些实施例的半导体封装件200的横截面图。参照图2，半导体封装200还包括形成或设置在衬底110上并电连接到电感器150的电容器160。电容器160面向组件结构130。另外，半导体封装200还包括通孔连接器170。通孔连接器170通过通孔技术形成在衬底110中以提供电连接。在一些实施例中，半导体封装200可以包括至少两个芯片。
根据本发明的一些实施例，半导体封装提供用于与包括用声波操作的组件结构的管芯进行阻抗匹配的集成电感器和电容器，并且提供用于连接各个组件的模块。
图3示出了根据本发明的一些实施例的半导体封装300的横截面图。如图3所示，半导体封装300包括帽晶圆310，包括用声波操作的组件结构330的至少一个芯片320，密封环340，电感器350，电容器360和通孔连接器370。形成电感器350和电容器360或者设置在帽晶圆310的面对组件结构330的第一侧上。功率放大器芯片380安装在与帽晶圆310的第一侧相对的帽晶圆310的第二侧上，并且与通过通孔连接器370覆盖帽晶圆310。底部密封环390设置在其上设置有功率放大器芯片380的帽晶圆310的同一侧上。因此，半导体封装300可以提供声波模块。
本发明在半导体封装的设计中提供了灵活性。如果电感器和电容器被布置在用于将衬底键合到管芯的衬底的同一侧上，则集成无源器件的空间和面积可能受到限制。然而，在一些实施例中，电感器和电容器可以布置在衬底的与用于将衬底键合到管芯的一侧相对的一侧上，并且电连接可以由通孔连接器提供。
图4说明根据本发明的一些实施例的半导体封装件400的横截面图。参照图4，电感器150和电容器160布置在衬底110的不面对芯片120的一侧。电感器150可以是螺旋电感器或3D电感器。节省的空间和面积可用于容纳其他组件。
在一些实施例中，可以基于应用需求来设计某些模块。例如，电容器组可以单独安装在衬底上，电感器仍然可以形成或设置在基板中。图5示出了根据本发明的一些实施例的半导体封装500的横截面图。参照图5，半导体封装500包括衬底510，芯片520，组件结构530，密封环540，电感器550和通孔连接器570。在一些实施例中，衬底510，芯片520，组件结构530，密封环540，电感器550和通孔连接器570分别相似于且可参考衬底110，芯片120，组件结构130，密封环140，电感器150以及通孔连接器170而描述。在一些实施例中，电感器550形成或设置在衬底510的不面向芯片520的一侧上，电容器组560安装在衬底510的另一侧上。
图6和图7示出了根据本发明的一些实施例的制造半导体封装100的方法。参照图6，提供衬底110。至少一个芯片120安装在衬底110上，并且至少一个芯片120包括利用声波操作的组件结构130。组件结构130布置在面向衬底110的至少一个芯片120的一侧上。
参照图7，密封环140设置在至少一个芯片120与衬底110之间。密封环140围绕组件结构130，以保护至少一个芯片120。
此外，电感器150被形成或设置在衬底110中用于阻抗匹配。由此，形成半导体封装100，如图1所示。
衬底110可以是电路衬底，玻璃载体或硅晶圆。如果衬底110是晶圆级衬底，则可以通过进一步切割晶圆级衬底来形成晶圆级半导体封装。在一些实施例中，将芯片安装在晶圆级衬底上包括晶圆键合工艺。在一些实施例中，将芯片安装在晶圆级衬底上包括封盖工艺。
图8示出了根据本发明的一些实施例的半导体封装600的横截面图。参照图8，半导体封装600包括衬底610，至少一个帽620，至少一个芯片630，至少一个组件结构640和密封环650。帽620设置在衬底610上。芯片630是设置在帽620上。
芯片630可以包括声波芯片。芯片630可以包括体声波(BAW)滤波器和/或表面声波(SAW)滤波器。芯片630可以包括操作声波的部件结构640。密封环650设置在电容器620和芯片630之间并且围绕组件结构640。为了实现阻抗匹配，额外的表面安装器件(SMD)型部件(例如高质量(高Q))电容器和/或电感器)660安装在衬底610上。如图8所示，包括衬底610的相对较大的表面积以容纳阻抗匹配电路，这增加了半导体封装600的尺寸。此外，由于额外的SMD类型组件，制造成本也增加。
本发明的一些实施例利用电感器和利用衬底作为用于BAW滤波器和/或SAW滤波器的帽，从而将电感器集成到衬底中并降低了制造半导体封装件的成本。
本发明的一些实施例提供了半导体封装的各种设计可能性。例如，在一些实施例中，电感器和电容器组可以形成双工器或复用器；电感器和电容器组可以形成滤波器或内部匹配电路；而电感器和另一个电容器组可以形成滤波器或输出匹配电路。
与如图8所示的半导体封装600相比，如图1所示半导体封装100的衬底110可以被用作帽，并且电感器150被形成或设置在衬底110中。因此，三层结构(例如，半导体封装件600)可以被配置为双层结构(例如，半导体封装100)，因此具有减小的尺寸。如图2，3和4所示，由于用于阻抗匹配的电感器150和350被集成到衬底110中，消除了用于阻抗匹配的SMD电容器和/或电感器。因此，半导体封装的总体尺寸减小并节省了制造成本。
如本文中所使用，词语“大体上”、“实质的”、“近似地”及“约”用以描述及说明小变化。当与事件或情形结合使用时，所述词语可指事件或情形明确发生的情况及事件或情形极近似于发生的情况。举例来说，当结合数值使用时，所述词语可指小于或等于彼数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，则可认为所述两个数值“大体上”相同。例如，“大体上”平行可以指相对于0°的角度变化范围，其小于或等于±10°，小于或等于±5°，小于或等于±4°，小于或等于±3°，小于或等于±2°，小于或等于±1°，小于或等于±0.5°，小于或等于±0.1°，或者小于或等于±0.05°。
另外，有时在本文中按范围格式呈现量、比率及其它数值。应理解，此类范围格式是为便利及简洁起见而使用，且应灵活地理解为不仅包含明确指定为范围极限的数值，且还包含涵盖于彼范围内的所有个别数值或子范围，就如同明确指定每一数值及子范围一般。
尽管已参考本发明的特定实施例描述并说明本发明，但这些描述及说明并不限制本发明。所属领域的技术人员应理解，在不脱离如由所附权利要求书界定的本发明的真实精神及范畴的情况下，可作出各种改变且可用等效物取代。说明可不一定按比例绘制。归因于工艺及容限，本发明中的艺术再现与实际装置之间可存在区别。可存在并未特定说明的本发明的其它实施例。应将本说明书及图式视为说明性而非限制性的。可作出修改，以使特定情形、材料、物质组成、方法或工艺适应于本发明的目标、精神及范畴。所有所述修改均意欲处于此处随附的权利要求书的范畴内。尽管已参看按特定次序执行的特定操作描述本文中所揭示的方法，但应理解，在不脱离本发明的教示的情况下，可组合、再分或重新定序这些操作以形成等效方法。因此，除非本文中具体指示，否则操作的次序及分组并非对本发明的限制。

Claims (20)

1.一种半导体封装，其包括：
一衬底；
安装在所述衬底上的至少一个芯片，所述芯片包括多个用声波操作的组件结构，
所述组件结构且布置在面对所述衬底的所述芯片的一侧上；
一密封环，其设置在所述至少一个芯片和所述衬底之间并且围绕所述组件结构；
以及
设置在所述衬底中的一电感器。
2.根据权利要求1所述的半导体封装，其进一步包括设置在所述衬底上并电连接到所述电感器的一电容器，其中所述电容器面对所述组件结构。
3.根据权利要求1所述的半导体封装，其中所述电感器是一螺旋电感器或一三维电感器。
4.根据权利要求1所述的半导体封装，其中所述芯片和所述电感器是阻抗匹配的。
5.根据权利要求1所述的半导体封装，其进一步包括设置在所述衬底中的一通孔连接器。
6.根据权利要求1所述的半导体封装，其中所述衬底是一帽。
7.根据权利要求1所述的半导体封装，其中所述至少一个芯片包括至少两个芯片。
8.根据权利要求1所述的半导体封装，其中所述衬底是一玻璃衬底。
9.一种半导体晶圆，其包括：
一晶圆载体；
安装在所述晶圆载体上的多个芯片，所述多个芯片中的每一个包括多个用声波操作的元件结构，并布置在面对所述晶圆载体的所述芯片的一侧上；
多个密封环，所述密封环中的每一个设置在所述晶圆载体与所述多个芯片中的对应的一个芯片之间，所述多个密封环中的每一个围绕每个所述芯片的所述组件结构中的个别一个；以及
设置在晶圆载体中的一电感器。
10.根据权利要求9所述的半导体晶圆，其中所述电感器是一螺旋电感器或一三维电感器。
11.根据权利要求9所述的半导体晶圆，其中所述芯片和所述电感器是阻抗匹配的。
12.根据权利要求9所述的半导体晶圆，其进一步包括一电容，设置于该晶圆载具上且电性连接于该电感器。
13.根据权利要求9所述的半导体晶圆，其进一步包括设置在所述晶圆载体中的一通孔连接器。
14.根据权利要求9所述的半导体晶圆，其中所述晶圆载体是一玻璃载体。
15.一种制造一半导体封装的方法，其包括：
提供一晶圆级衬底；
将至少一个芯片安装在所述晶圆级衬底上，所述晶圆级衬底是用于所述芯片的一帽，所述至少一个芯片包括多个组件结构，所述多个组件结构与声波操作并且布置在面向所述晶圆级衬底的所述至少一个芯片的一侧上；
在所述晶圆级衬底和所述至少一个芯片之间提供一密封环，所述密封环围绕所述组件结构；
在所述晶圆级衬底中形成一电感器；以及
切割所述晶圆级衬底以形成一晶圆级封装。
16.根据权利要求15所述的方法，其中将所述芯片安装在所述晶圆级衬底上包括一晶圆键合工艺。
17.根据权利要求15所述的方法，其进一步包括在所述晶圆级衬底的一表面上形成一电容器。
18.根据权利要求15所述的方法，其进一步包括在所述晶圆级衬底中形成一通孔连接器。
19.根据权利要求15所述的方法，其中所述电感器是一螺旋电感器或一三维电感器。
20.根据权利要求15所述的方法，其中将所述芯片安装在所述晶圆级衬底上包括一封盖工艺。
CN201711305624.4A 2017-02-24 2017-12-11 半导体封装和半导体工艺 Active CN108511423B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/442,492 2017-02-24
US15/442,492 US11201125B2 (en) 2017-02-24 2017-02-24 Semiconductor package and semiconductor process

Publications (2)

Publication Number Publication Date
CN108511423A true CN108511423A (zh) 2018-09-07
CN108511423B CN108511423B (zh) 2023-09-01

Family

ID=63247002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711305624.4A Active CN108511423B (zh) 2017-02-24 2017-12-11 半导体封装和半导体工艺

Country Status (2)

Country Link
US (1) US11201125B2 (zh)
CN (1) CN108511423B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11316497B2 (en) * 2019-12-09 2022-04-26 Intel Corporation Multi-filter die
US11646715B2 (en) * 2020-06-22 2023-05-09 Shenzhen Sunway Communication Co., Ltd. Filter device, RF front-end device and wireless communication device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110149519A1 (en) * 2009-12-18 2011-06-23 Choudhury Debabani Apparatus and method for embedding components in small-form-factor, system-on-packages
CN103138709A (zh) * 2013-01-17 2013-06-05 天津大学 射频滤波器和射频多工器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2031755B1 (en) * 2006-06-12 2013-11-20 Murata Manufacturing Co. Ltd. Wave demultiplexer
DE102007020288B4 (de) * 2007-04-30 2013-12-12 Epcos Ag Elektrisches Bauelement
US8093982B2 (en) 2010-03-25 2012-01-10 Qualcomm Incorporated Three dimensional inductor and transformer design methodology of glass technology
JP5333403B2 (ja) * 2010-10-12 2013-11-06 株式会社村田製作所 弾性表面波フィルタ装置
KR101663010B1 (ko) * 2010-11-09 2016-10-06 삼성전자주식회사 Ｒｆ용 매칭 세그먼트 회로 및 이를 이용한 ｒｆ통합 소자
DE102010055649B4 (de) 2010-12-22 2015-07-16 Epcos Ag Duplexer und Verfahren zum Herstellen eines Duplexers
CN103636124B (zh) * 2011-07-08 2017-02-22 株式会社村田制作所 电路模块
JP5862842B2 (ja) * 2013-08-02 2016-02-16 株式会社村田製作所 分波装置
TWI560839B (en) * 2014-04-16 2016-12-01 Realtek Semiconductor Corp Semiconductor device with inductor-capacitor resonant circuit
WO2017100255A1 (en) * 2015-12-08 2017-06-15 Skyworks Solutions, Inc. Method of providing protective cavity and integrated passive components in wafer-level chip-scale package using a carrier wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110149519A1 (en) * 2009-12-18 2011-06-23 Choudhury Debabani Apparatus and method for embedding components in small-form-factor, system-on-packages
CN103138709A (zh) * 2013-01-17 2013-06-05 天津大学 射频滤波器和射频多工器

Also Published As

Publication number Publication date
CN108511423B (zh) 2023-09-01
US11201125B2 (en) 2021-12-14
US20180247904A1 (en) 2018-08-30

Similar Documents

Publication Publication Date Title
US8148793B2 (en) Three dimensional integrated passive device and method of fabrication
CN110492864A (zh) 一种体声波滤波器的封装结构及该滤波器的制造方法
EP1873923A1 (en) High frequency module
CN110392926A (zh) 高频模块
US10068857B2 (en) Semiconductor package assembly
SG192437A1 (en) Semiconductor device and method of formingrf fem with lc filter and ipd filter over substrate
Fattinger et al. Miniaturization of BAW devices and the impact of wafer level packaging technology
US11825603B2 (en) High-frequency module
JP2005198051A (ja) 高周波モジュール
US7501915B2 (en) High frequency module
CN110504942A (zh) 一种体声波滤波器及电子设备
WO2019132937A1 (en) Hybrid filters and packages therefor
CN108511423A (zh) 半导体封装和半导体工艺
US10076035B2 (en) Miniaturized multi-part component and method for producing same
CN104467776A (zh) 一种单芯片射频天线开关模块及射频前端
Larson et al. Advances in RF packaging technologies for next-generation wireless communications applications [RFIC]
CN109300881B (zh) 电子封装件暨基板结构与制法
CN105826276A (zh) 模块及其制造方法
CN115458511A (zh) 一种滤波器电路封装结构及其制作方法
CN106373926B (zh) 封装结构及屏蔽件与其制法
EP1746866B1 (en) Packaging chip having inductor therein
CN111342788A (zh) 提高电子器件在高频频段内的抑制度或隔离度的结构和方法
JP2008271169A (ja) 高周波モジュール及びそれを備える携帯端末
EP4087125A1 (en) Semiconductor structure with stacked unit and manufacturing method, and electronic device
CN100552943C (zh) 叠层型集成电路芯片及封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant