JP2988480B2 - フィルタに係合できる保護回路 - Google Patents
フィルタに係合できる保護回路Info
- Publication number
- JP2988480B2 JP2988480B2 JP10279298A JP27929898A JP2988480B2 JP 2988480 B2 JP2988480 B2 JP 2988480B2 JP 10279298 A JP10279298 A JP 10279298A JP 27929898 A JP27929898 A JP 27929898A JP 2988480 B2 JP2988480 B2 JP 2988480B2
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- input
- avalanche
- diode
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 10
- 238000001465 metallisation Methods 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 8
- 238000001914 filtration Methods 0.000 claims description 5
- 230000002457 bidirectional effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 230000006872 improvement Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Emergency Protection Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、素子、及び／又
は、例えば移動体電話、コンピュータ若しくはプリンタ
のような電子装置に影響を及ぼす電気サージから保護す
る保護回路の分野に関する。例えば、短時間に数十アン
ペアの非常に高い電流ピークに対応することができる静
電気サージからこのような装置を保護することが、特に
所望される。
は、例えば移動体電話、コンピュータ若しくはプリンタ
のような電子装置に影響を及ぼす電気サージから保護す
る保護回路の分野に関する。例えば、短時間に数十アン
ペアの非常に高い電流ピークに対応することができる静
電気サージからこのような装置を保護することが、特に
所望される。
【０００２】
【従来の技術】従来、図１Ａに表されたように、外部素
子に接続された装置３の入力１及び２を保護するため
に、アバランシェダイオード５又は等価装置がこれらの
入力の間に配置されている。抵抗７及び８は、回路に自
発的に挿入された接続抵抗又は抵抗器に対応する。
子に接続された装置３の入力１及び２を保護するため
に、アバランシェダイオード５又は等価装置がこれらの
入力の間に配置されている。抵抗７及び８は、回路に自
発的に挿入された接続抵抗又は抵抗器に対応する。
【０００３】理論的に、図１Ｂに表されたように、アバ
ランシェダイオードは、導通すべきその端子間の電圧Ｖ
Zを必要とする。しかしながら、このダイオードを通る
電流がかなり増加したとき、図１Ｂに表されているよう
に、アバランシェダイオードを通過する電圧Ｖは、ＶZ
＝ＲZＩに等しい値ＶSに達するように増加する。Ｉはサ
ージに係る電流である。実際の例として、およそ０．４
ｍｍ2の面領域のアバランシェダイオードならば、従来
の技術では、等価動的抵抗ＲZが０．４オームのオーダ
となる。電流ピークが３０アンペアのオーダであるなら
ば、６ボルトの降伏電圧を有するアバランシェダイオー
ドの間の実効電圧は６＋０．４×３０＝１８ボルトとな
る。実効値は、ノーマル電圧の３倍であり、保護すべき
回路の素子の破壊はそれらに起因する。
ランシェダイオードは、導通すべきその端子間の電圧Ｖ
Zを必要とする。しかしながら、このダイオードを通る
電流がかなり増加したとき、図１Ｂに表されているよう
に、アバランシェダイオードを通過する電圧Ｖは、ＶZ
＝ＲZＩに等しい値ＶSに達するように増加する。Ｉはサ
ージに係る電流である。実際の例として、およそ０．４
ｍｍ2の面領域のアバランシェダイオードならば、従来
の技術では、等価動的抵抗ＲZが０．４オームのオーダ
となる。電流ピークが３０アンペアのオーダであるなら
ば、６ボルトの降伏電圧を有するアバランシェダイオー
ドの間の実効電圧は６＋０．４×３０＝１８ボルトとな
る。実効値は、ノーマル電圧の３倍であり、保護すべき
回路の素子の破壊はそれらに起因する。
【０００４】アバランシェダイオードの動的な抵抗値を
減少するために、その面を増加すべきであることは公知
である。面が係数４によって増加されるならば、例えば
１．６ｍｍ2の面に達するために、等価抵抗はわずか
０．１オームになる。電流の流れにつながる過電圧はわ
ずか３ボルトであり、即ちアバランシェダイオードの間
の電圧は、許容できる、３０アンペアに対して９ボルト
のオーダの値に達する。
減少するために、その面を増加すべきであることは公知
である。面が係数４によって増加されるならば、例えば
１．６ｍｍ2の面に達するために、等価抵抗はわずか
０．１オームになる。電流の流れにつながる過電圧はわ
ずか３ボルトであり、即ちアバランシェダイオードの間
の電圧は、許容できる、３０アンペアに対して９ボルト
のオーダの値に達する。
【０００５】
【発明が解決しようとする課題】しかしながら、これ
は、ダイオードのコストがその面と共に増加し、かなり
の面は電流に伴う電圧の増加が無視できるように提供し
なければならないという不都合な点を有する。
は、ダイオードのコストがその面と共に増加し、かなり
の面は電流に伴う電圧の増加が無視できるように提供し
なければならないという不都合な点を有する。
【０００６】更に、アバランシェダイオードは、特定の
ストレイキャパシタンスを封鎖（非導通）状態で必然的
に表す。従来の場合、０．４ｍｍ2のダイオードに対し
て、２５０ｐＦのオーダのストレイキャパシタンスとな
る。ダイオードの面が４倍ならば、ストレイキャパシタ
ンスは、１ナノファラッドのオーダの値に達するために
４倍になる。結果として、保護システムは、抵抗の選択
とは別に選択できない高キャパシタンスを示す。これ
は、特定の用途において不都合な点である。
ストレイキャパシタンスを封鎖（非導通）状態で必然的
に表す。従来の場合、０．４ｍｍ2のダイオードに対し
て、２５０ｐＦのオーダのストレイキャパシタンスとな
る。ダイオードの面が４倍ならば、ストレイキャパシタ
ンスは、１ナノファラッドのオーダの値に達するために
４倍になる。結果として、保護システムは、抵抗の選択
とは別に選択できない高キャパシタンスを示す。これ
は、特定の用途において不都合な点である。
【０００７】従って、本発明の目的は、前述したような
従来技術のシステムの不都合な点を克服することであ
る。
従来技術のシステムの不都合な点を克服することであ
る。
【０００８】本発明の他の目的は、それらの間の電圧が
期待された通常値に近づいて維持するような保護構造を
提供することである。
期待された通常値に近づいて維持するような保護構造を
提供することである。
【０００９】本発明の他の目的は、減少されたシリコン
面を占有するこのような構造を提供することである。
面を占有するこのような構造を提供することである。
【００１０】本発明の他の目的は、選択されたフィルタ
リング特性を示すこのような構造を提供することであ
る。
リング特性を示すこのような構造を提供することであ
る。
【００１１】
【課題を解決するための手段】これら及び他の目的を達
成するために、本発明は、２つの入力端子と２つの出力
端子との間に接続されており、該出力端子は保護すべき
回路の入力に接続されており、第１の入力端子はインピ
ーダンスを介して第１の出力端子に接続されており、第
２の入力端子は、第２の出力端子に接続されており、入
力端子は、第１のアバランシェダイオードによって相互
接続されており、出力端子は、第１のアバランシェダイ
オードと同一極性の第２のアバランシェダイオードによ
って相互接続されている、電気サージに対する保護の構
造を提供する。
成するために、本発明は、２つの入力端子と２つの出力
端子との間に接続されており、該出力端子は保護すべき
回路の入力に接続されており、第１の入力端子はインピ
ーダンスを介して第１の出力端子に接続されており、第
２の入力端子は、第２の出力端子に接続されており、入
力端子は、第１のアバランシェダイオードによって相互
接続されており、出力端子は、第１のアバランシェダイ
オードと同一極性の第２のアバランシェダイオードによ
って相互接続されている、電気サージに対する保護の構
造を提供する。
【００１２】本発明の一実施形態によれば、２つのアバ
ランシェダイオードは同一であるか又は少なくとも実質
的に同一である。
ランシェダイオードは同一であるか又は少なくとも実質
的に同一である。
【００１３】本発明の一実施形態によれば、２つのアバ
ランシェダイオードは双方向である。
ランシェダイオードは双方向である。
【００１４】本発明の一実施形態によれば、インピーダ
ンスは、第１の入力及び出力端子の間に接続された抵抗
である。
ンスは、第１の入力及び出力端子の間に接続された抵抗
である。
【００１５】本発明の一実施形態によれば、インピーダ
ンスは、３極インピーダンスであり、その第３の端子は
第２の入力及び出力の端子に接続されており、３極の要
素はアバランシェダイオードと共にフィルタリング構造
を形成する。
ンスは、３極インピーダンスであり、その第３の端子は
第２の入力及び出力の端子に接続されており、３極の要
素はアバランシェダイオードと共にフィルタリング構造
を形成する。
【００１６】本発明の一実施形態によれば、３極インピ
ーダンスは、２つの直列の抵抗と並列キャパシタとを含
んでいる。
ーダンスは、２つの直列の抵抗と並列キャパシタとを含
んでいる。
【００１７】本発明は、また、第１の導電タイプの基板
に、アバランシェダイオードに対応してツェナー接合を
形成した第２の導電タイプの２つの領域と、並列キャパ
シタに対応して基板の上側表面に絶縁層を介して形成さ
れた１つのメタライゼーションと、、２つの直列の抵抗
に対応して、２つの領域の上に各々設けられる２つのメ
タライゼーションと並列キャパシタのためのメタライゼ
ーションとの間に各々設けられる抵抗手段とを含む。
に、アバランシェダイオードに対応してツェナー接合を
形成した第２の導電タイプの２つの領域と、並列キャパ
シタに対応して基板の上側表面に絶縁層を介して形成さ
れた１つのメタライゼーションと、、２つの直列の抵抗
に対応して、２つの領域の上に各々設けられる２つのメ
タライゼーションと並列キャパシタのためのメタライゼ
ーションとの間に各々設けられる抵抗手段とを含む。
【００１８】更に以下に詳細に説明する本発明の効果に
よれば、本発明の構造は、特に、構造を保証する所定の
フィルタリング効果と組み合わせることに非常に適す
る。
よれば、本発明の構造は、特に、構造を保証する所定の
フィルタリング効果と組み合わせることに非常に適す
る。
【００１９】
【発明の実施の形態】本発明の前述した目的、特徴及び
効果は、添付図面に関する、限定しない特別の実施形態
の説明を、以下に詳細に説明していく。
効果は、添付図面に関する、限定しない特別の実施形態
の説明を、以下に詳細に説明していく。
【００２０】図２に表されたように、本発明による保護
構造１０は、保護すべき回路３に接続された入力端子１
１及び１２と出力端子１３及び１４とを含む。端子１２
及び１４は相互に接続される。端子１１及び１３は、抵
抗Ｒを介して接続される。端子１１及び１２は、アバラ
ンシェダイオードＺ１を介して接続される。端子１３及
び１４はアバランシェダイオードＺ２を介して接続され
る。
構造１０は、保護すべき回路３に接続された入力端子１
１及び１２と出力端子１３及び１４とを含む。端子１２
及び１４は相互に接続される。端子１１及び１３は、抵
抗Ｒを介して接続される。端子１１及び１２は、アバラ
ンシェダイオードＺ１を介して接続される。端子１３及
び１４はアバランシェダイオードＺ２を介して接続され
る。
【００２１】アバランシェダイオードＺ１及びＺ２は同
一であり、同じアバランシェ電圧ＶZと同じ動的な抵抗
値ＲZとを有し、サージに起因する入力電流ＩSは、 ＩS＝Ｉ1＋Ｉ2 （１） であり、Ｉ1はアバランシェダイオードＺ１の電流を示
しており、Ｉ2はアバランシェダイオードＺ２の電流を
示している。
一であり、同じアバランシェ電圧ＶZと同じ動的な抵抗
値ＲZとを有し、サージに起因する入力電流ＩSは、 ＩS＝Ｉ1＋Ｉ2 （１） であり、Ｉ1はアバランシェダイオードＺ１の電流を示
しており、Ｉ2はアバランシェダイオードＺ２の電流を
示している。
【００２２】端子１３の出力電流を無視して、以下の関
係式にできる。 Ｉ1ＲZ＝ＩZ（Ｒ＋ＲZ） （２）
係式にできる。 Ｉ1ＲZ＝ＩZ（Ｒ＋ＲZ） （２）
【００２３】これは、以下の式を導く。 ＩS＝Ｉ1（１＋ＲZ／（Ｒ＋ＲZ））＝Ｉ1（（Ｒ＋２ＲZ）／（Ｒ＋ＲZ）） （３） ＩS＝Ｉ2（１＋（Ｒ＋ＲZ）／ＲZ）＝Ｉ2（（Ｒ＋２ＲZ）／ＲZ） （４）
【００２４】従って、過負荷に起因する入力電圧Ｖ
eは、 Ｖe＝ＶZ＋ＲZＩS（（Ｒ＋ＲZ）／（Ｒ＋２ＲZ）） （５） にでき、過電圧は、 ＶS＝ＶZ＋ＲZＩS（ＲZ／（Ｒ＋２ＲZ）） （６） となる。等価式（６）は、値Ｒが値ＲZよりもかなり大
きいならば、出力電圧ＶSは実質的にＶZに等しくなるこ
とを表している。
eは、 Ｖe＝ＶZ＋ＲZＩS（（Ｒ＋ＲZ）／（Ｒ＋２ＲZ）） （５） にでき、過電圧は、 ＶS＝ＶZ＋ＲZＩS（ＲZ／（Ｒ＋２ＲZ）） （６） となる。等価式（６）は、値Ｒが値ＲZよりもかなり大
きいならば、出力電圧ＶSは実質的にＶZに等しくなるこ
とを表している。
【００２５】抵抗ＲZが予め０．４オームに等しく、Ｒ
＝５０オームならば係数ＲZ／（Ｒ＋２ＲZ）が０．４／
５０．８に等しく、即ちおよそ１／１００になる。
＝５０オームならば係数ＲZ／（Ｒ＋２ＲZ）が０．４／
５０．８に等しく、即ちおよそ１／１００になる。
【００２６】従って、図１Ａのダイオード５と同じダイ
オードをダイオードＺ１及びＺ２に用いることによっ
て、わずか０．１ボルトの過電圧が１２ボルトの過電圧
の代わりに電流の流れに起因する。これは、非常に適度
な過電圧を維持する間、平行ダイオードのストレイキャ
パシタンスを更に減少するために、アバランシェダイオ
ードの面が更に減少される。４倍小さいダイオードの各
々は、７０ｐＦのオーダのストレイキャパシタンスを有
する。
オードをダイオードＺ１及びＺ２に用いることによっ
て、わずか０．１ボルトの過電圧が１２ボルトの過電圧
の代わりに電流の流れに起因する。これは、非常に適度
な過電圧を維持する間、平行ダイオードのストレイキャ
パシタンスを更に減少するために、アバランシェダイオ
ードの面が更に減少される。４倍小さいダイオードの各
々は、７０ｐＦのオーダのストレイキャパシタンスを有
する。
【００２７】図２の構造を種々の実施形態にでき、２つ
のダイオードＺ１及びＺ２は、同一である必要がないけ
れども、特定の場合に適応可能であることに、当業者は
注目すべきである。
のダイオードＺ１及びＺ２は、同一である必要がないけ
れども、特定の場合に適応可能であることに、当業者は
注目すべきである。
【００２８】特に、通常、本発明による保護回路１０
は、図３に表されたようにでき、抵抗Ｒは３極インピー
ダンスＺに置き換える。値Ｒが３極Ｚの直列抵抗に置き
換えると仮定すると、前述の説明の計算が適する。
は、図３に表されたようにでき、抵抗Ｒは３極インピー
ダンスＺに置き換える。値Ｒが３極Ｚの直列抵抗に置き
換えると仮定すると、前述の説明の計算が適する。
【００２９】図３の通常のダイアグラムの特定の実施形
態の違いは、図４Ａから図４Ｃに例として表されてい
る。
態の違いは、図４Ａから図４Ｃに例として表されてい
る。
【００３０】図４Ａにおいて、抵抗Ｒ２及びアバランシ
ェダイオードＺ３の組立体は、アバランシェダイオード
Ｚ１及びＺ２と抵抗Ｒ（図４ＡのＲ１として設計され
た）とに加えて用いられる。従って、第１の組立体が電
流過負荷によって導かれた過電圧以上の１００の改善係
数を提供するならば、相補的組立体Ｒ２−Ｚ３は、追加
の１００の改善係数を提供し、即ちわずか１／１０，０
００のオーダである電圧変化を提供する。この組立体
は、２つの抵抗Ｒ１及びＲ２の直列配列が、回路動作を
害せず、特にダイオードＺ２のキャパシタンスの選択に
よってローパスフィルタ機能を保証する。
ェダイオードＺ３の組立体は、アバランシェダイオード
Ｚ１及びＺ２と抵抗Ｒ（図４ＡのＲ１として設計され
た）とに加えて用いられる。従って、第１の組立体が電
流過負荷によって導かれた過電圧以上の１００の改善係
数を提供するならば、相補的組立体Ｒ２−Ｚ３は、追加
の１００の改善係数を提供し、即ちわずか１／１０，０
００のオーダである電圧変化を提供する。この組立体
は、２つの抵抗Ｒ１及びＲ２の直列配列が、回路動作を
害せず、特にダイオードＺ２のキャパシタンスの選択に
よってローパスフィルタ機能を保証する。
【００３１】図４Ｂは、端子１１及び１３の間で直列の
２つの抵抗Ｒ１及びＲ２と、抵抗Ｒ１及びＲ２並びに端
子１２及び１４の接続ノードの間の１つの抵抗Ｒ３とを
含む。この構造の利点は、過電圧を分割する追加ブリッ
ジを挿入することである。
２つの抵抗Ｒ１及びＲ２と、抵抗Ｒ１及びＲ２並びに端
子１２及び１４の接続ノードの間の１つの抵抗Ｒ３とを
含む。この構造の利点は、過電圧を分割する追加ブリッ
ジを挿入することである。
【００３２】図４Ｃの場合に、インピーダンスＺは、端
子１１及び１３の間に直列の２つの抵抗Ｒ１及びＲ２
と、抵抗Ｒ１及びＲ２並びに端子１２及び１４の接続ノ
ードの間のキャパシタＣ１とを含む。
子１１及び１３の間に直列の２つの抵抗Ｒ１及びＲ２
と、抵抗Ｒ１及びＲ２並びに端子１２及び１４の接続ノ
ードの間のキャパシタＣ１とを含む。
【００３３】当業者によって注目すべき点は、組立体が
ローパスフィルタを形成し、例えば移動体電話の搬送波
を除去することである。このフィルタは、カットオフ周
波数ｆ1＝１／ＲＣ1ω及びｆZ＝１／ＲＣZωを有してお
り、ＣZはアバランシェダイオードのキャパシタンスを
示す。第１の減衰が第１のカットオフ周波数について現
れ、第２の減衰が第２のカットオフ周波数について現れ
る。
ローパスフィルタを形成し、例えば移動体電話の搬送波
を除去することである。このフィルタは、カットオフ周
波数ｆ1＝１／ＲＣ1ω及びｆZ＝１／ＲＣZωを有してお
り、ＣZはアバランシェダイオードのキャパシタンスを
示す。第１の減衰が第１のカットオフ周波数について現
れ、第２の減衰が第２のカットオフ周波数について現れ
る。
【００３４】Ｒ１＝Ｒ２＝Ｒ＝２５０Ω、Ｃ1＝２５ｐ
Ｆ及びＣZ＝７０ｐＦに対して、ｆZ＝４５ＭＨｚ及びｆ
1＝６４ＭＨｚを得る。
Ｆ及びＣZ＝７０ｐＦに対して、ｆZ＝４５ＭＨｚ及びｆ
1＝６４ＭＨｚを得る。
【００３５】Ｒ１＝Ｒ２＝Ｒ＝５０Ω、Ｃ1＝５０ｐＦ
及びＣZ＝７０ｐＦに対して、ｆZ＝９ＭＨｚ及びｆ1＝
２５ＭＨｚを得る。
及びＣZ＝７０ｐＦに対して、ｆZ＝９ＭＨｚ及びｆ1＝
２５ＭＨｚを得る。
【００３６】従って、本発明は、簡単な方法で、保護構
造及びフィルタリング構造を組み合わせる。
造及びフィルタリング構造を組み合わせる。
【００３７】図５は、図４Ｃの構造のモノリシックな実
施形態を表している。表わされた例において、構造は、
基板にツェナー接合を形成する２つのＮ型領域２１及び
２２に形成されたＰ型基板２０内に形成されている。素
子の底部面は、図４Ｃの端子１２及び１４に対応するメ
タライゼーションＭ１で覆われている。領域２１及び２
２上に形成されたメタライゼーションＭ２及びＭ３は、
端子１１及び１３に対応する。キャパシタは、メタライ
ゼーションＭ４及び基板２０の間に構成されており、図
４ＣのキャパシタＣ１に対応する。抵抗Ｒ１及びＲ２
は、公知の方法で形成可能であり、例えば、接点Ｍ２、
Ｍ３及びＭ４と接触するメタライゼーションの一部分を
形成する薄い導体を提供することによって、又はポリシ
リコン層内に提供され、若しくは基板２０内に形成され
たウェル自身内に形成された拡散抵抗によって提供され
る。
施形態を表している。表わされた例において、構造は、
基板にツェナー接合を形成する２つのＮ型領域２１及び
２２に形成されたＰ型基板２０内に形成されている。素
子の底部面は、図４Ｃの端子１２及び１４に対応するメ
タライゼーションＭ１で覆われている。領域２１及び２
２上に形成されたメタライゼーションＭ２及びＭ３は、
端子１１及び１３に対応する。キャパシタは、メタライ
ゼーションＭ４及び基板２０の間に構成されており、図
４ＣのキャパシタＣ１に対応する。抵抗Ｒ１及びＲ２
は、公知の方法で形成可能であり、例えば、接点Ｍ２、
Ｍ３及びＭ４と接触するメタライゼーションの一部分を
形成する薄い導体を提供することによって、又はポリシ
リコン層内に提供され、若しくは基板２０内に形成され
たウェル自身内に形成された拡散抵抗によって提供され
る。
【００３８】予め示されたように、接合２１及び２２の
全ての面は非常に小さい。
全ての面は非常に小さい。
【００３９】もちろん、図５の構造と、図４Ａから図４
Ｃの例として説明された回路は、当業者によれば容易に
することができる種々の変更、修正及び改善をすること
ができる。更に、本発明は一方向（単一方向）の保護素
子について記載されているが、両方向保護素子にも適す
る。
Ｃの例として説明された回路は、当業者によれば容易に
することができる種々の変更、修正及び改善をすること
ができる。更に、本発明は一方向（単一方向）の保護素
子について記載されているが、両方向保護素子にも適す
る。
【００４０】このような変更、修正及び改善は、この開
示の部分でしようとするものであり、本発明の技術的思
想及び見地の中でしようとするものである。従って、前
述の説明は、例としてのみであり、限定しようとするも
のではない。本発明は、特許請求の範囲及びその均等物
に規定されているものにのみ限定される。
示の部分でしようとするものであり、本発明の技術的思
想及び見地の中でしようとするものである。従って、前
述の説明は、例としてのみであり、限定しようとするも
のではない。本発明は、特許請求の範囲及びその均等物
に規定されているものにのみ限定される。
【図１Ａ】従来技術による保護構造の回路図である。
【図１Ｂ】図１Ａの保護構造の電流対電圧特性図であ
る。
る。
【図２】本発明による保護回路の一実施形態の回路図で
ある。
ある。
【図３】本発明による保護構造の回路図である。
【図４Ａ】本発明による保護構造の他の実施形態の回路
図である。
図である。
【図４Ｂ】本発明による保護構造の他の実施形態の回路
図である。
図である。
【図４Ｃ】本発明による保護構造の他の実施形態の回路
図である。
図である。
【図５】図４Ｃの保護構造のモノリシック構造の例とな
る実施形態の回路図である。
る実施形態の回路図である。
１、２ 装置３の入力 ３ 保護される装置 ５ アバランシェダイオード ７、８ 抵抗 １０ 保護構造 １１、１２ 保護構造１０の入力 １３、１４ 保護構造１０の出力 ２０ Ｐ型領域 ２１、２２ Ｎ型領域
Claims (7)
- 【請求項１】 ２つの入力端子（１１、１２）と２つの
出力端子（１３、１４）との間に接続されており、該出
力端子は保護すべき回路（３）の入力に接続されてい
る、電気サージに対する保護の構造において、 前記第１の入力端子（１１）はインピーダンス（Ｚ）を
介して前記第１の出力端子（１３）に接続されており、 前記第２の入力端子（１２）は、前記第２の出力端子
（１４）に接続されており、 前記入力端子（１１、１２）は、第１のアバランシェダ
イオード（Ｚ１）によって相互接続されており、 前記出力端子（１３、１４）は、前記第１のアバランシ
ェダイオードと同一極性の第２のアバランシェダイオー
ド（Ｚ２）によって相互接続されていることを特徴とす
る構造。 - 【請求項２】 前記２つのアバランシェダイオードは同
一であることを特徴とする請求項１に記載の構造。 - 【請求項３】 前記２つのアバランシェダイオードは双
方向であることを特徴とする請求項１に記載の構造。 - 【請求項４】 前記インピーダンス（Ｚ）は、前記第１
の入力及び出力端子（１１、１３）の間に接続された抵
抗（Ｒ）であることを特徴とする請求項１に記載の構
造。 - 【請求項５】 前記インピーダンス（Ｚ）は、３極イン
ピーダンスであり、その第３の端子は前記第２の入力
（１２）及び出力（１４）の端子に接続されており、前
記３極インピーダンスの各要素は、アバランシェダイオ
ードと共に、フィルタリング構造を形成することを特徴
とする請求項１に記載の構造。 - 【請求項６】 前記３極インピーダンスは、２つの直列
の抵抗（Ｒ１、Ｒ２）と並列キャパシタ（Ｃ１）とを含
んでいることを特徴とする請求項５に記載の構造。 - 【請求項７】 第１の導電タイプの基板（２０）と、該
基板と共に前記アバランシェダイオードに対応したツェ
ナー接合を形成する、前記基板内に設けられた第２の導
電タイプの２つの領域（２１、２２）と、前記並列キャ
パシタに対応して前記基板の上側表面に絶縁層を介して
形成された１つのメタライゼーション（Ｍ４）と、前記
２つの直列の抵抗に対応して、前記２つの領域（２１、
２２）の上に各々設けられる２つのメタライゼーション
（Ｍ２、Ｍ３）と前記並列キャパシタのためのメタライ
ゼーション（Ｍ４）との間に各々設けられる抵抗手段と
を含むことを特徴とする請求項６に記載の構造を実現す
るモノリシック構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9712297 | 1997-09-29 | ||
| FR9712297A FR2769142B1 (fr) | 1997-09-29 | 1997-09-29 | Circuit de protection associable a un filtre |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11168175A JPH11168175A (ja) | 1999-06-22 |
| JP2988480B2 true JP2988480B2 (ja) | 1999-12-13 |
Family
ID=9511751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10279298A Expired - Fee Related JP2988480B2 (ja) | 1997-09-29 | 1998-09-16 | フィルタに係合できる保護回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6147853A (ja) |
| EP (1) | EP0905852A1 (ja) |
| JP (1) | JP2988480B2 (ja) |
| FR (1) | FR2769142B1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6304126B1 (en) * | 1997-09-29 | 2001-10-16 | Stmicroelectronics S.A. | Protection circuit that can be associated with a filter |
| FR2795237B1 (fr) * | 1999-06-15 | 2003-07-11 | St Microelectronics Sa | Circuit de protection et de filtrage |
| EP1301017A1 (en) * | 2001-10-02 | 2003-04-09 | Sony International (Europe) GmbH | Mobile communication device with electrostatic discharge protection |
| JP4514443B2 (ja) * | 2003-12-15 | 2010-07-28 | パナソニック株式会社 | 半導体保護装置 |
| ES2296460B1 (es) * | 2005-07-20 | 2009-03-01 | Alcad, S.A | "un circuito de proteccion de descargas transitorias de baja energia". |
| JP2007103724A (ja) * | 2005-10-05 | 2007-04-19 | Toshiba Corp | Ｅｍｉフィルタ |
| US7750439B2 (en) | 2005-11-28 | 2010-07-06 | Kabushiki Kaisha Toshiba | ESD protection device |
| CN102257615A (zh) * | 2008-12-21 | 2011-11-23 | 莱尔德技术股份有限公司 | 供与便携式通信设备一起使用的天线组件 |
| WO2011021411A1 (ja) * | 2009-08-21 | 2011-02-24 | 株式会社村田製作所 | Ｅｓｄ保護デバイス |
| CN102623530A (zh) * | 2011-01-26 | 2012-08-01 | 常熟市福莱德连接器科技有限公司 | 防静电光伏连接器 |
| WO2016013555A1 (ja) | 2014-07-23 | 2016-01-28 | 株式会社村田製作所 | Ｅｓｄ保護機能付複合電子部品 |
| CN209266387U (zh) | 2017-03-22 | 2019-08-16 | 株式会社村田制作所 | 薄膜esd保护器件 |
| CN107301994B (zh) * | 2017-07-12 | 2019-05-07 | 新昌县长城空调部件股份有限公司 | 瞬态电压抑制器及其制作方法 |
| CN107342283B (zh) * | 2017-07-12 | 2019-08-06 | 墙煌新材料股份有限公司 | 瞬态电压抑制器及其制作方法 |
| JP7244180B2 (ja) * | 2019-03-26 | 2023-03-22 | ラピスセミコンダクタ株式会社 | 電圧クランプ回路及び集積回路。 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3631264A (en) * | 1970-02-11 | 1971-12-28 | Sybron Corp | Intrinsically safe electrical barrier system and improvements therein |
| US3624449A (en) * | 1970-08-24 | 1971-11-30 | Sybron Corp | Intrinsically safe transmitter system |
| US4173774A (en) * | 1977-12-08 | 1979-11-06 | Westinghouse Electric Corp. | Parallel AC electrical system with differential protection immune to high current through faults |
| US4190822A (en) * | 1978-04-05 | 1980-02-26 | Honeywell Inc. | Current telemetering interface apparatus |
| GB8506270D0 (en) * | 1985-03-11 | 1985-04-11 | Dubilier Beswick Div | Overvoltage protection arrangements |
| US4844342A (en) * | 1987-09-28 | 1989-07-04 | The Devilbiss Company | Spray gun control circuit |
| US4979067A (en) * | 1989-06-20 | 1990-12-18 | Illinois Tool Works, Inc. | Voltage and current limiting power supply |
| FR2664760B1 (fr) * | 1990-07-13 | 1996-09-27 | Sgs Thomson Microelectronics | Dispositif de protection contre des surtensions et sa realisation monolithique. |
| US5392188A (en) * | 1991-02-15 | 1995-02-21 | Epstein; Barry M. | Power surge transient voltage protection and filtering circuit having current controlling characteristics |
| JPH0621346A (ja) * | 1992-05-05 | 1994-01-28 | Xerox Corp | 集積型のリニア高電圧デバイス |
-
1997
- 1997-09-29 FR FR9712297A patent/FR2769142B1/fr not_active Expired - Fee Related
-
1998
- 1998-09-16 JP JP10279298A patent/JP2988480B2/ja not_active Expired - Fee Related
- 1998-09-28 US US09/162,399 patent/US6147853A/en not_active Expired - Lifetime
- 1998-09-29 EP EP98410109A patent/EP0905852A1/fr not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11168175A (ja) | 1999-06-22 |
| US6147853A (en) | 2000-11-14 |
| FR2769142B1 (fr) | 1999-12-17 |
| EP0905852A1 (fr) | 1999-03-31 |
| FR2769142A1 (fr) | 1999-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2988480B2 (ja) | フィルタに係合できる保護回路 | |
| US9601920B2 (en) | Transient voltage protection circuits and devices | |
| US4021759A (en) | EMP line filter using MOV devices | |
| KR930011797B1 (ko) | 반도체 집적회로장치 | |
| TW477055B (en) | Improved ESD diode structure | |
| JPH10506231A (ja) | 集積ｒｃ回路網とショットキーダイオードを有する半導体デバイス | |
| TW201232749A (en) | Adaptive electrostatic discharge (ESD) protection circuit | |
| JPH02280621A (ja) | トランジスタ回路 | |
| US10593662B2 (en) | Protection device | |
| JPH05199655A (ja) | 低キャパシタンス保護回路 | |
| US4390919A (en) | Electronic surge arrestor | |
| JP2008251755A (ja) | 半導体装置 | |
| US5422777A (en) | Low capacitance protection circuit for telephone equipment | |
| TW556332B (en) | An arrangement for ESD protection of an integrated circuit | |
| US4021760A (en) | EMP circuit board filter using MOV devices | |
| US6304126B1 (en) | Protection circuit that can be associated with a filter | |
| US7564101B2 (en) | Semiconductor device for protecting a circuit formed on a semiconductor chip from destruction caused by an electrostatic discharge | |
| KR970030780A (ko) | 반도체 집적 회로 장치 | |
| US6624481B1 (en) | ESD robust bipolar transistor with high variable trigger and sustaining voltages | |
| US4323792A (en) | Two terminal circuitry for voltage limitation | |
| US20030031063A1 (en) | Semiconductor integrated circuit and electronic apparatus including the same | |
| WO2023058555A1 (ja) | 過渡電圧吸収素子 | |
| JPH09283707A (ja) | 集積半導体装置 | |
| JPS59104171A (ja) | 半導体装置 | |
| JP2781298B2 (ja) | サージ防護素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990907 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |