JP2781298B2 - サージ防護素子 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電話回線等に誘導され
た雷サージ等の高電圧から、通信端末や保守作業を保護
する、サージ防護素子に関するものである。

【０００２】

【従来の技術】図６に、従来のサージ防護素子である双
方向性２端子サイリスタの断面構造を示す。この従来例
は、Ｐ型ベース領域４１、Ｎ型ベース領域４２，４
２′、Ｐ型アノード領域４３，４３′、Ｎ型カソード領
域４４，４４′、高濃度のＰ型不純物を含むチャネルス
トッパ領域４５，４５′、第一の絶縁物４６，４６′、
第二の絶縁物４７，４７′および電極４８，４８′から
構成されている。

【０００３】図７は、図６に示したサージ防護素子を用
い、２本の信号線（Ａ線とＢ線）を用いて通信を行う装
置（たとえば加入者回路）を、サージから防護するため
のサージ防護素子の接続回路を示したものであり、５１
は信号線のＡ線、５２は信号線のＢ線、５３は加入者回
路ＩＣ、５４は交換機、５５は保安器、５６，５７はサ
ージ防護素子、５８，５９はリンガ信号送出スイッチ、
６０はリンガ信号電源、６１はリングトリップ電源、６
２，６３は抵抗器、６４，６５は給電スイッチ、６６は
給電電源，６７は接地端子を示している。

【０００４】このサージ防護素子の接続回路では、加入
者回路ＩＣ５３を雷サージから防護するために、Ａ線５
１と接地端子６７間およびＢ線５２と接地端子６７間
に、図６に示した従来のサージ防護素子５６，５７がそ
れぞれ保安器５５に内蔵されて接続されている。

【０００５】図８に、図６の従来のサージ防護素子の電
圧−電流特性を示す。サージ防護素子５６，５７は、電
極４８あるいは４８′への印加電圧がブレークオーバ電
圧Ｖ_bo以上になると低電圧のオン電圧Ｖ_onになり、加入
者回路ＩＣは過電圧から防護される。

【０００６】図７のサージ防護素子の接続回路において
は、通常、電話器のベルを鳴らす信号であるリンガ信号
電源６０よりリンガ信号を送出するために、加入者回路
ＩＣ５３の電子スイッチであるリンガ信号送出スイッチ
５８，５９を制御信号によりオンにしている。このリン
ガ信号が通信線である信号線５１，５２を通り、加入者
電話へ供給されてそのベルを鳴らす。リンガ信号電源６
０の電圧は約１２０Ｖ_0-pであり、この電圧でサージ防
護素子５６，５７が動作しないようにサージ防護素子５
６，５７の動作電圧は、１２０Ｖ以上に設計されてい
た。このサージ防護素子は１２０Ｖ以上で動作し、雷サ
ージが印加された場合でも１９５Ｖ以下に抑えるため
に、ブレークオーバ電圧は、製造精度，温度特性変動等
を考慮して通常１５０Ｖ程度に設計されていた。したが
って、サージ防護素子５６，５７による雷サージ抑圧電
圧は、１２０Ｖ以上、１９５Ｖ以下となる。

【０００７】一方、リンガ信号電源６０は常に±１２０
Ｖ_0-p、１６Ｈｚで動作している。したがってリンガ信
号送出スイッチ５８がオフの状態で、かつリンガ信号電
源６０が−１２０Ｖの場合、Ａ線５１に誘導された正の
雷サージがサージ防護素子５６により１９５Ｖに抑圧さ
れても、リンガ信号送出スイッチ５８には３１５Ｖ（１
９５＋１２０Ｖ）が印加される。この電圧でリンガ信号
送出スイッチ５８が絶縁破壊しないように、スイッチ素
子の耐圧は５Ｖのマージンを取り、３２０Ｖ以上と高い
ものが必要とされていた。

【０００８】

【発明が解決しようとする課題】以上に述べたように、
図７に示す従来のサージ防護素子の接続回路では、ブレ
ークオーバ（過電圧を検出）で動作するサージ防護素子
のサージ抑圧電圧は、通信に使用する最高電圧（リンガ
信号電圧）より小さくすることができないので、リンガ
信号送出スイッチ５８の耐圧は通信に使用する最高電圧
（＝１２０Ｖ）の２倍以上が必要になる。したがって、
加入者回路ＩＣ５３の製造プロセスは高耐圧を得るため
に誘電体分離プロセスという特殊なプロセスを用いる必
要があり、製造プロセスが複雑であり、かつ非常に高価
なものになっていた。

【０００９】本発明は、上記問題点を解決するためにな
されたものであり、その目的は、通信装置等のサージ防
護に用いる場合において、通常の絶縁耐圧を持ちながら
サージに対して通信装置等の絶縁耐圧を小さくすること
ができるサージ防護素子を提供することにある。

【００１０】

【課題を解決するための手段】上記の目的を達成するた
め、本発明のサージ防護素子においては、雷サージ等の
過電圧から装置を防護するサイリスタ素子あるいは双方
向性２端子サイリスタ素子から成るサージ防護素子にお
いて、Ｐ型ベース領域中のみの表面（双方向性２端子サ
イリスタ素子においては半導体基板両面に形成されたＰ
型ベース領域中のみの表面のそれぞれ）に形成した高濃
度のＰ型不純物層上に絶縁物を形成し、該絶縁物上に電
極を施してコンデンサを形成し、該電極を前記サイリス
タ素子のアノード電極あるいは双方向性２端子サイリス
タ素子それぞれの電極に接続したことを特徴としてい
る。

【００１１】

【作用】本発明のサージ防護素子では、Ｐ型ベース領域
中のみの表面に形成した高濃度のＰ型不純物層をコンデ
ンサの１電極とすることで、Ｐ型ベース領域上に形成さ
れる表面保護膜をコンデンサ形成用の絶縁物として利用
することにより、従来のプロセス技術でコンデンサをサ
イリスタ素子のアノードおよびＰ型ベース領域間に形成
し、サージ特有の急峻な電圧の時間変化（ｄＶ／ｄｔ）
を利用して、それによる変位電流でサイリスタをオンに
スイッチングさせる。このときのオン電圧が低いこと
で、サージに対する通信装置等の絶縁耐圧を小さくす
る。

【００１２】

【実施例】以下、本発明の実施例を、図面を参照して詳
細に説明する。

【００１３】図１は本発明の第一の実施例を示す断面構
造図である。本実施例は、サイリスタ素子から成るサー
ジ防護素子に適用した実施例であり、Ｐ型半導体基板そ
のものを用いたＰ型ベース領域１、このＰ型半導体基板
の第一の面に形成したＮ型ベース領域２、該第一の面の
Ｎ型ベース領域２中に形成したＰ型アノード領域３、該
第一の面に露出するＰ型ベース領域中のみの表面に形成
した高濃度のＰ型不純物層からなるチャネルストッパ領
域４、Ｐ型ベース領域１を挟んで前記第一の面に対向す
るＰ型半導体基板の第二の面に形成したＮ型カソード領
域５、第一の絶縁物６，６′、第二の絶縁物７，７′、
Ｐ型アノード領域３の表面に形成したアノード電極８、
およびＮ型カソード領域５の表面に形成したカソード電
極９から構成される。

【００１４】本実施例では、Ｐ型ベース領域１の一部の
表面に高濃度のＰ型不純物を導入して形成したチャネル
ストッパ領域４の表面に、第一の絶縁物６およびさらに
その上部に第二の絶縁物７を形成し、その上にＰ型アノ
ード領域３の上の電極８を拡張して電極を形成する。こ
れにより、チャネルストッパ領域４を一方の電極とし、
アノード電極の拡張部分を他方の電極とするコンデンサ
が構成されるとともに、そのコンデンサの電極（アノー
ド電極８の拡張部分）とアノード電極８が接触され、そ
のコンデンサがアノード領域３とＰ型ベース領域１との
間に接続された構造になる。

【００１５】なお、上記構成において、第二の絶縁物
７，７′は、第一の絶縁物６，６′が非常に薄い場合等
に有効であり、省くことも可能である。また、第一およ
び第二の絶縁物６，６′，７，７′は本来ＰＮ接合面等
を保護する表面保護膜であるが、本表面保護膜をコンデ
ンサの絶縁物として利用することにより、従来のプロセ
スの工程をそのまま利用することができる利点を持つ。

【００１６】以上の構成の第一の実施例の動作および作
用を説明する。いま、アノード電極８に正の雷サージが
印加された場合、雷サージ特有の急峻な電圧の時間変化
ｄＶ／ｄｔおよび、第一の絶縁物６を絶縁物とし、アノ
ード電極８およびチャネルストッパ領域４で構成される
コンデンサの容量Ｃで決まる変位電流Ｉ_d（Ｃ・ｄＶ／
ｄｔ）が、サージ防護素子のＰ型ベース領域１に流れ
る。Ｐ型ベース領域１はサイリスタ素子のゲートに相当
するため、この変位電流Ｉ_dはいわゆるサイリスタのゲ
ート電流Ｉ_gに等しい。

【００１７】図２の一般のサイリスタの電圧（Ｖ）−電
流（Ｉ）特性に示すように、ゲート電流Ｉ_gの値により
サイリスタ素子のアノード−カソード間に発生する電圧
Ｖ_sが異なり、ゲート電流Ｉ_gが大きい（Ｉ_g1＞Ｉ_g2）ほ
ど発生電圧Ｖ_sが小さく（Ｖ_s1＜Ｖ_s2）なる。すなわ
ち、変位電流Ｉ_dでサイリスタをオンさせることは、ゲ
ート電流Ｉ_gでオンさせることと等しく、ブレークオー
バによりオンさせた場合の発生電圧Ｖ_boに比べて、サイ
リスタの発生電圧Ｖ_sを素子のオン電圧Ｖ_on程度と非常
に小さくすることができる。

【００１８】図３は本発明の上記実施例のサージ防護素
子における、サージ印加時の時間応答を示したものであ
り、（１）は本発明の上記実施例の応答特性、（２）は
従来の応答特性、（３）は入力サージを示す曲線であ
る。従来のようにブレークオーバでオンしていたサージ
防護素子は発生電圧がＶ_bo（＝１５０Ｖ）と高かったの
に対し、ｄＶ／ｄｔでオンする本実施例のサージ防護素
子はすぐにオン電圧Ｖ_on（＝３Ｖ）になることがわか
る。したがって、リンガ信号のような小さな電圧の時間
変化（ｄＶ／ｄｔ）に対してはオン状態にスイッチング
せず、雷サージのような大きな電圧の時間変化（ｄＶ／
ｄｔ）に対してスイッチングする素子を設計することが
できる。

【００１９】たとえば、リンガ信号電圧Ｖ（ｔ）のよう
な１６Ｈｚ，１２０Ｖ_0-Pの信号のｄＶ／ｄｔの最大値
は、次式より０．０１２（Ｖ／μｓｅｃ）である。

【００２０】 Ｖ（ｔ）＝１２０ｓｉｎ（２πｆｔ） （ｄＶ（ｔ）／ｄｔ）_t=0＝１２０・２πｆ・ｃｏｓ（２πｆｔ） ＝０．０１２（Ｖ／μｓｅｃ） 一方、雷サージのｄＶ／ｄｔは、一般的な雷サージ波形
が（１０／１０００）μｓであることから立ち上がり時
間が１０μｓであり、ピーク電圧を１００Ｖとすると、
次式より１０（Ｖ／μｓｅｃ）である。

【００２１】 ｄＶ／ｄｔ＝１００／１０×１０^-6 ＝１０（Ｖ／μｓｅｃ） たとえば、ゲート電流Ｉ_gが１０ｍＡでオンするサイリ
スタ素子の場合、ゲート電流より大きな変位電流Ｉ_dが
印加された場合（Ｉ_d＞Ｉ_g）に、サイリスタ素子はオン
する。したがって次式より、静電容量Ｃの値を１．０×
１０^-9（Ｆ）以上に設計することで、リンガ信号ではス
イッチングせず、雷サージが印加された場合にオン状態
にスイッチングするサージ防護素子を設計することがで
きる。

【００２２】 Ｉ_g＜Ｉ_d＝Ｃ・ｄＶ／ｄｔ ∴ Ｃ＞Ｉ_g／（ｄＶ／ｄｔ）＝１．０×１０^-9（Ｆ） 上記実施例におけるコンデンサの静電容量Ｃの値は、第
一の絶縁物６に接している電極の大きさおよび絶縁物６
の厚さ等で任意に設計することができる。

【００２３】本実施例では、本来、表面の反転層等によ
るリーク電流を防止するために形成した、Ｐ型ベース領
域１の一部の表面に高濃度のＰ型不純物を導入して形成
したチャネルストッパ領域４を利用して、その特性がオ
ーミックに近いことから、それをコンデンサの電極とし
て利用している。このチャネルストッパ領域４を電極と
見なすことにより、絶縁物６の誘電率，厚さ，面積等で
コンデンサの静電容量値の設計精度を向上させることが
できる。もちろん、チャネルストッパ領域４が無くても
コンデンサが構成できることは明らかである。

【００２４】なお、静電容量値Ｃが十分大きくない場
合、または入力サージの電圧の時間変化ｄＶ／ｄｔが十
分大きくない場合には、図２に示したサイリスタのＶ−
Ｉ特性に従い、Ｖ_boとＶ_onの中間（Ｖ_s2等）でスイッチ
ングが起こることはもちろんである。この場合でも、入
力サージ電圧の時間変化ｄＶ／ｄｔが大きなサージすな
わち、急峻なサージが印加された場合程、サージ防護素
子における発生電圧が小さくなり、被サージ防護装置の
耐圧を小さくすることができ、またサージ防護素子の高
速応答が可能となる。

【００２５】次に、本発明の第二の実施例を示す。図４
はその構成を示す断面構造図である。本実施例は、サイ
リスタの基本構造として双方向特性の２端子サイリスタ
を使用した例であって、Ｐ型半導体基板そのものを用い
たＰ型ベース領域１１、このＰ型ベース領域を挟んで対
向するＰ型半導体基板の両面にそれぞれ形成したＮ型ベ
ース領域１２，１２′、それぞれの面のＮ型ベース領域
１２，１２′中に形成したＰ型アノード領域１３，１
３′ならびにＮ型カソード領域１５，１５′、それぞれ
の面に露出するＰ型ベース領域中のみの表面に形成した
高濃度のＰ型不純物層からなるチャネルストッパ領域１
４，１４′、第一の絶縁物１６，１６′、第二の絶縁物
１７，１７′、電極１８，１８′から構成される。上記
のＰ型半導体基板両面の一方の面を第一の面と呼び他方
の面を第二の面と呼ぶこととすると、Ｐ型アノード領域
１３（または１３′）およびＮ型カソード領域１５（ま
たは１５′）は、第一の面側のＮ型ベース領域１２（ま
たは１２′）とＰ型ベース領域１１と第二の面側のＮ型
ベース領域１２′（または１２）とを挟んで、第一の面
のＰ型アノード領域１３（または１３′）が第二の面の
Ｎ型カソード領域１５（または１５′）と対向し、かつ
第一の面のＮ型カソード領域１５（または１５′）が第
二の面のＰ型アノード領域１３′（または１３）と対向
するように形成してある。そして、それぞれの面におい
て、Ｐ型アノード領域１３とＮ型カソード領域１５（ま
たはＰ型アノード領域１３′とＮ型カソード領域１
５′）は、電極１８（または１８′）で接続してある。

【００２６】本実施例では、Ｐ型半導体基板の両面に露
出するＰ型ベース領域詳しくはそのＰ型ベース領域中の
みの表面に高濃度のＰ型不純物を導入して形成したチャ
ネルストッパ領域１４および１４′表面にそれぞれ少な
くとも第一の絶縁物１６，１６′を形成し、その上にア
ノード領域１３および１３′の電極１８，１８′を拡張
して電極を形成する。これにより、コンデンサがそれぞ
れ構成されるとともに、コンデンサの電極と電極１８，
１８′が接続され、それぞれのコンデンサがＰ型アノー
ド領域１３および１３′とＰ型ベース領域１１にそれぞ
れ接続された構造になる。ここで、第一の絶縁物１６，
１６′の上には一部に第二の絶縁物１７，１７′を形成
しているが、省略可能であることは第一の実施例の第二
の絶縁物（図１の７，７′）と同様である。

【００２７】このような構造になっていることから、電
極１８に正の雷サージが印加された場合、雷サージ電圧
の立ち上がり急峻度ｄＶ／ｄｔおよび、第一の絶縁物１
６を絶縁物とするコンデンサの容量Ｃで決まる変位電流
Ｉ_d（Ｃ・ｄＶ／ｄｔ）が、サージ防護素子のＰ型ベー
ス領域１１に流れ、Ｐ型ベース領域１１はサイリスタ素
子のいわゆるゲートに相当するため、変位電流Ｉ_dはゲ
ート電流Ｉ_gに等しく、サージ防護素子はオン状態にス
イッチングする。従って、第二の実施例は、双方向に第
一の実施例と同様に動作し作用することができる。

【００２８】次に、本発明の第三の実施例を示す。図５
はその構成を示す断面構造図である。本実施例は、サイ
リスタの基本構造として双方向特性の２端子サイリスタ
を、複数個集積化した例である。本実施例は、Ｐ型半導
体基板そのものを用いたＰ型ベース領域２１，Ｎ型ベー
ス領域２２，２２′，２３，２３′、Ｐ型アノード領域
２４，２４′，２５，２５′、Ｎ型カソード領域２６，
２６′、チャネルストッパ領域２７，２７′、第一の絶
縁物２８，２８′、第二の絶縁物２９，２９′、電極３
０，３１，３２から構成される。なお、個々の双方向特
性２端子サイリスタの構造の詳細は、第二の実施例と同
様である。

【００２９】本実施例では、チャネルストッパ領域２７
および２７′の表面に少なくとも第一の絶縁物２８およ
び２８′を形成し、その上にＰ型アノード領域２４，２
４′，２５，２５′の電極３０，３１，３２を拡張して
電極を形成する。これにより、コンデンサが構成される
とともに、各コンデンサの電極と各電極３０，３１，３
２が接続され、そのコンデンサはＰ型アノード領域２
４，２４′，２５，２５′とＰ型ベース領域２１の間に
それぞれ接続された構造になる。第二の絶縁物２９，２
９′については、第二の実施例の第二の絶縁物と同様で
ある。

【００３０】このような構造になっていることから、電
話のような２線式の通信に適用する場合、電極３０，３
１，３２をそれぞれ図７のＡ線５１，Ｂ線５２，接地端
子６７へ接続することにより、従来の保安器５５のサー
ジ防護回路と同じ機能を実現することができる。

【００３１】なお、本実施例では電極３２は接続端子６
７とするために１電極としたが、電極３０，３１と同様
に分離し、２電極とすることにより、２素子の双方向性
サイリスタを形成することも、もちろん可能である。

【００３２】本実施例では、第二の実施例と同様に動作
し作用するものであって、電極３０，３１に正の雷サー
ジが印加された場合、雷サージ電圧の立ち上がり急峻度
ｄＶ／ｄｔおよび、第一の絶縁物２８、２８′を絶縁物
とするコンデンサの容量Ｃで決まる変位電流Ｉ_d（Ｃ・
ｄＶ／ｄｔ）が、サージ防護素子のＰ型ベース領域２１
に流れ、Ｐ型ベース領域２１はサイリスタ素子のいわゆ
るゲートに相当するため、変位電流Ｉ_dはゲート電流Ｉ_g
に等しく、サージ防護素子はオン状態にスイッチングす
る。

【００３３】なお、本発明は、上記各実施例で示したよ
うに、その主旨に沿って種々に応用され、種々の実施態
様を取り得るものである。

【００３４】

【発明の効果】以上の説明で明らかなように、本発明の
サージ防護素子は、Ｐ型ベース領域中のみの表面に形成
した高濃度のＰ型不純物層をコンデンサの１電極とし、
Ｐ型ベース領域に形成される表面保護膜をコンデンサ形
成用の絶縁物として利用することにより、従来のプロセ
ス技術でコンデンサをサイリスタ素子のアノードおよび
Ｐ型ベース領域間に形成でき、急峻な電圧の時間変化に
よる変位電流でのみ低耐圧で動作するサージ防護素子を
実現することができるため、サージが印加された場合に
素子にはブレークオーバ電圧のような高い電圧が発生せ
ず、すぐに低いオン電圧になるので、被防護装置が通常
有する絶縁耐圧を通信信号電圧と同程度まで低減するこ
とができる。特に、半導体化された被防護装置の場合、
その製造プロセスを低耐圧用に変更できるため、大幅に
そのコストを低減することができる。

【図面の簡単な説明】

【図１】本発明の第一の実施例を示す断面構造図

【図２】一般のサイリスタの電圧（Ｖ）−電流（Ｉ）特
性図

【図３】本発明のサージ防護素子におけるサージ印加時
の時間応答特性図

【図４】本発明の第二の実施例を示す断面構造図

【図５】本発明の第三の実施例を示す断面構造図

【図６】従来のサージ防護素子の断面構造図

【図７】サージ防護素子の接続回路図

【図８】従来のサージ防護素子の電圧−電流特性図

【符号の説明】

１…Ｐ型ベース領域、２…Ｎ型ベース領域、３…Ｐ型ア
ノード領域、４…チャネルストッパ領域、５…Ｎ型カソ
ード領域、６，６′…第一の絶縁物、７，７′…第二の
絶縁物、８…アノード電極、９…カソード電極、１１…
Ｐ型ベース領域、１２，１２′…Ｎ型ベース領域、１
３，１３′…Ｐ型アノード領域、１４，１４′…チャネ
ルストッパ領域、１５，１５′…Ｎ型カソード領域、１
６，１６′…第一の絶縁物、１７，１７′…第二の絶縁
物、１８，１８′…電極、２１…Ｐ型ベース領域、２
２，２２′、２３，２３′…Ｎ型ベース領域、２４，２
４′、２５，２５′…Ｐ型アノード領域、２６，２６′
…Ｎ型カソード領域、２７，２７′…チャネルストッパ
領域、２８，２８′…第一の絶縁物、２９，２９′…第
二の絶縁物、３０，３１，３２…電極。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 29/87 H01L 27/06 H01L 29/74

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 Ｐ型ベース領域としてＰ型半導体基板を
   用い、該Ｐ型半導体基板の第一の面にＮ型ベース領域を
   形成し、該Ｎ型ベース領域中にＰ型アノード領域を形成
   し、前記Ｐ型ベース領域を挟んで前記第一の面に対向す
   る前記Ｐ型半導体基板の第二の面にＮ型カソード領域を
   形成し、前記Ｐ型アノード領域の表面にアノード電極を
   形成し、前記Ｎ型カソード領域の表面にカソード電極を
   形成した、サイリスタ素子から成るサージ防護素子にお
   いて、前記Ｐ型半導体基板の第一の面に露出する Ｐ型ベース領
   域中のみの表面に高濃度のＰ型不純物層を形成し、該Ｐ
   型不純物層上に絶縁物を形成し、該絶縁物上に電極を施
   してコンデンサを形成し、該電極を前記サイリスタ素子
   の前記アノード電極に接続したことを特徴とするサージ
   防護素子。
2. 【請求項２】 Ｐ型ベース領域としてＰ型半導体基板を
   用い、該Ｐ型ベース領域を挟んで前記Ｐ型半導体基板の
   両面にそれぞれＮ型ベース領域を形成し、それぞれの面
   の該Ｎ型ベース領域中にＰ型アノード領域およびＮ型カ
   ソード領域を、前記Ｐ型半導体基板の第一の面側の前記
   Ｎ型ベース領域と前記Ｐ型ベース領域と前記Ｐ型半導体
   基板の第二の面側の前記Ｎ型ベース領域とを挟んで、該
   第一の面のＰ型アノード領域が該第二の面のＮ型カソー
   ド領域と対向し、かつ前記第一の面のＮ型カソード領域
   が前記第二の面のＰ型アノード領域と対向するように形
   成し、それぞれの面において前記Ｐ型アノード領域と前
   記Ｎ型カソード領域を電極で接続した構造の双方向性２
   端子サイリスタ素子から成るサージ防護素子において、前記Ｐ型 半導体基板の両面に露出するＰ型ベース領域中
   のみの表面のそれぞれに高濃度のＰ型不純物層を形成
   し、該Ｐ型不純物層上にそれぞれ絶縁物を形成し、該絶
   縁物上に電極を施してコンデンサを形成し、該電極を前
   記双方向性２端子サイリスタ素子のそれぞれの電極に接
   続したことを特徴とするサージ防護素子。