KR102133867B1 - 반도체 장치 및 그의 제조방법 - Google Patents

반도체 장치 및 그의 제조방법 Download PDF

Info

Publication number
KR102133867B1
KR102133867B1 KR1020180102454A KR20180102454A KR102133867B1 KR 102133867 B1 KR102133867 B1 KR 102133867B1 KR 1020180102454 A KR1020180102454 A KR 1020180102454A KR 20180102454 A KR20180102454 A KR 20180102454A KR 102133867 B1 KR102133867 B1 KR 102133867B1
Authority
KR
South Korea
Prior art keywords
conductive
layer
conductive layer
conductive patterns
substrate
Prior art date
Application number
KR1020180102454A
Other languages
English (en)
Other versions
KR20200025293A (ko
Inventor
김진형
임민정
Original Assignee
(주)아트로닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)아트로닉스 filed Critical (주)아트로닉스
Priority to KR1020180102454A priority Critical patent/KR102133867B1/ko
Publication of KR20200025293A publication Critical patent/KR20200025293A/ko
Application granted granted Critical
Publication of KR102133867B1 publication Critical patent/KR102133867B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 장치 및 그의 제조 방법을 개시한다. 반도체 장치는 기판상에 형성된 정전기 보호 소자; 및 상기 기판상에 상기 정전기 보호 소자로부터 수평방향으로 이격 형성된 노이즈 필터 소자를 포함하되, 상기 노이즈 필터 소자는 상기 기판상에 형성된 다수의 도전층을 포함하고, 상기 다수의 도전층은 기판에 대해 수직한 방향으로 적층 형성되며, 상기 정전기 보호소자는 도전층에 의해 형성된 에어 갭을 포함한다.

Description

반도체 장치 및 그의 제조방법{semiconductor device and a method of fabricating the same}
본 발명은 반도체 장치에 관한 것으로서, 보다 구체적으로는 정전기 보호 소자와 노이즈 필터 소자가 동일 기판상에 집적된 반도체 장치 및 그의 제조방법에 관한 것이다.
전자 기기나 전자 장치는 사용 방법이나 환경에 따라 필연적으로 ESD(electrostatic discharge) 신호나 서지 전류에 노출되고, 이로 인해 전자 장치 또는 시스템이 손상되어 사용할 수 없게 된다. 또한, 전자 장치나 시스템내의 기생 효과로 인해 노이즈가 발생하고, 고속 신호선의 신호 왜곡으로 오동작이 초래된다.
따라서, 이러한 ESD 신호나 서지 전류로부터 전자 장치나 시스템을 보호하고, 노이즈에 의한 신호 왜곡 방지를 위해 노이즈를 제거할 수 있는 ESD 보호소자와 노이즈 필터 소자가 필수적으로 장착되어야 한다.
특히, 휴대 전화기기, 컴퓨터, TV, 및 오디오 시스템 등에 채용되는 고속 신호선을 갖는 USB, HDMI, DVI 와 같은 다양한 인터페이스 소자는 ESD 또는 서지에 매우 취약하므로, 정전기로부터 인터페이스 소자를 보호하기 위한 정전기 보호 소자가 필수적으로 필요하다. 또한, 고속 신호선에는 시스템의 기생 효과로 인하여 커먼 모드 노이즈 등이 필연적으로 발생하여, 시스템의 오동작을 유발하게 되므로, 노이즈 필터 소자를 필수적으로 채택하여 노이즈를 제거해 주어야 한다.
이와 같이, 전자 기기 및 시스템을 정전기로부터 보호하기 위해, 입력단에 TSV(transient voltage suppressor) (세라믹 TVS 및 Polymer TVS) 소자 및 제너 다이오드 등이 채용되었다. 그러나, 이들 소자는 높은 정전용량, 높은 누설전류 및 높은 클램핑 전압으로 인하여 USB, HDMI 및 DVI과 같은 고속 인터페이스 소자의 ESD 및 서지 보호용 소자로는 부적절하다.
TVS 다이오드는 높은 ESD와 서지 전류로부터 시스템을 보호하기 위해서는 면적이 큰 것이 바람직하나, 면적이 증가함에 따라 다이오드의 정전 용량이 증가하게 된다. 따라서, 고속으로 동작하는 인터페이스 소자 보호용으로 이러한 다이오드를 적용하게 되면, 높은 정전 용량으로 인하여 인터페이스 소자의 정상 동작시 신호 지연 등을 야기시켜 오동작을 유발하게 된다.
한편, 제너 다이오드를 이용할 경우, ESD 보호용 신호선의 정전 용량 감소를 위해서는 제너 다이오드의 면적을 감소시켜 주어야 하는데, 이는 ESD 및 서지 보호 레벨의 감소를 초래한다. 따라서, 선로의 낮은 정전 용량을 유지하면서 높은 ESD 및 서지 보호 레벨을 증가시키기 위해, 크로우바 개념을 도입한 레일-투-레일(rail-to-rail) 방법을 적용할 수 있는데, 이러한 개념을 도입한 실리콘 기반의 TVS 소자는 고속 인터페이스 소자 보호에 적합한 수준의 정전 용량을 구현하는데 한계가 있다.
도 1은 종래의 전자기기에 정전기 보호소자와 노이즈 필터 소자가 개별적으로 제작되어 장착된 예를 나타내는 회로도이다.
도 1을 참조하며, 고속/고성능 전자 기기(10)를 정전기(ESD) (60)로부터 보호하기 위해 정전기 보호 소자(20)와 전자파 노이즈(70)를 제거하기 위한 노이즈 필터 소자(30)가 개별적으로 제작되어, 전자 기기(10)에 장착될 수 있다.
그러나, 다수의 정전기 보호 소자와 노이즈 필터 소자가 개별 신호선에 적용되므로, 시스템의 면적 증가 및 제조 단가가 증가하였다. 또한, 정전기 보호 부품과 노이즈 필터링 부품들이 개별적으로 장착되어, 시스템의 공간 효율이 감소하였다.
본 발명의 실시 예는 정전기 보호 소자 및 노이즈 필터 소자를 동일 기판상에 동시에 제조할 수 있는, ESD 및 서지 전류로부터 전자기기를 보호할 수 있는 반도체 장치 및 그의 제조방법을 제공하는 것이다.
또한, 본 발명의 실시 예는 낮은 정전 용량, 낮은 누설 전류 및 낮은 잔류 전압(claiping voltage)를 갖는 에어 갭을 이용하여 정전기 보호 소자를 제조하므로, 공정을 단순화하고 제조 단가를 감소시킬 수 있는 반도체 장치 및 그의 제조 방법을 제공하는 것이다.
또한, 본 발명의 실시 예는 노이즈 필터 소자로서 3차원 코일 구조의 노이즈 필터 소자를 정전기 보호 소자와 동시에 동일 기판상에 집적함으로써, 기생효과에 기인한 노이즈를 효과적으로 제거할 수 있는 반도체 장치 및 그의 제조방법을 제공하는 것이다.
또한, 본 발명의 실시 예는 노이즈 필터 제조 공정시 추가 공정없이 에어 갭을 정전기 보호 소자로 제작함으로써, 공정을 단순화한 반도체 장치 및 그의 제조방법을 제공하는 것이다.
본 발명의 실시 예에 따른 반도체 장치는 기판상에 형성된 정전기 보호 소자; 및 상기 기판상에 상기 정전기 보호 소자로부터 수평방향으로 이격 형성된 노이즈 필터 소자를 포함하되, 상기 노이즈 필터 소자는 상기 기판상에 형성된 다수의 도전층을 포함하고, 상기 다수의 도전층은 기판에 대해 수직한 방향으로 적층 형성되며, 상기 정전기 보호소자는 도전층에 의해 형성된 에어 갭을 포함한다.
본 발명의 다른 실시 예에 따른 반도체 장치는 기판상에 형성된 다수의 제1도전 패턴을 구비하는 제1코일층; 상기 제1도전층상에 형성되는 다수의 제2도전 패턴을 구비하는 제2코일층; 상기 기판상에 상기 제1코일층으로부터 이격 형성된 다수의 제3도전 패턴을 구비하여 에어 갭을 형성하는 정전기 보호 소자층; 상기 제1코어층과 상기 제2코어층을 분리시켜 주기 위하여, 이들 사이에 형성된 절연층을 포함하되, 상기 다수의 제3도전 패턴들중 하나는 상기 제1도전 패턴들중 인접한 제1도전 패턴으로부터 연장 형성된다.
본 발명의 실시 예에 따른 반도체 장치의 제조 방법은 필름상에 노이즈 필터용 제1도전층을 형성함과 동시에 상기 제1도전층으로부터 이격되는 에어 갭을 구비하는 제2도전층을 형성하는 단계; 상기 에어 갭을 덮도록 상기 제2도전층상에 에어 갭 보호막을 형성하는 단계; 상기 제1도전층과 제2도전층상에 절연막을 형성하는 단계; 상기 절연막에 비어를 형성하는 단계; 및 상기 비어를 통해 상기 제1도전층에 연결되도록 상기 절연막상에 노이즈 필터용 제3도전층을 형성하는 단계;를 포함한다.
본 발명의 반도체 장치 및 그의 제조방법은 정전기로부터 소자를 효과적으로 보호할 수 있는 매우 낮은 정전 용량(Ultra-Low Capacitance), 낮은 누설 전류(Leakage Current) 및 낮은 잔류전압(clamping Voltage) 특성을 갖는 에어 갭 구조를 정전기 보호 소자로 채택하였다. 또한, 기생 효과에 의한 노이즈를 제거할 수 있는 3차원 코일 구조를 갖는 노이즈 필터를 노이즈 필터 소자로서 채택하였다.
게다가, 정전기 보호 소자와 노이즈 필터소자가 개별적으로 장착하는 종래 기술과는 달리, 상기 정전기 보호 소자와 노이즈 필터 소자가 동시에 동일 기판에 별도의 추가 공정없이 동시에 형성됨으로써, 공정을 단순화하고, ESD 및 서지 전류로부터 소자는 보호할 수 있다.
도 1은 종래의 전자 기기에 정전기 보호소자 및 노이즈 필터 소자가 개별적으로 장착된 회로도를 도시한 것이다.
도 2는 본 발명의 일 실시 예에 따른 정전기 보호 소자 및 노이즈 필터 소자가 동일 필름상에 집적된 반도체 장치의 단면도를 도시한 것이다.
도 3는 본 발명의 일 실시 예에 따른 반도체 장치의 노이즈 필터 소자를 도시한 사시도이다.
도 4은 본 발명의 일 실시 예에 따른 정전기 보호 소자 및 노이즈 필터 소자가 동일 필름상에 집적된 반도체 장치의 평면도를 도시한 것이다.
도 5a 내지 도 5f는 본 발명의 일 실시 예에 따른 정전기 보호 소자 및 노이즈 필터 소자가 동일 필름상에 집적된 반도체 장치의 제조 방법을 설명하기 위한 공정 단면도이다.
도 6a 내지 도 6h는 본 발명의 일 실시 예에 따른 정전기 보호 소자 및 노이즈 필터 소자가 동일 필름상에 집적된 반도체 장치의 제조 방법을 설명하기 위한 평면도이다.
도 7은 본 발명의 다른 실시 예에 따른 정전기 보호 소자 및 노이즈 필터 소자가 동일 필름상에 집적된 반도체 장치의 단면도를 도시한 것이다.
도 8은 본 발명의 다른 실시 예에 따른 반도체 장치의 노이즈 필터 소자를 도시한 사시도이다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 설명하도록 한다.
도 2는 본 발명의 일 실시 예에 따른 정전기 보호 소자 및 노이즈 필터 소자가 동일 필름상에 집적된 반도체 장치의 단면도이고, 도 3는 본 발명의 일 실시 예에 따른 반도체 장치의 노이즈 필터 소자의 사시도이며, 도 4은 본 발명의 일 실시예에 따른 정전기 보호 소자 및 노이즈 필터 소자가 동일 필름상에 집적된 반도체 장치의 평면도이다.
본 발명의 일 실시 예에 따른 반도체 장치(100)는 정전기 보호소자(101)와 노이즈 필터 소자(105)를 동일한 기판 또는 필름(120)상에 집적시킨다. 예를 들어, 마주 보는 금속 전극 사이에 에어 갭(145)을 형성하여, 정전기 신호가 인가될 때 갭 내의 공기가 이온화되면서 정전기를 접지단으로 바이패스시켜 줌으로써 정전기로부터 소자를 보호하는 원리를 이용할 수 있다. 이때, 보호할 수 있는 정전기 레벨 또는 잔류전압 특성은 에어 갭(145)의 간격과 폭에 의존하고, 에어 갭(145)은 반도체 MEMS 공정을 이용하여 매우 작은 간격으로 구현할 수 있다. 본 실시 예에서, 상기 에어 갭(145)은 3 내지 5μm 의 크기를 가질 수 있다.
도 2 내지 4를 참조하면, 본 발명의 실시 예에 따른 반도체 장치(100)는 필름(120)상에 에어 갭(145)을 구비하는 정전기 보호 소자(101)와 제1 내지 제3금속층들(130, 160, 170)을 포함하는 노이즈 필터 소자(105)를 포함한다.
상기 필름(120)은 유전율이 낮은 폴리이미드 필름을 포함할 수 있다. 상기 필름(120)은 기판(110), 예를 들어 반도체 기판 또는 투명한 유리 기판상에 UV 경화 접착제를 도포하여 상기 기판(110)상에 접착시킬 수 있다. 상기 필름(120)은 후속의 패키징 공정 등을 위하여, 열인가 방식으로 상기 기판(110)으로부터 박리될 수 있다. 상기 필름은 폴리이미드 필름에 한정되지 않고, 액상 폴리이미드를 코딩하고 경화시켜 형성한 폴리이미드막 또는 산화막이나 질화막을 포함할 수 있다.
상기 정전기 보호 소자(101)는 동일 필름(120)상에서 상기 노이즈 필터 소자(105)와는 이격 형성된다. 상기 정전기 보호 소자(101)는 에어 갭(145)을 포함한다. 상기 에어 갭(145)은 제4도전층(140)의 다수의 제4도전 패턴(141, 143)의 수평방향으로 이격된 부분에 형성되어, 상기 필름(120) 및 보호막(147)에 의해 한정된다. 상기 제4도전 패턴들(141, 143)은 상기 정전기 보호 소자(101)의 전극 패턴으로 작용할 수 있다. 상기 보호막(147)은 후속 공정에서 에어 갭(145)에 다른 물질이 채워지는 것을 방지하기 위한 보호막으로서 작용하며, 상기 에어 갭(145)을 덮도록 상기 제4도전층(140)상에 형성될 수 있다. 상기 보호막(147)은 감광성 드라이 필름 레지스트를 포함할 수 있다.
상기 노이즈 필터 소자(105)는 상기 필름(120)상에 상기 필름에 대하여 수직하게 적층 형성된 다수의 도전층, 예를 들어 제1도전층(130), 제2도전층(160) 및 제3도전층(170)을 포함한다. 상기 제1도전층(130)은 노이즈 필터 소자(105)의 제1코일층으로 작용할 수 있다. 상기 제1도전층(130)은 상기 필름(120)상에 배열된 다수의 제1도전 패턴들(131, 133)을 포함하며, 상기 제4도전층(140)의 제4도전 패턴들(141)중 하나는 상기 다수의 제1도전 패턴들(131, 133)중 인접한 제1도전 패턴(131)으로부터 연장 형성된다. 상기 제1도전층(130)과 상기 제4도전층(140)은 동일한 도전성 물질로 이루어지며, 전기 도금이 가능한 금속물질, 예를 들어, 구리 금속물질을 포함할 수 있다.
상기 제2도전층(160)은 제2절연막(151)상에 형성되어, 노이즈 필터 소자(105)의 코어층으로 작용하며, 제2도전층(160)은 도전 패턴(160)을 포함할 수 있다. 상기 제2도전층(160)은 투자율이 높은 물질을 포함할 수 있다. 상기 제2도전층(160)는 전기 도금 또는 플라즈마 증착이 가능한 물질, 예를 들어 높은 투자율을 갖는 Ni, CoNi, FeNi 등과 같은 금속 물질을 포함할 수 있다. 상기 제2도전층은 절연막들(151, 153)에 의해 감싸져서, 상기 제1도전층(130) 및 제3도전층(170)과 분리 형성된다.
상기 제3도전층(170)은 절연막(155)상에 형성되는 다수의 제3도전 패턴들(171, 173)을 포함하며, 상기 제3도전 패턴들(171, 173)은 상기 제1도전 패턴들(131, 133)에 대응하여 형성된다. 상기 제3도전층(170)은 상기 노이즈 필터 소자(105)의 제2코일층으로 작용하며, 제1코일층으로 작용하는 제1도전층(130)과 함께 노이즈 필터 소자(105)의 코일층으로 작용한다. 제3도전층(170)은 상기 제1도전층(130)과 마찬가지로, 전기 도금가능한 금속물질, 예를 들어 구리 금속물질을 포함할 수 있다.
도 3을 참조하면, 상기 제3도전 패턴들(171, 173)은 상기 제2도전 패턴(160)에 대하여 상기 제1도전 패턴들(131, 133)에 대응하여 배열되고 상기 제1 및 제2절연막들(151, 153)에 형성된 비어(180)에 형성된 도전층에 의해 전기적으로 서로 지그 재그 형태로 연결되어, 상기 제1 및 제3절연막들(151, 153)에 의해 분리된 상기 제2도전 패턴(160)을 코일 형태로 감는 구조로 배열된다. 상기 비어(180)에 형성된 도전층(171, 173)은 상기 제3도전 패턴(171, 173)과 별개로 형성되어 상기 제3도전 패턴(171, 173)과 연결되거나, 또는 제3도전 패턴(171, 173)과 일체형으로 형성될 수 있다.
상기 반도체 장치(100)는 제3절연막(155)상에 배열된 제5도전층(190)을 더 포함하며, 상기 제5도전층은 다수의 제5도전 패턴들(190)를 포함할 수 있다. 상기 제5도전 패턴들(190)은 상기 정전기 보호소자(101)과 노이즈 필터 소자(105)의 전극으로 작용할 수 있으며, 상기 제1 및 제2절연막(151, 153)에 형성된 비어(180, 185)의 도전층(177)을 통해 상기 정전기 보호소자(101)과 노이즈 필터 소자(105)에 전기적으로 연결될 수 있다. 제5도전층(190)은 상기 제1 및 제3도전층들(130, 170)과 마찬가지로, 전기 도금가능한 금속물질, 예를 들어 구리 금속물질을 포함할 수 있다. 상기 비어(185)에 형성된 도전층(177)은 상기 제3도전층(170)과 동일한 물질로 동시에 형성될 수 있다. 상기 제5도전층(190)은 비어(도 5e의 157)에 형성된 도전층과 일체형으로 형성될 수 있다.
상기 절연막(150)은 상기 제1내지 제3절연막들(151, 153, 155)을 포함할 수 있으며, 상기 제1 내지 제3절연막(151, 153, 155)은 유전율이 낮은 감광성 층간 절연막을 포함할 수 있다.
도 5a 내지 도 5f는 본 발명의 일 실시 예에 따른 정전기 보호 소자 및 노이즈 필터 소자가 동일 필름상에 집적된 반도체 장치의 제조 방법을 설명하기 위한 공정 단면도이다. 도 6a 내지 도 6h는 본 발명의 일 실시 예에 따른 정전기 보호 소자 및 노이즈 필터 소자가 동일 필름상에 집적된 반도체 장치의 제조 방법을 설명하기 위한 평면도이다.
이하, 본 발명의 일 실시 예에 따른 반도체 장치의 제조방법을 도 2 내지 도 4와 함께 도 5a 내지 도 6h을 참조하여 상세히 설명한다. 본 발명의 일 실시 예에 따른 반도체 장치의 제조 방법은 반도체 MEMS 공정을 이용하여 전극간의 간격, 즉 에어 갭을 3 내지 5 μm 의 크기로 매우 작게 형성하여, 기존의 세라믹이나 폴리머 소자가 갖는 높은 잔류 전압 특성을 개선하고, 기존의 실리콘 기판 보호 소자 대비 정전 용량을 크게 낮출 수 있는 에어 갭을 정전기 보호 소자로 형성하고, 이와 동시에 높은 투자율을 갖는 물질, 예를 들어, Ni, CoNi, FeNi 등을 노이즈 필터 소자의 코어층으로 형성하여 3차원 구조를 갖는 코일을 형성하는 기술이다.
도 5a를 참조하면, 반도체 기판(웨이퍼) 또는 유리 기판(110)상에 필름(120)을 부착시켜 준다. 기존에는, 하부 기판으로 저렴한 세라믹 계열의 기판을 주로 사용하였으나, 본 발명에서는 저유전율(Dielectric Constant)의 저렴한 필름을 사용할 수 있다.
일 예로, 유리 기판(110)상에 유전율이 낮은 폴리이미드 필름(120)을 UV 경화 접착제를 이용하여 접착시켜 준다. 다른 예로서, 반도체 기판(110)상에 액상 폴리이미드를 도포한 다음 경화시켜 폴리이미드막을 형성할 수도 있다. 또 다른 예로서, 산화막 또는 질화막을 두껍게 도포하여 형성할 수 있다. 이어서, 필름의 표면 접착력을 증가시키기 위하여, 화학적 세정 및 건식 세정 공정을 수행할 수 있다.
도 5b 및 도 6a를 참조하면, 상기 필름(120)상에 제1도전층(130) 및 에어갭 형성용 제4도전층(140)을 형성한다. 예를 들어, 상기 필름(120)상에 전기 도금법을 이용하여 구리 금속층을 두껍게 증착하여, 노이즈 필터 소자(105)용 다수의 제1도전 패턴들(131, 133)을 구비한 제1도전층(130)을 형성함과 동시에 정전기 보호 소자(101)용 다수의 제4도전 패턴들(141, 143) 및 이들 사이에 에어 갭(145)을 포함하는 제2도전층(140)을 형성한다.
도 5c 및 도 6b를 참조하면, 제1 및 제4도전층을 포함하는 필름(120)상에 에어갭 보호용 보호막(147)을 형성한다. 상기 보호막(147)은 감광성의 드라이 필름 레지스트(DFR) 물질을 라미네이트한 다음 포토 공정을 수행하여, 상기 보호막(147)이 상기 에어 갭(145)상에만 존재하도록 형성할 수 있다. 상기 보호막(147)의 형성으로, 상기 에어 갭(145)이 상기 필름(120)과 상기 보호막(147)에 의해 한정되어, 정전기 발생시 소자를 보호할 수 있다.
도 5c 및 도 6c를 참조하면, 상기 보호막(147)을 포함하는 상기 필름(120)상에 제1절연막(151)을 형성한다. 상기 제1절연막은 제1층간 절연막으로서, 유전율이 낮은 감광성 절연막을 도포하고, 경화한 다음 포토 공정을 수행하여 제1절연막(151)에 예비 비어(preliminary via) (157)을 형성할 수 있다.
도 5d 및 도 6d를 참조하면, 노이즈 필터 소자(105)의 코어층을 형성하기 위한 금속층으로, 예를 들어 고투자율을 갖는 금속물질, 예를 들어, Ni, CoNi, FeNi 등을 전기 도금법으로 형성하여, 코어용 제2도전 패턴(160)을 포함하는 제2도전층(160)을 형성한다.
도 5d 및 도 6e를 참조하면, 상기 제2도전층(160)을 포함하는 제1절연막(151)상에 제2절연막(153)을 형성한다. 상기 제1절연막(151)과 마찬가지로, 제2절연막(153)은 제2층간 절연막으로서, 유전율이 낮은 감광성 절연막을 도포하여 형성할 수 있다. 상기 제2절연막(153)은 경화된 다음 포토 공정을 통해 식각되어 제2절연막(151)에 비어(180, 185)가 형성될 수 있다.
본 실시예에서는 제1절연막(151)에 예비 비어(157)을 형성하고, 코어용 제2도전층을 형성한 다음 제2절연막(153)에 상기 예비 비어(157)에 대응하여 비어(180, 185)를 형성하는 것을 예시하였다. 다른 예로서, 상기 절연막(151)을 상기 필름(120)상에 형성하고, 예비 비어를 형성하지 바로 제2도전층을 형성한 다음, 제2절연막(153)을 형성하고, 상기 제1 및 제2절연막(151, 153)에 대해 동시에 포토 공정을 진행하여 비어(180, 185)를 형성할 수도 있다. 상기 비어(180)는 노이즈 필터 소자(170)의 제1도전층(130)과 후속 공정에서 형성되는 제3도전층(150)을 전기적으로 연결시켜 주기 위한 도전층(도 5e의 171)이 형성되는 비어이며, 상기 비어(185)는 정전기 보호 소자의 제4도전층(140)과 후속 공정에서 형성되는 전극용 제5도전층(190)을 전기적으로 연결시켜 주기 위한 도전층(도 5e의 177)이 형성되는 비어이다.
도 5e 및 도 6f를 참조하면, 상기 비어를 포함한 상기 제2절연막(153)상에 제3도전층(170)을 형성한다. 제1도전층과 마찬가지로, 제3도전층(170)은 전기 도금이 가능한 물질, 예를 들어 구리 금속물질을 전기 도금법을 이용하여 형성할 수 있다. 상기 제3도전층(170)은 상기 제1도전층(130)의 제1도전패턴들(131, 133)에 대응하여 다수의 제3도전 패턴들(171, 173)을 포함할 수 있다.
일 예로, 제3도전층(170)은 비어(180)내에 매립되어 일체형으로 형성될 수 있다. 다른 예로, 상기 제3도전층(170)은 서로 동일한 물질 또는 서로 다른 물질로 비어홀(180)내에 먼저 형성한 다음 제2절연막상에 형성될 수도 있다.
제3도전층(170)의 제3도전 패턴들 (171, 173)은 제1도전층(130)의 제1도전 패턴들(131, 133)과 평면에서 볼 때 지그재그 형태로 연결되고, 이에 따라, 도 3에 도시된 바와 같이, 제1 및 제2도전층들(130, 170)의 제1 및 제2도전 패턴들(131, 133), (171, 173)은 상기 코어층인 제2도전 패턴(160)을 감는 형태(코일 형태)로 형성되어 노이즈 필터 소자(105)의 코일을 형성한다.
또한, 비어(185)내에 도전층(177)이 형성될 수 있다. 상기 도전층(177)은 상기 제1도전층(170)과 동일 물질로 제1도전층(170) 형성시 동시에 형성될 수 있다.
도 5e 및 도 6g를 참조하면, 상기 제3도전층(170)을 포함하는 필름(120)상에 제3절연막(155)을 형성한다. 상기 제1 또는 제2절연막(151, 153)과 마찬가지로, 제3절연막(155)은 제3층간 절연막으로서, 유전율이 낮은 감광성 절연막을 도포하여 형성할 수도 있다. 상기 제3절연막(155)을 경화한 다음 포토 공정을 수행하여 제3절연막(155)에 비어(159)를 형성할 수 있다.
도 5f 및 도 6h를 참조하면, 상기 제3절연막(155)상에 상기 정전기 보호 소자(101)과 노이즈 필터 소자(105)의 전극층으로 사용되는 다수의 제5도전 패턴(190)을 포함하는 제5도전층(190)을 형성한다. 상기 제1 또는 제3도전층(130, 170)과 마찬가지로, 상기 제5도전층(190)은 전기 도금이 가능한 물질, 예를 들어, 구리 금속 물질을 전기 도금법을 통해 증착 형성할 수 있다.
도 7은 본 발명의 다른 실시예에 따른 정전기 보호 소자 및 노이즈 필터 소자가 동일 필름상에 집적된 반도체 장치의 단면도이고, 도 8은 본 발명의 다른 실시예에 따른 반도체 장치의 노이즈 필터 소자의 사이도이다.
도 7 및 도 8을 참조하면, 본 발명의 다른 실시예에 따른 반도체 장치(200)는 도 1 내지 도 6에 도시된 일 실시예에 따른 반도체 장치(100)에서 제2도전 패턴(160)을 구비한 제2도전층(160)이 생략된 것만 상이하고, 나머지는 동일한 구조를 갖는다. 따라서, 반도체 장치(200)는 코어층이 없으므로, 다수의 제1도전 패턴들(231, 233)을 구비하는 제1도전층(230)과 다수의 제3도전 패턴들(271, 273)을 구비하는 제3도전층(270)이 도 8과 같이 코일 형태로 배열되어 높은 Q 인자(Quality factor)를 갖는 인덕터를 구현할 수 있다.
도 7에는 제1절연막(251)과 제3절연막(255)상에 제2절연막(253)이 개재되는 것으로 도시되었으나, 제2절연막(253)을 생략할 수 도 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (14)

  1. 기판상에 형성된 정전기 보호 소자; 및
    상기 기판상에 상기 정전기 보호 소자로부터 이격 형성된 노이즈 필터 소자를 포함하되,
    상기 노이즈 필터 소자는 상기 기판상에 형성된 다수의 도전층을 포함하고, 상기 다수의 도전층은 기판에 대해 수직한 방향으로 적층 형성되며,
    상기 정전기 보호소자는 도전층에 의해 형성된 에어 갭을 포함하고,
    상기 다수의 도전층은
    상기 기판상에 배열된 다수의 제1도전 패턴들을 구비하는 제1도전층;
    상기 제1도전층상에 배열된 제2도전 패턴을 구비하는 제2도전층; 및
    상기 제2도전층상에 배열된 다수의 제3도전 패턴들을 구비하는 제3도전층을 포함하며,
    상기 제2도전층은 코어층으로 작용하며,
    상기 제1 및 제3도전층들은 코일층으로 작용하며, 상기 제1 및 3도전 패턴들은 상기 제2도전패턴을 코일 형태로 감아주도록 연결되며,
    상기 제2도전 패턴은 절연막에 의해 둘러 쌓여 상기 제1 및 제3도전 패턴들과는 분리 형성되는 것을 특징으로 하는 반도체 장치.
  2. 삭제
  3. 제1항에 있어서, 상기 제1도전 패턴들은 상기 제3도전 패턴들과 절연막에 의해 서로 분리 형성되고, 상기 제1도전 패턴들과 상기 제3도전 패턴들은 상기 절연막내에 형성된 비어 도전층에 의해 서로 연결되어 코일 형태를 가지며,
    상기 절연막들은 감광성 층간 절연막을 포함하는 것을 특징으로 하는 반도체 장치.
  4. 삭제
  5. 기판상에 형성된 정전기 보호 소자; 및
    상기 기판상에 상기 정전기 보호 소자로부터 이격 형성된 노이즈 필터 소자를 포함하되,
    상기 노이즈 필터 소자는 상기 기판상에 형성된 다수의 도전층을 포함하고, 상기 다수의 도전층은 기판에 대해 수직한 방향으로 적층 형성되며,
    상기 정전기 보호소자는 도전층에 의해 형성된 에어 갭을 포함하고,
    상기 다수의 도전층은
    상기 기판상에 배열된 다수의 제1도전 패턴들을 구비하는 제1도전층; 및
    상기 제1도전층상에 배열된 다수의 제2도전 패턴들을 구비하는 제2도전층을 포함하되, 상기 제1 및 2도전 패턴들은 비어 도전층을 통해 코일 형태로 연결되며,
    에어 갭 형성을 위한 상기 도전층은 상기 기판상에 서로 이격 배열되는 다수의 제3도전 패턴들을 포함하되, 상기 다수의 제3도전 패턴들중 하나는 상기 제1도전 패턴들중 인접한 제1도전 패턴으로부터 연장 형성되며,
    상기 에어 갭을 사이에 두고 배열되는 제3도전 패턴들상에는 에어갭 보호용 보호막이 더 형성되는 것을 특징으로 하는 반도체 장치.
  6. 기판상에 형성된 다수의 제1도전 패턴을 구비하는 제1코일층;
    상기 제1코일층상에 형성되는 다수의 제2도전 패턴을 구비하는 제2코일층;
    상기 기판상에 상기 제1코일층으로부터 이격 형성된 다수의 제3도전 패턴들을 구비하여 에어 갭을 형성하는 정전기 보호 소자층; 및
    상기 제1코일층과 상기 제2코일층을 분리시켜 주기 위하여, 이들 사이에 형성된 절연막을 포함하되,
    상기 다수의 제3도전 패턴들중 하나는 상기 제1도전 패턴들중 인접한 제1도전 패턴으로부터 연장 형성되는 것을 특징으로 하는 반도체 장치.
  7. 삭제
  8. 제6항에 있어서, 상기 제1코일층 및 상기 제2코일층과 분리 형성되도록 상기 절연막에 둘러 싸여진 제4도전 패턴을 포함하는 코어층; 및
    상기 에어 갭을 사이에 두고 배열되는 상기 제3도전 패턴들상에 형성되는 상기 에어 갭을 덮어주는 보호막;을 더 포함하되,
    상기 제1코일층의 다수의 제1도전 패턴들과 상기 제2코일층의 다수의 제2도전패턴들은 상기 제4도전 패턴을 코일 형태로 감도록 상기 절연막에 형성된 비어 도전층을 통해 서로 연결되는 것을 특징으로 하는 반도체 장치.
  9. 필름상에 노이즈 필터용 제1도전층을 형성함과 동시에 상기 제1도전층으로부터 이격되는 에어 갭을 구비하는 제2도전층을 형성하는 단계;
    상기 에어 갭을 덮도록 상기 제2도전층상에 에어 갭 보호막을 형성하는 단계;
    상기 제1도전층과 제2도전층상에 절연막을 형성하는 단계;
    상기 절연막에 비어를 형성하는 단계; 및
    상기 비어를 통해 상기 상기 제1도전층에 연결되도록 상기 절연막상에 노이즈 필터용 제3도전층을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  10. 제9항에 있어서, 상기 제1도전층과 상기 제2도전층을 형성하는 단계는 구리 금속물질을 전기 도금법을 이용하여 증착하여 다수의 제1도전 패턴들을 포함하는 상기 제1도전층을 형성함과 동시에 에어갭 형성을 위해 서로 이격된 다수의 제2도전 패턴들을 포함하는 상기 제2도전층을 형성하되, 상기 제2도전 패턴들중 하나는 상기 제1도전패턴들중 하나로부터 연장되도록 형성하는 것을 포함하고,
    상기 제3도전층을 형성하는 단계는 구리 전극물질을 전기 도금법을 이용하여 증착하여 상기 제1도전 패턴들과 상기 비어를 통해 코일 형태로 연결되는 다수의 제3도전 패턴을 형성하는 것을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020180102454A 2018-08-30 2018-08-30 반도체 장치 및 그의 제조방법 KR102133867B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180102454A KR102133867B1 (ko) 2018-08-30 2018-08-30 반도체 장치 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180102454A KR102133867B1 (ko) 2018-08-30 2018-08-30 반도체 장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20200025293A KR20200025293A (ko) 2020-03-10
KR102133867B1 true KR102133867B1 (ko) 2020-07-14

Family

ID=69801076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180102454A KR102133867B1 (ko) 2018-08-30 2018-08-30 반도체 장치 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR102133867B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312710B (zh) * 2020-04-03 2024-04-26 欧跃半导体(西安)有限公司 一种低残压低容值的esd器件及制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101830328B1 (ko) * 2016-07-07 2018-02-21 주식회사 모다이노칩 칩 부품 및 그 제조 방법

Also Published As

Publication number Publication date
KR20200025293A (ko) 2020-03-10

Similar Documents

Publication Publication Date Title
US9824955B2 (en) Semiconductor device
US7593203B2 (en) Selective deposition of embedded transient protection for printed circuit boards
JP6098697B2 (ja) 半導体装置
KR20150135909A (ko) 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
US11749712B2 (en) High dielectric constant material at locations of high fields
JP6324678B2 (ja) Ｅｓｄ保護パターンが組み込まれたコモンモードフィルタ
CN113054104A (zh) 用于隔离电容器的顶帽结构
KR102133867B1 (ko) 반도체 장치 및 그의 제조방법
KR20170141631A (ko) 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
KR101740820B1 (ko) 공통모드필터
KR101323145B1 (ko) 정전기 보호용 반도체 소자의 제조방법
JP2009267202A (ja) 静電気対策部品
US20160055957A1 (en) Common mode filter and manufacturing method thereof
US20160055964A1 (en) Common mode filter and manufacturing method thereof
KR102202405B1 (ko) 인쇄회로기판용 스파크 방지소자
KR102029471B1 (ko) 정전 방전 보호 소자 및 이를 구비하는 칩 부품
KR20170118637A (ko) 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
JP2013182755A (ja) 静電気保護素子
KR101872596B1 (ko) 복합 전자부품
JP2009147315A (ja) 静電気対策部品
KR20210013141A (ko) 패키지 구조 및 패키징 방법
US8853844B2 (en) Multifunction semiconductor package structure and method of manufacturing the same
KR100557565B1 (ko) 반도체소자의 제조방법
KR101027122B1 (ko) 정전방전 보호소자
JP2008147271A (ja) 静電気対策部品およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant