CN101331469A

CN101331469A - 访问数据传送总线的方法、相应设备与系统

Info

Publication number: CN101331469A
Application number: CNA2006800474571A
Authority: CN
Inventors: 雷诺·多尔; 卢多维克·珍妮; 帕特里克·洛佩斯
Original assignee: Thomson Licensing SAS
Current assignee: Thomson Licensing SAS
Priority date: 2005-12-14
Filing date: 2006-12-01
Publication date: 2008-12-24
Anticipated expiration: 2026-12-01
Also published as: FR2894696A1; EP1960891A1; KR20080080538A; US20100122000A1; WO2007068606A1; JP2009519524A; CN101331469B

Abstract

本发明涉及一种总线(10)，其可连接到首要主机(22)以及次要主机(32)，并且用来在外设之间传送数据。当首要主机使用总线上可用的小部分时间时，为了保证次要主机之间的最小速率和/或最大延迟，所述首要主机被提供高优先级、并且包括用于无线访问介质的部件。本发明的访问总线的方法包括：当首要主机请求时，授权首要主机访问总线；以及当首要主机未请求访问总线时，选择次要主机访问总线。

Description

访问数据传送总线的方法、相应设备与系统

技术领域

本发明涉及电子与计算领域，更具体地，涉及确定性高性能总线。

背景技术

根据现有技术，在国际商业机器公司提交的专利申请US6,587,905中相对于图9描述的处理器局部总线(PLB)包括几个从机与主机。另外，为主机限定对总线的访问优先权。在PLB中，具有最低优先权的主机只有当访问总线的其他主机释放总线时才能访问总线。

该技术具有以下不便：未保证对于每个主机的传送带宽与延迟。另外，该总线不适于低级通信(例如物理层类型或者PHY)或者访问称为介质访问控制(MAC)的通信通道。其也不适于在软件与硬件资源之间进行划分。

发明内容

本发明的目的在于克服现有技术的缺点。

更具体地，本发明的目的在于使之能够有一种确定性总线，用来链接到较高优先级的首要主机外设，以及当首要主机使用总线上可用时间的较低比例时，链接到次要主机外设，并且由此保证次要主机对总线的最小比特率和/或最大延迟。

为此目的，本发明提出了一种访问数据总线的方法，该数据总线用来连接到较高优先级的首要主机外设以及次要主机外设，该总线适合于去往和/或来自所述外设的数据传送。根据本发明，所述方法包括：

当首要主机外设请求对总线的访问时、对首要主机外设的总线访问授权的步骤；以及

当首要主机外设未请求对总线的访问时、对所述次要主机外设中的一个的总线访问选择的步骤。

根据优选特征，所述选择步骤包括以下步骤：

向所述次要主机外设中的每一个分配轮转令牌；以及

当具有该令牌的次要主机外设请求对总线的访问时，对该次要主机外设的总线访问授权。

有利的是，所述选择步骤包括以下仲裁步骤：当具有所述令牌的次要主机外设未请求对总线的访问时，在所述次要主机外设之间对总线的访问进行仲裁。

根据其他特征，所述仲裁步骤包括：

对请求对总线的访问的次要外设的随机选择步骤；

对请求总线访问的最后一个访问过总线次要外设的选择步骤；

对请求总线访问的并且最长时间没有得到过对总线的访问的次要外设的选择步骤；或者

对最长时间请求对总线的访问的次要外设的选择步骤。

根据特定特征，该方法包括对写入或读取类型访问的选择步骤。

根据另一特定特征，该方法包括以下步骤：

当首要主机外设请求对总线的读取访问时，对首要主机外设的总线读取访问授权；

当首要主机外设未请求对总线的读取访问时，对于所述次要主机外设中的一个的总线读取访问选择；

当首要主机外设请求对总线的写入访问时，对首要主机外设的总线写入访问授权；以及

当首要主机外设未请求对总线的写入访问时，对于所述次要主机外设中的一个的总线写入访问选择。

根据一有利的特征，所述总线包括至少一个从机外设，该方法包括：被授权传送数据去往或来自所述从机外设中的一个的外设对总线的读取和/或写入访问。

本发明还涉及一种对总线的访问设备，该总线用来链接到较高优先级的首要主机外设以及次要主机外设，该总线适合于在所述外设之间的数据传送，有利的是，所述设备包括：

当首要主机外设请求对总线的访问时、对首要主机外设的总线访问授权的部件；以及

当首要主机外设未请求对总线的访问时、对所述次要主机外设中的一个的总线访问选择部件。

本发明还涉及一种系统，包含以下：

数据总线；

首要主机外设，其具有链接到所述总线的较高优先级；

次要主机外设，其具有链接到所述总线的相同优先级；以及

先前所述根据本发明的数据访问设备，

所述总线适合于在所述外设之间的数据传送。

有利的是，该系统包含链接到所述总线的至少一个从机外设，所述一或多个从机外设不能够请求到总线的访问。

根据特定特征，所述一或多个外设为存储器。

有利的是，所述首要主机外设包含微处理器。

根据特定特征，所述首要主机外设包含对无线介质的访问部件。

根据优选特征，该系统包含以下组件，该组件包含所述总线以及至少一个所述次要主机外设、以及可能包括所述首要主机外设。

附图说明

从以下结合附图的详细描述，可以看出本发明的以上与其他目的、特征、以及优点，其中：

图1为根据本发明特定实施例的通信系统的高度示意性方框图；

图2示意性显示图1系统的分层结构；

图3详细显示应用到具有到介质的访问层的数据交换设备的图1与2的系统；

图4显示在图1系统中实现的总线；

图5与图6显示在图4总线上的数据交换期间的时序图；

图7显示到图4总线的访问算法；

图8与图9显示访问图4总线的例子；

图10与图11显示适合于管理对图4总线的访问的仲裁器；以及

图12显示连接到图4总线的主机。

具体实施方式

图1示意性显示根据本发明特定实施例的通信系统1。

系统1包括：

-总线10，

-仲裁器13，其管理到总线10的访问；

-首要主机外设100，其具有访问总线10的最高优先级；

-次要主机外设110到112，其连接到总线10；以及

-从机120到123。

主机110到112适合于在总线上发起读和/或写模式下的数据传送。其具有比首要主机100低的访问总线100的优先级。有利的是，主机的数目不限，并且可以采用任何值(例如3、10、或者100)。主机的数目越大，就越需要更好地管理对总线的访问授权，分配给每个主机的时间与传送带宽平均越低。当主机数目较大时，本发明首先使访问具有流动性。

从机120到123在总线10上接收和/或发送数据，并且无法发起数据传送。一般地，根据本发明，至少一个从机连接到总线10。

图2示意性显示系统1的分层结构。更确切地，系统1实现至少三个层，包括：

-物理层或者PHY，

-介质访问控制或者MAC层，以及

-应用层。

介质为，例如无线通信层(例如红外线，射频(例如根据标准WiFi、IEEE802.11、IEEE802.16、和/或IEEE802.15)或者通信电力线(powerline))或者有线线路。传送数据比特率例如可以达到几百兆比特。

图2主要表示了硬件(或者电子组件)与软件元素之间的分割，称为硬件/软件划分。系统1主要包括：

-MAC核心20，包括总线10，MAC核心连接到数据传送介质(物理层)和/或应用层，

-MAC CPU(中央处理单元)22，

-应用层23，以及

-随机访问存储器或者SDRAM 24，其通过双向链路28连接到层23。

物理层20与MAC层由PHY-MAC接口25连接，包括：

-双向控制链路252，在层20与CPU 22之间，以及

-两个单向数据传送链路250与251，在层20与MAC核心20之间。

应用层23分别通过数据传送总线10(接口26)与双向控制链路270连接到核心20与CPU 22。

总线10连接到几个相同优先级的主机(在图2中未显示)与至少一个从机(在图2中未显示)、以及CPU 22，CPU 22为总线的首要主机外设，其具有比其他称为次要主机外设的其他主机高的优先级。因此，CPU 22具有访问总线的优先级(这与现有技术不同，在现有技术中，CPU具有比各主机低的访问总线的优先级)。

图3详细显示应用到具有MAC层的数据交换设备的系统1。

根据相对于图3所示的系统，总线10(对其的访问由仲裁器13控制)连接以下：

-接口220，其将总线10连接到单元22内部的总线221，接口220以及总线221属于CPU 22，

-从存储器30，

-两个物理层的控制单元，分别用于发送201(连接到链路251)与接收202(连接到链路250)，

-安全编码器32(其例如对数据进行加密)中的两个DMA单元，分别用于发送321与接收322，

-安全编码器31(其例如对数据进行解密)中的两个DMA单元，分别用于发送311与接收312，以及

-两个DMA单元，分别用于发送205与接收203，两个都连接到总线应用33的主机接口204，单元203与205以及主机接口204属于与应用的接口的模块206。

总线221为系统其他单元的控制总线(例如用于初始化)。其以例如

总线的APB部件的形式实现。其连接到链路252。

单元201到205、编码器32、以及解码器31为MAC核心20的部件。

给出其例子作为演示的系统由此包括：

-首要主机外设，其对应于MAC CPU 22，

-八个主机201到205、321、322、311、以及312，其具有相同的优先级(例如对应于图1的主机110到112)或者次要主机外设，以及

-从机30。

有利的是，本发明使之能够在软件和硬件资源之间进行划分，该划分能够根据不同的硬件配置变化。

实际上，根据优选实施例，包含MAC核心20的单个组件为可编程组件(例如PGA“可编程门阵列”)、PLD“可编程逻辑设备”、专用组件或者ASIC“应用专用集成电路”、或者微控制器。因此，本发明具有以下优点：非常紧凑的总线在一个组件内连接几个主机。实际上，根据现有技术，为了保证组件内的总线效率水平，将总线分割为不同的完整子总线(数据、地址、以及控制)，每个子总线被分配给主机。

根据另一变体，MAC CPU 22以及MAC核心20在同一组件内。

根据另一变体，包含MAC核心20以及(如果必要的话)MAC CPU 22的组件也包含存储器30。

根据另一变体，MAC CPU 22、单元201与202、模块206、编码器32、以及解码器32全部或者部分地在不同的组件中。

根据未显示的实施例，总线10连接到两个从存储器。当然，总线10可以连接到更多的从机。

图4显示总线10具有多个主机(单元22与编码器32)与从机(存储器30与另一存储器301，其使之能够更好地显示连接，为共享或者非共享)

单元22(相应32)通过以下在主机到仲裁器方向上连接到仲裁器13：

-地址写入总线400(相应410)，为16比特(或者根据变体为20比特)，

-数据写入总线401(相应411)，为32比特(或者根据变体为16或者64比特)，

-尺寸写入链路402(相应412)，为2比特，

-写入使能链路403(相应413)，为1比特，

-地址读取总线404(相应414)，为16比特(或者根据变体为20比特)，

-尺寸写入链路405(相应415)，为2比特，以及

-写入使能链路406(相应416)，为1比特。

单元22(相应32)通过以下在仲裁器到次要主机外设方向上连接到仲裁器13：

-总线授权链路408(相应418)，以及

-数据读取总线407，为32比特(或者根据变体为16或者64比特)，其由连接到总线13的所有主机共享。

根据相对于图4描述的实施例，总线授权链路将次要主机外设连接到仲裁器13，在这种情况下，如果首要主机外设不获取控制权，次要主机外设可以同时访问写入总线与读取总线。

根据本发明的变体，在首要主机外设具有读取访问(相应写入访问)的同时，次要主机外设还可以具有写入访问(相应读取访问)，首要主机外设与次要主机外设具有不同的访问类型。

根据另一变体，分别在读取模式409到419以及写入模式4010到4110下的两个总线授权链路将次要主机外设连接到仲裁器13。在这种情况下，两个次要主机外设可以同时访问总线，一个在写入模式下，另一个在读取模式下。该变体具有以下优点：对总线的访问清晰化，并且使之能够更迅速地访问和/或具有更高的比特率。

从机301(相应30)通过以下在仲裁器到从机方向上连接到仲裁器31：

-地址写入总线402，其由连接到总线13的所有从机共享，为16比特(或者根据变体为20比特)，

-数据写入总线421，其由所有从机共享，为32比特(或者根据变体为16比特或者64比特)，

-尺寸写入链路423(相应433)，为2比特，

-地址读取总线422，其由所有从机共享，为16比特(或者根据变体为20比特)，

-尺寸读取链路424(相应434)，为2比特。

从机30与301通过数据读取总线425(相应435)(为32比特(或者根据变体为16比特或者64比特))，在从机到仲裁器方向上连接到仲裁器13。

数据尺寸信号402、412、405、415、423、433、424、以及434使之能够定义在总线10上承载的几个数据尺寸。因此，利用以2比特编码的数据尺寸，可以有三种预定数据尺寸，例如：8、16、以及32比特。根据变体，数据总线包括多于32的比特(例如64比特或者128比特)，然后可以根据总线的尺寸选择预定值(例如，对于64比特总线，可以预定四个数据尺寸值，即8、16、32、以及64比特)。此处，优选地，预定值符合因数2的算术序列(预定值等于先前值的两倍)。根据其他变体，预定值不符合算术序列，并且可以为小于或者等于数据总线尺寸的任何值。

根据一实施例变体，根据固定尺寸编码数据，并且省略数据尺寸信号(以及对应的链路)。

仲裁器12例如以电子电路、可编程电路、ASCI或者微控制器或者微处理器的形式实现。总线的连线使之能够识别最高优先级的主机CPU(或者首要主机外设)、相同优先级的主机(或者次要主机外设)、以及从机。

总线10包括其他信号，例如时钟(CLK)与重置信号，其链接到所有连接到总线的外设与仲裁器13。在附图中未显示时钟信号以确保可读性。

图5显示根据一实施例的在总线10上的数据交换期间的时序图，其中读取与写入数据操作可以是同时的。同时读取与写入操作很适合于使能这些操作的主机(例如，具有匹配发送与接收的直接访问存储器(DMA)的主机)。

所有信号都从时钟信号50同步。

在第一时钟上升沿，对于通过对应“总线授权”信号收到访问授权的主机，与数据52同时激活写入地址信号51。在时钟周期期间，这些信号保持有效。

同时，在时钟信号50的上升沿，主机请求(“数据使能”信号53)并且获得到总线的访问。在下一时钟周期(信号55)，提供对应数据(例如由从机提供)，读取访问(信号54)由仲裁器13授权。

根据本发明的变体实施例，将总线10分隔为两个不同的总线，其分别在读取与写入模式下操作。

本发明使之能够在物理层上得到高比特率。作为例子，对于40MHz总线时钟(用于以FPGA形式实现)，对于32比特数据总线，物理层上的比特率大于100Mbit/s。读取与写入瞬间比特率可以达到2.56G bit/s。利用ASIC实现，可以在优越得多的速度上确定时钟比特率(例如80MHz)。这样，可以成比例地增加比特率。对于次要主机外设，访问总线(不包括首要主机的访问)的最大延迟等于次要主机外设的数目乘以每周期时钟脉冲数目的乘积。

图6显示据变体实施例的在总线10上的数据交换期间的时序图，其中读取与写入操作依次而非同时进行。

元件51与52在图5与图6中相同，并且具有相同的标记。由此不再对其进行描述。

在读取模式下，只有当总线空闲时，才实现到特定地址的读取数据信号63。

根据对应于图6的时序图的实施例，总线仲裁器以解除关联的方式管理读取访问与写入访问。在读取与写入之间接替访问总线。根据本发明的变体实施例，读取访问与写入访问不交替，并且以任意方式在读取与写入之间限定优先级。例如，随机地或者根据预定规则地，例如根据到达顺序和/或根据请求总线访问的次要主机外设的优先级。

图7显示总线访问算法10(当仲裁器以可编程组件实现时，其可以例如以VHDL实现)。

在对应于激活重置信号的初始化步骤70期间，初始化仲裁器13，灭活输出信号，并且也初始化内部寄存器(尤其使当前主机寄存器)。然后实现数据读取/写入周期。这些周期按照时钟信号同步，流程图中的一个基本循环对应于一个时钟周期。

基本循环开始于测试71，在此期间，仲裁器13验证中央处理单元22是否希望访问(写入使能或者读取使能是否被激活)。在肯定的情况下，在步骤72期间通过激活信号408将访问给于中央处理单元22。

在否定的情况下，中央处理单元22未请求访问，然后可以将访问给予其他主机。仲裁器13管理对于相同优先级的每个次要主机外设的周期，以具有到总线10的公平的访问。另外，仲裁器13定义次要主机外设间的排序序列。因此，在步骤73期间，其验证是否达到了该序列的结尾。如果答案为“是”，则在步骤740期间，其重新初始化该序列，并且考虑第一的次要主机外设作为当前主机。否则在步骤741期间，其移动到下一次要主机外设，该下一次要主机外设就为当前主机。

根据本发明的第一实施例，在首次以随机方式或者根据主机类型定义时，该排序序列是固定的。

根据一变体，在步骤740期间随机修改该排序序列。因此，可以获得对主机的混合，以求更大的公平性。根据另一变体，在步骤740期间，根据外部事件(例如根据首要主机或者次要主机发送的命令)修改该排序序列。

然后，在步骤75期间，仲裁器13检查当前主机M是否请求了访问总线。在肯定的情况下，其在步骤76给予当前主机总线访问。

在否定的情况下，其在仲裁步骤77期间确定请求了总线访问的主机中的主机Mj，并且在步骤78期间给予主机Mj总线访问。值得注意的是，当当前主机未请求总线访问时，仲裁步骤77使之能够增加传送比特率。

对于步骤77可以可以考虑几种仲裁策略，具体地有：

-随机分布的策略，

-将访问给予最近访问了总线的主机，

-根据主机优先级号的访问(主机按照其优先级的顺序连接到总线，例如在纯粹电子的实现中，根据主机的相应优先级分配电缆引脚)，

-根据依赖于先前访问的逻辑顺序的访问(例如，将访问给予通常在另一给定主机的访问之后请求访问的主机)，该逻辑顺序例如被列表，

-根据所请求的访问类型(读取或者写入)的访问，将优先权给予两种访问中的一种，和/或

-将访问给予请求访问总线的第一个外设。

优选地，该算法对应于利用逻辑端口的硬件实现。可以如下方式总结写入访问信号：

-bus-grant(Mp)＝write-enable(Mp)

-bus-grant(M)＝write-enable(Mp)).write-enable(M)；

-bus-grant(Mj)＝

write-enable(Mp).write-enable(M).write-enable(Mj)

其中：

-Mp表示首要主机(此处为单元22)，M为当前主机，Mj为仲裁步骤确定的主机，并且

-其中bus-grant(X)表示对于主机X的总线访问授权，write-enable(X)表示来自主机X的总线访问请求信号，write-enable(X)表示相反的信号(利用反相门获得)。

运算符“.”表示逻辑乘，并且可以利用AND端口实现。

可以利用计算机实现步骤73。

以上操作按照时钟同步。

图8与图9表示对总线10的连续访问。

更确切地，图8对应于当MAC CPU和当前主机都不请求总线时、不提供总线访问的简化实现(在这种情况下没有步骤77与78)。图9表示根据相对于图7表示的算法的对总线10的连续访问，当MAC CPU和当前主机都不请求总线时，其实现仲裁阶段。

根据图8，假定排序序列为(2，3，4，5，6，7)。

在图8的表的第一行中所参照的元素表示作为时间的函数的当前主机：相同优先级的主机标号为值为2到7的参数N。第一列表示主机(MAC CPU具有等于1的N参数)。

在第一周期期间，N为值5的主机为当前主机，并且没有请求访问总线。

在第二周期80间，N为值2的次要主机外设为当前主机，其请求并且获得到总线的读取访问(以字母R表示)。

在第三周期81期间，单元22请求并且获得读取访问，同时禁止N为值3的次要主机外设的读取访问。

在随后的周期82、83、84等等期间，仲裁器给于单元22优先权，或者如果单元22没有请求总线访问，则在写入访问(以字母W表示)中或者在读取访问中给于当前主机(N为排序序列(2，3，4，5，6，7)的连续值)优先权。

请注意：可能存在当前主机和/或单元22(某些而不一定是所有主机可能支持写入访问与读取访问)的同时的写入访问与读取访问。在周期85期间，就是这种情况，其中单元22具有总线访问，并且当前主机(N值为6)具有读取访问(对应于其中可能有此类访问的变体)。在周期86期间，也是这种情况，其中N值为2的次要主机外设以读取和写入两种模式访问总线。

根据图9，假定排序序列为(2，3，4，5，6，7)。

图9的表连续包含以下行：

-指示首要主机外设以写入W或者读取R所需的访问类型请求总线，

-对应于请求对总线的读取访问的次要主机外设的参数N的值，

-对应于请求对总线的写入访问的次要主机外设的参数N的值，

-在首要主机外设未请求到总线的访问时，在选择步骤期间由仲裁器选择的次要主机外设，

-具有对总线的读取访问的主机外设，以及

-具有对总线的写入访问的主机外设。

在此处给出的例子中，假定如果首要主机外设请求控制，则次要主机外设无法获得对总线的访问。

在第一周期900期间，对应于N值分别为2与6的两个次要主机外设请求读取访问。选择N值为2的主机的仲裁器由此给予该主机对总线的访问。

在第二周期901期间，MAC CPU请求读取访问的控制，并且由此获得该控制。

在第三周期902期间，所选的N值为3的主机没有请求控制，N值为6的主机为请求对总线的访问的唯一主机，在仲裁步骤期间，其获得对总线的读取访问。

在第四周期903期间，N值为2的主机请求对总线的读取与写入模式两者下的访问，并且获得该访问，所选的N值为4的主机没有请求到主机的访问。

在第五周期904期间，首要主机与N值为7与5的次要主机外设请求到总线的访问。由此，首要主机获得总线访问。

在第六周期905期间，N值为3的次要主机外设也请求对总线的访问。仲裁器选择N值为5的主机。然后仲裁器获得对总线的访问。

在第七周期906期间，所选的N值为6的主机没有请求对总线的访问，仲裁器在仲裁步骤期间，在N值为3到7的主机之间，将控制给予N值为7的外设。

在周期907期间，N值为3的主机具有对总线的访问。

然后，在随后的两个步骤908与909期间，没有主机请求对总线的访问，总线保持空闲。

因此，仲裁阶段使之能够使用在首要主机与次要主机未请求对总线的访问时的时间槽。

图10显示仲裁器13的结构，其中解除了对总线的读取访问与写入访问的关联。

仲裁器13包括：

-写入访问选择模块130，

-地址写入复用器131，

-数据写入复用器132，

-尺寸写入复用器133，

-读取访问选择模块134，

-地址读取复用器135，

-数据读取复用器136，

-尺寸读取复用器137。

访问选择模块130(相应134)从各个主机接收写入使能请求输入信号403、413(相应406、416)。其实现图7的算法，以给予一个主机访问，并且如果必要的话，激活以下：

-与收到了访问授权的主机相关的总线授权信号4010到4110(相应409到419)中的一个，以及

-命令信号138，其根据收到了访问授权的主机指挥复用器131到133(相应135到137)。

地址复用器131(相应135)从各个主机接收信号地址400、410(相应404、414)。其根据其收到的命令信号138(相应139)，在输出中表示地址信号420(相应422)。

地址复用器132还根据包含所选地址的外设(从机)，生成命令信号1390。

数据复用器132(相应136)从各个从机接收数据信号401、411(相应425、435)。其根据其收到的命令信号138(相应1390)，在输出处表示数据信号421(数据写入)(相应407(数据读取))。

根据本发明的变体，总线只接受适当的从机提供读取数据。在这种情况下，省略模块136与信号1390(以及生成它的部件)。

尺寸复用器133(相应137)从各个主机接收尺寸信号402、412(相应404、414)。其根据其收到的命令信号138(相应139)，在输出处表示尺寸信号433(相应424)。

图11显示根据本发明变体的仲裁器14的结构，其对应于以下实现，其中在给定周期期间，对于首要主机外设和/或单个次要主机外设，授权读取访问和/或写入访问。

仲裁器14类似于仲裁器13，只是模块131与134被单个地址选择模块140所替换，总线无法同时接受写入与读取操作。每个主机接收专用于它的读取/写入访问授权信号。其他元件类似，具有相同的标记，并且不再描述。

模块140从连接到总线的各个主机接收对于写入操作403、413以及读取操作406、416的总线访问授权请求信号141、142。其生成以下：

-根据由图7算法的实现所确定的主机，总线访问授权信号141、142，以及

-根据由此确定的主机以及由此确定的主机所请求的访问(多个)类型(写入或者读取)，命令信号138与139。

自然地，本发明不限于先前描述的实施例。

具体地，本发明可用于与先前描述的不同的主机和/或从机的数目与功能。

另外，在总线上并行传送的数据比特、地址、数据尺寸的数目不是固定的，并且可以根据本发明的不同实施例，采用不同于先前描述的任意值。

当所传送的数据的尺寸为固定时，省略指示同时传送的数据的尺寸的信号。

另外，例如根据以下，与先前描述的不同的信号可能出现在总线上：

-在仲裁步骤中次要主机外设的顺序的动态变化的信号，

-如果仲裁器所选访问总线的次要主机外设未请求访问，仲裁的实现的激活信号或者非激活信号，

-当首要主机外设未请求访问总线时，次要主机外设访问总线的选择顺序的动态变化的信号。

请注意，这些信号可以由CPU(中央处理单元)实现。

本发明使使用更自由，有利于核心重新配置以适合于特定应用和/或特定物理层，并且非常适合于模块化设计。因此，本发明还可用于完全电子式实现(以组件的形式)，或者相反以部分软件的方式实现(例如，在可以根据情况容易地重新配置的“无线电软件”(radio software)的情况下)。另外，本发明适用于许多领域，尤其在有线或者无线通信领域(具体为与IEEE802.16、IEEE802.15.3(UWB)类物理层的接口)。

Claims

1.一种访问数据总线(10)的方法，该数据总线用来连接到首要主机外设(100，22)以及次要主机外设(101到112，201到205，32，321，322，311，312)，该总线适合于去往和/或来自所述外设的数据传送、以及在MAC层级上传送帧，其特征在于，所述首要主机外设具有最高总线访问优先级、并且包含对无线介质的访问部件，并且所述方法包括：

当首要主机外设请求(71)对总线的访问(75)时、对首要主机外设的总线访问授权(72)的步骤；以及

当首要主机外设未请求对总线的访问时、对所述次要主机外设中的一个的总线访问选择(75)的阶段。

2.如权利要求1所述的方法，其特征在于，所述选择步骤包括以下步骤：

向所述次要主机外设中的每一个分配(740，741)轮转令牌；以及

当具有该令牌的次要主机外设请求对总线的访问(75)时，对该次要主机外设的总线访问授权(76)。

3.如权利要求2所述的方法，其特征在于，所述选择步骤包括以下仲裁步骤(77)：当具有所述令牌的次要主机外设未请求对总线的访问(75)时，在所述次要主机外设之间对总线的访问进行仲裁。

4.如权利要求3所述的方法，其特征在于，所述仲裁步骤包括对请求对总线的访问的次要外设的随机选择步骤。

5.如权利要求3所述的方法，其特征在于，所述仲裁步骤包括对请求总线访问的最后一个访问过总线次要外设的选择步骤。

6.如权利要求3所述的方法，其特征在于，所述仲裁步骤包括对请求总线访问的并且最长时间没有得到过对总线的访问的次要外设的选择步骤。

7.如权利要求3所述的方法，其特征在于，所述仲裁步骤包括对最长时间请求对总线的访问的次要外设的选择步骤。

8.如权利要求1至7中任一项所述的方法，其特征在于，该方法包括对写入或读取访问类型的选择步骤。

9.如权利要求1至7中任一项所述的方法，其特征在于，该方法包括以下步骤：

10.如权利要求1至9中任一项所述的方法，其特征在于，所述总线包括至少一个从机外设(120到123，30)，该方法包括：被授权传送数据去往或来自所述从机外设中的一个的外设对总线的读取和/或写入访问。

11.一种访问(13，14)数据总线(10)的设备，该数据总线用来连接到首要主机外设(100，22)以及次要主机外设(101到112，201到205，32，321，322，311，312)，该总线适合于去往和/或来自所述外设的数据传送、以及在MAC层级上传送帧，其特征在于，所述首要主机外设具有最高总线访问优先级、并且包含对无线介质的访问部件，并且所述设备包括：

12.一种系统，其特征在于包含：

数据总线；

首要主机外设，其具有链接到所述总线的较高优先级；

次要主机外设，其具有链接到所述总线的相同优先级；以及

如权利要求11所述的总线访问设备，

所述总线适合于去往和/或来自所述外设的数据传送。

13.如权利要求12所述的系统，其特征在于其包含连接到所述总线的至少一个从机外设，所述一或多个从机外设不能够请求对总线的访问。

14.如权利要求13所述的系统，其特征在于所述一或多个外设为存储器。

15.如权利要求12至14中任一项所述的系统，其特征在于，所述首要主机外设包含微处理器。

16.如权利要求12至15中任一项所述的系统，其特征在于其包含以下组件，该组件包含所述总线以及至少一个所述次要主机外设。

17.如权利要求16所述的系统，其特征在于所述组件包含所述首要主机外设。