JP2005071049A - データ転送制御装置 - Google Patents
データ転送制御装置 Download PDFInfo
- Publication number
- JP2005071049A JP2005071049A JP2003299260A JP2003299260A JP2005071049A JP 2005071049 A JP2005071049 A JP 2005071049A JP 2003299260 A JP2003299260 A JP 2003299260A JP 2003299260 A JP2003299260 A JP 2003299260A JP 2005071049 A JP2005071049 A JP 2005071049A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- priority
- priority order
- control device
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】
システムとして優先順位を上位に保持すべきデータ転送路での優先順位を上位に保持すると共に、残りのデータ転送路での優先順位をデータ転送の処理に応じた効率的なデータ転送処理とすることが可能なデータ転送制御装置を提供する。
【解決手段】
データ転送制御装置であるDMAコントローラ2は、起動制御部21、アドレス制御部22、回数制御部23、優先制御部24を備える。優先制御部24は更に記憶手段であるレジスタ25を備える。優先制御部24はCPU1からの固定優先順位指示データに基づいて複数のデータ転送路でのデータ転送優先順位を固定優先順位として上位の優先順位に設定し、残りのデータ転送路でのデータ転送優先順位を回転優先順位とすることが可能な構成としてある。
【選択図】 図2
システムとして優先順位を上位に保持すべきデータ転送路での優先順位を上位に保持すると共に、残りのデータ転送路での優先順位をデータ転送の処理に応じた効率的なデータ転送処理とすることが可能なデータ転送制御装置を提供する。
【解決手段】
データ転送制御装置であるDMAコントローラ2は、起動制御部21、アドレス制御部22、回数制御部23、優先制御部24を備える。優先制御部24は更に記憶手段であるレジスタ25を備える。優先制御部24はCPU1からの固定優先順位指示データに基づいて複数のデータ転送路でのデータ転送優先順位を固定優先順位として上位の優先順位に設定し、残りのデータ転送路でのデータ転送優先順位を回転優先順位とすることが可能な構成としてある。
【選択図】 図2
Description
本発明は、中央処理装置に接続される周辺装置相互間のデータ転送のためのデータ転送路のデータ転送優先順位を設定してデータ転送制御を行うデータ転送制御装置に関する。
マイクロコンピュータの中央処理装置(CPU)はその周辺装置間でのデータ転送を制御することができる。しかし、周辺装置間でデータ転送を行う場合、データの転送速度を向上し、マイクロコンピュータの負担を軽減するために、CPUを介さずに、周辺装置間で直接データ転送を行うデータ転送制御装置(データ転送制御方法)が知られている。データ転送制御装置としては、例えば、周辺装置としての入出力装置(I/O装置)及びメモリ装置の間でデータの転送を行う場合のDMA(Direct Memory Access)コントローラがある。DMAコントローラによるデータの転送はDMA転送と言われる。
データ転送を制御するに際し、データ転送を必要とする周辺装置には周辺装置の組み合わせに応じたデータ転送用のチャネルがデータ転送チャネル(データ転送路)として割り当てられる。異なる周辺装置が共通のデータ転送チャネルを共用することはできない構成にしてデータ転送制御装置(DMAコントローラ)が周辺装置間のデータ転送を確実に実行できるようにしてある。
データ転送制御装置では、通常は、早く要求されたデータ転送チャネルについて優先してデータ転送を行う。しかし、データ転送を効率良く制御するために、転送制御を実行するときのデータ転送チャネルの優先順位を定める方式が提案されている。すなわち、複数のデータ転送チャネルからの要求が競合した場合に、予めテーブルに登録された優先順位を参照して、優先して処理するデータ転送チャネルを選択する。データ転送チャネルの優先順位を決める方法として、各データ転送チャネルにそれぞれ固定した優先順位を割り当てる固定優先順位による方式と、データ転送が実行されたデータ転送チャネルは優先順位を最下位に変更して優先順位を順次回転させる回転優先順位による方式(ラウンドロビン方式)とが知られている(例えば特許文献1、特許文献2参照)。
図4は固定優先順位でのデータ転送チャネルと転送前後の優先順位との関係を示す説明図である。データ転送チャネルとしてch0、ch1、ch2があり、データ転送前の優先順位はch0>ch1>ch2(優先順位大>優先順位小)であるが、固定優先順位による方式であるから、いずれのデータ転送チャネルのデータ転送であっても、転送後の優先順位は変動しないことを示している。
固定優先順位による方式では、データ転送チャネル(ch0、ch1、ch2)ごとに優先順位が固定されていることから、優先順位を変更して動作の必要度に応じた優先順位としてデータ転送をすることが困難になり、効率的な転送処理が困難になるという問題がある。
図5は回転優先順位でのデータ転送チャネルと転送前後の優先順位との関係を示す説明図である。データ転送チャネルとしてch0、ch1、ch2があり、データ転送前の優先順位はch0>ch1>ch2(優先順位大>優先順位小)であるが、回転優先順位による方式であるから、データ転送後は当該データ転送をしたデータ転送チャネルが優先順位最小となることを示している。
回転優先順位による方式では、特定のデータ転送チャネルに集中してデータ転送が行われることはないが、データ転送の頻度の高いデータ転送チャネルでも一度データ転送をされると優先順位が最下位になることから、すべてのデータ転送チャネルが断続的に動作し、連続したデータ転送が困難になり、効率的な転送処理が困難になるという問題がある。
特開平5−108545号公報
特開平5−120206号公報
上述したように、従来のデータ転送制御装置では、固定優先順位、又は回転優先順位に限られることから、必要に応じた所望の優先順位とすることが困難であり、効率的なデータ転送処理が困難になるという問題があった。
本発明は、斯かる問題に鑑みてなされたものであり、優先順位を上位に設定することがシステム上望ましい複数のデータ転送路でのデータ転送優先順位を固定優先順位として上位の優先順位に設定し、残りのデータ転送路でのデータ転送優先順位を回転優先順位とすることにより、システムとして優先順位を上位に保持すべきデータ転送路での優先順位を上位に保持すると共に、残りのデータ転送路での優先順位をデータ転送の処理に応じた効率的なデータ転送処理とすることが可能なデータ転送制御装置を提供することを目的とする。
また、本発明の他の目的は、固定優先順位による方式で順位を設定したデータ転送路の優先順位を中央処理装置からの固定優先順位指示データにより適宜変更できる構成とすることにより、システムの必要度に応じて適宜変更可能として、更に効率的なデータ転送処理が可能なデータ転送制御装置を提供することにある。
また、本発明の他の目的は、中央処理装置からの固定優先順位指示データを登録する記憶手段を備えることにより、容易に固定優先順位の変更設定が可能なデータ転送制御装置を提供することにある。
第1発明に係るデータ転送制御装置は、中央処理装置に接続される周辺装置相互間のデータ転送のためのデータ転送路のデータ転送優先順位を設定し、該データ転送優先順位に従ってデータ転送制御を行うデータ転送制御装置において、複数のデータ転送路でのデータ転送優先順位を固定優先順位により設定し、残りのデータ転送路でのデータ転送優先順位を回転優先順位により設定する構成としてあることを特徴とする。
第1発明にあっては、複数のデータ転送路でのデータ転送優先順位を固定優先順位により設定し、残りのデータ転送路でのデータ転送優先順位を回転優先順位により設定する構成としたので、システム(特に多機能機)としてデータ転送優先順位を上位に保持したい複数の周辺装置を上位のデータ転送優先順位に固定することができ、また、データ転送優先順位を上位に保持する必要性の少ない残りの周辺装置は回転優先順位とすることで効率的なデータ転送制御が可能なデータ転送制御装置となる。例えば、高速処理が可能な複数の周辺装置のデータ転送優先順位を上位の優先順位として固定することで、複数の特定の周辺装置についての高速処理という特徴を発揮し、他方、その他の周辺装置については、回転優先順位を適用することで効率的なデータ転送制御装置となる。
第2発明に係るデータ転送制御装置は、第1発明に係るデータ転送制御装置において、固定優先順位により設定される前記複数のデータ転送路のデータ転送優先順位は、前記中央処理装置からの固定優先順位指示データにより設定可能な構成としてあることを特徴とする。
第2発明にあっては、固定優先順位により設定される複数のデータ転送路のデータ転送優先順位を中央処理装置からの固定優先順位指示データにより設定可能な構成とすることにより、必要に応じた固定優先順位の設定が可能となり、機能的なデータ転送制御装置となる。
第3発明に係るデータ転送制御装置は、第2発明に係るデータ転送制御装置において、前記固定優先順位指示データを登録するための記憶手段を備えることを特徴とする。
第3発明にあっては、中央処理装置からの固定優先順位指示データを登録するための記憶手段を備えることとしたので、固定優先順位を容易に変更可能なデータ転送制御装置となる。
本発明にあっては、複数のデータ転送路でのデータ転送優先順位を固定優先順位により優先順位を上位に設定し、残りのデータ転送路でのデータ転送優先順位を回転優先順位により設定する構成としたので、システム(特に多機能機、複合機)としてデータ転送優先順位を上位に保持したい複数の周辺装置に係るデータ転送優先順位を上位のデータ転送優先順位に固定することが可能となり、また、データ転送優先順位を上位に保持する必要性の少ない残りの周辺装置は回転優先順位とすることで効率的なデータ転送制御が可能となるデータ転送制御装置を提供することができる。したがって、多機能を備える画像処理装置(複合機)の場合には多機能の優位性を保持でき、機能性の高い複合機とすることができる。
本発明にあっては、複数のデータ転送路のデータ転送優先順位を中央処理装置からの固定優先順位指示データにより変更可能な構成とするので、必要に応じた固定優先順位の設定が容易に可能となるデータ転送制御装置を提供することができる。また、中央処理装置からの固定優先順位指示データを登録するための記憶手段を備えることとしたので、固定優先順位を容易に設定でき、また、容易に変更可能なデータ転送制御装置を提供することができる。
以下、本発明をその実施の形態を示す図面に基づいて説明する。図1は本発明に係るデータ転送制御装置を用いた画像処理装置の部分概略ブロックを示すブロック図である。1は中央処理装置(CPU)であり、データ転送制御装置であるDMAコントローラ2及び周辺装置としてのメモリ装置3にシステムバス4及びメモリバス5を介して接続されている。
システムバス4及びメモリバス5の間には、周辺装置である第1I/O装置6、第2I/O装置7、第3I/O装置8、第4I/O装置9、第5I/O装置10が接続されている。画像処理装置において、第1I/O装置6はスキャナコーデックであり、第2I/O装置7はスキャナ回路であり、第3I/O装置8はプリンタ回路であり、第4I/O装置9はプリンタコーデックであり、第5I/O装置10はCPUインタフェイスである。つまり、画像処理装置は多機能を備える複合機である。
スキャナコーデックである第1I/O装置6は、メモリバス5を介して入力方向でのデータ転送チャネル(データ転送路)6chを構成する。つまり、画像メモリであるメモリ装置3に記憶された画像データ(スキャンデータ)を取り出してシステムバス4を介して適宜出力する。
スキャナ回路である第2I/O装置7は、メモリバス5を介して出力方向でのデータ転送チャネル(データ転送路)7chを構成する。つまり、スキャナ回路で読み取った画像データ(スキャンデータ)をメモリ装置3に記憶する。
プリンタ回路である第3I/O装置8は、メモリバス5を介して入力方向でのデータ転送チャネル(データ転送路)8chを構成する。つまり、メモリ装置3に記憶された画像データを取り出してプリンタ(不図示)に適宜出力する。
プリンタコーデックである第4I/O装置9は、メモリバス5を介して出力方向でのデータ転送チャネル(データ転送路)9chを構成する。つまり、システムバスを介して入力した画像データを適宜メモリ装置3に記憶する。
CPUインタフェイスである第5I/O装置10は、メモリバス5を介して入力方向、出力方向でのデータ転送チャネル(データ転送路)10chを構成する。つまり、メモリバス5とシステムバス4との間での画像データのやり取りを適宜制御することができ、画像処理装置として必要な所定の処理をする。
なお、画像処理装置において、第1I/O装置ないし第5I/O装置以外に更にI/O装置を備えても良いことは言うまでも無い。例えばリフレッシュ回路、モード設定回路などのデータ転送チャネルを付加することができる。
図2は本発明に係るデータ転送制御装置の概略ブロックを示すブロック図である。図1と同一の部分には同一の符号を付して詳細な説明は省略する。データ転送制御装置であるDMAコントローラ2は、起動制御部21、アドレス制御部22、回数制御部23、優先制御部24を備える。優先制御部24はCPU1から送出される固定優先順位指示データを記憶(格納)する記憶手段であるレジスタ25を更に備える。
起動制御部21は、システムバス4を介してCPU1からDMA転送の起動要求が与えられると、データ転送制御を開始する。アドレス制御部22は、データ転送の対象となるI/O装置のアドレス生成などを行う。回数制御部23は、連続してデータ転送する場合のデータ転送回数を制御するものであり、カウンタ方式によればプログラマブルに設定することができ、シフトレジスタによれば固定的に設定することができる。
優先制御部24はCPU1からの指示データに基づいてデータ転送チャネルの優先順位を制御する。優先順位の設定方式としての固定優先順位による方式と回転優先順位による方式の両方を設定して制御することができる構成としている。優先制御部24は固定優先順位(固定優先順位方式)及び回転優先順位(回転優先順位方式)の方式設定手段として機能する。つまり、優先制御部24はCPU1から送出される固定優先順位指示データに基づいて複数のデータ転送路でのデータ転送優先順位を固定優先順位として上位の優先順位に設定し、残りのデータ転送路でのデータ転送優先順位を回転優先順位とすることが可能な構成としてある。
優先制御部24はCPU1から送出される固定優先順位指示データを記憶手段で構成されるレジスタ25に設定(登録)することが可能な構成としてある。また、この登録された固定優先順位指示データに基づいて、複数のデータ転送路について設定した固定優先順位の優先順を適宜設定、変更することが可能な構成としてある。つまり、レジスタ25はCPU1から送出される固定優先順位指示データに基づいて固定優先順位を設定する固定優先順位設定手段として機能し、CPU1からの固定優先順位指示データをレジスタ25にセット(格納)することにより、容易に固定優先順位を変更可能な構成としてある。
図3は本発明に係るデータ転送制御装置でのデータ転送チャネルと転送前後の優先順位との関係を示す説明図である。データ転送チャネルとしてch0、ch1、ch2、ch3、ch4の場合を示す。データ転送チャネルch0、ch1は固定優先順位で優先順位が上位に固定されてあり、データ転送チャネルch2、ch3、ch4は回転優先順位で優先順位が規定されている。データ転送前の優先順位はch0>ch1>ch2>ch3>ch4(優先順位大>優先順位小)である。
データ転送チャネルがch0、ch1の場合には、固定優先順位により優先順位が上位に固定されているから、転送後でも優先順位には変動が生じない。データ転送チャネルがch2、ch3、ch4の場合には、データ転送前の優先順位は固定優先順位によるデータ転送チャネルch0、ch1に比較して優先順位が下位であり、データ転送前の優先順位はch2>ch3>ch4(優先順位大>優先順位小)であるが、回転優先順位による方式であるから、データ転送後は当該データ転送をしたデータ転送チャネルが優先順位最小となることを示している。
画像処理装置では、例えばスキャナ回路、プリンタ回路、リフレッシュ回路、モード設定回路などを固定優先順位とすることにより、画像処理装置の多機能システム(複合機)としての特徴を生かして、より使いやすい画像処理装置とすることができる。例えば、高速プリンタ機能及び高速スキャナ機能を備えた画像処理装置の場合にプリンタ回路及びスキャナ回路の優先順位を固定優先順位としておくことにより、高速プリンタ機及び高速スキャナ機としての特徴を円滑に発揮することが可能となる。また、上述したとおりこれらの間での優先順位は、CPU1からの固定優先順位指示データをレジスタ25にセットすることにより、容易に変更可能な構成することができ、ユーザの意図に応じた優先順位を設定することができる。
1 CPU(中央処理装置)
2 DMAコントローラ(データ転送制御装置)
3 メモリ装置
4 システムバス
5 メモリバス
6 第1I/O装置
7 第2I/O装置
8 第3I/O装置
9 第4I/O装置
10 第5I/O装置
21 起動制御部
22 アドレス制御部
23 回数制御部
24 優先制御部
25 レジスタ(記憶手段)
2 DMAコントローラ(データ転送制御装置)
3 メモリ装置
4 システムバス
5 メモリバス
6 第1I/O装置
7 第2I/O装置
8 第3I/O装置
9 第4I/O装置
10 第5I/O装置
21 起動制御部
22 アドレス制御部
23 回数制御部
24 優先制御部
25 レジスタ(記憶手段)
Claims (3)
- 中央処理装置に接続される周辺装置相互間のデータ転送のためのデータ転送路のデータ転送優先順位を設定し、該データ転送優先順位に従ってデータ転送制御を行うデータ転送制御装置において、
複数のデータ転送路でのデータ転送優先順位を固定優先順位により設定し、残りのデータ転送路でのデータ転送優先順位を回転優先順位により設定する構成としてあることを特徴とするデータ転送制御装置。 - 固定優先順位により設定される前記複数のデータ転送路のデータ転送優先順位は、前記中央処理装置からの固定優先順位指示データにより設定可能な構成としてあることを特徴とする請求項1記載のデータ転送制御装置。
- 前記固定優先順位指示データを登録するための記憶手段を備えることを特徴とする請求項2記載のデータ転送制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003299260A JP2005071049A (ja) | 2003-08-22 | 2003-08-22 | データ転送制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003299260A JP2005071049A (ja) | 2003-08-22 | 2003-08-22 | データ転送制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005071049A true JP2005071049A (ja) | 2005-03-17 |
Family
ID=34404531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003299260A Pending JP2005071049A (ja) | 2003-08-22 | 2003-08-22 | データ転送制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005071049A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006302128A (ja) * | 2005-04-22 | 2006-11-02 | Renesas Technology Corp | 情報処理装置 |
JP2008191987A (ja) * | 2007-02-06 | 2008-08-21 | Sharp Corp | バス調停回路 |
JP2009519524A (ja) * | 2005-12-14 | 2009-05-14 | トムソン ライセンシング | データ伝送バスにアクセスする方法、対応する装置およびシステム |
CN112286856A (zh) * | 2020-10-29 | 2021-01-29 | 维沃移动通信有限公司 | 控制方法和电子设备 |
-
2003
- 2003-08-22 JP JP2003299260A patent/JP2005071049A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006302128A (ja) * | 2005-04-22 | 2006-11-02 | Renesas Technology Corp | 情報処理装置 |
JP2009519524A (ja) * | 2005-12-14 | 2009-05-14 | トムソン ライセンシング | データ伝送バスにアクセスする方法、対応する装置およびシステム |
JP2008191987A (ja) * | 2007-02-06 | 2008-08-21 | Sharp Corp | バス調停回路 |
CN112286856A (zh) * | 2020-10-29 | 2021-01-29 | 维沃移动通信有限公司 | 控制方法和电子设备 |
CN112286856B (zh) * | 2020-10-29 | 2023-03-14 | 维沃移动通信有限公司 | 控制方法和电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7350004B2 (en) | Resource management device | |
US20060259662A1 (en) | Data trnasfer apparatus, data transfer method, and program | |
US7724984B2 (en) | Image processing apparatus | |
JP2008276638A (ja) | 半導体記憶装置、メモリアクセス制御システムおよびデータの読み出し方法 | |
JP4090883B2 (ja) | 異なるリソースアクセス方式を有するシステム統合エージェント | |
JP2007080037A (ja) | Dma転送システム | |
KR100395383B1 (ko) | 데이터 전송 장치 | |
JP2005071049A (ja) | データ転送制御装置 | |
JP2007094649A (ja) | アクセス調停回路 | |
JP5718305B2 (ja) | 画像形成装置 | |
US5682467A (en) | Arbitrating apparatus for controlling selective access of multiple bus masters to a printing system video bus | |
US20060047866A1 (en) | Computer system having direct memory access controller | |
KR940011049B1 (ko) | 마스터/슬레이브 메모리 공유장치와 공유 제어방법 | |
JP2005044202A (ja) | 画像データ転送制御装置 | |
JP2008165463A (ja) | バス制御装置 | |
JP2005316621A (ja) | バス調停装置および画像処理装置 | |
JP2006277363A (ja) | 情報転送方式,画像形成装置 | |
JP4468754B2 (ja) | 画像形成装置及びメモリ制御方法 | |
US8116650B2 (en) | Image forming apparatus including chip having engine processor and basic processor | |
JP2008027353A (ja) | Dma制御方法及びdmaコントローラ | |
JP2007219925A (ja) | バス制御装置、バス制御プログラム及び記録媒体 | |
JP2004355117A (ja) | バス制御システム及びバス制御方法 | |
JPH08163302A (ja) | 画像入出力制御装置及び画像入出力制御装置の画像情報転送方法 | |
JP2007058424A (ja) | メモリアクセス制御装置 | |
JP2002007203A (ja) | メモリアクセス制御装置および記憶媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061204 |
|
A131 | Notification of reasons for refusal |
Effective date: 20061212 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20070213 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |