JP2008191987A - バス調停回路 - Google Patents
バス調停回路 Download PDFInfo
- Publication number
- JP2008191987A JP2008191987A JP2007026939A JP2007026939A JP2008191987A JP 2008191987 A JP2008191987 A JP 2008191987A JP 2007026939 A JP2007026939 A JP 2007026939A JP 2007026939 A JP2007026939 A JP 2007026939A JP 2008191987 A JP2008191987 A JP 2008191987A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- priority
- acquisition request
- request
- identification information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
【解決手段】複数のバスマスタからバス取得要求を受ける要求受領部と、前記バス取得要求に優先する緊急取得要求を所定のバスマスタから受ける緊急取得要求受領部と、前回のバス調停でバス使用権を取得したバスマスタを示す第1識別情報を次回のバス調停時に供給すべく保持する優先状態保持部と、第1識別情報を取得し、それに基づき回転優先順位方式で各バスマスタからの前記バス取得要求の有無を判定し、バス使用権を与えるバスマスタを決定し得る要求判定部と、緊急取得要求を受けたとき、その緊急取得要求に対応する第2識別情報を第1識別情報に代えてバス要求判定部へ供給する切替部とを備える。
【選択図】図1
Description
このような用途では、特定のバスマスタに高い優先順位を固定的に割り当てることは好ましくない。
また、この発明は、前記バス調停回路を含んでなる半導体装置を提供する。
好ましい態様は、組み合わせることができる。
装置の全体構成
図2は、この発明のバス調停回路が用いられる装置のバスとその周辺の構成例を示すブロック図である。
次に、優先順位判定回路11の機能について説明する。複数の周辺から同時にバス使用権の取得要求がされている場合、回転優先順位判定回路11は、それらの一つの周辺にバス使用権を付与する。その判断に際して、各周辺に割り当てた優先順位に基づいて最も優先順位の高い周辺にバス使用権を付与する。
図1は、この発明の優先順位判定回路11の構成例を示すブロック図である。周辺が、A,B,C,Dの4つの場合を示している。図1で、回転優先判定回路31は、公知のラウンドロビン方式の優先順位判定回路である。回転優先判定回路31は、前回の優先順位(前優先状態)に基づいて、今回の判定の優先順を決定し、「現優先状態」として出力する。現優先状態は、A,B,C,D4つの周辺に対応する4ビットのデータであるが、図面の表記を簡略化するために「4」と信号線上の「/」とで4ビットの2値信号を示している。図1の他の信号も同様の表記方法を採用している。そのような明記のない信号は、1ビットの2値信号である。周辺の数が4以外の場合の構成は、図1から容易に類推できる。
図4は、図3の優先順位判定回路11の信号の状態を時系列的に示す説明図である。図4の横軸は時間の経過であり、縦方向には各信号を示す。各信号がアサートされた状態をハイレベルで示している。以下、図4に沿って、優先順位判定回路11の動作を説明する。
まず、優先順位判定回路11は、時刻t0で図中第1回目のバス調停を行う。このとき、Req*A、Req*B、Req*Dがアサートされており、EmReq*Aはネゲートされている。「前優先状態」は0b1000、即ち、周辺Dが前回判定時に最優先であったとする。なお、ここでは4ビットの信号の状態を表記するために前記したような二進表記を用いる。ビット0〜3の順に、周辺A,B,C,Dに対応しているものとする。
時刻t3で周辺Aのデータの転送が終了すると、バス使用権を獲得していた周辺Aは、Abt_endをアサートする。Ack生成回路39は、Abt_end信号がアサートされると、それに応答してAck*A信号をネゲートする。また、Abt_end信号がアサートされると、Req受付許可回路41のゲートが開き、回転優先順位判定回路31に各Req*信号の状態が入力される。いずれかのReq*信号がアサートされていると、回転優先順位判定回路31は、バス調停の動作を行う。
時刻t7で周辺Bのデータの転送が終了すると、バス使用権を獲得していた周辺Bは、Abt_endをアサートする。Ack生成回路39は、Abt_end信号がアサートされると、それに応答してAck*B信号をネゲートする。また、Abt_end信号がアサートされると、Req受付許可回路41のゲートが開き、回転優先順位判定回路31に各Req*信号の状態が入力される。いずれかのReq*信号がアサートされていると、回転優先順位判定回路31は、バス調停の動作を行う。このとき、EmReq*A、Req*AおよびReq*Dがアサートされている。Req*Aは、EmReq*Aと同時に、時刻t6でアサートされたものである。
時刻t10で周辺Aのデータの転送が終了すると、バス使用権を獲得していた周辺Aは、Abt_endをアサートする。Ack生成回路39は、Abt_end信号がアサートされると、それに応答してAck*A信号をネゲートする。また、Abt_end信号がアサートされると、Req受付許可回路41のゲートが開き、回転優先順位判定回路31に各Req*信号の状態が入力される。いずれかのReq*信号がアサートされていると、回転優先順位判定回路31は、バス調停の動作を行う。
時刻t13で周辺Dのデータの転送が終了すると、バス使用権を獲得していた周辺Dは、Abt_endをアサートする。Ack生成回路39は、Abt_end信号がアサートされると、それに応答してAck*D信号をネゲートする。また、Abt_end信号がアサートされると、Req受付許可回路41のゲートが開き、回転優先順位判定回路31に各Req*信号の状態が入力される。いずれかのReq*信号がアサートされていると、回転優先順位判定回路31は、バス調停の動作を行う。
図5は、図1の優先順位判定回路11のより詳細な回路構成を示す説明図である。図5中で、図1の各ブロックに対応する部分には、対応する符号を付している。図1のブロックが複数の素子で構成されるものには、それらを破線で囲み符号を付している。図5の回路図を参照すれば、優先順位判定回路の動作がより明確に理解できるであろう。
図5の回路は、半導体装置上に集積される回路の一部であってもよい。
11 優先順位判定回路
13 バス・インターフェース部
15A、15B、15C、…15n バッファ
21 CPU
23 メモリ
24 緊急取得要求許可/禁止フラグ
25 システムバス・インターフェース部
27 バス変換部
29 周辺
31 回転優先順位判定回路
33 イネーブル入力付きDフリップフロップ
35 セレクタ
37 レジスタ
39 Ack生成回路
41 Req受付許可回路
Claims (5)
- 複数のバスマスタの少なくとも一つからバス使用権取得の要求を受けたとき、所定の優先順位で各バスマスタからの要求の有無を判定し、要求をしたバスマスタの一つにバス使用権を与えるバス調停用の回路であって、
各バスマスタからバス取得要求を受ける要求受領部と、
前記バス取得要求に優先する緊急取得要求を所定のバスマスタから受ける緊急取得要求受領部と、
前回のバス調停でバス使用権を取得したバスマスタを示す第1識別情報を次回のバス調停時に供給すべく保持する優先状態保持部と、
第1識別情報を取得し、それに基づき回転優先順位方式で各バスマスタからの前記バス取得要求の有無を判定し、バス使用権を与えるバスマスタを決定し得る要求判定部と、
緊急取得要求を受けたとき、その緊急取得要求に対応する第2識別情報を第1識別情報に代えてバス要求判定部へ供給する切替部とを備え、
前記要求判定部は、供給された第1または第2識別情報が示すバスマスタを最低順位とする回転優先順位方式で各バスマスタからのバス取得要求および緊急取得要求の有無を判定し、
第2識別情報は、その緊急取得要求を発したバスマスタが最高優先順位になるように予め設定されてなることを特徴とするバス調停回路。 - 前記切替部は、緊急取得要求を発したバスマスタにバス使用権が与えられた後、第1識別情報をバス要求判定部へ供給し
優先状態保持部は、第2識別情報がバス要求判定部に供給されている間、第1識別情報を保持する請求項1記載のバス調停回路。 - 前記バスマスタは、メモリから読み出されたデータを転送し、および/または、メモリへ格納するデータを転送するためのものである請求項1記載のバス調停回路。
- 転送されるデータは、ページ単位の画像のデータであり、緊急取得要求は、各ページのデータ転送に対応して発せられる請求項3記載のバス調停回路。
- 請求項1記載のバス調停回路を含んでなる半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007026939A JP4832327B2 (ja) | 2007-02-06 | 2007-02-06 | バス調停回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007026939A JP4832327B2 (ja) | 2007-02-06 | 2007-02-06 | バス調停回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008191987A true JP2008191987A (ja) | 2008-08-21 |
JP4832327B2 JP4832327B2 (ja) | 2011-12-07 |
Family
ID=39752023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007026939A Active JP4832327B2 (ja) | 2007-02-06 | 2007-02-06 | バス調停回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4832327B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07219887A (ja) * | 1994-01-28 | 1995-08-18 | Nec Eng Ltd | Dma転送制御装置 |
JP2000141781A (ja) * | 1998-11-06 | 2000-05-23 | Canon Inc | 画像生成装置及びその制御方法及び印刷装置 |
JP2004046782A (ja) * | 2002-07-12 | 2004-02-12 | Samsung Electronics Co Ltd | 緊急チャンネルを用いた共有バス仲裁方法及び仲裁装置 |
JP2005056034A (ja) * | 2003-08-01 | 2005-03-03 | Nec Engineering Ltd | 占有権調停装置 |
JP2005071049A (ja) * | 2003-08-22 | 2005-03-17 | Murata Mach Ltd | データ転送制御装置 |
-
2007
- 2007-02-06 JP JP2007026939A patent/JP4832327B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07219887A (ja) * | 1994-01-28 | 1995-08-18 | Nec Eng Ltd | Dma転送制御装置 |
JP2000141781A (ja) * | 1998-11-06 | 2000-05-23 | Canon Inc | 画像生成装置及びその制御方法及び印刷装置 |
JP2004046782A (ja) * | 2002-07-12 | 2004-02-12 | Samsung Electronics Co Ltd | 緊急チャンネルを用いた共有バス仲裁方法及び仲裁装置 |
JP2005056034A (ja) * | 2003-08-01 | 2005-03-03 | Nec Engineering Ltd | 占有権調停装置 |
JP2005071049A (ja) * | 2003-08-22 | 2005-03-17 | Murata Mach Ltd | データ転送制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4832327B2 (ja) | 2011-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4480427B2 (ja) | リソース管理装置 | |
US7349424B2 (en) | On-chip inter-subsystem communication including concurrent data traffic routing | |
JP4907166B2 (ja) | リソース管理装置 | |
JP4485599B2 (ja) | アクセス制御装置、アクセス制御集積回路、及びアクセス制御方法 | |
KR100480605B1 (ko) | 네트워크 제어기의 송신부 버퍼 및 수신부 버퍼를제어하는 방법 및 네트워크 제어기 | |
TW200400438A (en) | Bus arbiter for integrated circuit systems | |
JPH0630086B2 (ja) | 並列に動作するコンピユ−タの間で優先度を割り当てるための装置 | |
JP4832327B2 (ja) | バス調停回路 | |
JP6036806B2 (ja) | バスアクセス調停回路およびバスアクセス調停方法 | |
JPH09153009A (ja) | 階層構成バスのアービトレーション方法 | |
JP2000132505A (ja) | バスアクセス方法および装置とその利用装置およびシステム | |
KR100451722B1 (ko) | 직접 메모리 액세스 제어 장치 | |
JP5332692B2 (ja) | データ転送制御装置、データ転送制御方法、データ転送制御プログラム及び記録媒体 | |
JP2006277363A (ja) | 情報転送方式,画像形成装置 | |
JPS63175964A (ja) | 共有メモリ | |
JP4862593B2 (ja) | データ転送装置及び画像形成装置 | |
JP2005316621A (ja) | バス調停装置および画像処理装置 | |
KR20020097478A (ko) | 다중 채널을 가진 고속 직접 메모리 억세스 컨트롤러 | |
JP2006053613A (ja) | データ転送制御装置及びデータ転送制御方法 | |
JP3678537B2 (ja) | データ転送方法及び装置 | |
JP2002049581A (ja) | バス調停方法及びバス制御装置 | |
JPH10214252A (ja) | バス調停方式 | |
JPH04312156A (ja) | バスアービタ | |
JP2007108857A (ja) | データ処理装置 | |
JPH08297631A (ja) | バス制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110920 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4832327 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |