JPH04312156A

JPH04312156A - バスアービタ

Info

Publication number: JPH04312156A
Application number: JP7890791A
Authority: JP
Inventors: Hirotoshi Yamada; 浩利山田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1991-04-11
Filing date: 1991-04-11
Publication date: 1992-11-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば、ＤＭＡコン
トローラ（以下、ＤＭＡＣという）等の複数のバスリク
エスタが同一のデータバスを共有してデータ転送を行う
バスシステムに使用されるバスアービタに関するもので
ある。

【０００２】

【従来の技術】コンピュータや通信機器などにおけるＣ
ＰＵ基板では、外部機器及び外部基板との高速なデータ
の送受信やメモリからメモリへの高速データ転送用に、
単一もしくは複数のＤＭＡＣをデータバス上に接続する
ことがよく行われている。この場合、同一のデータバス
をＣＰＵやＤＭＡＣ等複数のバスリクエスタが共有する
形となり、各々のバスリクエスタが非同期にデータバス
の占有権を獲得しようとするため、そのバス獲得要求を
調停（アービトレーション）するバスアービタが必要と
なる。

【０００３】図７は従来のコンピュータや通信装置のＣ
ＰＵ基板におけるバスシステムの概要を示すブロック図
であり、図において１はデータバス４に接続されている
複数のＤＭＡＣ２ａ，２ｂの調停を行うバスアービタ、
２ａ，２ｂはデータバス４上で実際にデータ転送を行う
＃１ＤＭＡＣと＃２ＤＭＡＣ（バスリクエスタの一例）
、３は転送データの蓄積を行うデータメモリ、４はデー
タ転送を行うのに必要なアドレス信号線，データ信号線
，制御信号線等を全て含むデータバス、８ａ，８ｂは各
ＤＭＡＣ２ａ，２ｂからバスアービタ１へ出力されるバ
ス要求信号（バスリクエスト）、９ａ，９ｂはバスアー
ビタ１から各ＤＭＡＣ２ａ，２ｂへ出力されるバス要求
承認信号（バスグラント）を示している。なお、以後特
にａ，ｂの区別を必要としない場合には、単にＤＭＡＣ
（バスリクエスタ）２，バスリクエスト８，バスグラン
ト９と記す。

【０００４】図８は、例えばシーメンス社製品のローカ
ルバスアービタ（ＳＡＢ８２２００）に示されるような
バスアービタ１の詳細構成図であり、図において８ａ，
８ｂは前述のバスリクエスト、９ａ，９ｂはバスグラン
ト、また１２ａ〜１２ｄはＤ型フリップフロップ、１３
ａ，１３ｂはゲートである。この例では、バスリクエス
ト８およびバスグラント９はロー有意の信号であり、論
理的にローのときにオンとなる。

【０００５】図９はバスアービタ１によるデータバス４
のアービトレーションの様子を示すタイミングチャート
であり、＃１ＤＭＡＣ２ａ及び＃２ＤＭＡＣ２ｂが交互
にデータバス４を占有し、データ転送を行っている場合
を示している。図において８ａ，８ｂは前述のバスリク
エスト、９ａ，９ｂはバスグラント、また１４はデータ
バス４上の制御信号線の１つでデータ転送サイクルを示
すアドレスストローブ、１６ａ，１６ｂはバスグラント
９ａ，９ｂがオンになってからアドレスストローブ１４
がオンになるまでの期間であるアイドル期間を示してお
り、このアドレスストローブ１４が１回オンになる度に
データバス上で１回データ転送が行われることを示す。１４ａ，１４ｂは＃１ＤＭＡＣ２ａ及び＃２ＤＭＡＣ２
ｂがそれぞアドレスストローブ１４を出力する様子を示
したものであり、実際のアドレスストローブ１４は、こ
の１４ａ，１４ｂの負論理のＡＮＤ演算結果となる。こ
の例では、全ての信号線はロー有意の信号であり、論理
的にローのときにオンとなる。なお、以後特にａ，ｂの
区別を必要としない場合には単にアイドル期間１６と記
す。

【０００６】次に動作について説明する。図には記され
ていないが、例えばＣＰＵ等外部からのデータ転送要求
を＃１ＤＭＡＣ２ａが受信すると、＃１ＤＭＡＣ２ａは
バスアービタ１に対してバス要求信号であるバスリクエ
スト８ａをオンにする。データバス４は何れか１つのＤ
ＭＡＣ（バスリクエスタ）しか占有できないため、バス
アービタ１は＃２ＤＭＡＣ２ｂがデータバス４を占有し
ていないことを確認してから、バスグラント９ａをオン
にする。＃１ＤＭＡＣ２ａはバスグラント９ａがオンに
なったことを受信すると、実際にデータバス４を占有し
てデータの転送を開始する。

【０００７】バスアービタ１の機能は、複数のＤＭＡＣ
２からのバスリクエスト８を調停して、何れか１つのＤ
ＭＡＣ２にしかデータバスを占有させないようにするこ
とであり、＃１ＤＭＡＣ２ａがデータバス４を占有して
いる場合には、＃２ＤＭＡＣ２ｂからのバスリクエスト
８ｂがオンになってもバスグラント９ｂオンにしないよ
うにし、同様に＃２ＤＭＡＣ２ｂがデータバス４を占有
している場合には、＃１ＤＭＡＣ２ａからのバスリクエ
スト８ａがオンになってもバスグラント９ａをオンにし
ないようにしている。

【０００８】図８に示されるバスアービタ１においてデ
ータバス４のアービトレーションが行われる。この例は
、＃１ＤＭＡＣ２ａの方が＃２ＤＭＡＣ２ｂより常に優
先順位が高い固定優先順位方式の例である。従って、バ
スリクエスト８ａ，８ｂが同時にオンになった場合には
、前述した優先順位により＃１ＤＭＡＣ２ａに対するバ
スグラント９ａのみがオンとなる。

【０００９】バスリクエスト８ａ，８ｂが同時にオンに
なった場合の優先順位を付けるため、　ゲート１３ｂに
おいてバスリクエスト８ａによりバスリクエスト８ｂを
抑えている。さらにゲート１３ａにおいてバスグラント
９ｂによりバスリクエスト８ａを抑えることによって、
何れか１つのＤＭＡＣ２にしかバスグラント９をオンに
しないようにしている。

【００１０】図９に示されるタイミングチャートおいて
、実際にＤＭＡＣ２がデータバス４上でデータ転送を行
っている期間は、アドレスストローブ１４がオンになっ
ている期間である。従って、アドレスストローブ１４が
オフになっている期間（アイドル期間１６も含む）は何
も行っていないのと同等であり、この期間が長いほど単
位時間当りのデータ転送量、すなわち全体のスループッ
トが低下してしまう。

【００１１】一般的なＤＭＡＣの特徴として、バス要求
承認信号（バスグラント）を受信してから実際にデータ
転送を行う（アドレスストローブオン）までの間には、
アイドル期間１６と呼ばれる期間が存在する。このため
図９に示されるように、＃１ＤＭＡＣ２ａ及び＃２ＤＭ
ＡＣ２ｂが隙間なく交互にデータバス４を占有してデー
タ転送を行った場合でも、データバス４を占有している
ＤＭＡＣ２が切替る度に、＃１ＤＭＡＣ２ａ及び＃２Ｄ
ＭＡＣ２ｂに対応したアイドル期間１６ａ，１６ｂが挿
入されてしまい、結果として全体のスループットの低下
を引起こす原因となっている。

【００１２】

【発明が解決しようとする課題】従来のバスアービタは
以上のように構成されているため、データバスに接続さ
れている複数のＤＭＡＣが隙間なくデータバスを占有し
てデータ転送を行い、バスグラントが全てオフになって
いる期間がないとしても、データバスを占有しているＤ
ＭＡＣが切替る度にアイドル期間が挿入されてしまい、
結果として全体のスループットを低下させてしまうとい
う問題点があった。

【００１３】特に、一定のまとまった期間を一つのＤＭ
ＡＣに割り付けてデータを連続して転送するバースト転
送モードではなく、各ＤＭＡＣが他のＤＭＡＣのデータ
転送サイクルの合間に自分のデータ転送サイクルを割り
付けるサイクルスチールモードで使用した場合には、Ｄ
ＭＡＣ切替えが頻繁に発生し、全体のスループットが著
しく低下してしまう可能性があった。

【００１４】この発明は上記のような問題点を解消する
ためになされたもので、データバスを占有しているＤＭ
ＡＣの切替え及びアイドル期間の挿入が発生した場合で
も、全体のスループットの低下を抑え、ＤＭＡＣ等のバ
スリクエスタに効率よくデータ転送を行わせる制御がで
きるバスアービタを得ることを目的とする。

【００１５】

【課題を解決するための手段】第一の発明に係るバスア
ービタは、データバスを共有してデータの転送を行う複
数のバスリクエスタのバス獲得要求を調停するバスアー
ビタであって、以下の要素を有するものである。（ａ）
前記データバスと前記各バスリクエスタとを、接続分離
するドライバ、（ｂ）バスリクエスタからバス獲得要求
が出された場合に、バス獲得要求を出したバスリクエス
タに対してバス獲得承認を出力するとともに、バスリク
エスタのバス獲得要求を他のバスリクエスタのバス獲得
要求との間で調停して、選ばれたバスリクエスタに対応
する前記ドライバにより前記データバスと得られたバス
リクエスタを接続するバスアービタ。

【００１６】第二の発明に係るバスアービタは、共通の
データバスを利用してデータの転送を行うにあたりバス
占有期間が定められていてバス獲得承認からデータの転
送に入るまでのアイドル期間が存在する複数のバスリク
エスタのバス獲得要求を調停するバスアービタであって
、現在バスを占有しているバスリクエスタのバス占有期
間と新たにバスを占有しようとしているバスリクエスタ
のアイドル期間とに基づいて、バスリクエスタのバス獲
得要求を調停することを特徴とするバスアービタである
。

【００１７】

【作用】第一の発明に係るバスアービタは、バスリクエ
スタ（ＤＭＡＣ）のローカルバスの信号線とデータバス
の信号線とを接続分離するドライバを備えており、この
ドライバの出力に関しては従来のバスアービタと同様に
バスリクエスタ（ＤＭＡＣ）の優先順位に従ってバスリ
クエストの調停（アービトレーション）を行った後、最
も優先順位の高いバスリクエスタ（ＤＭＡＣ）に対応す
るドライバの出力のみをイネーブルにするが、バスグラ
ントに関しては優先順位に関係なく、バスリクエストを
オンにしている全てのバスリクエスタ（ＤＭＡＣ）に対
して直ちにオンにする。

【００１８】この場合、バスリクエストをオンにした、
すなわちバスグラントオンを受信したバスリクエスタ（
ＤＭＡＣ）は全てデータ転送動作に入るが、実際にデー
タバスを占有してデータ転送動作を行えるのは、対応し
たドライバの出力がイネーブルになったバスリクエスタ
（ＤＭＡＣ）のみである。対応したドライバの出力がイ
ネーブルにならなかったバスリクエスタ（ＤＭＡＣ）か
らの信号は、ドライバで遮られてデータバスに到達しな
いため、ドライバの出力がイネーブルになるまで、それ
らのバスリクエスタ（ＤＭＡＣ）はウェイトステートが
連続的に挿入された形でデータ転送動作途中のまま停止
することになる。このように、バスリクエストをオンに
している全てのバスリクエスタ（ＤＭＡＣ）に対して直
ちにオンにし、ドライバの出力がイネーブルになるまで
、それらのバスリクエスタ（ＤＭＡＣ）がウェイトさせ
られることにより、バスリクエスタ（ＤＭＡＣ）がもつ
アイドル期間をウェイト中に経過させてしまい、その後
、ドライバの出力がイネーブルになる時点では即座にデ
ータ転送が可能となり、データバスを占有するバスリク
エスタ（ＤＭＡＣ）の切替え及びアイドル期間の挿入が
発生した場合でも、全体のスループットの低下を抑え、
バスリクエスタ（ＤＭＡＣ）に効率よくデータ転送を行
わせることができる。

【００１９】また、第二の発明に係るバスアービタは、
各バスリクエスタ（ＤＭＡＣ）の最大バス占有期間Ｔｈ
　及び各バスリクエスタ（ＤＭＡＣ）のアイドル期間Ｔ
ｉ　が判明しているバスシステムに適用される。例えば
、あるバスリクエスタ（ＤＭＡＣ）がデータバスを獲得
してからＴｈ　−Ｔｉ　時間（現在データバスを占有し
ているバスリクエスタ（ＤＭＡＣ）の最大バス占有期間
−新たにデータバスを獲得しようとしているバスリクエ
スタ（ＤＭＡＣ）のアイドル期間）経過後に他のバスリ
クエスタ（ＤＭＡＣ）がバスリクエストをオンにした場
合には、バスリクエスタ（ＤＭＡＣ）の優先順位に従っ
て直ちにバスリクエストの調停を行った後、最も優先順
位の高いバスリクエスタ（ＤＭＡＣ）に対してのみバス
グラントをオンにするが、あるバスリクエスタ（ＤＭＡ
Ｃ）がデータバスを獲得してからＴｈ　−Ｔｉ　時間以
内に他のバスリクエスタ（ＤＭＡＣ）がバスリクエスト
をオンにした場合には、直ぐにはバスリクエストの調停
を行わず、Ｔｈ　−Ｔｉ　時間経過した時点でバスリク
エスタ（ＤＭＡＣ）の優先順位に従って調停を行った後
、最も優先順位の高いバスリクエスタ（ＤＭＡＣ）に対
してのみバスグラントをオンにする。

【００２０】この場合、あるバスリクエスタ（ＤＭＡＣ
）がデータバスを占有しているときに他のバスリクエス
タ（ＤＭＡＣ）がバスリクエストをオンにすると、現在
データバスを占有しているバスリクエスタ（ＤＭＡＣ）
がデータバスを解放するよりも前に、新たにバスを獲得
しようとしているバスリクエスタ（ＤＭＡＣ）の中で最
も優先順位の高いバスリクエスタ（ＤＭＡＣ）に対する
バスグラントがオンとなり、その結果、現在データバス
を占有しているバスリクエスタ（ＤＭＡＣ）のバス占有
期間とバスグラントがオンになったバスリクエスタ（Ｄ
ＭＡＣ）のアイドル期間に重なりが生じることになり、
全体のスループットの低下を抑え、バスリクエスタ（Ｄ
ＭＡＣ）に効率よくデータ転送を行わせることができる
。

【００２１】

【実施例】実施例１．以下、第一の発明の一実施例を図
について説明する。なお、従来例と同一、または相当部
分には同一符号を用いてその説明を省略する。図１はこ
の発明の一実施例によるバスアービタを含む、コンピュ
ータや通信装置のＣＰＵ基板におけるバスシステムの概
要を示すブロック図であり、図において５ａ，５ｂはＤ
ＭＡＣ２ａ，２ｂに接続されているローカルバス、６ａ
，６ｂはローカルバス５ａ，５ｂとデータバス４を分離
するスリーステート出力機能を持ったドライバ、１０ａ
，１０ｂはバスアービタ１からドライバ６ａ，６ｂの出
力を制御するアウトプットイネーブルという信号を示し
ている。なお、以後特にａ，ｂの区別を必要としない場
合には単にローカルバス５，ドライバ６，アウトプット
イネーブル１０と記す。

【００２２】図２はこの実施例におけるバスアービタ１
の詳細構成図である。この例では、バスリクエスト８，
バスグラント９及びアウトプットイネーブル１０はロー
有意の信号であり、論理的にローのときにオンとなる。

【００２３】図３はこの実施例におけるバスアービタ１
によるデータバス４のアービトレーションの様子を示す
タイミングチャートであり、＃１ＤＭＡＣ２ａ及び＃２
ＤＭＡＣ２ｂが交互にデータバス４を占有し、データ転
送を行っている場合を示している。図において１０ａ，
１０ｂは前述のアウトプットイネーブル、１５ａ，１５
ｂはローカルバス５ａ，５ｂ上の制御信号線の１つでデ
ータ転送サイクルを示すローカルアドレスストローブ、
１６ａ，１６ｂはバスグラント９ａ，９ｂがオンになっ
てからローカルアドレスストローブ１５ａ，１５ｂがオ
ンになるまでの期間であるアイドル期間を示しており、
このローカルアドレスストローブ１５ａ，１５ｂが１回
オンになる度にローカルバス５ａ，５ｂ（及びデータバ
ス４）上で１回データ転送が行われることを示す。また
１８ａ，１８ｂはローカルアドレスストローブ１５ａ，
１５ｂがオンになってからアドレスストローブ１４がオ
ンになる間に挿入されるウェイトステートを示している
。この例では、全ての信号線はロー有意の信号であり、
論理的にローのときにオンとなる。なお、以後特にａ，
ｂの区別を必要としない場合にはローカルアドレススト
ローブ１５，アイドル期間１６，ウェイトステート１８
と記す。

【００２４】次に動作について説明する。図には記され
ていないが、例えばＣＰＵ等外部からのデータ転送要求
を＃１ＤＭＡＣ２ａが受信すると、＃１ＤＭＡＣ２ａは
バスアービタ１に対してバス要求信号であるバスリクエ
スト８ａをオンにする。バスアービタ１は直ちにバスグ
ラント９ａをオンにするが、データバス４は何れか１つ
のＤＭＡＣ（バスリクエスタ）しか占有できないため、
＃２ＤＭＡＣ２ｂがデータバス４を占有していないこと
を確認してから、アウトプットイネーブル１０ａをオン
にする。＃１ＤＭＡＣ２ａはバスグラント９ａがオンに
なったことを受信すると、アウトプットイネーブル１０
ａのオン／オフに関係なく、ローカルバス５ａの信号線
を駆動し、データの転送動作を開始しようとする。

【００２５】このとき、アウトプットイネーブル１０ａ
がオンになっていれば、＃１ＤＭＡＣ２ａは実際にデー
タバス４を占有してデータの転送を行えるが、アウトプ
ットイネーブル１０ａがオフになっていると、ローカル
バス５ａの信号はドライバ６ａで遮られてデータバスに
到達しないため、ドライバ６ａの出力がイネーブルにな
るまでウェイトステート１８ａが連続的に挿入された形
でデータ転送動作途中のまま停止することになる。

【００２６】バスアービタ１の主な機能は、複数のＤＭ
ＡＣ２からのバスリクエスト８を調停して、何れか１つ
のＤＭＡＣ２にしかデータバスを占有させないようにす
ることであり、＃１ＤＭＡＣ２ａがデータバス４を占有
している場合には、＃２ＤＭＡＣ２ｂからのバスリクエ
スト８ｂがオンになってもアウトプットイネーブル１０
ｂをオンにしないようにし、同様に＃２ＤＭＡＣ２ｂが
データバス４を占有している場合には、＃１ＤＭＡＣ２
ａからのバスリクエスト８ａがオンになってもアウトプ
ットイネーブル１０ｂをオンにしないようにしている。

【００２７】図２に示されるバスアービタ１においてデ
ータバス４のアービトレーションが行われる。この例は
、＃１ＤＭＡＣ２ａの方が＃２ＤＭＡＣ２ｂより常に優
先順位が高い固定優先順位方式の例である。従って、バ
スリクエスト８ａ，８ｂが同時にオンになった場合には
、前述した優先順位により＃１ＤＭＡＣ２ａに対するア
ウトプットイネーブル１０ａのみがオンとなる。

【００２８】バスリクエスト８ａ，８ｂが同時にオンに
なった場合の優先順位を付けるため、　ゲート１３ｂに
おいてバスリクエスト８ａによりバスリクエスト８ｂを
抑えている。さらにゲート１３ａにおいてアウトプット
イネーブル１０ｂによりバスリクエスト８ａを抑えるこ
とによって、何れか１つのＤＭＡＣ２にしかアウトプッ
トイネーブル１０をオンにしないようにしている。

【００２９】図３のタイミングチャートに示されるよう
に、この実施例の特徴の１つは、バスリクエスト８がオ
ンになった場合にバスアービタ１が直ちにバスグラント
９をオンにすることであり、それを受けたＤＭＡＣ２は
アイドル期間１６経過後、ローカルアドレスストローブ
１５をオンにする。前述したように、そのときアウトプ
ットイネーブル１０がオンになっていなければウェイト
ステート１８が挿入されることになるが、その後アウト
プットイネーブル１０がオンになった瞬間に、ローカル
アドレスストローブ１５がデータバス４上のアドレスス
トローブ１４に伝達され即座にデータ転送を開始するこ
とができる。

【００３０】バスグラント９がオンになる期間とアウト
プットイネーブル１０がオンになっていない期間とが重
なると、その分だけアイドル期間１６が経過することに
なりデータ転送を行わない無駄な時間が減り、スループ
ットが向上する。図３に示されるように、特にバスグラ
ント９がオンになる期間とアウトプットイネーブル１０
がオンになっていない期間の重なりがアイドル期間１６
以上になると無駄な時間がほとんどなくなり、スループ
ットは最大になる。

【００３１】なお、上記実施例ではＤＭＡＣ等バスリク
エスタの数を２つとしたが、複数であればいくつでもよ
く、その数についての制限はない。

【００３２】以上のように、この実施例では、複数のＤ
ＭＡＣ（バスリクエスタ）が同一のデータバスを共有し
てデータ転送を行うバスシステムにおいて、前記データ
バスの信号線と前記ＤＭＡＣのローカルバスの信号線を
分離するスリーステート出力機能を持ったドライバを備
え、前記各ＤＭＡＣからバス要求信号が出力された場合
には、前記各ＤＭＡＣの優先順位に従って前記バス要求
信号を調停し、他のＤＭＡＣが前記データバスを使用し
ていないことを確認してから最も優先順位の高いＤＭＡ
Ｃに対応する前記ドライバの出力のみをイネーブルにす
るが、バス要求承認信号に関しては前記バス要求信号を
出力している全ての前記ＤＭＡＣに対して直ち出力する
ことを特徴とするバスアービタを説明した。

【００３３】実施例２．以下、第二の発明の一実施例を
図について説明する。なお、従来例と同一、または相当
部分には同一符号を用いてその説明は省略する。図４は
この発明の一実施例によるバスアービタを含む、コンピ
ュータや通信装置のＣＰＵ基板におけるバスシステムの
概要を示すブロック図である。

【００３４】図５はこの実施例におけるバスアービタ１
の詳細構成図である。図において１３ａ〜１３ｄはゲー
ト、７ａ，７ｂはバスグラント９ａ，９ｂがオンになっ
てからある一定時間後にローを出力し、バスグラント９
ａ，９ｂがオフになると直ちにハイを出力するタイマ、
１１ａ，１１ｂはタイマ７ａ，７ｂの出力である。この
例では、バスリクエスト８及びバスグラント９はロー有
意の信号であり、論理的にローのときにオンとなる。

【００３５】図６はこの実施例におけるバスアービタ１
によるデータバス４のアービトレーションの様子を示す
タイミングチャートであり、＃１ＤＭＡＣ２ａ及び＃２
ＤＭＡＣ２ｂが交互にデータバス４を占有し、データ転
送を行っている場合を示している。図において１６ａ，
１６ｂは＃１ＤＭＡＣ２ａ及び＃２ＤＭＡＣ２ｂのアイ
ドル期間Ｔｉ１，Ｔｉ２、１７ａ，１７ｂは＃１ＤＭＡ
Ｃ２ａ及び＃２ＤＭＡＣ２ｂの最大バス占有期間Ｔｈ１
，Ｔｈ２、１９ａ，１９ｂは最大バス占有期間Ｔｈ　と
アイドル期間Ｔｉ　の差である最大バスグラントディレ
イ期間Ｔｄ１，Ｔｄ２を示しており、Ｔｄ１＝Ｔｈ２−Ｔｉ１Ｔｄ２＝Ｔｈ１−Ｔｉ２ただしＴｉ１：＃１ＤＭＡＣ２ａのアイドル期間Ｔｉ２：＃２
ＤＭＡＣ２ｂのアイドル期間Ｔｈ１：＃１ＤＭＡＣ２ａ
の最大バス占有期間Ｔｈ２：＃２ＤＭＡＣ２ｂの最大バ
ス占有期間Ｔｄ１：＃１ＤＭＡＣ２ｂ用の最大バスグラ
ントディレイ期間Ｔｄ２：＃２ＤＭＡＣ２ａ用の最大バスグラントディレ
イ期間となる。タイマ７ａは、バスグラント９ａがオンになっ
てから最大バスグラントディレイ期間Ｔｄ２を計測し最
大バスグラントディレイ期間Ｔｄ２の経過後にローを出
力し、また、バスグラント９ａがオフになると直ちにハ
イを出力する。同様に、タイマ７ｂは、バスグラント９
ｂがオンになってから最大バスグラントディレイ期間Ｔ
ｄ１を計測し最大バスグラントディレイ期間Ｔｄ１の経
過後にローを出力し、また、バスグラント９ｂがオフに
なると直ちにハイを出力する。なお、この例では、全て
の信号線はロー有意の信号であり、論理的にローのとき
にオンとなる。また、以後特にａ，ｂの区別を必要とし
ない場合にはアイドル期間Ｔｉ　１６，最大バス占有期
間Ｔｈ　１７，最大バスグラントディレイ期間Ｔｄ１９
と記す。

【００３６】次に動作について説明する。図には記され
ていないが、例えばＣＰＵ等外部からのデータ転送要求
を＃１ＤＭＡＣ２ａが受信すると、＃１ＤＭＡＣ２ａは
バスアービタ１に対してバス要求信号であるバスリクエ
スト８ａをオンにする。データバス４は何れか１つのＤ
ＭＡＣ（バスリクエスタ）しか占有できないため、バス
アービタ１は＃２ＤＭＡＣ２ｂがデータバス４を占有し
ていないこと、または占有してからＴｈ２１７ｂ−Ｔｉ
１１６ａ時間すなわちＴｄ１１９ａ時間経過しているこ
とを確認してから、バスグラント９ａをオンにする。＃
１ＤＭＡＣ２ａはバスグラント９ａがオンになったこと
を受信すると、アイドル期間Ｔｉ１１６ａ経過後アドレ
スストローブ１４を出力し、実際にデータバス４を占有
してデータの転送を開始する。

【００３７】バスアービタ１の主な機能は、複数のＤＭ
ＡＣ２からのバスリクエスト８を調停して、何れか１つ
のＤＭＡＣ２にしかデータバスを占有させないようにす
ることである。このため従来のバスアービタ１は、複数
のバスグラント９がオンになる期間に重なりが生じない
ように制御を行っていた。しかしバスグラント９ではな
く、アドレスストローブ１４がオンになる期間に重なり
が生じなければ、データ転送を行う上で事実上問題はな
い。そこでこの実施例では、最大バス占有期間Ｔｈ　１
７及びアイドル期間Ｔｉ　１６からタイミングを計算し
、アドレスストローブ１４がオンになる期間に重なりが
生じない範囲で、現在データバス４を占有しているＤＭ
ＡＣ２がデータバス４を解放する以前に、次に占有しよ
うとしているＤＭＡＣ２のバスグラント９をオンにする
。

【００３８】例えば、＃１ＤＭＡＣ２ａはバスグラント
９ａオンを受信してからアイドル期間Ｔｉ１１６ａ以上
経過しないと実際にはアドレスストローブ１４ａをオン
にしないため、＃２ＤＭＡＣ２ｂがデータバス４を占有
してからＴｄ１（＝Ｔｈ２１７ｂ−Ｔｉ１１６ａ）時間
経過以降にバスグラント９ａをオンにすれば、アドレス
ストローブ１４ａがオンになる頃には＃２ＤＭＡＣ２ｂ
はデータバス４を解放しており、アドレスストローブ１
４ａと１４ｂがオンになる期間に重なりは生じない。

【００３９】同様に＃１ＤＭＡＣ２ａがデータバス４を
占有してからＴｄ２１９ｂ（Ｔｈ１１７ａ−Ｔｉ２１６
ｂ）時間経過以降にバスグラント９ｂをオンにすれば、
アドレスストローブ１４ｂがオンになる頃には＃１ＤＭ
ＡＣ２ａはデータバス４を解放しており、アドレススト
ローブ１４ａと１４ｂがオンになる期間に重なりは生じ
ない。

【００４０】図５に示されるバスアービタ１においてデ
ータバス４のアービトレーションが行われる。この例は
、＃１ＤＭＡＣ２ａの方が＃２ＤＭＡＣ２ｂより常に優
先順位が高い固定優先順位方式の例である。従って、バ
スリクエスト８ａ，８ｂが同時にオンになった場合には
、前述した優先順位により＃１ＤＭＡＣ２ａに対するバ
スグラント９ａのみがオンとなる。

【００４１】バスリクエスト８ａ，８ｂが同時にオンに
なった場合の優先順位付け、及び上記のような制御を行
うため、＃１タイマ７ａの出力及びバスグラント９ｂを
バスリクエスト８ａと共にゲート１３ｃに入力して、そ
の出力でバスリクエスト８ｂを抑え、さらに＃２タイマ
７ｂの出力及びバスグラント９ａをバスグラント９ｂと
共にゲート１３ｄに入力して、その出力でバスリクエス
ト８ａを抑えている。

【００４２】次に図６を用いて具体的次に動作について
説明する。図には記されていないが、例えばＣＰＵ等外
部からのデータ転送要求を＃１ＤＭＡＣ２ａが受信する
と、＃１ＤＭＡＣ２ａはバスアービタ１に対してバス要
求信号であるバスリクエスト８ａをＡ時点でオンにする
。バスアービタ１はＢ時点でバスグラント９ａをオンに
する。＃１ＤＭＡＣ２ａはバスグラント９ａがオンにな
ったことを受信すると、アイドル期間Ｔｉ１１６ａ経過
後のＣ時点でアドレスストローブ１４を出力し、実際に
データバス４を占有してデータの転送を開始する。

【００４３】次に、＃２ＤＭＡＣ２ｂがバスアービタ１
に対してバス要求信号であるバスリクエスト８ｂをＤ時
点でオンにしたとすると、バスアービタ１は＃１ＤＭＡ
Ｃ２ａがデータバス４を占有していないこと、または、
占有してからＴｈ１１７ａ−Ｔｉ２１６ｂ時間すなわち
Ｔｄ２１９ｂ時間経過していることを確認してから、Ｅ
時点でバスグラント９ｂをオンにする（この場合は＃１
ＤＭＡＣ２ａがデータバス４を占有しているが、占有し
てからＴｈ１１７ａ−Ｔｉ２１６ｂ時間すなわちＴｄ２
１９ｂ時間経過しているのでバスグラント９ｂをオンに
する）。

【００４４】＃２ＤＭＡＣ２ｂはバスグラント９ｂがオ
ンになったことを受信すると、アイドル期間Ｔｉ２１６
ｂ経過後のＦ時点でアドレスストローブ１４を出力し、
実際にデータバス４を占有してデータの転送を開始する
。同時に、Ｆ時点では＃１ＤＭＡＣ２ａの最大バス占有期
間Ｔｈ１がきれるので＃１ＤＭＡＣ２ａのデータ転送サ
イクルが終了する。このようにＥ時点とＦ時点のあいだ
は＃１ＤＭＡＣ２ａのデータ転送と＃２ＤＭＡＣ２ｂの
アイドル期間Ｔｉ２１６ｂ経過が平行して実行される。またこのときのＥ時点とＦ時点のあいだの期間の最大値
は、バスグラントがオンになったバスリクエスタ（＃２
ＤＭＡＣ）のアイドル期間Ｔｉ２となり、もっとも効率
がよい状態になる。

【００４５】次に＃１ＤＭＡＣ２ａが次のデータ転送サ
イクルを要求するため、バスアービタ１に対してバス要
求信号であるバスリクエスト８ａをＨ時点でオンにする
と、バスアービタ１は即座にＨ時点でバスグラント９ａ
をオンにする。バスアービタ１は＃２ＤＭＡＣ２ｂがデ
ータバス４を占有していないこと、または、占有してか
らＴｈ２１７ｂ−Ｔｉ１１６ａ時間すなわちＴｄ１１９
ａ時間経過していることを確認してから、バスグラント
９ａをオンにするが、この場合はすでにＧ時点で占有し
てからＴｈ２１７ａ−Ｔｉ１１６ｂ時間すなわちＴｄ１
１９ａ時間が経過しているのでバスグラント９ａを即座
にオンにする。

【００４６】＃１ＤＭＡＣ２ａはバスグラント９ａがオ
ンになったことを受信すると、アイドル期間Ｔｉ１１６
ａ経過後のＩ時点でアドレスストローブ１４を出力し、
実際にデータバス４を占有してデータの転送を開始する
。＃２ＤＭＡＣ２ｂはすでにＩ時点でデータ転送を終了し
ているので、Ｉ時点とＪ時点のあいだはデータバスがあ
くことになり効率は落ちるが、Ｈ時点とＩ時点のあいだ
でデータ転送とアイドル期間経過が平行して実行される
分従来よりも改善される。

【００４７】このように、図６のタイミングチャートに
示されるように、この実施例の特徴は、現在データバス
４を占有しているＤＭＡＣ２のバスグラント９がオフに
なるタイミングより前に、次に占有しようとしているＤ
ＭＡＣ２のバスグラント９をオンにして、現在データバ
ス４を占有しているＤＡＭＣ２のバス占有期間と次に占
有しようとしているＤＭＡＣ２のアイドル期間を重ね合
せて無駄な期間を減少させようというものであり、重ね
合う期間が長いほど全体のスループットは向上する。

【００４８】なお、上記実施例ではＤＭＡＣ等バスリク
エスタの数を２つとしたが、複数であればいくつでもよ
く、その数についての制限はない。

【００４９】以上、この実施例では、複数のＤＭＡＣ（
バスリクエスタ）が同一のデータバスを共有しており、
前記各ＤＭＡＣのバス占有期間の長さが一定時間Ｔｈ　
以内、また前記各ＤＭＡＣがバス要求承認信号を受信し
てから実際にデータ転送サイクルに入るまでのアイドル
期間が一定時間Ｔｉ　以上であるバスシステムにおいて
、あるＤＭＡＣが前記データバスを獲得してからＴｈ　
（現在バスを占有しているＤＭＡＣのＴｈ　）−Ｔｉ　
（新たにバスを占有しようとしているＤＭＡＣのＴｉ　
）時間経過後に他のＤＭＡＣがバス要求信号を出力した
場合には、ＤＭＡＣの優先順位に従って直ちに前記バス
要求信号を調停した後、最も優先順位の高いＤＭＡＣに
対して前記バス要求承認信号を出力するが、あるＤＭＡ
Ｃがデータバスを獲得してからＴｈ　−Ｔｉ時間以内に
他のＤＭＡＣが前記バス要求信号を出力した場合には、
直ぐには先期バス要求信号の調停を行わず、Ｔｈ　−Ｔ
ｉ　時間経過した時点でＤＭＡＣの優先順位に従って前
記バス要求信号を調停し、最も優先順位の高いＤＭＡＣ
に対して前記バス要求承認信号を出力することを特徴と
するバスアービタを説明した。

【００５０】

【発明の効果】以上のように第一あるいは第二の発明に
よれば、複数のバスリクエスタが同一のデータバスを共
有するバスシステムにおいて、データバスを占有するバ
スリクエスタの切替え及びアイドル期間の挿入が発生し
た場合でも、全体のスループットの低下を抑え、バスリ
クエスタに効率よくデータ転送を行わせることができる
という効果がある。

【図面の簡単な説明】

【図１】この発明の実施例１によるバスアービタを含む
バスシステムの概要を示すブロック図である。

【図２】この実施例１におけるバスアービタの詳細構成
図である。

【図３】この実施例１におけるバスアービタによるデー
タバスのアービトレーションの様子を示すタイミングチ
ャート図である。

【図４】この発明の実施例２によるバスアービタを含む
バスシステムの概要を示すブロック図である。

【図５】この実施例２におけるバスアービタの詳細構成
図である。

【図６】この実施例２におけるバスアービタによるデー
タバスのアービトレーションの様子を示すタイミングチ
ャート図である。

【図７】従来のバスアービタを含むバスシステムの概要
を示すブロック図である。

【図８】従来のバスアービタの詳細構成図である。

【図９】従来のバスアービタによるデータバスのアービ
トレーションの様子を示すタイミングチャート図である
。

【符号の説明】

１　　バスアービタ２　　ＤＭＡＣ３　　データメモリ４　　データバス５　　ローカルバス６　　ドライバ７　　タイマ８　　バスリクエスト９　　バスグラント１０　　アウトプットイネーブル１１　　タイマ出力１２　　Ｄ型フリップフロップ１３　　ゲート１４　　アドレスストローブ１５　　ローカルアドレスストローブ１６　　アイドル期間１７　　最大バス占有期間１８　　ウェイトステート

Claims

【特許請求の範囲】

【請求項１】　　以下の要素を有し、データバスを共有
してデータの転送を行う複数のバスリクエスタのバス獲
得要求を調停するバスアービタ（ａ）前記データバスと
前記各バスリクエスタとを、接続分離するドライバ、（
ｂ）バスリクエスタからバス獲得要求が出された場合に
、バス獲得要求を出したバスリクエスタに対してバス獲
得承認を出力するとともに、バスリクエスタのバス獲得
要求を他のバスリクエスタのバス獲得要求との間で調停
して、選ばれたバスリクエスタに対応する前記ドライバ
により前記データバスと得られたバスリクエスタを接続
するバスアービタ。
【請求項２】　　共通のデータバスを利用してデータの
転送を行うにあたりバス占有期間が定められていてバス
獲得承認からデータの転送に入るまでのアイドル期間が
存在する複数のバスリクエスタのバス獲得要求を調停す
るバスアービタであって、現在バスを占有しているバス
リクエスタのバス占有期間と新たにバスを占有しようと
しているバスリクエスタのアイドル期間とに基づいて、
バスリクエスタのバス獲得要求を調停することを特徴と
するバスアービタ。