CN101330130A - 聚合物薄膜中的自对准通孔的制造 - Google Patents

Abstract

一种低成本且高效的工艺在电介质聚合物膜中制造自对准通孔，所述通孔在顶导体和底导体之间提供电连接。该工艺是通过如下方式实现的：在第一图案化的导电层上印刷导电柱，随后沉积未图案化的层电介质，随后沉积第二图案化的导电层。在沉积电介质之后但在沉积第二导电层之前，在对柱进行闪光退火期间形成通孔。在该工艺中，利用闪光对柱材料进行退火，导致能量释放，这除去柱的顶部上的电介质。

Description

聚合物薄膜中的自对准通孔的制造

技术领域

本发明涉及在印刷电路中使用的有机晶体管，更具体而言涉及在聚合物电介质中制造通孔以将一个导电层与另一个相连的方法。

背景技术

已经为很多应用提出了有机场效应晶体管(oFET)，这些应用包括显示器、电子条型码和传感器。有机材料的低成本工艺、大面积电路和化学活性属性是使oFET在各种应用中变得重要的主要驱动力。这些目标中的很多目标取决于利用诸如苯胺印刷、凹版印刷、丝网和喷墨印刷的印刷技术的制造方法。

过去已经证明了印刷顶栅极和底栅极结构的晶体管和电路。通常，这种系统由柔性衬底上的印刷半导体、电介质和栅极导体构成。

现在参考图1，示出了一种顶栅极底接触有机MIS晶体管100的截面图。在绝缘衬底112上沉积并图案化用于晶体管源极和漏极的两个导体区101和102。导电区101和102之间的间隙被称为“沟道”，在图1中由103表示。在导电区101和102上沉积半导体层104。该半导体层必须覆盖沟道103，但可以存在或不存在于晶体管的其他区域中。在图1中，未除去半导体。

在半导体层104以及源极101和漏极102的顶部上沉积电介质材料薄膜106。也可以在其他区域中沉积或不沉积电介质106。然而，电介质106不可以存在于源极或漏极要连接到电介质的顶部上的导电迹线的任何区域中。

在电介质106的顶部上沉积并图案化导电膜108以形成晶体管的栅极，所述栅极必须完全覆盖沟道区103。还可以在其他区域中图案化该导电层，所述其他区域用作晶体管之间适当的连接。如相关电路设计所规定的那样，该导电层108必须接触源极/漏极层101/102。参考图1中的实例，源极101与导电层110接触，而漏极102与导电层111接触。根据电路结构，还可以在源极/漏极导电层与栅极层108之间形成电连接，其中源极/漏极层101/102上的金属不必用作晶体管的源极或漏极，而是用作互连。

将栅极导电层电连接到源极-漏极导电层的孔113和114被称为“通孔”。在现有技术中，可以通过利用标记或荫罩(shadow mask)不在这些区域中沉积电介质来制作这些孔。或者，为了确定通孔，使用诸如光刻的减成工艺(subtractive process)，随后通过化学、物理或反应离子方法进行蚀刻。

图案化需要精确的对准，从而将通孔与电介质上方和电介质下方的导体精确对准，以获得良好的电接触。此外，电介质中的不均匀性将会导致电介质上方和下方的导电层的不可靠的隔离，造成不期望的电连接。

在一些情况下，在将具有两种不同形状的特征彼此靠近印刷时，一个印刷区域可能会从另一个区域提取材料，导致材料分布不均匀，损害均匀性。随着需要印刷大量更小特征的电路的复杂性增大，这些不希望出现的现象更加严重。

因此，希望有一种利用低成本印刷技术的实用的可缩放工艺，其可以避开现有技术的上述限制，以在印刷有机场效应晶体管电路中在栅极金属层和源极/漏极金属层之间提供电接触。

发明内容

根据本发明，公开了一种低成本且高效的制造方法，该方法可以在电介质聚合物膜中制造自对准通孔，该通孔在顶部导体和底部导体之间提供电连接。

该工艺是通过如下方式实现的：在第一图案化导电层上印刷导电柱，随后沉积未图案化的层电介质，随后沉积第二图案化导电层。

在一个实施例中，在沉积电介质之后但在沉积第二导电层之前，在对柱进行闪光退火(flash annealing)期间形成通孔。在该工艺中，利用闪光对柱材料进行退火，造成能量释放，从而除去柱顶部上的电介质。

在另一个实施例中，选择柱材料，使得在对柱材料进行退火期间挥发反应使电介质被除去。在这种情况下，在电介质沉积之前不固化或仅部分固化柱材料。

在又一个实施例中，选择这些导电柱以使其包括排斥电介质材料的材料。在本实施例中，在电介质之前可以固化、部分固化或不固化柱材料，该工艺选择使电介质材料对柱材料的排斥属性最大化。

特别适于柱材料选择的材料为纳米颗粒导电油墨。通常在纳米颗粒油墨的固化温度下对电介质材料进行退火。

可以将本发明的方法普遍地用于在大部分的聚合物薄膜中制造通孔。

附图说明

在附图中以举例的方式而非限制性的方式例示了本发明，其中相同的参考标记表示相同的元件，其中：

图1示出根据现有技术的有机FET晶体管的截面图，其包括绝缘衬底、有机聚合物膜、电介质层、通孔和导电栅极；

图2-4和9-11为在根据本发明的印刷有机FET电路中形成通孔的顺序工艺步骤，其中：

图2示出如下工艺步骤的截面图，其中在衬底上沉积源极漏极导体，具有限定的源极源极电极以给出局部处理过的衬底；

图3示出下一工艺步骤的截面图，其中沉积半导体并对其进行退火；

图4示出了下一工艺步骤的截面图，其中沉积纳米颗粒油墨；

图5示出通过喷墨方法图案化的柱；

图6示出通过苯胺印刷图案化的柱；

图7示出通过凹版印刷图案化的柱；

图8示出通过丝网印刷图案化的柱；

图9示出下一工艺步骤的截面图，其中沉积电介质油墨；

图10示出下一工艺步骤的截面图，其中将样品暴露在光学闪光下；

图11示出下一工艺步骤的截面图，其中沉积栅极导体；

图12-18示出制造根据本发明的底栅极晶体管的顺序步骤的截面图，其中：

图12示出形成底栅极晶体管的初始步骤，其中沉积栅极层和通孔柱；

图13示出形成底栅极晶体管的下一步骤，其中沉积电介质；

图14示出在底栅极器件中形成通孔开口的截面图；

图15示出在形成顶接触底栅极器件期间沉积半导体的截面图；

图16示出穿过顶接触底栅极器件上的半导体形成通孔开口的截面图；

图17示出在顶栅极底栅极器件上沉积源极和漏极的截面图；以及

图18示出沉积半导体和源极/漏极层以形成底接触底栅极器件的截面图。

具体实施方式

参考图2-4和9-11中的顶栅极有机晶体管的制造和图12-18中的底栅极有机晶体管的制造对根据本发明的通孔形成进行说明。

现在参考图2，在绝缘衬底203上分别图案化源极和漏极导体201和202。源极/漏极导体可以是任何导电材料，包括金属、导电聚合物或纳米颗粒油墨。优选的沉积方法取决于材料，包括固体源的升华和蒸发，或利用液体的沉积。可以经由荫罩、通过直接沉积期望的图案，或通过沉积并随后除去不需要的材料来实现图案化。衬底必须是电绝缘的，由柔性或刚性材料构成。柔性衬底材料包括PET、PEN、Kapton、聚酯薄膜和纸。刚性材料包括具有二氧化硅的硅、蓝宝石或其他绝缘材料。

现在参考图3，在源极和漏极201、202之间以及衬底203上沉积半导体204。还可以在电路的其他区域中施加半导体，但一定要至少存在于源极201和漏极202之间的沟道区中。半导体材料包括任何表现出半导体属性的材料，包括诸如聚噻吩、并五苯的有机化合物和诸如硅的无机材料。在另一个实施例中，半导体部分或全部地覆盖源极和漏极的顶部。在又一个实施例中，根本不图案化半导体，而是在整个电路之上将其沉积为一层。

现在参考图4，在源极201和漏极202上沉积导电柱205和206。将柱205和206置于源极和漏极上，在此处电路设计需要至随后的导电层的电连接。并非每一个源极和漏极都必须要求这种连接。也可以在未必用作晶体管的源极或漏极的导电迹线上形成这种连接。

导电柱205和206可以由任何材料制成，但优选地将其选择成可与随后沉积的电介质材料适当地相互作用。在一个实施例中，选择柱材料，使得其将“闪光退火”，由此在退火过程中释放大量的能量。可以在该步骤部分地固化该柱材料或根本不固化。在沉积电介质之后完成最终的退火工艺。

在一个实施例中，如图5所示由喷墨印刷机沉积柱。通过经由包括使铁电表面收缩的机制而物理地压缩室534，来经由喷嘴532喷射一滴或多滴油墨530。或者，可以通过加热的方法使油墨在室534或喷嘴532中膨胀。选择油墨的特性，例如粘度和表面张力，以在沉积表面上形成适当的结构。

在另一个实施例中，如图6所示通过苯胺印刷法沉积柱。在苯胺印版(flexographic plate)630上形成柱的突起图案632。突起的表面632覆盖有油墨634，并与要印刷柱的区域对准并接触，由此将油墨634转印到源极和漏极201和202上。印刷版可以是平坦的，或者可以置于卷轴(roller)上，其中在卷轴的下面卷起衬底的连续进料以形成卷到卷(roll-to-roll)印刷苯胺印刷平台。

在另一个实施例中，如图7所示通过凹版印刷法沉积柱。在凹版(gravureplate)730中形成腔732和734，也称为着墨孔(cell)732和734。将印版浸没在油墨中，然后刮擦干净，由此在单元732和734中留下油墨。然后将印版设置为与其上印刷柱的区域接触，即与源极201和漏极202接触。然后将油墨转印到源极201和漏极202的表面上。凹版可以是平坦的，或者可以安装在卷轴上，其中在卷轴的下面卷起衬底的连续进料以形成卷到卷凹版印刷工艺。

在又一个实施例中，如图8所示通过丝网印刷法沉积柱。要印刷柱的位置将在线或尼龙网眼片(wire or nylon meshed sheet)830中具有开口。将网屏设置成与要印刷的表面接触，使得开口832和834与预期的印刷位置，即源极201和漏极202对准。然后将油墨置于网屏的顶表面上，并通过丝网版(screen plate)830的顶表面上的刮板使油墨受压穿过开口。也可以将网屏安装在卷轴上，从而使用旋转丝网印刷。利用旋转丝网印刷，可以印刷衬底的连续进料以形成卷到卷丝网印刷工艺。

在另一个实施例中，选择柱材料，使得其在退火期间会以挥发的方式发生反应。可以在该步骤部分地固化柱材料或根本不固化。这可以通过将热挥发的聚合物用作柱材料来实现，所述聚合物在高于给定温度T的温度下易于挥发。在沉积电介质之后在最终退火工艺期间实现该温度。

在又一个实施例中，选择柱材料，使得其排斥电介质材料。在这种情况下，可以在该步骤固化柱材料，部分固化柱材料或根本不固化。选择适当的工艺，以使电介质对柱材料的排斥性最大化。

在又一个实施例中，在柱材料上方在通孔位置中沉积极性与电介质相反的不同牺牲聚合物。在这种情况下，该聚合物导致电介质使通孔去湿并自对准。可以在除去牺牲聚合物之后通过所沉积的栅极金属来填充在这种情况下所得的通孔。

现在参考图9，沉积电介质油墨207。电介质将覆盖半导体204、源极201和漏极202区域以及柱205和206。这可以通过沉积图案化的电介质或者通过在未图案化的情况下利用电介质涂布整个表面来完成。在一个实施例中，电介质覆盖柱205和206的顶部。

在另一个实施例中，电介质的高度低于柱205和206的高度，由此使柱的顶端暴露出来。在一个实施例中，柱材料排斥电介质，使得柱的顶部没有任何电介质材料。这在电介质溶液是疏水性的、柱材料是亲水性的情况下可以实现，反之亦然。湿润性的这种差异导致电介质从其接触纳米颗粒油墨的位置移开或去湿，从而实现了通孔的自对准。

现在参考图10，将电介质的表面暴露在光下，这使得柱材料经由“闪光退火”而固化。在本实施例中，该过程释放能量，这使得柱205和206的顶部上的残余电介质208和209被除去，由此暴露出柱的顶部。或者，在闪光辐射能够穿透衬底材料的情况下，通过衬底底部进行这种闪光退火。

在另一个实施例中，对柱材料进行热退火或快速热退火，由此通过挥发性反应从柱的顶部除去电介质材料。

在又一个实施例中，柱材料排斥电介质材料，从而使柱的顶部没有电介质。如果较早未对柱材料进行完全退火，则可以在该阶段完成退火工艺。

在又一个实施例中，为柱材料进行的退火还用来对电介质材料进行退火。

现在参考图11，对栅极导体210进行沉积、图案化和退火，以完成电路的制造。为了形成晶体管的栅极，导电层210必须覆盖源极201和漏极202之间的沟道区。也可以图案化导电层210，以使其对应于另一晶体管的栅极，或者其可以用作导电互连，或出于任何目的在该层上提供导电装置。

栅极导体包括任何导电材料，包括金属、导电纳米颗粒或导电聚合物。通过利用诸如凹版印刷、喷墨、苯胺印刷或丝网印制的印刷技术以图案化的方式沉积溶液或油墨，来实现图案化。或者，可以在沉积期间使用荫罩，或者随后通过光刻工艺除去不想要的材料来图案化栅极金属。

在柱205和206上方的区域208和209上没有电介质或半导体，因为已经通过上述方法将其除去。因此，在导电层210与柱205或206接触的情况下，在第一源极/漏极导电层和第二栅极层导体之间穿过它们之间的材料形成电连接。尽管源极/漏极导电层的主要目标是限定晶体管的源极/漏极，栅极导电层的主要目标是限定栅极层，但是任一层都可以出于其他目的来图案化金属，例如为了制造电容器、电阻器、电感器或用作互连。

还可以将根据本发明的同样的通孔形成方法用在如图12所示的底栅极构造中。在衬底1201上形成包括栅极导体1202以及导电区1204和1206的图案化导电层。可以通过以下方式获得该图案：直接在衬底1201上沉积流体导体；蒸发导电固体穿过荫罩；或首先用导电层覆盖整个衬底随后进行选择性的去除。导电栅极材料可以包括任何导电物质，包括金属、导电聚合物或纳米颗粒金属油墨溶液。

然后利用上述同样方法中的任何一种在表面1204和1206上沉积柱，以形成通孔1210和1212。

现在参考图13，在通孔1210和1212之上沉积电介质1214。如图13所示，电介质1214可以覆盖整个区域。或者，可以将电介质1214沉积成图案，其中至少覆盖栅极层上的所有导电区。还可以覆盖导电区之间的区域，但如果需要也可以使其不被覆盖。

如图14所示，现在利用如上所述的方法，通过闪光退火或热退火形成通孔金属开口，其释放的能量除去通孔柱上面的电介质。

在图15中，如图所示，在电介质层1214之上形成半导体层1216。在另一个实施例中，可以在形成通孔开口之前形成半导体层1216。在任何一种情况下，半导体1216必须覆盖构成晶体管栅极的所有区域。

半导体1216可以置于或不置于除栅极导体之外的区域中，包括通孔区上方。半导体1216可以覆盖整个表面区域。如图16所示，可以使用上述打开通孔1210和1212的方法来打开通孔之上的电介质和半导体。

在一个实施例中，如图17所示，通过在导电源极/漏极层之前沉积半导体1216以形成源极1222、漏极1224以及导电区1220和1226，来形成“顶接触底栅极”结构。导电区1220和1226代表布设到芯片其他区域用于适当电接触的导电互连。至少一部分源极1222和漏极1224必须覆盖栅极1202，以便形成晶体管。源极1222和1224之间的区域为晶体管的沟道区，其必须由栅极完全覆盖。

在图18所示的另一个实施例中，通过在限定图案化栅极层之后沉积半导体来形成“底接触顶栅极”结构。在这种结构中，源极1222和漏极1224之间的空间构成了沟道区。沟道区必须由栅极1202完全覆盖。半导体1216必须至少覆盖整个沟道区。或者，半导体可以覆盖源极1222和漏极1224，并可以覆盖任何其他区域。甚至可以在根本不图案化的情况下施加半导体层1216。在这种情况下，上述通孔打开技术将会穿过电介质和半导体夹层结构开打开口。

尽管已经在以上说明和例示性实施例中详细地对本发明进行了说明，但本领域技术人员将认识到，在不背离本发明的精神和范围的情况下可以进行许多变化。因此，可以理解，例如，上述结构可以包括各种不同的纳米颗粒、聚合物，并且可以使用各种印刷方法来实现这种结果。工艺还可以包括在各步骤的表面处理以及改变的晶体管结构，包括诸如顶栅极顶电极、顶栅极底电极、底栅极顶电极、底栅极底电极和垂直FET的结构。

Claims (14)

1、一种在电介质层中制造自对准通孔的方法，包括：通过在每个通孔的位置形成柱，而在所述电介质层上面的第一导电层和所述电介质层下面的第二导电层之间提供电接触。

2、根据权利要求1所述的方法，还包括制造顶栅极有机晶体管，其中所述第一导电层用作所述晶体管的源极/漏极，并且所述第二导电层用作所述晶体管的栅极。

3、根据权利要求1所述的方法，还包括制造底栅极有机晶体管，其中所述第一导电层用作所述晶体管的栅极，并且所述第二导电层用作所述晶体管的源极/漏极。

4、根据权利要求1所述的方法，其中沉积所述电介质层而不图案化。

5、根据权利要求1所述的方法，其中所述柱的材料是通过印刷方法设置的流体。

6、根据权利要求1所述的方法，其中所述柱的材料是通过喷墨印刷、苯胺印刷、凹版印刷或丝网印刷设置的流体。

7、根据权利要求1所述的方法，其中所述电介质覆盖所述柱的顶部。

8、根据权利要求1所述的方法，其中所述电介质的高度小于所述柱的高度。

9、根据权利要求1所述的方法，还包括通过在沉积所述第二导体层之前对所述柱的材料进行闪光退火来除去所述柱的顶部上的电介质材料。

10、根据权利要求1所述的方法，还包括通过在沉积所述第二导体层之前对所述柱的材料进行热退火来除去所述柱的顶部上的电介质材料。

11、根据权利要求1所述的方法，还包括通过使用亲水性柱材料来除去所述柱的顶部上的疏水性电介质材料。

12、根据权利要求1所述的方法，还包括通过使用疏水性柱材料来除去所述柱的顶部上的亲水性电介质材料。

13、根据权利要求1所述的方法，还包括利用牺牲聚合物覆盖每一个柱。

14、根据权利要求1所述的方法，其中所述第一导电层包括第一金属层，所述第二导电层包括第二金属层，每一个柱包括油墨柱，并且通过在每个通孔的位置形成柱以在所述电介质层上面的第一导电层和所述电介质层下面的第二导电层之间提供电接触包括：

在衬底上沉积所述第一金属层；

在所述第一金属层上形成多个所述油墨柱；

在所述多个油墨柱之上形成所述电介质层；

对所述电介质层进行退火以暴露所述油墨柱的顶表面；以及

在所述电介质层之上沉积所述第二金属层，以提供从所述第二金属层穿过退火过的油墨柱通孔到达所述第一金属层的导电路径。

Images