CN101449404B - 自对准高性能有机fet的制造方法 - Google Patents

自对准高性能有机fet的制造方法 Download PDF

Info

Publication number
CN101449404B
CN101449404B CN2006800547619A CN200680054761A CN101449404B CN 101449404 B CN101449404 B CN 101449404B CN 2006800547619 A CN2006800547619 A CN 2006800547619A CN 200680054761 A CN200680054761 A CN 200680054761A CN 101449404 B CN101449404 B CN 101449404B
Authority
CN
China
Prior art keywords
layer
dielectric layer
dielectric
printing ink
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800547619A
Other languages
English (en)
Other versions
CN101449404A (zh
Inventor
K·迪姆勒尔
R·R·罗措尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tai development limited liability company
Original Assignee
OrganicID Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OrganicID Inc filed Critical OrganicID Inc
Publication of CN101449404A publication Critical patent/CN101449404A/zh
Application granted granted Critical
Publication of CN101449404B publication Critical patent/CN101449404B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/141—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE
    • H10K85/146—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE poly N-vinylcarbazol; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/623—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing five rings, e.g. pentacene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/631—Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)

Abstract

可以以高体积和低成本制造低沟道长度有机场效应晶体管。该晶体管结构包括依次沉积并被构图的多层，包括用作源极端子的第一导体层、第一电介质层、用作漏极端子的第二导体层、半导体层、第二电介质层、以及用作栅极端子的第三导体层。在这种结构中，在第一导体层和第二导体层之间的第一电介质的边缘上形成晶体管。第二导体层沉积在由电介质形成的凸起的表面上，从而使油墨不会流到电介质的凸起的表面之间的槽中。这是通过用导电油墨涂覆平坦的或旋转的印刷板，并施加适当的压力从而仅在电介质的凸起的表面上沉积该材料来实现的。第二金属自动地与其下的层对准。由于这种自对准和由电介质材料的厚度形成的短沟道，在不需要高分辨率平板印刷设备的情况下制成高性能FET。

Description

自对准高性能有机FET的制造方法 
相关申请 
本申请要求在2006年4月27日申请的序列号为11/380517的美国申请的优先权，这里并入其全部内容以供参考。 
技术领域
本发明涉及有机晶体管，更具体地，涉及利用高体积自对准构图技术来制造高性能有机FET的结构和方法，从而制造低沟道长度有机FET器件。 
背景技术
已经有人提出了有机场效应晶体管(FET)用于大量应用，包括显示器、电子条形码和传感器。低成本工艺、大面积电路和有机材料的化学活性性能是使有机FET在各种应用中成为重要器件的主要驱动力。很多这些目标取决于利用印刷技术如苯胺印刷术、凹版印刷、丝网印刷和喷墨印刷等来制造的方法。 
有机MOS晶体管在操作上类似于硅金属-氧化物-半导体晶体管。结构上的主要差别在于有机MOS晶体管利用半导电的有机聚合物膜的薄层作为器件的半导体，这与更典型的无机硅MOS器件中使用的硅层相抵触。 
现在参照图1，其中示出了顶栅底接触型有机MOS晶体管100的截面图。两个导电区101和102沉积在衬底112上并对其进行构图。导电区101和102之间的间隙为公知的“沟道”，并在图1中表示为103。半导体层104沉积在导电区101和102上。电介质材料106的薄膜沉积在半导体层104的顶部。导电膜108沉积在有机半导体106的顶部并对其进行构图，从而形成栅极，使得栅极完全覆盖沟道区103。 
通过电场效应，在栅极导体108和源极101之间施加电压，改变在半导体区104和电介质106之间的界面附近的沟道区103中的有机半导体的电阻。当在源极101和漏极102之间施加另一电压，电流在漏极和源极之 间流动，这取决于栅-源电压和漏-源电压。 
有机半导体材料经常分为聚合物、低分子重量或混合物。并五苯、己基噻吩、TPD、和PBD是低重量分子的例子。聚噻吩、对亚苯基亚乙烯基(parathenylene vinylene)和聚亚苯基乙烯(polyphenylene ethylene)是聚合物半导体的例子。聚乙烯咔唑是混合材料的例子。这些材料不被分为绝缘体或导体。有机半导体按照与无机半导体中的带理论类似的理论描述的方式起作用。然而，在有机半导体中引起电荷载流子的实际机制基本上不同于无机半导体。在例如硅的无机半导体中，通过向主晶格中引入不同化合价的原子而产生载流子，它的数量通过注入到导带中的载流子的数量来描述，其运动可以通过波矢量k来描述。在有机半导体中，通过碳分子的混合在某些材料中产生载流子，其中被称为π电子的弱键合的电子离开原位并从原始产生该电子的原子运动相对长的距离。这种效应特别出现在包括共轭的分子或苯环结构的材料中。由于离开原位，这些π电子可以被简单地描述为处于导带中。这一机制导致低电荷迁移率，导致有机半导体的电流特性明显低于无机半导体的电流特性，所述电荷迁移率是描述这些载流子可以移动穿过该半导体的速度的量。 
除了较低迁移率之外，产生的载流子的物理特性导致有机MOS晶体管和无机半导体的操作之间的另一关键区别。在无机半导体的典型操作中，通过由电荷载流子构成的“反型层”改变沟道区的电阻，其中电荷载流子由在半导体中作为少数存在的电荷的类型构成。用与用于导电的载流子相反类型的载流子对硅体进行掺杂。例如，p型无机半导体由n型半导体构建，但是使用p型载流子(也被称为空穴)在源极和漏极之间传导电流。然而，在有机半导体的典型操作中，通过由电荷载流子构成的“累积层”改变沟道区的电阻，其中的电荷载流子由半导体中作为多数存在的电荷类型构成。例如，在常规操作中，PMOS有机晶体管使用P型半导体和p载流子或空穴来产生电流。 
尽管有机晶体管具有远低于无机晶体管的性能，但是制造有机晶体管的材料和处理技术的成本明显低于用于制造无机晶体管的材料和处理技术的成本。因此，有机晶体管技术应用于希望成本低且可接受低性能的情况。有机和无机晶体管的性能都部分地取决于沟道长度，其中该沟道长度定义 为源极和漏极之间的间隔。工作的最大频率与该沟道长度的平方成反比。因此，希望尽可能减少该间隔。低成本印刷技术一般被限制到25μ的最小范围。以比这更精细的分辨率进行印刷一般是不可能的。 
在现有技术中，已经提出了其中源极和漏极彼此垂直的晶体管结构。这种类型的结构具有如下优点：在不必以这么高分辨率进行印刷的情况下可以实现源极和漏极之间的小间隙。图2示出基本结构。第一导体金属源极204和第二导体金属漏极206沉积在第一电介质层208的两侧上。晶体管的沟道由第一金属和第二金属导体之间的表面209限定，由此通过第一电介质的厚度限定沟道长度。然后将第二电介质207和第三导体214沉积在那个表面上，从而完成晶体管。由此在无需印刷源极和漏极之间的短间隙的情况下制造了高性能短沟道长度晶体管。 
成功地实现这种结构的关键在于金属漏极206和第一电介质208的斜面211的开始端的对准。 
图3表示金属漏极306和下层第一电介质层308之间的不良对准的结果。当对准这些层时，总是存在规定精度的对准容差，该精度是一层相对于其下面的另一层可以制造的精度。如果将导体印刷到该斜面上，油墨将以短距离流到金属源极304，使晶体管失效。因此，必须允许距离斜面的边缘具有容差，从而保证油墨不会印刷到电介质308的斜面309上。因而，必须制造金属漏极层306，其允许在电介质308的表面上的间隙，从而保证在未对准的不良情况下，金属漏极层306落在电介质斜面309的边缘的点311上。然而，标准器件的沟道长度现在由金属漏极306和金属源极304之间的总距离来限定，该总距离目前是斜面309加上电介质308的表面上的间隙313。由于对准容差可能比电介质308的厚度大，因此附加间隙313相比之下可能很大。因而失去了通过垂直晶体管潜在地可获得的短沟道长度的优点。由于这个原因，有效的垂直晶体管需要消除这个对准容差的工艺。 
在现有技术中用于消除这个对准容差的公知的一种这样的方法被Natalie Stutzmann，Richard Friend，和Henning Sirringhause于2004年3月21日在Science中发表的、名称为“Self-Aligned，Vertical-ChannelPolymer Field-Effect Transistors”的论文公开了。图4示出实现这一点的方法。参照图4，将V形锻模(impression die)410按压穿过先前沉 积的由第一金属源极404、第一电介质406和第二金属408构成的层。当提升锻模410时，得到穿过这些层的切口，从而形成倾斜的电介质406，同时在电介质斜面的顶部切割第二金属408。然而，几个问题使这种制造方法不切实际。这种方法存在的严重问题是，当将锻模按压穿过这些层时金属408层受到污染(smear)，由此使第二导体408和第一导体404短路。这种方法存在的另一问题是锻模在器件的底部形成点，在这个区域中沉积控制厚度的层是非常困难的。这种方法存在的又一问题是锻模的穿透深度由压力控制。如果锻模压力太轻，锻模将不会穿透到第一金属层404。如果锻模压力太重，锻模将穿透衬底402，给晶体管的性能带来不利影响。因此压力的范围由第一导体404的厚度限定，对于高体积低成本制造方法来说，压力变化太窄。 
因此，希望提供一种用于有机FET的实际结构，利用低成本印刷技术产生小的沟道长度。 
发明内容
根据本发明，公开了一种结构及其制造方法，可以以高体积和低成本制造低沟道长度器件。该结构包括依次沉积并被构图的多层，包括用作源极端子的第一导体层、第一电介质层、用作漏极端子的第二导体层、半导体层、第二电介质层、以及用作栅极端子的第三导体层。在这种结构中，在第一导体层和第二导体层之间的第一电介质的边缘上形成晶体管。 
第二导体层沉积在由电介质形成的凸起的表面上，从而使油墨不会流到电介质的凸起的表面之间的槽中。在本发明的实施例中，这是通过用导电油墨涂覆平坦的或旋转的印刷板，并施加适当的压力从而仅在电介质的凸起的表面上沉积该材料来实现的。通过这种方式，第二金属自动地与其下的层对准。由于这种自对准和由电介质材料的厚度形成的短沟道，在不需要高分辨率平版印刷设备的情况下制成高性能FET。 
附图说明
通过例子示出本发明并且不限于附图，附图中相同的参考标记表示类似的元件，其中：
图1是根据现有技术的有机FET晶体管的截面图，该有机FET晶体管包括绝缘衬底、有机聚合物膜、电介质层和导电栅极； 
图2是根据现有技术的垂直FET晶体管的截面图，该垂直FET晶体管包括绝缘衬底、有机聚合物膜、电介质层和导电栅极； 
图3是示出金属和电介质层之间的不良对准的结果的根据现有技术的垂直FET晶体管的截面图； 
图4是示出根据现有技术的实现了金属和电介质之间的自对准的“V-grove”方法的截面图； 
图5示出根据本发明的一个实施例的制造垂直有机FET晶体管的结构； 
图6示出根据本发明另一实施例的制造具有分离栅极、源极和漏极端子的垂直有机FET晶体管； 
图7-13示出制造根据本发明的一个实施例的结构的各个工艺步骤；以及 
图14-15示出将用于互连金属层的接触孔集成到根据本发明另一实施例的工艺中的方法。 
具体实施方式
现在参照图5，其示出本发明的一个实施例。通过在衬底550上沉积多个连续的图案化的层形成该结构，这些层是：导体金属-源极502、第一绝缘体电介质504、导体金属-漏极506、半导体508、第二绝缘体电介质510、导体金属-漏极512和导体金属-栅极514。 
参见图5，区域520表示由该结构形成的晶体管。这种器件的源极由金属-源极502形成，漏极由金属-漏极506形成。金属-漏极506和金属-源极502之间的垂直空间形成区域520中的器件的沟道区530。沟道区530被半导体508、电介质2 510和金属栅极514这些连续的层叠加。在区域520中的晶体管的栅极端子是金属-栅极514。 
参考图5，区域522表示由相同结构形成的第二晶体管。间隙540是该晶体管的沟道。在该实施结构中，晶体管520和晶体管522共享用于栅极端子的相同电连接。漏极端子和源极端子是电气独立的端子。 
图6示出本发明的另一实施例，其中金属-栅极层和金属-源极层在区 域620和622之间不是连续的。因此，该结构具有电气独立的源极、漏极和栅极端子。 
图7示出用于形成上述结构的工艺的开始。导体金属-源极702沉积在衬底750上。该图中的特定实施例示出连续层，但是该层通常被构图以形成用于每个晶体管的独立的源极端子。优选的构图方法是通过加成方法如凹版印刷、苯胺印刷、喷墨印刷或平版印刷来实现的。适合于金属-源极的材料可以是任何基于溶液的导体，包括片状(flake)银油墨、片状金油墨、纳米颗粒银油墨、纳米颗粒金油墨、PEDOT、聚噻吩和聚苯胺。或者，该构图可以通过减成工艺来实现，由此首先通过如刮墨刀刮涂(doctor-blading)等方法进行涂覆，然后通过蚀刻、剥离、激光烧蚀或除去不需要的材料来进行构图步骤。利用诸如蒸发、溅射和升华等不可印刷沉积技术还可以将减成方法用于导体金属。 
参考图7，沉积经构图的电介质层704。优选的构图方法是通过使用诸如凹版印刷、苯胺印刷、喷墨印刷或平版印刷等加成方法来沉积基于溶液的电介质来实现的。或者，这种图案化可以通过减成工艺来实现，由此首先通过如蒸发、溅射、升华或刮墨刀刮涂等方法进行涂覆，然后通过蚀刻、剥离、激光烧蚀或除去不需要的材料来进行构图步骤。 
在形成该结构时第一电介质层754的边缘705的斜面是重要的考虑因素，因为随后各层将在该表面上形成有源晶体管。当使用加成沉积方法时，可以通过适当调节电介质溶液的表面张力和下层沉积表面的表面能来控制该斜面。可以通过诸如添加表面活性剂等方法以及通过调节溶液的重量与固体比例来改变油墨的表面张力。可以通过诸如电晕处理、氧等离子体、紫外线曝光和臭氧处理等方法来改变待沉积的该表面的表面能量。 
图8具有与前图相同的层，相同的层标有相同的标记。特别地，金属-源极层802和电介质层804沉积在衬底850上。通过用导电油墨涂覆平坦印刷板的表面或者旋转印辊来沉积下一层。该导电油墨可以是基于溶液的片状导体油墨、基于溶液的纳米颗粒金属油墨、PEDOT、聚苯胺、聚噻吩或某种其它的基于溶液的导电流体。适当调整印刷板的印刷压力和形成印刷板的材料，使得油墨传送到由第一电介质804形成的凸起的表面上，但是油墨将不传送到由电介质图案形成的凸起的表面之间的槽中。该机制将导 致在第一电介质上形成自对准金属涂层，由此不再需要通过如光学对准等其它手段来对准两层。 
图9示出涂覆传送装置949的金属油墨的预期行为。接触由电介质904产生的凸起的表面的油墨粘合到该电介质的表面上。在凸起的电介质表面之间形成的槽足够深，使得油墨不会渗透到该槽的内部。当提升传送装置949时，对应于槽的区域的导电油墨905留在传送装置上，并且不会传送到电路的表面上。 
图10示出完成自对准金属沉积之后的所得结构。现在金属-源极1002、第一电介质层1004、以及金属-漏极1006沉积在衬底1050上。金属-漏极1006与电介质1004的边缘自对准。 
图11示出该工艺中的下一工艺步骤，半导体层1108的沉积。该层可以是连续的，如图11所示，但是也可以被构图。功能需求是将半导体沉积在金属-漏极1106和金属-源极1102之间、第一电介质1104上的垂直表面1130和1140上。该区域将成为晶体管的沟道区。半导体材料包括低分子材料，如并五苯、己基噻吩、TPD、和PBD；以及聚合物材料，如聚噻吩、对亚苯基亚乙烯基和聚亚苯基乙烯。混合材料如聚乙烯咔唑也是用于半导体材料的良好候选材料。沉积方法包括加成方法，如苯胺印刷、凹版印刷、丝网印刷或平板印刷。沉积方法还包括减成方法，如涂覆方法、蒸发、溅射和升华。 
图12示出第二电介质1210的沉积。该层必须封闭半导体图案1240。该电介质材料优选是可印刷的材料，这种材料包括无机前体，如旋涂玻璃或基于聚合物的电介质，如交联聚乙烯基苯酚(PVP)、聚丙烯、CYTOP、聚乙烯醇、聚异丁烯、PMMA、聚对苯二钾酸乙二酯(PET)、聚-p-亚二甲苯基和CYMM。或者，该电介质可以是被蒸发、溅射或通过热和化学反应而生长，然后通过蚀刻或激光烧蚀进行构图的材料。沉积方法包括加成方法，如苯胺印刷、凹版印刷、丝网印刷、喷墨印刷或平版印刷。沉积方法还包括减成方法，如涂覆方法、蒸发、溅射和升华。 
图13示出金属-栅极1314的沉积。该层必须被构图，从而位于第二电介质1310的表面上。为了实现电功能，该金属层必须沿着由图13中的边缘1330和1340限定的晶体管的沟道覆盖第二电介质层1310。该层用作晶 体管的栅极端子，控制从源极到漏极流过该晶体管的电荷载流子的数量。 
上述说明例示了晶体管的形成。在完成的电路设计中，通过经由第一电介质和第二电介质中的开口连接合适的金属-栅极区域、金属-漏极区域以及金属-源极区域，将这些晶体管互连，如图14所示。第二电介质1410和半导体层1404中的开口1411形成晶体管的金属-栅极1414和金属-源极1402之间的连接，其中该晶体管的沟道由1440形成。可以通过在印刷电介质和半导体时留下孔，或者通过包括激光烧蚀、蚀刻或剥离的减成工艺来制造它们，由此形成这些孔。如果这些孔的尺寸合适并且导电油墨的粘度足够低，则电介质油墨将流进这些孔中。应该注意的是，当该技术用于制造穿过接触孔的接触部时，不允许从金属-漏极层1406到金属-源极层1402的接触孔。金属-漏极层1406是按照自对准的方式形成在凸起的表面上的，因此不会流进形成在那层上的接触孔中。从电路设计的观点出发，这不构成限制，因为金属-漏极1406和金属-源极1402之间的电接触仍然可以通过形成两个接触部来实现，从而形成连接。如图14所示，开口1412形成金属-栅极1414和金属-漏极1406之间的连接，并且开口1411形成相同节点金属-栅极141和金属-源极1402之间的连接，由此形成金属-源极1402和金属-漏极1406之间的电接触。 
或者，可以通过利用如喷墨印刷等方法将导电溶液注入到这些孔中来填塞这些接触孔。由于接触孔周围的壁将包含导电流体，因此用低粘度导电油墨进行基于矢量(vector-based)的喷墨印刷将是特别有效的。填塞还可以通过电镀来实现，因为不希望较厚的金属的区域被电介质材料覆盖，由此保护这些区域不受电镀剂影响。还可以使用无电镀作为用导电材料填充接触孔的方法。当用导体填塞接触孔时，来自金属-漏极1511和金属-源极1502的接触孔被容许，如图15所示。 
第一电介质层1504的层厚确定晶体管的沟道长度。只要晶体管的短沟道长度效应被适当管理并且是可接受的，薄到50nm或者甚至更薄的层厚也是可以的。应该注意的是，这种薄沉积要求上述的金属-漏极1511的沉积方法被足够好地设计，从而不会在由电介质形成的槽中不经意地沉积金属，该槽在这样的薄第一电介质层厚度的情况下很浅。在其它极端情况，第一电介质1530的厚度可以在几十微米数量级。尽管通过这种方式制造的晶体 管器件将因增加的沟道长度而导致更低的导通电流，但是当该槽是那个深度时，该沉积方法将不必是经良好设计的。典型的第一电介质厚度在1—3μm范围内。对器件性能来说至关重要的另一厚度是第二电介质，其厚度在100nm到500nm的范围内，但是可以根据晶体管性能目标而更厚，或者可以在无针孔的条件下可重复地沉积该层的前提下更薄。其它层的厚度对晶体管性能只具有次要的影响，因此其它层的厚度具有与其相关的很大的范围。半导体1508、金属-漏极1511、金属-栅极1514的典型厚度在50nm到1μm范围内，但是可以根据沉积方法和晶体管性能目标而更厚或更薄。 
虽然在前面的说明和例示的实施例中详细介绍了本发明，但是本领域技术人员都明白，在不脱离本发明的精神和范围的情况下可以进行很多修改。这样，应该理解，例如，上述结构可包括自组装单层(SAM)、电晕处理、或其它表面处理以获得所希望的表面能和接触角，从而优化印刷特性。导体层可以在第一导体、第二导体、或者第三导体层之下包含另一导电层，以便促进增强的粘接、或者增大或减小印刷表面的润湿。金属层可以通过浸金或硫醇处理来进行处理以减少氧化，增加金属的有效功函数，并且促进半导体聚合物和晶体结构的期望对准。电介质层可由两层或更多层构成，以便促进粘接，减少通过该电介质的泄漏，改变电介质层的电容，或者增强控制该电介质的边缘上的斜面的能力。还可以在每个沉积步骤或在整个工艺结束时包括各种固化步骤。

Claims (13)

1.一种制造有机场效应晶体管的方法，包括：
提供衬底层；
在该衬底层上形成导电源极层；
在该导电源极层上形成第一电介质层，该第一电介质层具有倾斜边缘，该倾斜边缘形成晶体管的沟道长度；
在该第一电介质层上形成自对准导电漏极层，其中形成所述自对准导电漏极层包括：用包括基于溶液的导体的油墨涂覆印刷板的表面；以及施加所述印刷板以将所述油墨传送到所述第一电介质层的凸起的表面上，但是不将油墨传送到所述第一电介质层中的槽内；
在该第一电介质层的所述倾斜边缘上形成半导体层；
在形成在所述第一电介质层的所述倾斜边缘上的所述半导体层上形成第二电介质层；以及
在所述第二电介质层上形成导电栅极层。
2.根据权利要求1所述的方法，还包括在所述半导体层和所述第二电介质层中形成开口，以便暴露所述导电源极层。
3.根据权利要求1所述的方法，还包括在所述半导体层和所述第二电介质层中形成开口，以便暴露所述导电漏极层。
4.根据权利要求1所述的方法，其中调节印刷板的压力，以便优化油墨的传送，使其仅传送到所述第一电介质层的凸起的表面上，所优化的油墨的传送通过所述第一电介质层中的所述槽内无油墨来证实。
5.根据权利要求1所述的方法，其中选择所述印刷板的材料以便优化油墨的传送，使其仅传送到所述第一电介质层的凸起的表面上，所优化的油墨的传送通过所述第一电介质层中的所述槽内无油墨来证实。
6.根据权利要求1所述的方法，其中通过调节用于形成所述第一电介质层的油墨的表面张力和所述导电源极层的表面能来控制所述第一电介质层的边缘的倾斜度。
7.根据权利要求6所述的方法，其中通过添加表面活性剂或通过调节用于形成所述第一电介质层的所述油墨的溶液的重量与固体比例来改变用于形成所述第一电介质层的所述油墨的表面张力。
8.根据权利要求6所述的方法，其中通过选自由如下技术构成的组的技术来调节所述导电源极层的表面能：电晕处理、氧等离子体处理、紫外线曝光、臭氧处理以及施加被设计用于改变表面能的材料。
9.根据权利要求1所述的方法，在形成所述导电栅极层之后还包括形成第一有机场效应晶体管、第二有机场效应晶体管以及将所述导电栅极层设置成由所述第一和第二有机场效应晶体管共用。
10.根据权利要求1所述的方法，其中使用基于溶液的导体形成所述导电源极层，该基于溶液的导体选自由片状银油墨、片状金油墨、纳米颗粒银油墨、纳米颗粒金油墨、PEDOT、聚噻吩和聚苯胺构成的组。
11.根据权利要求1所述的方法，其中用导电油墨涂覆该印刷板，所述导电油墨选自由基于溶液的片状导体油墨、基于溶液的纳米颗粒金属油墨、PEDOT、聚苯胺和聚噻吩构成的组。
12.根据权利要求1所述的方法，其中该半导体层是使用以下材料中的一种或多种形成的：
低分子量材料，选自由并五苯、己基噻吩、TPD和PBD构成的组；
聚合物材料，选自由聚噻吩、对亚苯基亚乙烯基和聚亚苯基乙烯构成的组；
混合材料，包括聚乙烯咔唑。
13.根据权利要求1所述的方法，其中该第二电介质层是使用可印刷的材料形成的，所述可印刷的材料选自由旋涂玻璃聚乙烯基苯酚(PVP)、聚丙烯、CYTOP、聚乙烯醇、聚异丁烯、PMMA、聚对苯二钾酸乙二酯(PET)、聚-p-亚二甲苯基和CYMM构成的组。
CN2006800547619A 2006-04-27 2006-11-16 自对准高性能有机fet的制造方法 Active CN101449404B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/380,517 US20070254402A1 (en) 2006-04-27 2006-04-27 Structure and fabrication of self-aligned high-performance organic fets
US11/380,517 2006-04-27
PCT/US2006/060969 WO2007133283A1 (en) 2006-04-27 2006-11-16 Structure and fabrication of self-aligned high-performance organic fets

Publications (2)

Publication Number Publication Date
CN101449404A CN101449404A (zh) 2009-06-03
CN101449404B true CN101449404B (zh) 2011-05-04

Family

ID=38648804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800547619A Active CN101449404B (zh) 2006-04-27 2006-11-16 自对准高性能有机fet的制造方法

Country Status (6)

Country Link
US (2) US20070254402A1 (zh)
EP (1) EP2011173A4 (zh)
JP (1) JP5232772B2 (zh)
KR (1) KR20090008407A (zh)
CN (1) CN101449404B (zh)
WO (1) WO2007133283A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4366483A1 (en) * 2022-11-03 2024-05-08 Infineon Technologies Austria AG Transistor device
DE102006030581B3 (de) * 2006-07-03 2008-02-21 Infineon Technologies Ag Verfahren zum Herstellen eines Bauelements
GB2455215B (en) * 2006-08-31 2009-09-30 Cambridge Display Tech Ltd Method for fabricating an organic electronic device
US7768000B2 (en) * 2006-09-29 2010-08-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR101334177B1 (ko) * 2007-02-15 2013-11-28 재단법인서울대학교산학협력재단 박막 트랜지스터 및 그 제조 방법
JP5176414B2 (ja) * 2007-07-11 2013-04-03 株式会社リコー 有機トランジスタアレイ及び表示装置
US7704786B2 (en) * 2007-12-26 2010-04-27 Organicid Inc. Printed organic logic circuits using a floating gate transistor as a load device
US7723153B2 (en) * 2007-12-26 2010-05-25 Organicid, Inc. Printed organic logic circuits using an organic semiconductor as a resistive load device
US20090321775A1 (en) * 2008-06-26 2009-12-31 Ghulam Hasnain LED with Reduced Electrode Area
FR2934714B1 (fr) * 2008-07-31 2010-12-17 Commissariat Energie Atomique Transistor organique et procede de fabrication d'une couche dielectrique d'un tel transistor.
DE102012112796B4 (de) * 2012-12-20 2019-09-19 Novaled Gmbh Vertikaler organischer Transistor, Schaltungsanordnung und Anordnung mit vertikalem organischen Transistor sowie Verfahren zum Herstellen
GB201321285D0 (en) 2013-12-03 2014-01-15 Plastic Logic Ltd Pixel driver circuit
EP2924754B1 (en) * 2014-03-28 2021-10-20 Novaled GmbH Method for producing an organic transistor and organic transistor
TWI685113B (zh) * 2015-02-11 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN105301055B (zh) * 2015-11-25 2018-07-10 电子科技大学 一种有机场效应管二氧化氮传感器
JP6928764B2 (ja) * 2016-01-28 2021-09-01 東京エレクトロン株式会社 金属酸化物のスピンオン堆積の方法
EP3200253B1 (de) * 2016-01-29 2021-06-30 Novaled GmbH Verfahren zum herstellen eines vertikalen organischen feldeffekttransistors und vertikaler organischer feldeffekttransistor
GB2556313B (en) * 2016-02-10 2020-12-23 Flexenable Ltd Semiconductor patterning
CN105870195B (zh) * 2016-04-18 2017-11-07 京东方科技集团股份有限公司 半导体器件及其制作方法、阵列基板、显示器件
GB2552488A (en) * 2016-07-25 2018-01-31 Saralon Gmbh Field-effect transistor and method for the production thereof
CN106601912A (zh) * 2016-12-16 2017-04-26 深圳大学 一种基于高分子复合材料的存储器及其制备方法
CN108695376B (zh) * 2017-04-11 2019-11-12 Tcl集团股份有限公司 一种薄膜晶体管及其制备方法
WO2019143664A1 (en) * 2018-01-19 2019-07-25 Northwestern University Self-aligned short-channel electronic devices and fabrication methods of same
CN109103223B (zh) 2018-08-17 2021-03-02 京东方科技集团股份有限公司 一种oled发光器件及其制备方法
US10629752B1 (en) 2018-10-11 2020-04-21 Applied Materials, Inc. Gate all-around device
KR102551998B1 (ko) * 2018-11-20 2023-07-06 엘지디스플레이 주식회사 수직 구조 트랜지스터 및 전자장치
KR102586145B1 (ko) 2018-12-10 2023-10-05 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치
KR20200115753A (ko) 2019-03-25 2020-10-08 삼성디스플레이 주식회사 박막 트랜지스터 기판, 표시 장치 및 이의 제조 방법
US20240090244A1 (en) * 2021-01-11 2024-03-14 Northwestern University Ohmic-contact-gated carbon nanotube transistors, fabricating methods and applications of same
KR20230103659A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459877A (zh) * 2002-05-21 2003-12-03 株式会社半导体能源研究所 有机场效应晶体管
CN1674320A (zh) * 2004-03-24 2005-09-28 三星Sdi株式会社 有机场效应晶体管及制造方法和含该晶体管的平板显示器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69119022T2 (de) * 1990-10-08 1996-10-31 Sumitomo Electric Industries Supraleitende Einrichtung mit ultradünnem Kanal aus oxydisch supraleitendem Material und Verfahren zu deren Herstellung
DE69109054T3 (de) * 1990-10-29 2002-05-02 Sumitomo Electric Industries Supraleitende Einrichtung mit extrem kurzer supraleitender Kanallänge aus oxydisch supraleitendem Material und Verfahren zu deren Herstellung.
DE69223371T2 (de) * 1991-09-24 1998-06-10 Sumitomo Electric Industries Supraleitende Dünnschicht aus oxidisch supraleitendem Material, supraleitender Strompfad und supraleitende Einrichtung mit der supraleitenden Dünnschicht
JPH05251776A (ja) * 1991-12-13 1993-09-28 Sumitomo Electric Ind Ltd 超電導素子およびその作製方法
KR100307986B1 (ko) * 1997-08-28 2002-05-09 가네꼬 히사시 반도체장치의제조방법
GB0024294D0 (en) * 2000-10-04 2000-11-15 Univ Cambridge Tech Solid state embossing of polymer devices
US20060001726A1 (en) * 2001-10-05 2006-01-05 Cabot Corporation Printable conductive features and processes for making same
US6946332B2 (en) * 2002-03-15 2005-09-20 Lucent Technologies Inc. Forming nanoscale patterned thin film metal layers
JP2003318407A (ja) * 2002-04-25 2003-11-07 Seiko Epson Corp トランジスタ、アクティブ素子基板、電気光学装置、及びその電気光学装置を搭載した電子機器、並びにトランジスタの形成方法、及びアクティブ素子基板の製造方法
KR20050032114A (ko) * 2002-08-06 2005-04-06 아베시아 리미티드 유기 전기 소자
GB0229191D0 (en) * 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
JPWO2005091376A1 (ja) * 2004-03-17 2008-05-08 独立行政法人科学技術振興機構 有機縦形トランジスタおよびその製造方法
JP4449549B2 (ja) * 2004-04-15 2010-04-14 日本電気株式会社 有橋環式炭化水素ラクトン構造を有する材料を用いた有機薄膜トランジスタとその製造方法
US20070075308A1 (en) * 2005-09-30 2007-04-05 Florian Dotz Active semiconductor devices
GB2432714A (en) * 2005-10-06 2007-05-30 Seiko Epson Corp Thin film transistor and method for fabricating an electronic device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459877A (zh) * 2002-05-21 2003-12-03 株式会社半导体能源研究所 有机场效应晶体管
CN1674320A (zh) * 2004-03-24 2005-09-28 三星Sdi株式会社 有机场效应晶体管及制造方法和含该晶体管的平板显示器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US 2006/0001726 A1,全文.

Also Published As

Publication number Publication date
US7642124B2 (en) 2010-01-05
WO2007133283A1 (en) 2007-11-22
EP2011173A4 (en) 2011-08-03
JP2009535805A (ja) 2009-10-01
US20080220562A1 (en) 2008-09-11
EP2011173A1 (en) 2009-01-07
KR20090008407A (ko) 2009-01-21
JP5232772B2 (ja) 2013-07-10
CN101449404A (zh) 2009-06-03
US20070254402A1 (en) 2007-11-01

Similar Documents

Publication Publication Date Title
CN101449404B (zh) 自对准高性能有机fet的制造方法
KR101062030B1 (ko) 다층 구조의 전자 장치 제조 방법
CN100475544C (zh) 图案形成方法,有机场效应晶体管的制造方法,以及柔性印刷电路板的制造方法
JP4433796B2 (ja) 基板上パターン層の製造方法
US8389346B2 (en) Method and structure for establishing contacts in thin film transistor devices
Xu et al. Flexible all-organic, all-solution processed thin film transistor array with ultrashort channel
CN101627464B (zh) 层叠结构体及其制造方法
EP1915790A2 (en) Method of fabricating organic fets
KR20140043249A (ko) 전자 부품의 제조 방법 및 상기 방법으로 제조된 전자 부품
EP2110856A1 (en) Thin film semiconductor device fabrication method and thin film semiconductor device
Kawase et al. All-polymer thin film transistors fabricated by high-resolution ink-jet printing
US7579620B2 (en) Field-effect transistor comprising a layer of an organic semiconductor
US20070145371A1 (en) Thin-film transistor
WO2005122233A1 (ja) ショットキーゲート有機電界効果トランジスタおよびその製造方法
Ushijima et al. Developments of high precision printing processes for fabricating the flexible electronics
Kawase et al. 6.1: Invited Paper: All‐Polymer Thin Film Transistors Fabricated by High‐Resolution Ink‐jet Printing
Kawase et al. All-polymer thin film transistors fabricated by inkjet printing
Noh et al. Self-aligned printing of high-performance polymer thin-film transistors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TAIPU DEVELOPMENT CO., LTD.

Free format text: FORMER OWNER: ORGANICID INC.

Effective date: 20120221

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120221

Address after: Delaware

Patentee after: Tai development limited liability company

Address before: Washington, USA

Patentee before: Organicid Inc.