JP4433796B2 - 基板上パターン層の製造方法 - Google Patents

基板上パターン層の製造方法 Download PDF

Info

Publication number
JP4433796B2
JP4433796B2 JP2003536803A JP2003536803A JP4433796B2 JP 4433796 B2 JP4433796 B2 JP 4433796B2 JP 2003536803 A JP2003536803 A JP 2003536803A JP 2003536803 A JP2003536803 A JP 2003536803A JP 4433796 B2 JP4433796 B2 JP 4433796B2
Authority
JP
Japan
Prior art keywords
deposit
substrate
liquid
deposits
liquid material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003536803A
Other languages
English (en)
Other versions
JP2005505420A (ja
Inventor
健夫 川瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of JP2005505420A publication Critical patent/JP2005505420A/ja
Application granted granted Critical
Publication of JP4433796B2 publication Critical patent/JP4433796B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135Polyethylene dioxythiophene [PEDOT]; Derivatives thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Description

本発明は基板上にパターニングされた領域を形成する方法に係る。本発明は薄膜トランジスタアレイその他の集積回路の製造に適用することができる。
欧州特許公開公報EP0880303A1号には有機エレクトロルミネッセント素子又は表示装置の製造方法が記載されており、それらにおいては画素電極が透明電極上に形成されるとともに、有機化合物からなるルミネッセント層がその画素電極上にインクジェット法を用いてパターニングされている。そして、これにより、精密なパターニングをすばやく且つ容易に行うことが可能となり、発光効率の調整を簡単に行うことが可能となる。
その後、インクジェット印刷法による全高分子薄膜トランジスタの製造方法が「高解像度インクジェット印刷法により製造された全高分子薄膜トランジスタ」と題する論文に記載された。この論文は川瀬、ジリンガウス、フレンド及び下田によるもので、国際電子デバイス会議2000テクニカルダイジェストとして2000年12月10日に出版された。
インクジェット印刷技術の解像度は低すぎて、例えば電界効果トランジスタ等、20ミクロンより微細なパターンの分解能を必要とする微細電子デバイスを製造することはできない。インクジェットヘッドから吐出される液滴の直径は数十ミクロンのオーダーであり、必要とされる解像度と比較して大きい。更に、以下に説明するように、液滴は表面張力及び界面張力によって定まる大きなサイズにまで広がるのである。
また、インクジェットヘッドのノズルから吐出された液滴の飛行方向には、ノズル品質のばらつきやノズル周辺の濡れ状態の変化に起因するばらつきがある。更に、基板の表面は濡れ性の点で完全に均一ではない。このため、堆積した材料のパターンに不整部が生じ、またTFTの短いチャネルをパターニングする場合には、致命的な短絡が発生し得る。
このような問題を解決するために、上記の川瀬の論文によれば、ソース又はドレイン電極は、導電性の高分子溶液(ポリ(3、4−エチレンジオキシチオフェン)、PEDOT)を用い、濡れ性のある領域とない領域とにパターニングされた基板上に印刷される。より具体的には、ポリイミド(PI)層を前駆体溶液からスピンコーティングにより基板上に堆積し、その後フォトリソグラフィ及びO2プラズマを用いたエッチングによって、幅5μmのPI細線を得る。そのPI細線をテンプレートとして用い、基板上の溶液の流れを制御することによって高解像度のインクジェット印刷が可能となる。テンプレートは基板の隣接したエッチング済領域上の親水性表面と、PI細線自体の撥水性とで構成されている。水ベースのPEDOT溶液の液滴をPI細線に沿ったエッチング済領域上に付与すると、その溶液はPI細線の端部まで流れるが、エッチング済領域内に閉じ込められた状態となる。従って、チャネル長をPI細線の幅に厳密に制御することができる。これによってチャネル長を短絡なしに5μmまで狭めることが可能となる。この技術により、ゲート電極、配線、スルーホール又はトランジスタといった部品がインクジェット技術によって印刷される、印刷インバータを製造することもまた可能となる。
従って、川瀬の論文は、濡れ性の強弱によって予備パターニングされた基板へのインクジェット印刷により、薄膜トランジスタの5ミクロンという短いチャネルを製造することを教示している。しかし、フォトリソグラフィ及びドライエッチングを用いてポリイミドに予備パターニングを施すことはかなり高価であり、インクジェット印刷法の利点を減少させてしまう。
本発明の目的は、デポジション技術を用いながら予備パターニング済基板を必要としない、高解像度のパターニング方法を提供することである。
本発明の他の目的は、5μmより細い線を容易に達成できるパターン層を基板上に製造する方法を提供することである。
上記の本発明の一つは、第一の液状材料の複数の液滴を第一の堆積物として基板上に堆積する工程と、前記第一の液状材料と互いに不混和性の第二の液状材料の複数の液滴を、前記第一の材料が液状である期間に、前記第一の材料と接触するように、第二の堆積物として基板上に堆積する工程と、を含み、前記第一の堆積物は、前記第二の堆積物が前記第一の堆積物の方向へ広がることを阻止するように領域画定用堆積物として働き、前記第二の堆積物が目的堆積物として働き、前記第二の堆積物から、固形堆積物を前記基板上に形成する工程とを有する、基板上パターンの形成方法である。
また、上記の本発明の一つは、第一の液状材料の複数の液滴を第一の堆積物として基板上に堆積する工程と、前記第一の液状材料と互いに不混和性の第二の液状材料の複数の液滴を、前記第一の材料が液状である期間に、前記第一の材料と接触するように、第二の堆積物として基板上に堆積する工程と、前記堆積した液状材料の内の少なくとも一つから、固形堆積物を前記基板上に形成する工程と、前記第二の液状材料と互いに不混和性の液状材料の複数の液滴を、第三の堆積物として、前記第一との間に所定の隙間が設けられると共に、その隙間に前記第二の堆積物が前記第一及び当該第三の堆積物と重なって付与されるように、前記基板上に堆積する工程と、を有する基板上パターンの形成方法である。
本発明の一つの特徴としては、以下の工程を有する基板上パターン層の製造方法が提供される。即ち、第一の液状材料の複数の液滴を、第一の堆積物として基板上に堆積する工程と、第一の液状材料とは互いに不混和性の第二の液状材料の複数の液滴を、第二の堆積物として、第一の材料が液状である期間に第一の材料と接触するように、基板上に堆積する工程と、上記の液状材料の内の少なくとも一つから固形堆積物を基板上に生成する工程とである。
特に有利な実施形態においては、上記の方法は、更に以下の工程を有する。即ち、前記第二の液状材料と互いに不混和性の液状材料の複数の液滴を、第三の堆積物として、第一との間に所定の隙間が設けられると共に、その隙間に第二の堆積物が第一及び第三の堆積物と重なって付与されるように、基板上に堆積する工程である。ここで、固形堆積物は第二の液状材料から生成されることが好ましい。
第二の液状材料は第一及び第三の堆積物の液状材料とは互いに不混和性を有していなければならず、第一及び第三の堆積物の液状材料は、必須ではないが通常同一の材料である。
他の有利な実施形態においては、上記の方法は、更に以下の工程を有する。即ち、第一の液状材料と互いに不混和性の液状材料の複数の液滴を、第三の堆積物として、第一の材料が液状である期間に第一の材料と接触するように、また第二の材料との間に第一の堆積物を受容する所定の隙間が設けられるように、基板上に堆積する工程である。
ここで、固形堆積物は第二及び第三の液状材料から生成されることが好ましい。
更に、第二及び第三の液状材料は、必須ではないが通常同一の材料であり、第一の液状材料とは互いに不混和性を有していなければない。
第一、第二、及び第三の堆積物の一又はそれ以上を、インクジェット印刷法を用いて液状材料を堆積することによって形成すれば好都合である。しかし、バブルジェット印刷法のような、他の技術によっても堆積物を形成することができる。
本発明の主要な応用分野は集積回路の基板上に導電パターンを形成することである。特にこの場合には少なくとも一の堆積物は、例えばPEDOTや金属微粒子のような導電性材料の懸濁質や溶質を有している。その後、三つの層から液体が蒸発し、導電性材料が基板上に残留する。必要なら、一又はそれ以上の堆積物に高分子などの非導電性材料の懸濁質又は溶質が含まれていても良い。そのような高分子もまた液体が蒸発した後、基板表面に残留する。
懸濁液や溶液でなくとも、いかなる固形堆積物の材料も堆積した液状材料を固形化処理することによって得ることができる。
多くの応用においては、目的となる材料は電気伝導性のある材料であるが、他の選択も可能である。例えば、透明高分子を目的材料とした場合には、光学的配線(導光路)を基板上に印刷することができる。無機のコロイドや高分子を目的材料とし、プラズマ表示装置のセパレータとして利用可能な壁構造を形成することも可能である。
ある実施形態によれば、第一及び第三の堆積物は領域を画定するためだけに用いられ、第二の堆積物が目的層であって、PEDOTや金のコロイドなどの電気伝導性材料の懸濁質若しくは溶質を含み、又はそれ自体が電気伝導性及び凝固性を有する材料である。これはゲート線やデータ線等といった集積回路の配線を形成するのに適している。ここで、金のコロイドはキシレン中に形成されており、領域画定用の堆積物は水又はアセトンやエーテルといった極性有機溶媒である。また、PEDOTは水中に懸濁しており、領域画定用の堆積物はトルエン等の無極性炭化水素溶媒を有し、必要なら高分子溶質を有していてもよい。
他の実施例によれば、第一及び第三の堆積物は目的領域であり、第二の堆積物は間隔形成用領域としてのみ用いられる。この技術は電解効果トランジスタ、例えば薄膜トランジスタ(TFT)のソース領域及びドレイン領域を形成するのに適している。ここで、目的領域は水中に懸濁したPEDOTを含み、間隔形成材をトルエンとしてもよい。又は、間隔形成材が水またはトルエンやエーテル等の極性高分子溶媒を含む場合には、目的領域はキシレンベースの金コロイドを含んでもよい。
本方法はチャネル長が50μmより小さい薄膜トランジスタの製造に応用することができる。実施形態によっては、20μmより小さいチャネル長を実現することが可能である。
本発明をより理解しやすくするため、及び本発明の実現方法を示すために、実施例として添付の図面を参照して説明する。
添付図中、図1は、直径d0のインク液滴が固体平面(ここではガラスを想定している)に衝突した場合に成り立つ均衡状態を示す説明図である。図に示すとおり、γSGをガラス露表面の表面張力、γLGをインク露表面の表面張力、γSLを界面張力とすれば、ヤングの法則より次式が得られる。
γLGCOSθ=γSG−γSL
これらの法則を適用することにより、ガラス基板上に堆積したインク液滴の均衡直径dglassを、利用可能な種々の液体について計算することができる。液滴の初期直径d0=30μmとした場合の結果を以下の表に示す。
Figure 0004433796
従って、従来のインクジェット印刷技術を用いて微細構造をパターニングすることは困難である。上記の表中の直径は大きすぎるので、薄膜トランジスタ用の微細なパターンを形成することはできない。
図2は従来の技術であるトップゲート型薄膜トランジスタの断面図を示している。ポリイミド層を、前駆体溶液からスピンコーティングにより基板1上に堆積し、その後硬化し、更にフォトリソグラフィ及びO2プラズマにより、領域3及び4からポリイミドを除去してポリイミド細線2が残るようにエッチングする。続いて、インクジェット印刷技術を用いて、ソース領域5及びドレイン領域6をエッチング除去領域3及び4に付与する。図3に示すように、インク液滴7はエッチング除去領域3に衝突した後、ポリイミド細線2の方向に広がる。エッチング除去領域3の表面は親水性であり、一方PI細線2の表面は疎水性なので、インクがPI細線2の側端部に当接するとインクの広がりは阻止される。従って、この技術を用いて、インクジェット印刷技術により、ソース領域5及びドレイン領域6を、PI細線2の幅によって規定される一定の精密な間隔で堆積することが可能である。その後、半導体層8を適当な有機溶媒を用いた溶液からスピンコーティングによって表面全体に堆積する。そして、絶縁体層9を適当な溶媒を用いた溶液から同様にスピンコーティングにより付与する。最後に、ゲート電極10を絶縁体9の表面にインクジェット印刷してもよい。
ソース電極、ドレイン電極、及びゲート電極はPEDOT(ポリエチレンジオキシチオフェン)と呼ばれる導電性共役高分子の溶液を用いてインクジェット印刷される。PEDOTはバイエルアーゲー(バイエル株式会社(ドイツ))より商品名バイトロン・ピー(Baytron P)として入手可能である。半導体層はフルオレン−ビチオフェンの共役共重合体であり、絶縁層9はポリビニルフェノールで形成されている。半導体層8の厚さは20nm程度であり、絶縁層9の厚さは500nm程度である。
図2に関連して説明した技術を用いれば、チャネル長がPI細線2の幅によって基本的に規定される薄膜トランジスタを構成することが従来から可能であった。
図4は液体を基板1に付与するためのインクジェット印刷装置を示す概略図である。図では、方向12に沿って移動可能な2つのヘッド11を有するインクジェット装置が示されている。ヘッド11は方向12と直交する方向に互いにオフセットして配置されており、2本の間隔の空いた線上に液体の液滴を同時に印刷できるようになっている。堆積した液体の乾燥過程を加速するために乾燥装置13が設けられている。
本発明を実施化する第一の方法を、図5を参照しながら以下に記述する。第一の工程として、領域画定用液体の第一及び第二の線状堆積物15及び16を、狭ギャップ18により分離された状態で、基板上にインクジェット印刷された複数の液滴によって形成する。そして、第三の細線17(以下、目的材料と称する。)を、ギャップ18上に及び領域画定用材料15及び16(後者が濡れている間に)と部分的に重なり合うようにインクジェット吐出された複数の液滴によって堆積する。その結果、液体を付与した領域は、図6に垂直横断面図として示すとおりになる。濡れた液体細線の表面張力の影響により、図3に関連する議論と同様に、3つの堆積物15、16、及び17は図6に示す幾何学的構造に安定する。その結果、第三の細線17は第二の線状堆積物15及び16によって、その広がりが阻止され、第三の細線の幅は単に基板上にインクジェット印刷された細線の幅より狭くなる。更に、領域画定用領域15と16との隙間の凹凸や不正確さは平滑化され、直線化されるので、一方では領域15と17との境界が、他方では領域16と17との境界が基本的に直線状であり、平坦である。この構造では、先行するインクジェットヘッドによって既に基板上に堆積した領域画定用材料間に、後行するインクジェットヘッドによって目的材料を堆積することが望ましい。
領域画定用材料の第一及び第二の線状の堆積物又は細線の間隔は、以下のいずれかを調節することにより変更することができる。
(a)ノズル間の物理的距離
(b)二つのヘッドの走査方向における相互オフセット角
(c)液滴の堆積(発射)間隔
堆積した液体は、表面張力による変形が発生した後、速やかに乾燥させることが必要である。乾燥装置13は気体(乾燥空気、窒素、不活性ガス等)を基板に吹き付ける。その気体は乾燥を促進するために加熱されていてもよい。乾燥時間を制御するために、堆積した液体の溶媒と同じものの蒸気を、その気体に含ませてもよい。乾燥を早めるための他の方法は、基板を加熱することである。基板の加熱と吹き付け気体の加熱とを組み合わせれば、最も効果的である。
***図7に、液状堆積物を付与する間に発生する工程を更に詳細に示す。ここで、中央の堆積物が目的領域であり、従ってPEDOT、Ag、Cu、Au、Pt、Pb、Al等の導電性材料の懸濁質又は溶質を含んでいる。図から分かるように、初期的な堆積物上の目的領域17の幅は、目的領域17用の液体の接触角によって決定される。しかし、表面張力が作用し、系が安定してくると、目的領域17の幅は減少して行き、図6に示す構造が達成されるようになる。堆積物15、16及び堆積物17の液体成分が蒸発すると、図7の下部に示すように、導電性の細線17aが残る。必要であれば、上述のように、これらの液体の蒸発を乾燥装置によって補助してもよい。
更に、第一及び第二の線状領域15及び16間には斥力が作用するので、互いに物理的に接触することが防止され、また、第三の線状細線17が途切れてしまうことも防止される。この斥力は、第一又は第二の堆積物15又は16と第三の堆積物17との間の界面が帯電することに起因している。界面の電荷は以下のようないくつかの仕組みによりもたらされる。
(a)堆積した液体からの界面上へのイオンの選択的な吸着
(b)一方の液体から他方の液体へのイオンの拡散
(c)界面への双極性分子の吸着又は配向
(d)仕事関数の相違に起因する二液体間における電子移動
帯電の効果が大きい場合には、第一及び第二の堆積物の融合は十分に回避される。以上、説明したように、イオンや双極性分子が帯電に寄与している。そのため、イオンや双極性分子が溶解する水や極性溶媒は、第三の堆積物17または他の堆積物の一方として用いて好適である。
つぎに、領域画定用領域(又は分離領域)である中央の堆積物を先行するヘッドによって付与し、目的領域である分離された堆積物を後行のヘッドによって付与する実施形態について記述する。
図8にそのような他の方法を示す。すなわち、外側の堆積物18及び19がここでは目的材料とされ、従ってPEDOTや金等の電気伝導性材料の懸濁質や溶質を有しており、一方、中央の堆積物20がここでは単独で間隔形成材として機能している。この3つの堆積物を付与した後には、図6に示す断面構造が再び得られる。堆積物20が蒸発し、及び堆積物18及び19の液体成分が蒸発した後、二つの目的堆積物18a及び19aが残る。第三の間隔形成用堆積物20を付与することにより、その間隔形成用堆積物と他の堆積物18及び19との界面がより平滑化され、より均一になり、これにより、目的堆積物18aと19aとの間に均一な狭い隙間を信頼性よく形成できることがわかる。第三の間隔形成用堆積物20は外側の堆積物18及び19がそれらの間に架橋を形成するのを防止する働きがある。この工程により、このような狭い隙間を生産性よくパターニングすることが可能となる。
上記の方法で説明したとおり、堆積物18と19との間には斥力が存在しており、例え二つの堆積物18及び19間の隙間が極めて小さい場合でも、これらが混ざり合って一つの領域になることを防止している。界面における帯電の効果が強い場合には、二つの堆積物18及び19の融合は、十分に防止できる。上記で説明したとおり、イオンや双極性分子が帯電に関与している。そのため、イオンや双極性分子の溶解できる水や極性溶媒が目的領域又は間隔形成用堆積物20に好んで用いられる。
図9に本発明に係る技術を用いて形成可能な薄膜トランジスタ(TFT)アレイの例を示す。このようなTFTアレイはアクティブマトリクス表示装置に用いられる。図には、それぞれ薄膜トランジスタが接続された複数の画素電極91が示されており、それぞれの薄膜トランジスタはソース電極92、ドレイン電極93、及びゲート電極94を有している。データ線95は、図7を参照して説明した技術を用い、炭化水素有機溶媒中の金コロイドを使って印刷できる。同様に、ゲート線96も図7の技術を用い、炭化水素有機溶媒中の金コロイドを使って印刷できる。金を用いてデータ線95とゲート線96を印刷することによって、良好な導電性が得られる。そして、大規模TFTアレイにおいては、長いデータ線95及びゲート線96の抵抗成分によって動作速度が制限されてしまうので、このことは重要である。図7の技術を用いればデータ線95とゲート線を細くできるので、高い開口率を得ることができ、アクティブマトリクス表示装置の輝度やコントラストを改善することができる。
ソース電極、ドレイン電極、及びゲート電極は図8の技術を用い、水ベースのPEDOT溶液を使って印刷することが望ましい。画素電極91も水ベースのPEDOT溶液を使って印刷することができる。これらの電極の大きさはTFTの大きさとは無関係であり、とても長いというわけではなく、また大きくもないので、これらの電極には高い導電性は必要ない。このため、金属に比べて導電性の低い(0.1〜100 S/cm)PEDOTでも、それらには十分である。水ベースのPEDOT溶液の表面張力は比較的高く、短いチャネルを形成するのにより適している。また、PEDOTは可視領域において半透明であるので、表示素子に電圧や電流を印加する画素電極に適している。
PEDOTはソース電極やドレイン電極の材料として好適であり、金属コロイドは配線の材料として好適である。しかし、その逆もまた可能である。
図7に関連して記述した技術は、図2に示すような薄膜トランジスタを形成する際にも応用できることが分かるであろう。この場合、目的物の細線17aがPI細線2の代わりとなり、テンプレートとして同様に機能する。言い換えれば、図7に示す技術を用いて、細線17aを基板1上に付与するのである。そして、PEDOTのソース電極5及びドレイン電極6を、インクジェット印刷技術によって細線17aのそれぞれの側部に沿って付与する。従来の技術においてエッチングによって形成したポリイミド細線の場合のように、細線17aの表面は疎水性を有するので、ソース及びドレイン材料の横方向への広がりを阻止し、結果としてトランジスタのチャネル長を正確に規定する。そして、半導体層をソース5、細線17a、及びドレイン6を覆うように付与し、その後絶縁体層及びゲート電極を付与する。
又は、層17a自体を半導体層とし、これによりトランジスタのチャネル領域を形成してもよい。これによれば、半導体材料の層8を装置の全面に渡って付与する必要がなくなる。
図8に示す技術を目的領域18及び19で構成されるソース電極及びドレイン電極の印刷に応用する場合には、後に半導体材料の層がソース及びドレインの表面を覆うように付与され、ソース電極とドレイン電極との間にチャネル領域が設けられることが分かるであろう。そして、層状の絶縁体が通常どおり付与され、その後ゲート電極が付与される。ゲート電極も、ソースやドレインも全て水ベースのPEDOT溶液を用いてインクジェット印刷することができる。
これにより、図9に示す構造において、薄膜トランジスタの全ての部分、すなわち、ソース92、ドレイン93、及びゲート94をインクジェット印刷技術によって、好ましくは水ベースのPEDOT溶液を用いて、印刷することができる。
同様に、データ線95及びゲート線96も、好ましくは炭化水素有機溶媒中の金コロイドを用いて、インクジェット印刷することができる。
ここに開示した技術を用ることによって、TFTのチャネル長もデータ線及びゲート線の幅も、10μmまで減少させることができ、更なる空間節約の可能性を提供するものである。
図10に、液体の複数の液滴を基板上にインクジェット印刷することにより、二つのみの堆積物160及び170を形成する方法を示す。一の堆積物が目的堆積物として働き、他の堆積物が領域画定用堆積物として働く。堆積物160をはじめに形成する。そして、堆積物170を、堆積物160と一部が重なった関係になるように、基板に付与する。堆積した層が安定すると、図11に示す断面構造が得られる。境界平面180は、互いに不混和性の二つの液体間に作用する表面張力によって、正確に且つ一意に規定される。結果として、固形の目的堆積物は、そのエッジが領域画定用液体によって正確に規定された状態で形成される。前述のように、目的の堆積物は堆積すべき材料の懸濁質又は溶質を含んでおり、その後の蒸発又はそれ自体の固形化により目的物層が形成される。
得られる目的物層は、目的堆積物の組成に応じて電気伝導性又は電気絶縁性を有する。
説明した実施形態においては、15〜20のように真直ぐな、種々の堆積された線状の領域を示したが、開示された技術は、インクジェット印刷技術の実際の制約があるのみで、原理的に、弓形の領域や閉多角形その他の、殆どの様々な幾何学的な形状に応用可能であることが分かるであろう。
前述のように、ソース電極、ドレイン電極、及びゲート電極はPEDOTを用いてインクジェット印刷技術によって堆積することが好ましいが、他の材料を用いてもよい。ソース電極、ドレイン電極、及びゲート電極用の他の材料の例としては、ポリピロール、ポリチオフェン、ポリアニリン、及びそれらの誘導体等の共役高分子を挙げることができる。これらは無機、有機、又は重合体のドーパントをドープすることにより、導電性となる。金属のコロイドも電極として用いることができる。金属の堆積を可能とする有機物−金属複合化合物は電極用に有用な材料である。
半導体層としては以下が適している。すなわち、ポリ(3−アルキルチオフェン)(ポリ(3−ヘキシルチオフェン)(P3HT),ポリ(3−オクチルチオフェン))、ポリ(2,5−チエニレンビニレン)(PTV)、ポリ(パラフェニレンビニレン)(PPV)、ポリ(9,9−ジオクチルフルオレン)(PFO)、ポリ(9,9−ジオクチルフルオレン−co−bis−N,N‘−(4−メトキシフェニル)−bis−N,N−’−フェニル−1,4−フェニレンジアミン)(PFMO)、及びポリ(9,9−ジオクチルフルオレン−co−ベンゾサイアジアゾール)(BT)等の共役高分子、フルオレン−ポリアリラミン共重合体、トリアリラミンベースの高分子である。
アルファ−オリゴチオフェン(クォーターチオフェン(4T),セキシチオフェン(6T),オクチチオフェン(8T),ジヘキシルクォーターチオフェン(DH4T),ジヘキシル−セキシチオフェン(DH6T))、C−60、フタロシアニン(カッパーフタロシアニン(Cu−Pc))、ペンタセン等の低分子半導体も適している。
絶縁体層としては、ポリスチレン(PS)、ポリイミド(PI)、ポリメチルメタクリレート(PMMA)、ポリカーボネート(PC)、ポリビニルアルコール(PVA)、及びポリビニルアセテート(PVAc)が適している。
上述の方法により、川瀬の論文に開示されている従来技術における二つの基本的な問題を解決することができることが分かるであろう。第一に、従来の技術では、短いチャネルを規定するポリイミド細線を形成するために、フォトリソグラフィ及びドライエッチング工程が必要であった。本発明に係る上述の方法では、いかなる予備パターニングもなしに、そのような短いチャネルを印刷することが可能である。第二に、川瀬の論文による従来の技術においては、ゲート線や配線を細く形成する方法はなんら提供されていない。例えチャネル長が5ミクロンであるとしても、ゲートの幅は40〜80ミクロンである。これはゲートがソース電極やドレイン電極と多くの重複領域を有するということであり、薄膜トランジスタ内に大きな寄生容量を生じさせることとなる。そのような大きな寄生容量は回路の動作速度を低下させ、また、アクティブマトリクス表示装置のフィードスルー効果を招来することとなる。チャネルと精度よく位置合わせして絶縁体層上に予備パターンを形成することは困難である。本方法に於けるように、直接インクジェット印刷法を用いることにより、予備パターニングとそれに伴うコストを必要とせずに、細いゲート線を高解像度に形成することが可能となる。
もちろん、配線をより細く形成することも、実用上重要である。配線を細く形成すれば集積回路を高密度にすることができ、アクティブマトリクス表示装置においては高い開口率を得ることができる。
以上、図面を参照して説明した製造方法の利点は、インクジェット印刷法を用いて種々の液状堆積物を形成する場合だけでなく、バブルジェット印刷法等の他の技術を用いて液状堆積物を堆積する場合にも得ることができる。
図1は、力の関係を説明する概念図である。 図2は、トップゲート型薄膜トランジスタの概略断面図である。 図3は、インクジェット印刷ヘッドから吐出された後、インクの液滴が基板上に衝突する様子を概略的に示す図である。 図4は、液滴を基板に付与するインクジェットヘッドの概略図である。 図5は、基板に付与された液状層を平面視した概略図である。 図6は、図5の液体(層)を断面視した概略図である。 図7は、液体を基板に付与する工程の概略平面図である。 図8は、他の方法における、液体の基板への付与の概略平面図である。 図9は、アクティブマトリクスTFTアレイの概略平面図である。 図10は、更に他の方法おける、基板に付与された液状層の概略平面図である。 図11は、図10の液状層の概略断面図である。
符号の説明
1 基板
2 ポリイミド細線
3、4 エッチング除去領域
5 ソース領域
6 ドレイン領域
7 インク液滴
8 半導体層
9 絶縁体層
10 ゲート電極
11 ヘッド
12 方向
13 乾燥装置
15 第一の線状堆積物
16 第二の線状堆積物
17 第三の細線
17a 導電性の細線
18 ギャップ(堆積物)
19、20 堆積物
91 画素電極
92 ソース電極
93 ドレイン電極
94 ゲート電極
95 データ線
96 ゲート線
160、170 堆積物
180 境界平面

Claims (35)

  1. 第一の液状材料の複数の液滴を第一の堆積物として基板上に堆積する工程と、
    前記第一の液状材料と互いに不混和性の第二の液状材料の複数の液滴を、前記第一の材料が液状である期間に、前記第一の材料と接触するように、第二の堆積物として基板上に堆積する工程と、
    を含み、
    前記第一の堆積物は、前記第二の堆積物が前記第一の堆積物の方向へ広がることを阻止するように領域画定用堆積物として働き、
    前記第二の堆積物が目的堆積物として働き、
    前記第二の堆積物から、固形堆積物を前記基板上に形成する工程とを有する、基板上パターンの形成方法。
  2. 請求項1記載の方法において、
    前記第一の堆積物および前記第二の堆積物は線状であり、
    前記第一の堆積物と前記第二の堆積物との間の界面は平坦であり、
    前記固形堆積物のエッジは前記第一の堆積物によって規定されていることを特徴とする基板上パターンの形成方法。
  3. 第一の液状材料の複数の液滴を第一の堆積物として基板上に堆積する工程と、
    前記第一の液状材料と互いに不混和性の第二の液状材料の複数の液滴を、前記第一の材料が液状である期間に、前記第一の材料と接触するように、第二の堆積物として基板上に堆積する工程と、
    前記堆積した液状材料の内の少なくとも一つから、固形堆積物を前記基板上に形成する工程と、
    前記第二の液状材料と互いに不混和性の液状材料の複数の液滴を、第三の堆積物として、前記第一との間に所定の隙間が設けられると共に、その隙間に前記第二の堆積物が前記第一及び当該第三の堆積物と重なって付与されるように、前記基板上に堆積する工程と、を有する基板上パターンの形成方法。
  4. 請求項3記載の方法において、前記固形堆積物は前記第二の液状材料から生成される方法。
  5. 請求項1記載の方法において、
    前記第一の液状材料と互いに不混和性の液状材料の複数の液滴を、第三の堆積物として、前記第一の材料が液状である期間に、前記第一の材料と接触するとともに、前記第二の材料との間に前記第一の堆積物を受容する所定の隙間が設けられるように、前記基板上に堆積する工程を更に有する方法。
  6. 請求項5記載の方法において、前記固形堆積物は前記第二及び前記第三の液状材料から生成される方法。
  7. 請求項1乃至6の何れか一に記載の方法において、前記第一、前記第二、及び前記第三の堆積物の少なくとも一の前記複数の液滴を、インクジェット印刷法を用いて堆積する方法。
  8. 請求項1乃至7の何れか一に記載の方法において、少なくとも一の前記堆積物は、懸濁質又は溶質を有し、前記固形堆積物は当該懸濁質又は溶質の材料によって形成される方法。
  9. 請求項1乃至8の何れか一に記載の方法において、前記固形堆積物は少なくとも一の前記液状材料の固形化により形成される方法。
  10. 請求項8又は9記載の方法において、前記固形堆積物は電気伝導性を有する方法。
  11. 請求項4に従属する請求項10に記載の方法において、前記第一及び前記第三の堆積物は領域画定用堆積物であり、前記第二の堆積物は電気伝導性材料を有する目的堆積物である方法。
  12. 請求項6に従属する請求項10に記載の方法において、前記第一及び前記第三の堆積物は電気伝導性材料を有する目的堆積物であり、前記第二の堆積物は間隔形成用堆積物である方法。
  13. 請求項11又は12記載の方法において、前記電気伝導性材料は、例えばAu、Ag、Cu、Pt、P b 又はA l 微粒子等の金属微粒子の懸濁質である方法。
  14. 請求項13記載の方法において、前記懸濁質は無極性有機溶媒中に存在する方法。
  15. 請求項14記載の方法において、前記第一及び第三の堆積物は水又は極性有機溶媒を有する方法。
  16. 請求項11又は12記載の方法において、前記電気伝導性材料は、導電性高分子である方法。
  17. 請求項16記載の方法において、前記高分子はポリ(3,4−エチレンジオキシチオフェン)、その誘導体、ポリアニリン、又はその誘導体である方法。
  18. 請求項16又は17記載の方法において、前記第二の堆積物は無極性有機溶媒を有する方法。
  19. 請求項18記載の方法において、前記第二の堆積物の前記溶媒は高分子の溶質を有する方法。
  20. ソース電極及びドレイン電極が、請求項12,16乃至19の何れか一に記載の前記第一及び前記第三の堆積物から形成される、薄膜トランジスタの製造方法。
  21. 請求項20記載の方法において、そのチャネル長が50μmより短い方法。
  22. 請求項21記載の方法において、前記チャネル長が実質的に10μmである方法。
  23. データ線又は信号線が、請求項11及び13乃至15の何れか一に記載の前記第二の堆積物として形成される、集積回路の製造方法。
  24. 請求項23記載の方法において、前記データ線又は前記信号線の幅が50μmより狭い方法。
  25. 請求項24記載の方法において、前記幅が実質的に10μmである方法。
  26. その薄膜トランジスタが請求項20乃至22の何れか一によって製造される、アクティブマトリクスTFTアレイの製造方法。
  27. 請求項26記載の方法において、信号線又はデータ線が請求項23乃至25の何れか一によって製造される方法。
  28. 請求項26又は27に記載の方法において、その画素電極がインクジェット印刷法によって製造される方法。
  29. 請求項1乃至9の何れか一に記載の方法において、何れの堆積物も電気伝導性を有しない方法。
  30. 導光路の製造方法であって、当該導光路が、請求項3に従属する請求項29に記載の方法による、前記第二の堆積物として製造される方法。
  31. 請求項30記載の方法において、前記第二の堆積物が高分子を有する方法。
  32. プラズマディスプレイパネルのセパレータの製造方法であって、壁構造が、請求項3に従属する請求項29に記載の方法による、前記第二の堆積物として製造される方法。
  33. 請求項32記載の方法において、前記第二の堆積物が無機のコロイドを有する方法。
  34. 請求項32記載の方法において、前記第三の領域が高分子を有する方法。
  35. 請求項1乃至34の何れか一に記載の方法において、前記堆積物の全てが線状に堆積する方法。
JP2003536803A 2001-08-20 2002-08-20 基板上パターン層の製造方法 Expired - Fee Related JP4433796B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0120230A GB2379083A (en) 2001-08-20 2001-08-20 Inkjet printing on a substrate using two immiscible liquids
PCT/IB2002/005807 WO2003034130A2 (en) 2001-08-20 2002-08-20 Methods of fabricating patterned layers on a substrate

Publications (2)

Publication Number Publication Date
JP2005505420A JP2005505420A (ja) 2005-02-24
JP4433796B2 true JP4433796B2 (ja) 2010-03-17

Family

ID=9920681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003536803A Expired - Fee Related JP4433796B2 (ja) 2001-08-20 2002-08-20 基板上パターン層の製造方法

Country Status (9)

Country Link
US (1) US7364996B2 (ja)
EP (1) EP1451018A2 (ja)
JP (1) JP4433796B2 (ja)
KR (1) KR100832808B1 (ja)
CN (1) CN1286666C (ja)
AU (1) AU2002358928A1 (ja)
GB (1) GB2379083A (ja)
TW (1) TW589665B (ja)
WO (1) WO2003034130A2 (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0030095D0 (en) * 2000-12-09 2001-01-24 Xaar Technology Ltd Method of ink jet printing
JP2005524224A (ja) * 2002-04-26 2005-08-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アクティブマトリクスディスプレイ装置
EP1434281A3 (en) * 2002-12-26 2007-10-24 Konica Minolta Holdings, Inc. Manufacturing method of thin-film transistor, thin-film transistor sheet, and electric circuit
US7183146B2 (en) * 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7405033B2 (en) * 2003-01-17 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing resist pattern and method for manufacturing semiconductor device
JP4869601B2 (ja) 2003-03-26 2012-02-08 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP3823981B2 (ja) * 2003-05-12 2006-09-20 セイコーエプソン株式会社 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
US7192859B2 (en) * 2003-05-16 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device
US6969166B2 (en) 2003-05-29 2005-11-29 3M Innovative Properties Company Method for modifying the surface of a substrate
JP4570340B2 (ja) * 2003-07-31 2010-10-27 京セラ株式会社 塗装方法、塗装部材および電子機器
US7354808B2 (en) * 2003-08-15 2008-04-08 Semiconductor Energy Laboratory Co., Ltd. Resist composition and method for manufacturing semiconductor device using the same
JP4712332B2 (ja) * 2003-08-28 2011-06-29 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
CN1842745B (zh) * 2003-08-28 2013-03-27 株式会社半导体能源研究所 薄膜晶体管、薄膜晶体管的制造方法、以及显示器件的制造方法
DE602004027852D1 (de) * 2003-09-02 2010-08-05 Pixdro Ltd System zur Schaffung feiner Linien mittels Tintenstrahltechnologie
GB0324189D0 (en) * 2003-10-16 2003-11-19 Univ Cambridge Tech Short-channel transistors
CN100483632C (zh) 2003-10-28 2009-04-29 株式会社半导体能源研究所 用于制造半导体器件的方法
KR101002332B1 (ko) * 2003-12-30 2010-12-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
US7494923B2 (en) 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
US20060022174A1 (en) * 2004-07-27 2006-02-02 General Electric Company Electroactive chemical composition and method of coating
EP1622212B1 (en) 2004-07-29 2010-04-21 Konarka Technologies, Inc. Process for coating nanostructured electrodes
JP2006035173A (ja) * 2004-07-29 2006-02-09 Sharp Corp インクジェット装置およびパターン修正装置
JP4992427B2 (ja) * 2004-09-22 2012-08-08 コニカミノルタホールディングス株式会社 薄膜トランジスタ
KR101219035B1 (ko) * 2005-05-03 2013-01-07 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
US7670882B2 (en) * 2005-04-05 2010-03-02 Hewlett-Packard Development Company, L.P. Electronic device fabrication
US7510951B2 (en) 2005-05-12 2009-03-31 Lg Chem, Ltd. Method for forming high-resolution pattern with direct writing means
KR100833017B1 (ko) * 2005-05-12 2008-05-27 주식회사 엘지화학 직접 패턴법을 이용한 고해상도 패턴형성방법
JP4860980B2 (ja) 2005-10-20 2012-01-25 ローム株式会社 モータ駆動回路およびそれを用いたディスク装置
US7365022B2 (en) * 2006-01-20 2008-04-29 Palo Alto Research Center Incorporated Additive printed mask process and structures produced thereby
JP4565573B2 (ja) * 2006-09-07 2010-10-20 株式会社フューチャービジョン 液晶表示パネルの製造方法
JP5098325B2 (ja) * 2006-12-21 2012-12-12 セイコーエプソン株式会社 トランジスタ、トランジスタの製造方法、電子デバイスおよび電子機器
DE102007001953B4 (de) 2007-01-10 2009-12-31 Technische Universität Chemnitz Mikrostrukturierter Film, Verfahren zu seiner Herstellung und seine Verwendung
US8821799B2 (en) 2007-01-26 2014-09-02 Palo Alto Research Center Incorporated Method and system implementing spatially modulated excitation or emission for particle characterization with enhanced sensitivity
US9164037B2 (en) 2007-01-26 2015-10-20 Palo Alto Research Center Incorporated Method and system for evaluation of signals received from spatially modulated excitation and emission to accurately determine particle positions and distances
KR20080081605A (ko) * 2007-03-06 2008-09-10 삼성전자주식회사 절연 모기판에 얼라인 마크를 형성하는 단계를 포함하는액정 표시 장치의 제조 방법
GB2447509A (en) * 2007-03-16 2008-09-17 Seiko Epson Corp Pattern for Inkjet TFT circuit development
JP5023764B2 (ja) * 2007-03-30 2012-09-12 ブラザー工業株式会社 パターン形成方法及びパターン形成装置。
DE102007029445A1 (de) 2007-06-22 2008-12-24 Werner A. Goedel Verfahren zur Darstellung hierarchisch strukturierter Filme mittels Inkjet-Druck
US8551556B2 (en) * 2007-11-20 2013-10-08 Palo Alto Research Center Incorporated Method for obtaining controlled sidewall profile in print-patterned structures
US8629981B2 (en) 2008-02-01 2014-01-14 Palo Alto Research Center Incorporated Analyzers with time variation based on color-coded spatial modulation
US8373860B2 (en) 2008-02-01 2013-02-12 Palo Alto Research Center Incorporated Transmitting/reflecting emanating light with time variation
JP5319769B2 (ja) * 2008-06-30 2013-10-16 スリーエム イノベイティブ プロパティズ カンパニー パターン形成された基板の形成方法
FR2958561B1 (fr) * 2010-04-08 2012-05-04 Commissariat Energie Atomique Procede de fabrication de deux zones adjacentes en materiaux differents
JP5600662B2 (ja) * 2010-12-15 2014-10-01 日本特殊陶業株式会社 伝導体パターンの形成方法
CN102222770B (zh) * 2011-06-17 2012-12-19 华中科技大学 一种小线宽沟道的制备方法及其应用
US9029800B2 (en) 2011-08-09 2015-05-12 Palo Alto Research Center Incorporated Compact analyzer with spatial modulation and multiple intensity modulated excitation sources
US8723140B2 (en) 2011-08-09 2014-05-13 Palo Alto Research Center Incorporated Particle analyzer with spatial modulation and long lifetime bioprobes
JP5529835B2 (ja) * 2011-11-22 2014-06-25 富士フイルム株式会社 導電性パターン形成方法及び導電性パターン形成システム
US9093475B2 (en) * 2012-03-28 2015-07-28 Sharp Laboratories Of America, Inc Thin film transistor short channel patterning by substrate surface energy manipulation
US8796083B2 (en) * 2012-05-15 2014-08-05 Sharp Laboratories Of America, Inc. Fluoropolymer mask for transistor channel definition
FR2996163B1 (fr) * 2012-10-03 2016-02-05 Essilor Int Procede d'impression d'un motif par jet d'encre sur une surface
WO2014162287A2 (en) * 2013-04-06 2014-10-09 Indian Institute Of Technology Kanpur Organic thin film transistors and methods for their manufacturing and use
KR102353254B1 (ko) 2014-08-07 2022-01-18 오르보테크 엘티디. 리프트 인쇄 시스템
WO2016063270A1 (en) 2014-10-19 2016-04-28 Orbotech Ltd. Llift printing of conductive traces onto a semiconductor substrate
KR102282860B1 (ko) 2015-01-19 2021-07-28 오르보테크 엘티디. 희생 지지부를 가진 3차원 금속 구조물의 프린팅
US10471538B2 (en) 2015-07-09 2019-11-12 Orbotech Ltd. Control of lift ejection angle
KR101682527B1 (ko) 2015-10-03 2016-12-06 (주)마이크로텍시스템 박형 햅틱 모듈을 이용한 마우스 겸용 터치 키패드
KR102546450B1 (ko) 2015-11-22 2023-06-21 오르보테크 엘티디. 프린팅된 3-차원 구조들의 표면 특성들의 제어
TW201901887A (zh) 2017-05-24 2019-01-01 以色列商奧寶科技股份有限公司 於未事先圖樣化基板上電器互連電路元件
CN113448173B (zh) * 2020-05-25 2022-03-01 重庆康佳光电技术研究院有限公司 一种涂布方法和涂布系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB406933A (en) * 1933-08-31 1934-03-08 Shellmar Products Co Improvements in or relating to methods of printing
US5132248A (en) * 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
FR2674033B1 (fr) * 1991-03-14 1993-07-23 Corning Inc Composant optique integre a liaison entre un guide d'onde integre et une fibre optique, fonctionnant dans un large domaine de temperature.
EP0736890B1 (en) * 1995-04-04 2002-07-31 Canon Kabushiki Kaisha Metal-containing compostition for forming electron-emitting device and methods of manufacturing electron-emitting device, electron source and image-forming apparatus
US6180297B1 (en) * 1995-05-01 2001-01-30 Xerox Corporation Migration imaging process
US5736074A (en) * 1995-06-30 1998-04-07 Micro Fab Technologies, Inc. Manufacture of coated spheres
JP2917897B2 (ja) * 1996-03-29 1999-07-12 日本電気株式会社 半導体装置の製造方法
JP3899566B2 (ja) 1996-11-25 2007-03-28 セイコーエプソン株式会社 有機el表示装置の製造方法
JPH10268338A (ja) * 1997-01-23 1998-10-09 Toshiba Corp 液晶表示装置およびその製造方法
JPH11286105A (ja) * 1998-04-01 1999-10-19 Sony Corp 記録方法及び記録装置
WO2001008242A1 (en) * 1999-07-21 2001-02-01 E Ink Corporation Preferred methods for producing electrical circuit elements used to control an electronic display
CN1245769C (zh) * 1999-12-21 2006-03-15 造型逻辑有限公司 溶液加工
CN100483774C (zh) 1999-12-21 2009-04-29 造型逻辑有限公司 半导体器件及其形成方法
US6599775B2 (en) * 2001-05-18 2003-07-29 Advanpack Solutions Pte Ltd Method for forming a flip chip semiconductor package, a semiconductor package formed thereby, and a substrate therefor

Also Published As

Publication number Publication date
AU2002358928A1 (en) 2003-04-28
JP2005505420A (ja) 2005-02-24
KR100832808B1 (ko) 2008-05-27
US20040253835A1 (en) 2004-12-16
TW589665B (en) 2004-06-01
GB2379083A (en) 2003-02-26
KR20040028972A (ko) 2004-04-03
CN1545453A (zh) 2004-11-10
US7364996B2 (en) 2008-04-29
WO2003034130A3 (en) 2004-06-03
WO2003034130A2 (en) 2003-04-24
CN1286666C (zh) 2006-11-29
EP1451018A2 (en) 2004-09-01
GB0120230D0 (en) 2001-10-10

Similar Documents

Publication Publication Date Title
JP4433796B2 (ja) 基板上パターン層の製造方法
JP5060695B2 (ja) 電子素子配列から電子回路を構成する方法および該方法により形成される電子回路
JP5073141B2 (ja) 内部接続の形成方法
US7582509B2 (en) Micro-embossing fabrication of electronic devices
JP5014547B2 (ja) 電子スイッチング素子またはトランジスタの電極を基板上に形成する方法
KR101186966B1 (ko) 유기 트랜지스터를 제조하기 위한 자체-정렬 공정
JP4713818B2 (ja) 有機トランジスタの製造方法、及び有機el表示装置の製造方法
US7709306B2 (en) Active layer island
JP6115008B2 (ja) 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。
TW200933560A (en) Active matrix substrate and electronic display device
JP2012156543A (ja) ポリマー薄膜における自己整合ビアホールの形成
CA2514133C (en) Reverse printing
EP1629525B1 (en) A structure for a semiconductor arrangement and a method of manufacturing a semiconductor arrangement
Kawase et al. All-polymer thin film transistors fabricated by inkjet printing
US20080119011A1 (en) Method of film coating and device manufactured thereby
US20040175963A1 (en) Production of electronic devices by solution processing
US9093475B2 (en) Thin film transistor short channel patterning by substrate surface energy manipulation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091221

R150 Certificate of patent or registration of utility model

Ref document number: 4433796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140108

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees