CN101330074A - 半导体器件的保护电路及包括该保护电路的半导体器件 - Google Patents

半导体器件的保护电路及包括该保护电路的半导体器件 Download PDF

Info

Publication number
CN101330074A
CN101330074A CN200810134167.1A CN200810134167A CN101330074A CN 101330074 A CN101330074 A CN 101330074A CN 200810134167 A CN200810134167 A CN 200810134167A CN 101330074 A CN101330074 A CN 101330074A
Authority
CN
China
Prior art keywords
signal
shielding conductor
shielded pair
protective circuit
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810134167.1A
Other languages
English (en)
Other versions
CN101330074B (zh
Inventor
松野则昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101330074A publication Critical patent/CN101330074A/zh
Application granted granted Critical
Publication of CN101330074B publication Critical patent/CN101330074B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)

Abstract

一种保护电路，包括：至少一个屏蔽线对，布置所述屏蔽线对来覆盖半导体器件上应该保护的区域，所述屏蔽线对中的一条屏蔽线和另一条屏蔽线具有相同的形状、相等的长度，且分别仅具有一条从起点到终点的路线；信号产生器，将某一电位提供给所述屏蔽线对中的一条屏蔽线和另一条屏蔽线的起点；以及检测器，用以将所述屏蔽线对中的一条屏蔽线的终点和另一条屏蔽线的终点之间的电位差和基准值进行比较，根据比较结果输出欺骗检测信号。防止对半导体器件的欺骗解析、窜改信息。

Description

半导体器件的保护电路及包括该保护电路的半导体器件
本发明是申请号为200480024221.7(申请日：2004.8.27)同名申请的分案申请。
技术领域
本发明涉及一种目的是保护半导体器件内部的机密信息免遭靠欺骗手段做的解析行为的破坏的保护电路及安装有该保护电路的半导体器件。
背景技术
近年来，对半导体器件的电路信息、内部信息的机密性和安全性要求得越来越严格。至少是IC领域的半导体器件是以其安全性为特征，所以有必要保护重要信息免遭欺骗性解析，而防止内部信息被窜改、复制。采取可达成这样的严格保护功能的方法的实例正在不断地增加。下面，说明现有技术。
图14示出了传统保护电路的结构。图14中，140是屏蔽线，141是信号产生器，142是检测器，143是参考布线，S0是警报信号。在该保护电路中，应该保护的集成电路上设置了屏蔽线140。任意的信号从信号产生器141分别供应给屏蔽线140及参考布线143。从信号产生器141供来的信号分别通过屏蔽线140及参考布线143后，又供应给检测器142。检测器142将从屏蔽线140供来的信号和从参考布线143供来的信号进行比较，若认定有差异则输出警报信号S0。受到保护的集成电路会响应该警报信号S0而进入安全方式，实质上不可能进行欺骗性的解析或窜改(例如，日本特表2002-529928号公报(图1))。
发明内容
所述现有技术很容易遭到以下欺骗手段的欺骗。在屏蔽线被部分地切断或剥离后，利用FIB加工技术等适当方法，例如，以不会妨碍物理解析的迂回路线重新连结屏蔽线的欺骗手段、或从外部将导体路连接到屏蔽线当做旁通路使异常检测功能失效的欺骗手段。
本发明的目的，在于：提供一种高抗干扰性的保护电路及包括该保护电路的半导体器件。
为解决上述课题，只要实现能够监视屏蔽线的物理特性，并将物理特性的变化作为对屏蔽线路线的窜改检测出来的保护电路即可。然而，因为屏蔽线的物理特性由受到保护的下层的形状及电性特性状态决定，所以设计时很难建立屏蔽线的物理特性的正确模型。此外，尚有制造误差、动作保证环境内的特性变动等，故很难实现。本发明的保护电路皆能够很容易地解决上述课题，且可进一步地提高抗干扰性。
本发明的保护电路，包括：至少一条屏蔽线，布置所述至少一条屏蔽线来覆盖半导体器件上应该保护的区域，且所述至少一条屏蔽线仅具有一条从起点到终点的路线；信号产生器，将信号提供给所述屏蔽线的起点；计数器，响应由所述信号产生器将信号提供给所述屏蔽线的起点而开始计测时间，响应该信号到达所述屏蔽线的终点而结束计测时间；以及比较器，将由所述计数器计测的时间和基准值进行比较，根据比较结果输出欺骗检测信号。
上述保护电路的特征是，计测在屏蔽线传播的信号跃变的传播时间，将屏蔽线处于正常状态的传播时间作为基准值存储到非易失性存储器中，再进行相对比较来检测屏蔽线路线的窜改。
首先，信号产生器对屏蔽线的起点传达信号跃变，利用计数器计测信号跃变到达屏蔽线的终点的时间作为正常状态的信息(基准值)存储到非易失性存储器中。其次，在半导体器件启动时或待机状态时重新计测信号跃变延迟时间，参考事先存储到非易失性存储器的正常状态的计数值，并在将动作保证环境内的屏蔽线物理特性变动作为容许误差考虑的情况下，利用比较器进行比较运算。于是，能够实现很容易检测屏蔽线是否被窜改的保护电路，故可检测下述情况而解决问题，亦即，在切断或剥离部分屏蔽线后，利用FIB加工技术等适当手段，以不会妨碍物理解析的迂回路线重新连接屏蔽线、或从外部将导体路作为旁通路连接到屏蔽线上。
通过使其为具有专用振荡器并采用从专用振荡器对计数器供应脉冲的结构，便能够任意设定脉冲的周期，而可自由地设定时间计测的精度。因为半导体器件的基本时钟通常是从外部供应，所以有可能采取调整外部时钟的周期使其符合脉冲的计数值的欺骗手段，但通过在半导体器件内部具有专用振荡器，则能使从外部变更脉冲的周期变得较为困难，而可大幅度地提高抗干扰性。
本发明的另一保护电路包括：至少一个屏蔽线对，布置所述屏蔽线对来覆盖半导体器件上应该保护的区域，所述屏蔽线对中的一条屏蔽线和另一条屏蔽线具有相同的形状、相等的长度，且分别仅具有一条从起点到终点的路线；信号产生器，将某一电位提供给所述屏蔽线对中的一条屏蔽线和另一条屏蔽线的起点；以及检测器，用以将所述屏蔽线对中的一条屏蔽线的终点和另一条屏蔽线的终点之间的电位差和基准值进行比较，根据比较结果输出欺骗检测信号。
上述保护电路的特征，是通过监视物理特性一致的2条屏蔽线的电阻特性的偏置变化来检测屏蔽线的窜改。
将2条具有相同的形状和相等的布线长度的屏蔽线视为屏蔽线对，可使屏蔽线对的电阻特性一致。利用恒压源供应任意电压，用运算放大器将屏蔽线对的电阻特性之差作为偏置并变换成电压，利用其他的恒压源产生考虑了运算放大器的初始偏置的电压当做参考电压，将它和所取得的偏置电压进行比较，实现很容易即可检测屏蔽线的窜改的保护电路，故可检测下述情况而解决问题。亦即，在切断或剥离部分屏蔽线后，利用FIB加工技术等适当手段，以不会妨碍物理解析的迂回路线重新连接屏蔽线、或从外部将导体路作为旁通路连接到屏蔽线上。
此外，采用设置具有和1个路线的屏蔽线相等的电阻值的半导体电阻器，且将屏蔽线及半导体电阻器作为运算放大器的输入进行连接的结构，很容易构成屏蔽线。即使偶然或故意以和成对的2条屏蔽线的电阻特性相同的方式重新连接路线来变更屏蔽线对的路线，因为成对的一方是受到屏蔽线保护的半导体电阻器，从外部难以变更半导体电阻器的电阻值，故可进一步提高抗干扰性。
本发明的另一保护电路，包括：至少一个屏蔽线对，布置所述屏蔽线对来覆盖半导体器件上应该保护的区域，所述屏蔽线对中的一条屏蔽线和另一条屏蔽线具有相同的形状、相等的长度，且分别仅具有一条从起点到终点的路线；信号产生器，将同相位的脉冲提供给所述屏蔽线对中的一条屏蔽线和另一条屏蔽线的起点；以及检测器，用以将所述屏蔽线对中的一条屏蔽线的终点和另一条屏蔽线的终点之间的电位差和基准值进行比较，根据比较结果输出欺骗检测信号。
上述保护电路的特征，是利用对物理特性一致的两条屏蔽线上供应同相位的脉冲并评估其相位差来检测屏蔽线的窜改。
利用脉冲产生器对屏蔽线对以任意的脉冲宽度同时提供同相位的脉冲，利用相位比较器取得两条屏蔽线的脉冲的相位差作为脉冲，在滤波电路除去相当于制造误差的初始相位差，并检测未除去的脉冲，这样实现很容易检测屏蔽线的窜改的保护电路，故可检测下述情况而解决问题。亦即，在切断或剥离部分屏蔽线后，利用FIB加工技术等适当手段，以不会妨碍物理解析的迂回路线重新连接屏蔽线、或从外部将导体路作为旁通路连接到屏蔽线上。
基本上，上述保护电路是用以监视、评估一条路线的屏蔽线或屏蔽线对的电路，一次检测多个路线需要多个检测部，布局面积会增大。利用切换电路切换屏蔽线或屏蔽线对的路线并一条路线一条路线地检测一条路线，一条线路的检测部可由所有线路共用，从而可减小布局面积。此外，信号产生器供应给屏蔽线或屏蔽线对的信号，只对检测的路线供应真信号，对其他路线则供应伪信号，配合切换电路的路线切换而切换真信号供应路线，故难以从外部观察屏蔽线的信号并确定信号模式，从而进一步提高抗干扰性。
上述保护电路中，也可准备多组物理特性一致的2条屏蔽线对，分别对其供应同相位的脉冲及相位差不同的脉冲，对相位差编码将其变换成信号模式，并和参考信号模式进行比较。
对应于来自信号模式产生器的信号模式从脉冲产生器经由切换电路对每一个屏蔽线对分配供应同相位的脉冲和及具有充分大的相位差的脉冲，并使其通过相位比较器和除去初始相位差的滤波电路，这样便可以将同相位脉冲及具有充分大的相位差的脉冲变换成0及1的信号模式，并将其供应给比较器。从信号模式产生器通过受屏蔽线保护的布线将参考用信号模式传送到比较器并进行比较，实现很容易检测屏蔽线的窜改的保护电路，可检测下述情况而解决问题，亦即，在切断或剥离部分屏蔽线后，利用FIB加工技术等适当手段，以不会妨碍物理解析的迂回路线重新连接屏蔽线、或从外部将导体路作为旁通路连接到屏蔽线上。
该保护电路克服偶然或故意从外部对所有的屏蔽线施加同相位的信号时的相位差检测的脆弱性。此外，每次改变形态的产生，假设即使可以从外部观察屏蔽线对的信号，也难以模仿该信号，而能进一步提高抗干扰性。
此外，信号模式产生器采用随机数产生器，这样从外部观察屏蔽线的信号并利用其进行欺骗行为将更为困难，而可提高抗干扰性。
上述保护电路中，屏蔽线的窜改检测是分成路线的窜改、切断、短路，因为是用不同的检测手段进行检测，故可进一步提高抗干扰性。
信号产生器对每一个屏蔽线的路线供应信号0或1，并经由切换电路供应给一致/不一致判定器。另一方面，利用由屏蔽线保护的布线从信号产生器对一致/不一致判定器供应比较信号，执行一致/不一致的判定，用以检测屏蔽线的切断、剥离、短路之异常。此外，使从信号产生器供应的信号翻转，或者每次都改变它，重复进行多次比较，这样从外部观察屏蔽线的信号或是对屏蔽线供应信号而达到偶然一致就是很困难的了。在即使利用以上检测方法也检测不出异常的时候，便对切换电路进行切换，利用上述任一个保护电路检测屏蔽线路线的窜改。因此，可检测下述情况而解决问题，亦即，在切断或剥离部分屏蔽线后，利用FIB加工技术等适当手段，以不会妨碍物理解析的迂回路线重新连接屏蔽线、或从外部将导体路作为旁通路连接到屏蔽线上。此外，因为是将不同的检测方法结合起来使用，所以可使各种欺骗行为的解析更为困难，从而可提高抗干扰性。
上述保护电路中，因为信号产生器是随机数产生器，从外部观察屏蔽线的信号并利用其进行欺骗行为将更为困难，而可提高抗干扰性。
上述保护电路中可以这样做。亦即，利用由屏蔽线保护的布线从故障诊断器将简单地检测检测器为异常或正常的信息以几个形态送给检测器，再由故障诊断器评估由检测器输出的欺骗检测信号，来检测检测器的故障或针对检测器的欺骗行为。基于以上各个理由，便能实现对以下欺骗行为能发挥出保护效力的高抗干扰性保护电路，欺骗行为是这样的，对于确定保护电路的欺骗检测信号S1、剥离屏蔽线或屏蔽线对、并对该节点施加固定电位。
最好是，上述保护电路的屏蔽线(对)被布线，以覆盖除去PAD以外的整个半导体器件全域。于是，不剥离屏蔽线，便难以对半导体器件进行欺骗解析行为。此外，通过以制造上所容许的最小布线宽度及间隔进行布线，则即使在FIB加工技术下，不切断屏蔽线，则难以在屏蔽线间或屏蔽线上开孔而形成连接到下层的PAD，同时，因为屏蔽线的宽度远小于微探针端子，所以难以立起端子，故难以从外部对屏蔽线进行连接。此外，利用90度布线、45度布线、将90度布线的前进方向变更成45度方向、以及所述组合的布线，可以使屏蔽布线路线成为具有复杂形状的路线，这样便难以追踪屏蔽线路线。基于以上各个理由，可提供抗干扰性大幅度地提高了的保护电路。
本发明所涉及的半导体器件，是安装有上述保护电路并用以监视屏蔽线的窜改，发现异常时，输出欺骗检测信号，执行防止对半导体器件的欺骗解析、信息窜改的动作。这样便可进一步提高抗干扰性。
上述半导体器件中，根据欺骗检测信号而使半导体器件进入切断电源供应即可解除的重设或固定方式。其后，若连续数次检测到屏蔽线的窜改时，便采取删除存储器的内容的控制，而避免下述情况的发生并提高实用性，亦即，避免因为动作环境等的变化或干扰等某种原因而使半导体器件的物理特性变动，进而发生错误检测，造成存储器内容的消失或无法再启动。
根据本发明，能够实现具有检测覆盖半导体器件的屏蔽线的窜改的功能，很容易实现抗干扰性更高的保护电路。通过安装上该保护电路，便很容易提高一种可保护半导体器件内部所保持的机密信息不被欺骗解析手法破坏，安全性更高的半导体器件。
附图说明
图1是显示第一实施例的保护电路的构成的图。
图2示意地示出了搭载有图1所示的保护电路的半导体器件的剖面构造。
图3是显示图2所示的半导体器件的概略构成的图。
图4是显示屏蔽线的布线例的图。
图5是显示图1所示的保护电路的变形例的图。
图6是显示第二实施例所涉及的保护电路的构成的图。
图7是显示图6所示的保护电路的变形例的图。
图8是第三实施例所涉及的保护电路的构成的图。
图9是用以说明图8所示的保护电路的动作的时序图。
图10是显示第一到第三实施例的变形例的图。
图11是显示第四实施例的保护电路的构成的图。
图12是显示第五实施例的保护电路的构成的图。
图13是显示设置有故障诊断器的变形例的图。
图14是显示现有的保护电路的构成的图。
具体实施方式
下面，参考附图对本发明的实施例进行详细说明。补充说明一下，附图中相同或者相近的部分用相同的符号表示，不进行重复说明。
(第一实施例)
第一实施例的保护电路的构成如图1所示。该保护电路搭载在半导体器件中，是一个保护半导体器件内部的机密信息免遭靠欺骗手段做的解析行为的破坏的保护电路。该保护电路中有信号产生器1、屏蔽线2、控制电路6以及检测器10。检测器10中有计数器3、比较器4以及非易失性存储器5。
屏蔽线2是制造半导体器件时最上层的金属，布线以充分地覆盖应该保护且充分大的半导体器件区域(保护区域)上面。屏蔽线2是以单笔画的集成电路元件布局技术进行布线，从起点SP1到终点GP1的路线只有一条。控制电路6将控制信号S21提供给信号产生器1及计数器3。信号产生器1响应来自控制电路6的控制信号S21，对屏蔽线2的起点SP1供应0到1的信号跃变或1到0的信号跃变。计数器3会响应来自控制电路6的控制信号S21，开始时钟脉冲CLK的计数值，并响应信号跃变到达屏蔽线2的终点GP1，结束时钟脉冲CLK的计数值。计数器3结束计数值后，将计数值值提供给非易失性存储器5或比较器4。非易失性存储器5将来自计数器3之计数值值作为基准值值存储起来。比较器4将来自计数器3的计数值值和储存在非易失性存储器5的基准值值进行比较，并根据比较结果输出欺骗检测信号S1。
图2显示搭载有图1所示的保护电路的半导体器件的概略剖面构成。
图2所示的半导体器件30是在半导体基板20上形成有器件元件21，在其上形成有多层布线层22，在最上层形成有屏蔽布线层23。图1所示的屏蔽线2形成在屏蔽布线层23，布线以充分覆盖保护区域24(包括器件元件21及布线层22)上面。构成图1所示的信号产生器1、计数器3、比较器4、非易失性存储器5以及控制电路6的电路元件由器件元件21形成，用以将它们连接起来的布线11～18是利用布线层22形成。亦即，信号产生器1、计数器3、比较器4、非易失性存储器5控制电路6以及将它们连接起来的布线11～18受屏蔽线2的保护。
如图3所示，来自保护电路的检测器10的欺骗检测信号S1提供给半导体器件30的功能模块25。构成功能模块25的电路元件是利用器件元件21来形成，将它们连接起来的布线则是由布线层22来形成。亦即，功能模块25受屏蔽线2的保护。
其次，对具有以上构成的保护电路的动作进行说明。
首先，在工厂进行检查时，利用信号产生器1对屏蔽线2的起点SP1供应0到1的信号跃变或1到1的信号跃变，到经由屏蔽线2到达计数器3为止，利用计数器3计数半导体器件的时钟脉冲CLK，并将所得到的计数值作为参考用信息存储到非易失性存储器5中。
出厂后，利用信号产生器1对屏蔽线2的起点SP1供应0到1的信号跃变或1到1的信号跃变，到经由屏蔽线2到达计数器3为止，利用计数器3进行时钟脉冲CLK的计数，并利用比较器4将所得到的计数值及事先存储到非易失性存储器5的参考信息进行比较，若不一致则输出欺骗检测信号S1。进行比较时，将动作保证环境内的屏蔽线2的物理特性变动附加到进行比较运算时所考虑的功能中。例如，利用加减运算或比特移位等为参考信息建立与误差相符的上、下限值，使比较器4具有将测定信息(利用计数器3所得到的计数值)位于上限到下限范围内视为正常的功能。在测量参考信息时进行加减运算或比特移位，并将上下限值存储到非易失性存储器5的方法也是一个好方法。基于以上各个理由，本实施例很容易检测屏蔽线2是否被窜改。
补充说明一下，这里示出的是屏蔽线2是一条的例子。不仅如此，还可设置多条屏蔽线2，并对各条屏蔽线2设置信号产生器1及检测器10。而且，如图4所示，还可使一条屏蔽线2在中途分岐，并分别对终点GP1、GP2设置检测器10。此时，屏蔽线2的路线有多条(这里是P1、P2这两条)。然而，对路线P1而言，只有起点SP1到终点GP1这一条路线；对路线P2而言，只有起点SP1到终点GP1这一条路线。这样通过适当地分散布置多个检测器10，来使从外部测量物理特性的欺骗行为更难以进行，从而提高抗干扰性。
而且，如图5所示，还可以是从专用振荡器7将脉冲时钟提供给计数器3的构成。通过任意地设定振荡器7的脉冲CLK的周期，便可自由地设定信号跃变延迟时间的计测精度。通常，半导体器件之基本时钟系由外部供应，故可能对其采取调整外部时钟之周期使其符合脉冲之计数值值之欺骗手段。然而，半导体器件部具有专用振荡器7，可使从外部变更脉冲之周期变得较为困难，而可大幅提高抗干扰性。
(第二实施例)
第二实施例的保护电路的构成如图6所示。该保护电路搭载在半导体器件中，是一个保护半导体器件内部的机密信息免遭靠欺骗手段做的解析行为的破坏的保护电路。该保护电路中有信号产生器31、屏蔽线对(2a、2b)以及检测器40。检测器40具有运算放大器32、参考用电压源33以及比较器34。
屏蔽线对(2a、2b)是制造半导体器件时最上层的金属，布线以充分地覆盖应该保护且充分大的半导体器件区域(保护区域)上面。屏蔽线2a及屏蔽线2b具有相同的形状和相等的长度。屏蔽线2a以单笔画的集成电路元件布局技术进行布线，从起点SP1到终点GP1的路线只有一条。屏蔽线2b以单笔画的集成电路元件布局技术进行布线，从起点SP1b到终点GP1b的路线只有一条。信号产生器31对屏蔽线对(2a、2b)的起点(SP1a、SP1b)供应电压V0。运算放大器32放大并输出屏蔽线2a的终点GP1a电压V1及屏蔽线2b的终点GP1b电压V2之差。参考用电压源33输出规定大小的参考电压。比较器34对运算放大器32的输出及来自参考用电压源33的参考电压进行比较，并根据比较结果输出欺骗检测信号S1。
安装有图6所示的保护电路的半导体器件的概略剖面构成与图2所示的一样。图6所示的屏蔽线对(2a、2b)形成在屏蔽布线层23，布线以覆盖保护区域24(包括器件元件21和布线层22)上面。构成图6所示的信号产生器31、运算放大器32、参考用电压源33以及比较器34的电路元件是利用器件元件21来形成，用以将它们连接起来的布线41～47利用布线层22来形成。
其次，对具有以上构成的保护电路的动作进行说明。
信号产生器31对屏蔽线对(2a、2b)的起点(SP1a、SP1b)供应任意电压V0，运算放大器32以电压取出屏蔽线对(2a、2b)的电阻特性的偏置，参考用电压源33产生相当于运算放大器32及比较器34的初始偏置等制造误差的电压当做参考电压，比较器34则将其和偏置电压(运算放大器32的输出)进行比较，若偏置电压大于参考电压，则输出欺骗检测信号S1。基于以上各个理由，本实施例很容易检测屏蔽线对(2a、2b)是否被窜改。
补充说明一下，和第一实施例一样，屏蔽线对(2a、2b)可以是一个，也可以是多个。可以以运算放大器32及比较器34为1组，并在1个屏蔽线对(2a、2b)适当地分散配置上多组这样的组，使利用从外部测量物理特性所进行的欺骗行为难以进行，以提高抗干扰性。
如图7所示，也可以设置半导体电阻器35来取代屏蔽线对中之一方2b。半导体电阻器35形成在图2所示的保护区域24且具有和屏蔽线2a相等的电阻。这样，采用屏蔽线2a和其电阻值和屏蔽线2a的一条路线相等且和由屏蔽线2a保护的半导体电阻器35成对后，作为运算放大器32的输入，则无需以和屏蔽线2a的布线相同的形状且布线长度来形成2条成对的布线，故更为容易。图6所示的保护电路对于偶然或故意的屏蔽线对(2a、2b)的变化很脆弱，例如用成对的两条屏蔽线(2a、2b)的电阻特性相同的路线重新连接起来。然而，在图7所示的保护电路中，因为成对的两条屏蔽线中的一条是由屏蔽线2a保护的半导体电阻器35，所以很难从外部改变半导体电阻器35的电阻值，故能够提供能够获得更大的保护效力的保护电路。
(第三实施例)
第三实施例的保护电路的构成如图8所示。是一个保护半导体器件内部的机密信息免遭靠欺骗手段做的解析行为的破坏的保护电路。该保护电路具有信号产生器51、屏蔽线对(2a、2b)以及检测器60。检测器60包括相位比较器52、滤波电路53以及判定器54。
搭载有图8所示的保护电路的半导体器件的概略剖面构成与图2所示的一样。图8所示的屏蔽线对(2a、2b)形成在屏蔽布线层23，布线以覆盖保护区域24(包括器件元件21和布线层22)上面。构成图8所示的信号产生器51、相位比较器52、滤波电路53以及判定器54的电路元件是利用器件元件21来形成，将它们连接起来的布线41～44、61～63则是由布线层22来形成。
其次，对具有以上构成的保护电路的动作进行说明。
信号产生器51对屏蔽线对(2a、2b)的起点(SP1a、SP1b)同时供应任意脉冲宽度的同相位脉冲。图9是相位差的简单波形时序图。图9中，c是对屏蔽线对(2a、2b)的输入脉冲，d是相位比较器52前的脉冲，e是相位比较器61的输出，f是滤波电路53的输出。相位比较器52取出两条屏蔽线的脉冲的相位差作为脉冲，但如图9的A1所示，相位比较器52前的脉冲d呈现很小的相位差，该相位差是在制造屏蔽线对(2a、2b)的、被保护的半导体器件时不可避免地会出现的物理特性之差，该差被视为误差。屏蔽线对(2a、2b)的路线若遭到窜改，则该差会变大。使其通过相位比较器52时，则会出现脉冲宽度相当于该相位差的脉冲。若为正常屏蔽线，会呈现极短的脉冲(图9的A1的输出e)；若路线遭到窜改，则脉冲宽度会变大(图9的A2的输出e)。将此脉冲输入到滤波电路53，靠滤波功能除去初始相位差短的脉冲，检测剩余的脉冲，再从判定器54发出欺骗信号S1。如上所述，本实施例很容易检测对屏蔽线对(2a、2b)是否被窜改。
补充说明一下，和第一及第二实施例一样，屏蔽线对(2a、2b)可以为1个，也可以是多个。可以以相位比较器52、滤波电路53以及判定器54为1组，并在1个屏蔽线对(2a、2b)中适当地分散配置多组上述的组，使利用从外部测量物理特性而进行的欺骗行为难以进行，以提高抗干扰性。
(第一到第三实施例的变形例)
图10是第一到第三实施例的变形例。图10所示的保护电路的结构是这样的，具有多条屏蔽线2或多个屏蔽线对(2a、2b)，将信号产生器1、31、51及切换电路61连接到多条屏蔽线2或多个屏蔽线对(2a、2b)的起点SP1～SPn、(SP1a、SP1b)～(Spna、SPnb)和终点GP1~GPn、(GP1a、GP1b)～(Gpna、GPnb)，再经由切换电路61连接到一条路线的第一到第三实施例中任一个实施例的检测器10、40、60上。切换电路61一个路线一个路线地依次切换屏蔽线2或屏蔽线对(2a、2b)与检测器10、40、60的连接，一个路线一个路线地对屏蔽线路线的窜改进行监视、评价，若认定遭到窜改，则输出欺骗检测信号S1。信号产生器1、31、51、切换电路61以及检测器10、40、60由屏蔽线2或屏蔽线对(2a、2b)保护。而且，将它们连接起来的布线也是由屏蔽线2或屏蔽线对(2a、2b)保护。
其次，对具有以上构成的保护电路的动作进行说明。
信号产生器1、31、51只对多个路线中的一条路线供应以检测屏蔽线2或屏蔽线对(2a、2b)的路线被窜改为目的的真信号，对其他路线则供应伪信号。只有被供给了真信号的路线的终端切换电路61连接到一条的第一～第三实施例中任一个实施例的检测器10、40、60上，执行路线的窜改检测。对所有的路线依次重复执行上述步骤。信号产生器1、31、51，向切换电路61提供与被供给了真信号的路线同步让切换电路61动作的切换控制信号S2而进行同步控制。基于以上各个理由，即使是具有多条路线的屏蔽线2或屏蔽线对(2a、2b)，也无需对所有的路线准备检测器10、40、60，故可避免平面布局面积的增大。而且，通过采用巧妙的方法产生隐藏真信号的伪信号的模式，使得在从外部观察屏蔽线的信号时，难以确定信号，从而很容易地实现高抗干扰性的保护电路。
(第四实施例)
第四实施例的保护电路的构成如图11所示。该保护电路具有多个(此处是n个)屏蔽线对(2a、2b)、信号产生器51、切换电路73、信号模式产生器72以及检测器70。检测器70则具有多个(n个)相位比较器52、多个(n个)滤波电路53以及比较器71。
本实施例具有多个屏蔽线对(2a、2b)，每一个屏蔽线对(2a、2b)是制造半导体器件时最上层的金属、被布线成相同的形状和相等的长度以充分地覆盖应该保护且充分大的半导体器件区域上面的两条屏蔽线配成一对，信号产生器51及屏蔽线对(2a、2b)的起点(SP1a、SP1b)～(Spna、SPnb)通过切换电路73相连接，终点(GP1a、GP1b)～(Gpna、GPnb)则分别连接在所对应的相位比较器52上。相位比较器52的输出通过滤波电路53供应到比较器71中。信号模式产生器72经过由屏蔽线对(2a、2b)保护的布线将信号模式S3提供给切换电路73及比较器71，若滤波电路53供应的信号和信号模式不一致，则输出欺骗检测信号S1。信号产生器51、切换电路73、信号模式产生器72以及检测器70由屏蔽线对(2a、2b)保护，用以将它们连接起来的布线也由屏蔽线对(2a、2b)保护。
其次，对具有以上结构的保护电路的动作进行说明。
信号产生器51，对应来自信号模式产生器72的信号模式S3通过切换电路73对每一个屏蔽线对供应同相位的脉冲及具有充分大的相位差的脉冲，并使其通过相位比较器52和除去初始相位差的滤波电路53，这样将同相位脉冲及具有充分大的相位差的脉冲变换成0及1的信号模式并将其提供给比较器71。将在信号模式产生器72产生的模式信号S3作为参考信号通过由屏蔽线对(2a、2b)保护的布线传送到比较器71且进行比较，并发出欺骗检测信号S1。基于以上各个理由，本实施例便很容易检测屏蔽线对(2a、2b)是否被窜改。
此外，通过使该保护电路成为克服偶然或故意从外部对全部屏蔽线施加同相位信号时对相位差检测的脆弱性，每次变更产生模式S3的结构，或是是使信号模式产生器72采用随机数产生器，则即使能够从外部观察屏蔽线对(2a、2b)的信号，模仿该信号也是很困难的。从而可进一步提高抗干扰性。
另外，作为应用，在半导体器件动作时，使供应给屏蔽线对(2a、2b)的信号为Vss的固定电位，且在动作中能够用相同的检测方式，在起动半导体器件时或待机以外的任何时间随时监视屏蔽线对(2a、2b)的切断、剥离，故能够进一步提高抗干扰性。
(第五实施例)
第五实施例的保护电路的结构如图12所示。该保护电路具有多条(此处是n条)屏蔽线2或多个(n个)屏蔽线对(2a、2b)、信号产生器1、31、51、切换电路61、一致/不一致判定器81、检测器10、40、60、以及“或”电路82。
本实施例具有多条屏蔽线2或多个屏蔽线对(2a、2b)，是制造半导体器件时最上层的金属，布线以覆盖应该保护的且充分大的半导体器件区域上，信号产生器1、31、51及切换电路61连接在屏蔽线2或屏蔽线对(2a、2b)的起点及终点，并经由切换电路61与第一～第三实施例中之任一个检测器10、40、60及一致/不一致判定器81相连接，利用由屏蔽线保护的布线将信号产生器1、31、51和一致/不一致判定器81连接起来，判定分别供应给一致/不一致判定器81的信号的一致/不一致而输出欺骗检测信号S5，检测器10、40、60则输出欺骗检测信号S1。其结构是这样的，只要检测到有欺骗，就输出欺骗检测信号S11。信号产生器1、31、51、切换电路61、一致/不一致判定器81、检测器10、40、60、以及“或”电路82受到屏蔽线2或屏蔽线对(2a、2b)的保护。而且，将它们连接起来的布线也受到屏蔽线2或屏蔽线对(2a、2b)的保护。
其次，对具有以上结构的保护电路的动作进行说明。
信号产生器1、31、51对屏蔽线2或屏蔽线对(2a、2b)的每一条路线供应0或1信号，且通过切换电路61供应给一致/不一致判定器81，另一方面，利用由屏蔽线2或屏蔽线对(2a、2b)保护的布线从信号产生器1、31、51将比较信号提供给一致/不一致判定器81，判断二者是否一致。因此，可检测屏蔽线2或屏蔽线对(2a、2b)的异常切断、异常剥离、异常短路，并输出欺骗检测信号S5。而且，通过使从信号产生器1、31、51供应的信号反相、或者每一次使其变化，并重复进行多次比较，便能够防止从外部观察信号并发生偶然与供应的信号一致的情况。使信号产生器1、31、51采用随机数产生器也是提高抗干扰性的良好手段。在即使采用上述检测方法也检测不到异常的时候，切换切换电路61，利用检测器10、40、60检测屏蔽线路线的窜改并输出欺骗检测信号S1。检测到欺骗检测信号S5或欺骗检测信号S1，都会输出欺骗检测信号S11。基于以上各个理由，本实施例很容易实现屏蔽线2或屏蔽线对(2a、2b)的窜改检测。而且，因为将多个检测手段组合起来使用，所以通过各种欺骗行为的解析很困难，从而能够进一步提高抗干扰性。
(第一到第五实施例的应用例)
第一到第五实施例的应用例如图13所示。补充说明一下，图13只图示第一到第五实施例的结构的一部分。在图13所示的应用例中，故障诊断器91通过由屏蔽线保护的布线(输入信号布线92、控制信号布线93、欺骗检测信号51)连接在第一到第五实施例的保护电路的检测器10、40、60上。检测器60对故障诊断器91供应欺骗检测信号S1，并由故障诊断器91输出显示故障诊断结果的故障检测信号S6。故障诊断器91获得屏蔽线2或屏蔽线对(2a、2b)的保护。
其次，对具有以上结构的保护电路的动作进行说明。
故障诊断器91经由输入信号布线92将简单地检测检测检测器10、40、60是异常或正常的信息送几个模式给检测器10、40、60，并在故障诊断器91评价检测器10、40、60输出的欺骗检测信号S1。例如，比较以供应给检测器10、40、60的信息所得到的期待值等方法，检测检测器10、40、60的故障或对检测器10、40、60的欺骗行为，并输出故障检测信号S6。在检测屏蔽线2或屏蔽线对(2a、2b)的窜改前实施该故障诊断，若检测不出故障，则开始检测屏蔽线2或屏蔽线对(2a、2b)是否被窜改。当检测到故障的时候，立即让半导体器件停止动作。例如，删除存储器信息等重要信息，不再动作就是十分安全的。基于以上各个理由，便能实现对以下欺骗行为能发挥出保护效力的高抗干扰性保护电路，欺骗行为是这样的，对于确定保护电路的欺骗检测信号S1、剥离屏蔽线或屏蔽线对、并对该节点施加固定电位。
其次，对将所述所有实施例的保护电路安装到半导体器件上的情况进行说明。
第一实施例和第三实施例的保护电路，在半导体器件启动时及待机状态下执行检测动作，其它情况下则对屏蔽线供应对半导体器件的动作影响最小的固定电位。第二实施例，在进行检测时，因为会对屏蔽线供应来自信号产生器的固定电位，所以可随时监视屏蔽线和检测屏蔽线是否被窜改。第四实施例，在半导体器件启动时及待机状态下进行所述检测动作，但在进行检查动作以外的其它动作时，都是使供应给屏蔽线的信号成为Vss的固定电位，这样在动作中也可以进行相同的检测动作，能够检测出屏蔽线的切断、剥离等异常。第五实施例，是在半导体器件启动时及待机状态进行所述检测动作，在进行其他动作时，则使供应给屏蔽线的信号成为Vss或Vdd的固定电位，以使用了一致/不一致判定器的检测动作随时监视屏蔽线的切断、剥离，每次从待机状态进入动作状态，随机地分为Vss及Vdd固定电位，于是，即使进行欺骗的攻击而导致半导体器件错误动作，顺利地避开启动时及待机时的检测，也能实现随时监视，故能够提高抗干扰性。根据从这些保护电路输出的欺骗检测信号对防止对半导体器件的欺骗解析、信息被窜改的动作加以控制。例如，从存储器删除应该保护的重要数据或使半导体器件无法动作，也无法重新起动。但是，因为检测屏蔽线路线的窜改的保护电路在监视屏蔽线物理特性的变动，所以不难想像有可能因为动作环境的激烈变化等某种外来原因而出现错误检测，此时，会进入切断半导体器件的电源供应后可复元的重设状态或固定方式，而只有在连续数次检测到屏蔽线路线的窜改时，才会将例如检测到欺骗的事实作为检测次数信息存储到非易失性存储器中。其次，重新启动半导体器件，从重设或固定方式回归，若未检测到欺骗，便删除非易失性存储器的信息，再次检测到它时，便更新检测次数信息的次数并重新存储到非易失性存储器中的手段，当检测次数超过规定次数时，使半导体器件完全无法回归。例如，从存储器删除应该保护的重要数据或半导体器件无法动作，也无法再启动的控制，使实施例更为实用。
根据本发明，能够实现具有检测覆盖半导体器件的屏蔽线的窜改的功能，很容易实现抗干扰性更高的保护电路。通过安装上该保护电路，便很容易提高一种可保护半导体器件内部所保持的机密信息不被欺骗解析手法破坏，安全性更高的半导体器件。

Claims (18)

1.一种保护电路，其特征在于：
包括：
至少一个屏蔽线对，布置所述屏蔽线对来覆盖半导体器件上应该保护的区域，所述屏蔽线对中的一条屏蔽线和另一条屏蔽线具有相同的形状、相等的长度，且分别仅具有一条从起点到终点的路线；
信号产生器，将某一电位提供给所述屏蔽线对中的一条屏蔽线和另一条屏蔽线的起点；以及
检测器，用以将所述屏蔽线对中的一条屏蔽线的终点和另一条屏蔽线的终点之间的电位差和基准值进行比较，根据比较结果输出欺骗检测信号。
2.根据权利要求1所述的保护电路，其中：
包括取代所述屏蔽线对中的一条屏蔽线的半导体电阻器；
所述半导体电阻器，设置在所述半导体器件上应该保护的区域，具有和所述屏蔽线对中的一条屏蔽线相同的电阻特性；
所述信号产生器，将某一电位提供给所述半导体电阻器的一端和所述屏蔽线对中的另一条屏蔽线的起点；
所述检测器，将所述半导体电阻器的另一端和所述屏蔽线对中的另一条屏蔽线终点之间的电位差和基准值进行比较，根据该比较结果输出欺骗检测信号。
3.根据权利要求1所述的保护电路，其中：
所述屏蔽线对有多个；
所述信号产生器，将某一电位提供给所述多个屏蔽线对中的某一个屏蔽线对中的一条屏蔽线和另一条屏蔽线的起点，
所述保护电路还包括：用以将所述多个屏蔽线对中由所述信号产生器提供了电位的屏蔽线对的终点的电位提供给所述检测器的切换电路。
4.根据权利要求1所述的保护电路，其中：
还包括：设置在所述半导体器件上应该保护的区域的信号布线；
所述信号产生器，将某一信号提供给所述屏蔽线对的起点和所述信号布线的一端；
所述保护电路还包括：对已到达所述屏蔽线对的终点的信号和已经到达所述信号布线的另一端的信号进行比较，并根据比较结果输出欺骗检测信号的判定电路。
5.根据权利要求4所述的保护电路，其中：
所述信号产生器包括随机数产生器。
6.根据权利要求1所述的保护电路，其中：
还包括故障诊断器；
所述故障诊断器，将取代所述屏蔽线对中的一条屏蔽线的终点及另一条屏蔽线的终点之间的电位差的测试信号提供给所述检测器，对对应于所提供的测试信号从所述检测器输出的信号和期待值进行比较，并根据比较结果输出故障检测信号。
7.一种保护电路，其特征在于：
包括：
至少一个屏蔽线对，布置所述屏蔽线对来覆盖半导体器件上应该保护的区域，所述屏蔽线对中的一条屏蔽线和另一条屏蔽线具有相同的形状、相等的长度，且分别仅具有一条从起点到终点的路线；
信号产生器，将同相位的脉冲提供给所述屏蔽线对中的一条屏蔽线和另一条屏蔽线的起点；以及
检测器，用以将所述屏蔽线对中的一条屏蔽线的终点和另一条屏蔽线的终点之间的电位差和基准值进行比较，根据该比较结果输出欺骗检测信号。
8.根据权利要求7所述的保护电路，其中：
所述屏蔽线对有多个；
所述信号产生器，将同相位脉冲提供给所述多个屏蔽线对中的某一个屏蔽线对中的一条屏蔽线和另一条屏蔽线的起点，
所述保护电路还包括：用以将所述多个屏蔽线对中由所述信号产生器提供了同相位脉冲的屏蔽线对的终点的相位差提供给所述检测器的切换电路。
9.根据权利要求7所述的保护电路，其中：
所述屏蔽线对有多个；
所述信号产生器，产生表示将同相位脉冲和具有相位差的脉冲的哪一个提供给所述多个屏蔽线对中的每一个屏蔽线对的信号模式，并根据已产生的信号模式将同相位脉冲或者具有相位差的脉冲提供给所述多个屏蔽线对中的每一个屏蔽线对的起点；
所述检测器，将到达所述多个屏蔽线对中的每一个屏蔽线对的终点的脉冲的相位差和来自所述信号产生器的信号模式进行比较，并根据比较结果输出欺骗检测信号。
10.根据权利要求9所述的保护电路，其中：
所述信号产生器包括产生所述信号模式的随机数产生器。
11.根据权利要求7所述的保护电路，其中：
还包括：设置在所述半导体器件上应该保护的区域的信号布线；
所述信号产生器，将某一信号提供给所述屏蔽线对的起点及所述信号布线的一端；
所述保护电路还包括：对已经到达所述屏蔽线对的终点的信号和已经到达所述信号布线的另一端的信号进行比较，并根据比较结果输出欺骗检测信号的判定电路。
12.根据权利要求7所述的保护电路，其中：
还包括故障诊断器；
所述故障诊断器，将取代所述屏蔽线对中的一条屏蔽线的终点及另一条屏蔽线的终点之间的相位差的测试信号提供给所述检测器，对对应于所提供的测试信号从所述检测器输出的信号和期待值进行比较，并根据比较结果输出故障检测信号。
13.一种半导体器件，其特征在于：
包括权利要求1所述的保护电路。
14.根据权利要求13所述的半导体器件，其中：
响应于所述欺骗检测信号，进入不能进行欺骗解析、信息窜改的模式。
15.根据权利要求13所述的半导体器件，其中：
响应于所述欺骗检测信号，进入电源供应一切断即被解除的重设或固定方式，当所述欺骗检测信号连续输出既定次数时，进入不能进行欺骗解析、信息窜改的模式。
16.一种半导体器件，其特征在于：
包括权利要求7所述的保护电路。
17.根据权利要求16所述的半导体器件，其中：
响应于所述欺骗检测信号，进入不能进行欺骗解析、信息窜改的模式。
18.根据权利要求16所述的半导体器件，其中：
响应于所述欺骗检测信号，进入电源供应一切断即被解除的重设或固定方式，当所述欺骗检测信号连续输出既定次数时，进入不能进行欺骗解析、信息窜改的模式。
CN200810134167.1A 2003-08-28 2004-08-27 半导体器件的保护电路及包括该保护电路的半导体器件 Expired - Fee Related CN101330074B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003303823 2003-08-28
JP2003303823A JP4748929B2 (ja) 2003-08-28 2003-08-28 保護回路および半導体装置
JP2003-303823 2003-08-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200480024221.7A Division CN100511681C (zh) 2003-08-28 2004-08-27 半导体器件的保护电路及包括该保护电路的半导体器件

Publications (2)

Publication Number Publication Date
CN101330074A true CN101330074A (zh) 2008-12-24
CN101330074B CN101330074B (zh) 2010-09-01

Family

ID=34214010

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200480024221.7A Expired - Fee Related CN100511681C (zh) 2003-08-28 2004-08-27 半导体器件的保护电路及包括该保护电路的半导体器件
CN200810134167.1A Expired - Fee Related CN101330074B (zh) 2003-08-28 2004-08-27 半导体器件的保护电路及包括该保护电路的半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200480024221.7A Expired - Fee Related CN100511681C (zh) 2003-08-28 2004-08-27 半导体器件的保护电路及包括该保护电路的半导体器件

Country Status (6)

Country Link
US (2) US7256599B2 (zh)
EP (1) EP1670059A4 (zh)
JP (1) JP4748929B2 (zh)
CN (2) CN100511681C (zh)
TW (1) TW200511502A (zh)
WO (1) WO2005022635A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105379174A (zh) * 2013-07-16 2016-03-02 三菱电机株式会社 半导体装置

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006228910A (ja) * 2005-02-16 2006-08-31 Matsushita Electric Ind Co Ltd 半導体装置
US8099783B2 (en) 2005-05-06 2012-01-17 Atmel Corporation Security method for data protection
JP4749160B2 (ja) * 2006-01-18 2011-08-17 シャープ株式会社 集積回路
WO2007091210A2 (en) * 2006-02-09 2007-08-16 Nxp B.V. Circuit arrangement, data processing device comprising such circuit arrangement as well as method for identifying an attack on such circuit arrangement
US7535242B2 (en) * 2006-05-03 2009-05-19 Rambus Inc. Interface test circuit
DE102006027682B3 (de) * 2006-06-14 2008-01-31 Infineon Technologies Ag Integrierte Schaltungsanordnung und Verfahren zum Betreiben einer integrierten Schaltungsanordnung
KR100815177B1 (ko) 2006-07-20 2008-03-19 주식회사 하이닉스반도체 반도체 장치
KR101299602B1 (ko) 2007-03-27 2013-08-26 삼성전자주식회사 리버스 엔지니어링을 보호하는 집적회로
US9747472B2 (en) 2007-09-13 2017-08-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Mesh grid protection
JP5104869B2 (ja) * 2007-09-19 2012-12-19 富士通株式会社 電源装置および電子機器
WO2009073231A1 (en) 2007-12-06 2009-06-11 Broadcom Corporation Embedded package security tamper mesh
FR2935078B1 (fr) * 2008-08-12 2012-11-16 Groupe Des Ecoles De Telecommunications Get Ecole Nationale Superieure Des Telecommunications Enst Procede de protection du decryptage des fichiers de configuration de circuits logiques programmables et circuit mettant en oeuvre le procede
EP2211289A1 (en) * 2009-01-22 2010-07-28 Robert Bosch GmbH Method and control device for protecting a sensor against manipulation
JP5460251B2 (ja) * 2009-11-13 2014-04-02 株式会社日立製作所 情報処理装置
US20110255253A1 (en) * 2010-04-17 2011-10-20 Andrew Campbell Protective serpentine track for card payment terminal
JP2012053788A (ja) * 2010-09-02 2012-03-15 Canon Inc 半導体集積回路装置
JP2012074674A (ja) * 2010-09-02 2012-04-12 Canon Inc 半導体集積回路装置
JP5761947B2 (ja) 2010-09-02 2015-08-12 キヤノン株式会社 半導体集積回路装置
US8779787B2 (en) * 2011-11-16 2014-07-15 Arm Limited Apparatus and method for determining variation in a predetermined physical property of a circuit
US8776260B2 (en) 2012-09-25 2014-07-08 Broadcom Corporation Mesh grid protection system
CN202855734U (zh) * 2012-10-23 2013-04-03 北京同方微电子有限公司 用于智能卡的有源防护装置
FR2998684B1 (fr) * 2012-11-28 2014-11-21 Soitec Solar Gmbh Controle d'un dispositif traqueur solaire
DE102013205729A1 (de) * 2013-03-28 2014-10-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren mit einem Träger mit Schaltungsstrukturen
JP6340935B2 (ja) * 2014-06-16 2018-06-13 大日本印刷株式会社 Ｉｃチップ、異常検知処理方法、及びプログラム
US10669668B2 (en) 2017-11-28 2020-06-02 Mark Goodson Clothes dryer fire reduction system
US10770410B2 (en) * 2018-08-03 2020-09-08 Arm Limited Circuit alteration detection in integrated circuits
US10839109B2 (en) * 2018-11-14 2020-11-17 Massachusetts Institute Of Technology Integrated circuit (IC) portholes and related techniques
CN112005249A (zh) * 2019-03-05 2020-11-27 华为技术有限公司 一种用于裸片保护的电路、裸片及集成电路
DE102021111472A1 (de) 2021-05-04 2022-11-10 Markus Geiger Manipulationssichere Vorrichtung zum Schutz eines elektronischen Speicherelements gegen Auslesen
US11877390B2 (en) 2021-08-30 2024-01-16 International Business Machines Corporation Fabricating tamper-respondent sensors with random three-dimensional security patterns
CN115513145B (zh) * 2022-11-17 2023-03-10 灿芯半导体(上海)股份有限公司 一种防窥探，防篡改，低功耗屏蔽罩

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58209136A (ja) * 1982-05-31 1983-12-06 Toshiba Corp 自己試験機能を有する集積回路
JP3048429B2 (ja) 1991-08-14 2000-06-05 株式会社東芝 半導体集積回路装置
JPH05167020A (ja) * 1991-12-13 1993-07-02 Nec Ibaraki Ltd 半導体理論集積回路
US5389738A (en) * 1992-05-04 1995-02-14 Motorola, Inc. Tamperproof arrangement for an integrated circuit device
US5675645A (en) * 1995-04-18 1997-10-07 Ricoh Company, Ltd. Method and apparatus for securing executable programs against copying
FR2740553B1 (fr) * 1995-10-26 1997-12-05 Sgs Thomson Microelectronics Procede de detection de presence de passivation dans un circuit integre
US5796682A (en) * 1995-10-30 1998-08-18 Motorola, Inc. Method for measuring time and structure therefor
JP3037191B2 (ja) * 1997-04-22 2000-04-24 日本電気アイシーマイコンシステム株式会社 半導体装置
KR100710936B1 (ko) * 1998-11-05 2007-04-24 인피니언 테크놀로지스 아게 집적 회로용 보호 회로
JP3524450B2 (ja) * 1999-11-09 2004-05-10 キヤノン株式会社 集積回路およびその評価方法
JP3735835B2 (ja) * 1999-11-12 2006-01-18 株式会社山武 集積回路装置および校正方法
JP2001166009A (ja) * 1999-12-14 2001-06-22 Matsushita Electric Ind Co Ltd 診断機能を有する半導体集積回路
JP2001177064A (ja) * 1999-12-17 2001-06-29 Hitachi Ltd 診断回路及び半導体集積回路
JP2001244414A (ja) * 2000-02-29 2001-09-07 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路
DE10101330A1 (de) * 2001-01-13 2002-07-18 Philips Corp Intellectual Pty Elektrische oder elektronische Schaltungsanordnung und Verfahren zum Schützen der selben von Manipulation und/oder Missbrauch
US7065656B2 (en) * 2001-07-03 2006-06-20 Hewlett-Packard Development Company, L.P. Tamper-evident/tamper-resistant electronic components
US20040212017A1 (en) * 2001-08-07 2004-10-28 Hirotaka Mizuno Semiconductor device and ic card
JP2003296680A (ja) * 2002-03-29 2003-10-17 Hitachi Ltd データ処理装置
US7005874B2 (en) * 2004-06-28 2006-02-28 International Business Machines Corporation Utilizing clock shield as defect monitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105379174A (zh) * 2013-07-16 2016-03-02 三菱电机株式会社 半导体装置
CN105379174B (zh) * 2013-07-16 2018-09-28 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
CN100511681C (zh) 2009-07-08
EP1670059A1 (en) 2006-06-14
CN101330074B (zh) 2010-09-01
TW200511502A (en) 2005-03-16
US20070257683A1 (en) 2007-11-08
JP4748929B2 (ja) 2011-08-17
EP1670059A4 (en) 2010-06-09
US7256599B2 (en) 2007-08-14
CN1839475A (zh) 2006-09-27
US7345497B2 (en) 2008-03-18
WO2005022635A1 (ja) 2005-03-10
US20050047047A1 (en) 2005-03-03
JP2005072514A (ja) 2005-03-17

Similar Documents

Publication Publication Date Title
CN101330074B (zh) 半导体器件的保护电路及包括该保护电路的半导体器件
KR100710936B1 (ko) 집적 회로용 보호 회로
ES2206660T3 (es) Sistema de comunicacion de las indicaciones del estado de funcion de salida entre dos o mas reles de proteccion de sistemas de alimentacion.
CN107531200A (zh) 攻击检测装置
CN103034818B (zh) 用于检测和阻碍对安全系统的未授权访问和恶意攻击的系统和方法
CN104468176B (zh) 用于控制器局域网络中的故障检测的方法和装置
US5757672A (en) Monitoring system and technique
US9455233B1 (en) System for preventing tampering with integrated circuit
WO2011155114A1 (ja) 保護回路と半導体装置及び電子機器
CN105807722B (zh) 具备内部寄存器自复位功能的数值控制系统
US6064305A (en) Network security
CN214335062U (zh) 确定未接地供电系统相对于地电势的绝缘电阻的电路布置
CN104242274A (zh) 含分布式电源配电网的状态量差动保护方法
US9959393B2 (en) Method for testing tamper protection of a field device and field device having tamper protection
CN105974827A (zh) 具有采用看门狗定时电路的集成电路元件的工业控制系统
CN106093683A (zh) 加热器断线检测系统以及断线检测方法
CN108780994B (zh) 包括直流电网络的飞行器和用于所述网络的保护系统
CN109583246A (zh) 一种芯片物理安全检测装置及方法
CN103810446A (zh) 基于片上全局互连随机延时网络的物理不可克隆函数电路
RU2387017C2 (ru) Система сопряжения устройств для имитозащиты контролируемых объектов
KR100950348B1 (ko) 임의 해제 방지를 위한 도어알람장치
CN102759680B (zh) 随机电压型防探测装置及防探测方法
CN106909860A (zh) 一种敏感数据的保护电路和密码键盘
JPH0983548A (ja) 衝突検出装置
Szewczyk et al. Electrical fault detection in power systems by ANN structures.

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100901

Termination date: 20170827

CF01 Termination of patent right due to non-payment of annual fee