CN101325089B - 非易失性存储器件及其编程和读取方法 - Google Patents

非易失性存储器件及其编程和读取方法 Download PDF

Info

Publication number
CN101325089B
CN101325089B CN2008101259817A CN200810125981A CN101325089B CN 101325089 B CN101325089 B CN 101325089B CN 2008101259817 A CN2008101259817 A CN 2008101259817A CN 200810125981 A CN200810125981 A CN 200810125981A CN 101325089 B CN101325089 B CN 101325089B
Authority
CN
China
Prior art keywords
voltage
indexing units
index
starting voltage
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101259817A
Other languages
English (en)
Other versions
CN101325089A (zh
Inventor
李承宰
蔡东赫
姜东求
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101325089A publication Critical patent/CN101325089A/zh
Application granted granted Critical
Publication of CN101325089B publication Critical patent/CN101325089B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

一种非易失性存储器件的读取方法，包括：从存储指示初始阈电压的信息的阈电压信息单元中读取索引单元的初始阈电压值；从所述索引单元确定当前阈电压值；以及将所述初始阈电压值与所述当前阈电压值进行比较以计算所述索引单元的偏移阈电压电平。利用偏移阈电压电平改变读取电压，以使用改变的读取电压读取用户数据。

Description

非易失性存储器件及其编程和读取方法
技术领域
本发明涉及非易失性存储器件，而且更具体地，本发明涉及编程和读取非易失性存储器件。
背景技术
在非易失性存储器件中，即使在移除电源时也能保持数据。非易失性存储器件的示例掩模只读存储器(ROM)(MROM)、电可擦除可编程ROM(EEPROM)等等。
特别地，闪速存储器件可以具有与传统EEPROM不同的结构和操作。闪速存储器件的概念由东芝于1984年作为闪速EEPROM提出。闪速存储器件可以以块、扇区、或芯片为单位执行电擦除操作。进一步，可以将闪速存储器件配置为以一个位为单位执行编程操作。闪速存储器件可以具有与具有以扇区为单位划分和格式化的存储区域的磁盘型辅助存储设备类似的架构。
可以将闪速存储器件分类为NOR型闪速存储器件和NAND型闪速存储器件。在NOR型闪速存储器件中，将存储单元并联在位线与地线之间。在NAND型闪速存储器件中，将存储单元串联在位线与地线之间。NOR型闪速存储器件具有多种优势，包括简单的外围电路和较短的读取访问时间。然而，由于NOR型闪速存储器件需要每个单元与位线接触，其典型地需要比NAND型闪速存储器件更大的单元面积。相比之下，由于NAND型闪速存储器件的存储单元串联连接到位线，NAND型闪速存储器件的读取速度可能与NOR型闪速存储器件相比相对较慢。
闪速存储器件中的已编程存储单元的阈电压可以因诸如增量步进脉冲编程(ISPP)增量、浮置栅极耦合、电荷丢失等等的多种原因而改变或偏移。这会降低读取操作期间的可靠性。
发明内容
本发明的实施例针对非易失性存储器件、包括非易失性存储器件的存储系统、以及其编程和读取方法。从而，可以改善读取操作的可靠性，不管阈电压如何改变。
本发明的一个方面提供一种非易失性存储器件的读取方法，包括：从存储指示初始阈电压的信息的阈电压信息单元中读取索引单元的初始阈电压值；从所述索引单元确定当前阈电压值；以及将所述初始阈电压值与所述当前阈电压值进行比较以计算所述索引单元的偏移阈电压电平。利用偏移阈电压电平改变读取电压，以使用改变的读取电压读取用户数据。
本发明的另一个方面提供一种非易失性存储器件的编程方法，包括：编程用户数据；编程具有用于监视阈电压变化的索引位的索引单元；读取所述索引单元的初始阈电压；以及编程与阈电压信息单元中的初始阈电压对应的数据。所述索引单元和所述阈电压信息单元连接到第一字线。
本发明的另一个方面提供一种非易失性存储器件，包括存储单元阵列、行解码器、字线电压产生器、页缓冲器、以及控制器。所述存储单元阵列包括主区域和索引区域。所述主区域具有用于存储用户数据位的、在多条字线和多条位线之间排列的主存储单元。所述索引区域具有在多条字线和多条索引位线之间排列的索引存储单元，而且包括阈电压信息单元以及存储索引位和提供阈电压变化的索引单元。所述行解码器响应于地址选择所述字线其中之一。所述字线电压产生器响应于步进码(step code)向所选择的字线提供字线电压。所述页面缓冲器临时地存储要编程到所述主区域中、或已从所述主区域中读出的用户数据位，临时地存储要编程到所述索引区域中的索引位、以及与所述索引单元的初始阈电压对应的数据位，而且临时地存储与经由所述多条索引位线从所述索引区域中读出的初始阈电压对应的索引位和数据位。所述控制器控制所述字线电压产生器和所述页面缓冲器，并产生应用于所述字线电压产生器的所述步进码。
附图说明
将参照附图描述本发明的非限制且非穷举的实施例，其中全部附图中相同的引用数字指代相同的部分，除非另外指明。附图中：
图1是示出根据本发明的示范性实施例的非易失性存储器件的框图；
图2是示出根据本发明的示范性实施例的对索引单元中的索引位进行编程的操作的图；
图3是示出根据本发明的示范性实施例的读取索引单元的阈电压值的操作的图；
图4是示出根据本发明的示范性实施例的存储在阈电压信息单元中的数据值、以及与所述数据值对应的阈电压值；
图5是示出根据本发明的示范性实施例的非易失性存储器件的编程方法的流程图；
图6是示出根据本发明的示范性实施例的非易失性存储器件的读取方法的流程图；
图7是示出根据本发明的另一个示范性实施例的存储单元阵列的图；
图8是示出根据本发明的示范性实施例的存储系统的框图；
图9是示出根据本发明的示范性实施例的图8中所示的存储系统的读取方法的流程图；
图10是示出根据本发明的示范性实施例的非易失性存储器件如何减少因阈电压改变造成的错误的图；
图11是示出根据本发明的示范性实施例的包括闪速存储器件和存储器控制器的计算系统。
具体实施方式
现在将参照其中示出本发明的示范性实施例的附图更全面地描述本发明。然而，本发明可以以多种不同形式实现，而且不应当被解读为限于例示的实施例。相反，提供这些实施例是作为示例以向本领域技术人员传达本发明的概念。从而，对于本发明的某些实施例未描述已知的过程、元素、和技术。附图和说明书全文中，将使用相同的引用数字指代相同或类似的元素。
根据本发明的各种示范性实施例的非易失性存储器件包括配置用于捕获阈电压的偏移或改变的索引区域。索引区域可以包括用于存储索引位的索引单元、以及用于存储索引单元的初始阈电压的阈电压信息单元。在读取操作期间，可以将该非易失性存储器件配置为检测存储在阈电压信息单元中的初始阈电压与索引单元的当前阈电压之间的差，并在读取操作中反映该检测结果。这改善了读取操作的可靠性，即使已编程的存储单元的阈电压被改变。
图1是示出根据本发明的示范性实施例的非易失性存储器件的框图。图1中所示的非易失性存储器件例如可以是闪速存储器件。然而，应当理解，各种实施例可以应用于其它类型的存储器件，诸如掩模ROM(MROM)、可编程ROM(PROM)、铁电随机存取存储器(RAM)(FRAM)、相变RAM(PRAM)等等。
参照图1，非易失性存储器件10包括存储单元阵列100、行解码器200、字线电压产生器300、页缓冲器400、以及控制器或控制逻辑500。非易失性存储器件10被配置为利用存储在索引区域140中的索引单元的初始阈电压来捕获阈电压的偏移的、或改变的电平，以及在读取操作中反映所捕获的结果。
存储单元阵列100包括用于存储用户数据的主区域120和用于通知阈电压改变的索引区域140。如图1中所示，主区域120中的存储单元以及索引区域140中的存储单元被共同连接到各条字线。例如，主区域120中的存储单元121～125以及索引区域140中的存储单元141～145被共同连接到字线WL29。索引区域140中的存储单元可以被划分为用于存储索引位的索引单元141、以及用于存储与已编程索引单元141的初始阈电压值对应的数据的阈电压(Vth)信息单元142～145。
主区域120包括在字线WL0～WL31与位线BL0～BLm-1的交叉处排列的存储单元，诸如存储单元121～125。主区域120可以包括多个块(图1中未示出)，每个块具有连接到相应的位线的多个单元串。每个单元串可以由连接到相应的位线的串选择晶体管、连接到公共源极线的地选择晶体管、以及串联连接在所述选择晶体管之间的存储单元(图1中未示出)组成。
索引区域140包括在字线WL0～WL31与索引位线IBL0～IBL4的交叉处排列的存储单元，诸如存储单元141～145。特别地，连接到索引位线IBL0的存储单元(例如，存储单元141)是其中索引位被编程的存储单元。图1中，示出一个索引单元连接到一条字线，然而应当理解，本发明不限于所描绘的配置。例如，可以将两个或更多索引单元连接到每条字线以增加索引单元的表示。
连接到索引位线IBL1～IBL4的存储单元(例如，存储单元142～145)分别是其中编程有与索引单元的初始阈电压值对应的数据值的阈电压信息单元。下面将参照图3更全面地对其进行描述。
行解码器200解码来自地址缓冲器(未示出)的行地址，并根据解码的结果选择字线。行解码器200可以根据操作模式向所选择的字线提供字线电压VWL。
字线电压产生器300响应于来自控制逻辑500的步进码STEPi而产生字线电压VWL。可以根据步进码STEPi确定字线电压VWL的电压电平。字线电压VWL可以包括编程电压、读取电压、擦除电压等等。特别地，读取电压的电压电平可以根据阈电压的电平的改变而变化。例如，当确定索引单元的阈电压已经偏移降低0.2V时，控制逻辑500可以控制字线电压产生器300产生比正常读取操作的读取电压低0.2V的读取电压。下面将参照图2和3更全面地对其进行描述。
页面缓冲器400被配置为从存储单元阵列100读出数据和/或临时地存储要编程到存储单元阵列100中的数据。页面缓冲器400因而可以由控制逻辑500控制，以根据操作模式而作为读出放大器或写入驱动器而操作。页面缓冲器400包括多个锁存器421～425和441～445。通常，在编程操作期间，可以基于存储在相应的锁存器中的数据将各个存储单元确定为编程单元或编程禁止单元。例如，当锁存器中存储数据“0”时，与该锁存器对应的存储单元可以被编程。当锁存器中存储数据“1”时，与该锁存器对应的存储单元可以被禁止编程。
主页面缓冲器420例如包括分别连接到位线BL0～BLm-1的锁存器421～425。锁存器421～425可以被配置为经由位线BL0～BLm-1读出数据位并临时地存储待编程的数据位。可以经由数据输入/输出电路(未示出)外部输出在读取操作期间读出的数据。可以向通过/失败检查电路(未示出)输出在检验操作期间读出的数据。
索引页面缓冲器440例如包括分别连接到位线IBL0～IBL4的锁存器441～445。在所描绘的实施例中，锁存器441临时地存储索引位数据。例如，在编程操作期间，可以在控制逻辑500的控制下在锁存器441中存储数据“0”以将索引位编程到索引单元141。在索引位被编程到索引单元141中之后，可以在控制逻辑500的控制下在锁存器441中存储数据“1”以测量索引单元141的初始阈电压值。
可以将与索引单元141的初始阈电压有关的数据临时地存储在分别连接到阈电压信息单元142～145的锁存器442～445中。例如，为了分别在阈电压信息单元142～145中编程数据位“0”、“1”、“0”、和“1”，可以在控制逻辑500的控制下将数据位“0”、“1”、“0”、和“1”临时存储在锁存器442～445中。随后，在读取操作期间，可以将从阈电压信息单元142～145读取的数据位“0”、“1”、“0”、和“1”存储在锁存器442～445中并传输到控制逻辑500。
控制逻辑500控制闪速存储器件10的总体操作以进行编程/擦除/读取操作。控制逻辑500可以根据输入的命令和地址控制字线电压产生器300和页面缓冲器400以执行编程/擦除/读取操作。
在编程操作期间，控制逻辑500可以响应于编程命令而控制字线电压产生器300和页面缓冲器400以编程主区域120中的用户数据、以及索引区域140的索引单元141中的索引位。将参照图2更全面地对其进行描述。
在读取操作期间，控制逻辑500可以响应于读取命令而控制字线电压产生器300和页面缓冲器400以读取来自索引区域140的阈电压信息单元142～145的初始阈电压值的数据。其间，为了捕获索引单元141的当前阈电压值，控制逻辑500可以响应于读取命令而控制字线电压产生器300和页面缓冲器400，以提高了给定电平的字线电压VWL执行读取操作。将参照图3更全面地对其进行描述。
控制逻辑500被配置为索引单元141的检测初始阈电压值与当前阈电压值之间的阈电压差，并在读取来自主区域120的数据时反映所检测到的阈电压差。即，在读取操作期间，可以以偏移阈电压电平改变所选字线的字线电压VWL的电平。控制逻辑500可以包括在编程/擦除/读取操作期间产生步进码STEPi的解码器520。解码器520可以被配置为当控制逻辑500控制主页面缓冲器420时与当控制逻辑500控制索引页面缓冲器440时不同地操作。
当控制逻辑控制主页面缓冲器420时，在编程/检验操作期间，解码器如下操作。控制逻辑500确定经由通过/失败检查电路(未示出)从主页面缓冲器420发送的数据位是否是通过数据位。如果不是，则控制逻辑500增加编程循环计数值。解码器520产生与已增加的编程循环计数值对应的步进码STEPi，并向字线电压产生器300传输该步进码STEPi。随着编程循环计数值被增加，步进码STEPi也被逐步增加。这意味着字线电压VWL被增加。
假定控制逻辑500控制索引页面缓冲器400，则解码器520如下操作以读取存储索引位的索引单元141的阈电压。控制逻辑500确定来自索引页面缓冲器440的锁存器441的数据是否是“0”。如果不是，则控制逻辑500增加步进计数值，而且解码器520产生与已增加的步进计数值对应的步进码STEPi并将其发送到字线电压产生器300。如果是，则解码器520将与步进计数值对应的数据存储在索引页面缓冲器440的锁存器442～445中。
根据本实施例，非易失性存储器件10可以确定索引单元141的阈电压是否改变，在读取操作期间利用已改变的阈电压调整读取电压，并利用已调整的读取电压执行读取操作。从而，能够减少读取错误，即使存储单元的阈电压已经偏移。阈电压改变可以有多种原因，诸如电荷丢失、耦合效应等等。将参照图10更全面地描述如何减少读取错误。
图2是示出根据本发明的示范性实施例的对索引单元中的索引位进行编程的操作的图。
控制逻辑500控制字线电压产生器300和页面缓冲器400以编程索引单元141中的索引位。更具体地，参照图1和2，控制逻辑500控制字线电压产生器300和页面缓冲器400以向连接到索引单元141的字线提供具有初始电平的字线电压，并在连接到索引位线IBL0的锁存器441中存储数据“0”。控制逻辑500还控制字线电压产生器300以将字线电压VWL增加给定的电平或增量(例如，0.1V)。在提供编程电压之后，控制逻辑500使用目标电压电平(例如，3V)执行检验操作。如果索引单元141的阈电压大于目标电压电平，则对于索引单元141结束编程操作。当索引单元141的编程操作结束时，在控制逻辑500的控制下在与索引单元141对应的锁存器441中存储数据“1”。
图3是示出根据本发明的示范性实施例的读取索引单元的阈电压值的操作的图。
下面将更全面地描述读取初始阈电压Vthini的操作。为了便于描述，假定，当在索引单元141中编程索引位时，索引单元141的初始阈电压Vthini例如为3.2V。进一步假定，从2.7V开始以0.1V逐步增加读取电压。参照图3，可以从2.7V开始以0.1V逐步增加读取电压来读取索引单元141的阈电压。
特别地，控制逻辑500控制字线电压产生器300和页面缓冲器400以向连接到索引单元141的字线提供具有初始电平(例如，2.7V)的字线电压VWL，并经由索引位线IBL0读出存储在索引单元141中的数据。在读取操作结束之后，利用具有初始电平的字线电压VWL，控制逻辑500通过检验操作确定与索引单元141对应的锁存器441中的数据是否为“0”。
如果确定锁存器441中的数据为“0”，则索引单元141的初始阈电压为2.7V。如果确定锁存器441中的数据为“1”，则控制逻辑500控制字线电压产生器300以向连接到索引单元141的字线提供已经被增加0.1V的、2.8V的字线电压VWL。此时，控制逻辑500控制页面缓冲器400以经由索引位线IBL0读出存储在索引单元141中的数据。在使用处于增加的电平的字线电压VWL执行读取操作之后，控制逻辑500通过另一个检验操作确定由与索引单元141关联的锁存器441读出的数据是否为“0”。
如果确定锁存器441中的数据为“0”，则索引单元141的初始阈电压为2.8V。如果确定锁存器441中的数据为“1”，则控制逻辑500控制字线电压产生器300以向连接到索引单元141的字线提供已经再次被增加0.1V的、2.9V的字线电压VWL。此时，控制逻辑500控制页面缓冲器400以经由索引位线IBL0读出存储在索引单元141中的数据。在使用具有增加的电平的字线电压VWL的读取操作结束之后，控制逻辑500通过另一个检验操作确定由锁存器441从索引单元141读出的数据是否为“0”。
重复上述过程直到字线电压VWL的电平达到初始阈电压Vthini。一旦字线的电平达到初始阈电压Vthini，例如，3.2V，就在索引页面缓冲器440的锁存器441中存储数据“0”。从而，控制逻辑500确认数据“0”被存储在锁存器441中，并结束读取索引单元141的阈电压的操作。
可以以上述方式执行读取初始阈电压的操作。然而，可以如下执行读取改变的阈电压的操作。
在非易失性存储器件10中，可以根据从控制逻辑500传输的步进码STEPi确定字线VWL的电压电平。控制逻辑500的解码器520根据字线电压VWL的电压电平产生相应的步进码STEPi。为了存储与初始阈电压对应的数据，在读取操作期间，解码器520解码与索引单元141的初始阈电压对应的步进码STEPi。控制逻辑500向索引页面缓冲器440提供与初始阈电压对应的解码的数据位，其在阈电压信息单元(例如单元142～145)中编程。
图4是示出存储在阈电压信息单元中的示范性数据值、以及与所述数据值对应的示范性阈电压值。参照图4，例如，当阈电压信息单元142～145中分别存储数据位“0”、“0”、“0”、和“0”时，索引单元141的初始阈电压Vthini为2.7V。同样，如图2中所示，例如，当索引单元141的初始阈电压Vthini为3.2V时，数据位“0”、“1”、“0”、和“1”分别被编程在阈电压信息单元142～145中。
图5是示出根据本发明的示范性实施例的编程非易失性存储器件的方法的流程图。将参照图1和5更全面地描述该编程方法。
在步骤S110，例如在主区域120中编程用户数据。更具体地，当非易失性存储器件10接收编程命令、地址、和用户数据时，可以在控制逻辑500的控制下经由输入/输出缓冲器(未示出)向页面缓冲器400的主页面缓冲器420传输用户数据。此时，控制逻辑500控制字线电压产生器300向根据输入的地址选择的字线提供编程电压。
在步骤S120，在连接到所选字线的索引单元(例如，索引单元141)中编程索引位。控制逻辑500控制字线电压产生器300以使得向所选字线提供编程电压。控制逻辑500以逐步增加的编程电压执行编程操作，如上所述。此时，当基于检验电压读出的数据为“0”时结束编程操作。所述检验电压可以是目标电压。即，在索引单元141的编程操作期间，如果阈电压超过目标电压，则编程操作完成。其间，控制逻辑500控制索引页面缓冲器440以使得向连接到索引单元141的索引位线IBL0提供编程电压。该编程操作可以与参照图2所描述的基本相同，因而将不重复其说明。
在步骤S130，执行读取操作以确定索引单元141的初始阈电压Vth。为了确定初始阈电压，控制逻辑500使用逐步增加的读取电压的电压电平执行读取操作。该读取操作可以与参照图3所描述的基本相同，因而将不重复其说明。
在步骤S140，将与索引单元141的初始阈电压对应的数据编程到阈电压信息单元142～145中。控制逻辑500捕获索引单元141的初始阈电压并将该初始阈电压解码为相应的数据，其被编程在阈电压信息单元142～145中。该解码操作可以与参照图4所描述的基本相同，因而将不重复其说明。
根据本实施例，非易失性存储器件10可以被配置为在编程操作期间将用户数据同与索引单元141的初始阈电压对应的数据一起编程。使用索引单元141的初始阈电压作为用于捕获阈电压改变的索引。
图6是示出根据本发明的示范性实施例的读取非易失性存储器件的方法的流程图。下面将参照图1和6更全面地描述该读取方法。
在图6的步骤S210，当接收到读取命令和地址时，控制逻辑500控制字线电压产生器300和索引页面缓冲器440以从连接到所选字线的阈电压信息单元142～145读取指示索引单元141的初始阈电压的数据。特别地，字线电压产生器300响应于步进码STEPi而产生要被提供到所选字线的读取电压。如上所述，步进码STEPi可以来自控制逻辑500的解码器520。其间，索引页面缓冲器440经由相应的索引位线IBL1～IBL4从阈电压信息单元142～145读出数据位，并将所读出的数据位分别存储在锁存器442～445中。控制逻辑500从锁存器442～445中提取数据位并检测初始阈电压值。
在步骤S220，执行读取操作以检测索引单元141的当前阈电压。例如，控制逻辑500控制字线电压产生器300和索引页面缓冲器440以检测索引单元141的阈电压，其中从2.7V开始以0.1V逐步增加字线电压VWL。该读取操作与图3中所述的基本相同，因而将不重复其说明。
在步骤S230，控制逻辑500将索引单元141的当前阈电压与初始阈电压进行比较以计算阈电压的改变的、或偏移的电平，可以将其称为偏移值。
在步骤S240，控制逻辑500控制字线电压产生器300和页面缓冲器400以偏移电平改变读取电压，并使用改变的读取电压读取用户数据。
非易失性存储器件10可以参照索引单元的阈电压的改变的电平执行读取操作。这使得能够减少在读取操作期间因阈电压的改变造成的错误。
如图1中所示，按每条字线布置索引区域。即，将索引和阈电压信息单元连接到字线。然而，应当理解，本发明不限于图1中所描绘的实施例的索引区域结构。
图7是示出根据本发明的另一个示范性实施例的存储单元阵列的框图。
参照图7，存储单元阵列101可以包括存储块110～112，每个存储块包括具有索引区域的索引字线。例如，存储块110具有字线WL1作为索引字线，存储块111具有字线WL25作为索引字线，而存储块112具有字线WL0作为索引字线。控制逻辑500可以被配置为存储关于与各个存储块对应的索引字线的信息。在编程或读取操作期间，控制逻辑500可以被配置为初始地访问各条索引字线，并存储或读取与初始阈电压有关的数据。
每个存储块(例如，110～112)中的索引字线可以被改变，使得相应的索引单元代表所述存储单元。例如，当相对于存储块执行磨损均衡操作(wearleveling operation)时，可以选择指示存储块的平均磨损的字线作为索引字线。可以在控制逻辑500中存储新选择的索引字线的信息。
索引单元是代表性的，因为其具有与由该索引单元代表的、主区域的存储单元相同的编程/擦除计数值。通常，以存储块为单位执行擦除操作。可以相对于未被编程的存储块的页面执行擦除操作。该情况下，难以考虑代表存储块的平均编程/擦除计数值的索引。从而，为了增加索引单元的表示，根据实施例的非易失性存储器件可以确定要擦除的存储块是否包括未编程的页面。如果是，则编程这些页面，并接着执行擦除操作。结果，该存储块的全部页面将具有相同的编程/擦除计数值。即，索引区域中的索引单元以及主区域中的存储单元可以经历同样的耐久。
图1中所示的非易失性存储器件10可以被配置为在编程操作期间编程索引单元的初始阈电压值，利用所编程的初始阈电压值捕获索引单元的阈电压的改变的电平，并在读取操作中反映阈电压的改变的电平。应当理解，读取操作不限于以上描述。
图8是示出根据本发明的示范性实施例的存储系统的框图。
参照图8，存储系统1包括非易失性存储器件11和存储器控制器20。存储器控制器20确定是否执行其中反映改变的阈电压电平的补偿读取操作。如果需要补偿读取操作，则存储器控制器20可以产生补偿读取命令并将其传输到非易失性存储器件11。当在正常读取操作期间确定错误位数超过给定数时，存储器控制器20可以产生补偿读取命令并将其传输到非易失性存储器件11。
非易失性存储器件11可以包括存储单元阵列100、行解码器200、字线电压产生器300、以及页面缓冲器400，其分别与上面参照图1所描述的基本相同。进一步，图8中的控制器或控制逻辑501在编程操作期间可以与参照图1所描述的控制逻辑500基本相同地操作。因而，将不重复这些组件的说明。
在读取操作期间，控制逻辑501可以根据从存储器控制器20输入的读取命令而不同地操作。例如，当输入正常读取命令时，控制逻辑501可以控制字线电压产生器300和页面缓冲器400执行读取操作而不改变读取电压。然而，当输入补偿读取命令时，控制逻辑501可以控制字线电压产生器300和页面缓冲器400以检测索引单元的阈电压的改变的、或偏移的电平，根据偏移阈电压电平改变读取电压，并使用改变的读取电压执行读取操作，如上所述。
继续参照图8，存储器控制器20可以包括：错误检测器22(图8中以ECC表示)，用于检测读取操作期间的数据错误；以及读取命令产生器24。错误检测器22可以被配置为检测正常读取操作期间的数据错误。当在正常读取操作期间确定由错误检测器22检测到的错误位数超过给定数时，读取命令产生器24可以产生补偿读取命令，其被传输到非易失性存储器件。
根据所描绘的实施例，存储系统1可以被配置为在编程操作期间存储与索引单元的初始阈电压对应的数据，并在读取操作期间通过确定是否执行其中反映改变的阈电压电平的补偿读取操作来执行读取操作。
图9是示出根据本发明的示范性实施例的读取图8中所示的存储系统的方法的流程图。将参照图8和9更全面地描述存储系统1的读取方法。
在图9的步骤S310，非易失性存储器件11响应于正常读取命令而执行读取操作。如果从外部主机(未示出)向存储器控制器20发送读取命令，则存储器控制器20中的读取命令产生器24可以产生正常读取命令并将其提供给非易失性存储器件11。非易失性存储器件11的控制逻辑501控制字线电压产生器300和页面缓冲器400以从连接到所选字线的存储单元读出数据。其间，由页面缓冲器400的主页面缓冲器420读出的数据被输出到存储器控制器20。存储器控制器20的错误检测器22可以检测来自从非易失性存储器件11传输的数据的错误作为读取操作的结果。
在步骤S320，存储器控制器确定由错误检测器22检测到的错误位数是否超过给定数。如果错误位数未超过给定数，则可以结束读取操作。另一方面，如果错误位数超过给定数，则过程进入步骤S330。
在步骤S330，存储器控制器20的读取命令产生器24产生补偿读取命令并将其发送到非易失性存储器件11。非易失性存储器件11中的控制逻辑501从连接到所选字线的阈电压信息单元(例如，142～145)读取与索引单元(例如，141)的初始阈电压值对应的数据。该读取与初始阈电压值对应的数据的操作与参照图3所描述的基本相同，因而将不重复其说明。
在步骤S340，控制逻辑501读取索引单元141的当前阈电压值。例如，控制逻辑501可以控制字线电压产生器300和索引页面缓冲器440以从2.7V开始以0.1V逐步增加的字线电压VWL检测索引单元141的阈电压值。该操作可以与参照图3所描述的基本相同地执行，因而将不重复其说明。
在步骤S350控制逻辑501将索引单元141的当前阈电压Vth值与初始阈电压值进行比较并计算改变的、或偏移的阈电压电平。
在步骤S360，控制逻辑501以偏移阈电压电平改变读取电压，并可以使用改变的读取电压读取用户数据。随后，可以结束补偿读取操作。
根据示范性存储系统的该读取方法，当在读取操作期间错误位数超过给定数时，基于改变的阈电压电平执行补偿读取操作。
图10是示出根据本发明的示范性实施例的非易失性存储器件如何减少因阈电压改变造成的错误的图。为了便于描述，例如，假定阈电压是因由高温胁迫(HTS)引起的电荷丢失而造成。通常，HTS表示存储单元的阈电压随着时间降低。即，HTS表示已编程存储单元的浮置栅极中的电荷泄漏到基板中。
图10A示出HTS之前的阈电压分布，而图10B示出因HTS而偏移的阈电压分布。如图10B中所示，存储在已编程存储单元中的电荷能够因HTS而被放电，其使阈电压偏移。因而如图10B中所示存在错误区域。从图10C可以理解，即使阈电压已经因HTS而偏移，通过改变读取电压能在读取操作期间减少错误。
如上所述，闪速存储器件是即便在断电时也能够保持所存储的数据的非易失性存储器件。闪速存储器件广泛用于数据存储和代码存储，尤其是响应诸如蜂窝电话、个人数字助理(PDA)、数码相机、便携式游戏控制台、MP3等等的移动设备的使用的增加。进一步，闪速存储器件可以用于诸如高清晰度电视(HDTV)、数字视频光盘或数字多功能光盘(DVD)、路由器、全球定位卫星(GPS)系统等等的各种家庭应用。
图11是示出根据本发明的示范性实施例的包括闪速存储器件和存储器控制器的计算系统。
计算系统2包括微处理器32、用户接口33、诸如基带芯片组的调制解调器35、控制器36、以及闪速存储器件37。例如，闪速存储器件37可以被配置为与上面参照图1所描述的基本相同。可以经由存储器控制器36将微处理器32已处理/待处理的N位数据(其中N＝1或其它整数)存储在闪速存储器件37中。
其中计算系统2是移动设备，其可以进一步包括提供工作电压的电池34。虽然附图中未示出，应当理解，根据各种实施例，计算系统2可以进一步包括应用芯片组、摄像头图像处理器(CIS)、移动DRAM等等。存储器控制器36和闪速存储器件37例如可以构成固态驱动器/硬盘(SSD)，其使用非易失性存储器件来存储数据。
进一步应当理解，根据本发明的各种实施例，可以封装所述闪速存储器件和/或存储器控制器。例如，可以使用以下的各种分装来分装所述闪速存储器件和/或存储器控制器，诸如堆叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料有引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、晶圆中管线封装(Die in Wafer Pack)、晶圆中管线形成(Die in Wafer Form)、板载芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、系统封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)、晶圆级处理堆叠封装(WSP)等等。
如上所述，根据本发明的各种实施例的非易失性存储器件被配置为在编程操作期间存储索引单元的初始阈电压信息，在读取操作期间使用其阈电压信息捕获所述索引单元的偏移阈电压电平，并基于偏移阈电压电平执行读取操作。从而，根据所述实施例的非易失性存储器件能够减少因阈电压改变造成的读取错误。
以上公开的主题应当被认为是说明性的，而不是限制性的。虽然已经参照示范性实施例描述了本发明，本领域技术人员显然可知，可以作出各种变更和修改而不背离本发明的精神和范围。因而，应当理解，上述实施例无意进行限制，而是解释性的。
对相关申请的交叉引用
本申请要求于2007年6月14日提交的韩国专利申请No.10-2007-0058414的优先权，其主题通过引用而被合并于此。

Claims (19)

1.一种非易失性存储器件的读取方法，包括：
从存储指示初始阈电压的信息的阈电压信息单元中读取索引单元的初始阈电压值；
从所述索引单元确定当前阈电压值；
将所述初始阈电压值与所述当前阈电压值进行比较以计算所述索引单元的偏移阈电压电平；以及
利用偏移阈电压电平改变读取电压，以使用改变的读取电压读取用户数据，
其中所述非易失性存储器件包括索引区域，所述索引区域包括用于监视阈电压变化的索引单元、以及用于存储所述初始阈电压值的阈电压信息单元。
2.如权利要求1所述的读取方法，其中为每个存储块提供所述索引区域。
3.如权利要求1所述的读取方法，其中为每个页面提供所述索引区域。
4.如权利要求3所述的读取方法，进一步包括：
在页面缓冲器中临时地存储要编程到存储单元阵列中、或已从存储单元阵列中读出的数据，所述页面缓冲器包括与所述索引区域对应的独立的索引页面缓冲器。
5.如权利要求3所述的读取方法，其中每个页面的所述索引区域包括两个或更多索引单元。
6.如权利要求1所述的读取方法，其中通过借助向与所述索引单元相连的字线提供逐步增加的读取电压读出所述索引单元的数据来检测所述索引单元的初始阈电压。
7.一种非易失性存储器件的编程方法，其中所述非易失性存储器件包括主区域和索引区域，所述索引区域包括用于监视阈电压变化的索引单元、以及用于存储初始阈电压的阈电压信息单元，该方法包括：
编程用户数据到所述主区域；
将索引位编程到所述用于监视阈电压变化的索引单元；
读取所述索引单元的初始阈电压；以及
将与初始阈电压对应的数据编程到阈电压信息单元，
其中所述索引单元和所述阈电压信息单元连接到第一字线。
8.如权利要求7所述的编程方法，其中所述非易失性存储器件包括存储用户数据的多个存储单元，所述多个存储单元连接到与所述第一字线不同的第二字线。
9.如权利要求7所述的编程方法，其中所述非易失性存储器件包括存储用户数据的多个存储单元，所述多个存储单元连接到所述第一字线。
10.如权利要求9所述的编程方法，其中编程具有索引位的索引单元包括：
向所述第一字线提供逐步增加的编程电压；以及
当编程电压达到目标电压时完成所述索引单元的编程操作。
11.如权利要求10所述的编程方法，其中读取所述索引单元的初始阈电压包括：
通过借助向所述第一字线提供逐步增加的读取电压读出所述索引单元的数据来检测所述索引单元的初始阈电压。
12.一种非易失性存储器件，包括：
存储单元阵列，包括主区域和索引区域，所述主区域具有用于存储用户数据位的、在多条字线和多条位线之间排列的主存储单元，而所述索引区域具有在多条字线和多条索引位线之间排列的索引存储单元，所述索引存储单元包括存储指示索引单元的初始阈电压的信息的阈电压信息单元以及存储索引位和提供阈电压变化的索引单元；
行解码器，用于响应于地址选择所述多条字线其中之一；
字线电压产生器，用于响应于与已增加的编程循环计数值对应的步进码向所选择的字线提供字线电压；
页缓冲器，用于临时地存储要编程到所述主区域中、或已从所述主区域中读出的用户数据位，临时地存储要编程到所述索引区域中的索引位、以及与所述索引单元的初始阈电压对应的数据位，而且临时地存储与经由所述多条索引位线从所述索引区域中读出的初始阈电压对应的索引位和数据位；以及
控制器，用于控制所述字线电压产生器和所述页面缓冲器，并产生应用于所述字线电压产生器的所述步进码。
13.如权利要求12所述的非易失性存储器件，其中所述页面缓冲器包括：
主页面缓冲器，用于临时地存储已从所述主区域中读出、或要编程到所述主区域中的用户数据位；以及
索引页面缓冲器，用于临时地存储已从所述索引区域中读出、或要编程到所述索引区域中的用户数据位。
14.如权利要求13所述的非易失性存储器件，其中在编程操作期间，所述控制器控制所述索引页面缓冲器编程所述索引单元中的索引位，以读取所述索引单元的初始阈电压，并在所述阈电压信息单元中编程与所述初始阈电压对应的数据，
所述索引单元和所述阈电压信息单元连接到与其中要编程用户数据的存储单元相连的字线。
15.如权利要求14所述的非易失性存储器件，其中在读取操作期间，所述控制器控制所述索引页面缓冲器和所述字线电压产生器从所述阈电压信息单元中读取与所述初始阈电压对应的数据，并从所述索引单元中读取当前阈电压，
所述控制器通过将所述初始阈电压与所述当前阈电压进行比较来检测偏移阈电压电平，并利用所述偏移阈电压电平改变读取电压。
16.如权利要求12所述的非易失性存储器件，其中所述非易失性存储器件为NAND闪速存储器件。
17.一种存储系统，包括：
非易失性存储器件；以及
存储器控制器，用于控制所述非易失性存储器件，
其中所述非易失性存储器件是如权利要求12所述的非易失性存储器件。
18.如权利要求17所述的存储系统，其中所述存储系统在读取操作期间确定是否执行补偿读取操作，在执行所述补偿读取操作时根据阈电压变化而改变读取电压。
19.如权利要求18所述的存储系统，其中所述存储器控制器包括用于检测用户数据的错误的错误检测器，
其中当所检测到的错误位的数量超过给定数时执行所述补偿读取操作。
CN2008101259817A 2007-06-14 2008-06-16 非易失性存储器件及其编程和读取方法 Active CN101325089B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070058414A KR100837282B1 (ko) 2007-06-14 2007-06-14 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템,그것의 프로그램 방법 및 읽기 방법
KR58414/07 2007-06-14

Publications (2)

Publication Number Publication Date
CN101325089A CN101325089A (zh) 2008-12-17
CN101325089B true CN101325089B (zh) 2012-11-21

Family

ID=39770965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101259817A Active CN101325089B (zh) 2007-06-14 2008-06-16 非易失性存储器件及其编程和读取方法

Country Status (4)

Country Link
US (1) US7545677B2 (zh)
JP (1) JP5203049B2 (zh)
KR (1) KR100837282B1 (zh)
CN (1) CN101325089B (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7643348B2 (en) * 2007-04-10 2010-01-05 Sandisk Corporation Predictive programming in non-volatile memory
US7800945B2 (en) * 2008-06-12 2010-09-21 Sandisk Corporation Method for index programming and reduced verify in nonvolatile memory
US7796435B2 (en) * 2008-06-12 2010-09-14 Sandisk Corporation Method for correlated multiple pass programming in nonvolatile memory
US7826271B2 (en) * 2008-06-12 2010-11-02 Sandisk Corporation Nonvolatile memory with index programming and reduced verify
US7813172B2 (en) * 2008-06-12 2010-10-12 Sandisk Corporation Nonvolatile memory with correlated multiple pass programming
US7715235B2 (en) * 2008-08-25 2010-05-11 Sandisk Corporation Non-volatile memory and method for ramp-down programming
KR101004678B1 (ko) * 2008-12-12 2011-01-04 주식회사 하이닉스반도체 상변화 메모리 장치
KR101588293B1 (ko) * 2009-02-17 2016-01-26 삼성전자주식회사 비휘발성 메모리 장치의 읽기 방법
KR101005188B1 (ko) * 2009-02-26 2011-01-04 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
US8259506B1 (en) * 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8451664B2 (en) 2010-05-12 2013-05-28 Micron Technology, Inc. Determining and using soft data in memory devices and systems
US8737138B2 (en) 2010-11-18 2014-05-27 Micron Technology, Inc. Memory instruction including parameter to affect operating condition of memory
US8422303B2 (en) * 2010-12-22 2013-04-16 HGST Netherlands B.V. Early degradation detection in flash memory using test cells
US8631288B2 (en) * 2011-03-14 2014-01-14 Micron Technology, Inc. Methods, devices, and systems for data sensing in a memory system
KR20120109203A (ko) 2011-03-28 2012-10-08 에스케이하이닉스 주식회사 플래시 메모리 장치 및 그의 독출 전압 생성 방법
KR101845510B1 (ko) * 2011-10-25 2018-04-05 삼성전자주식회사 반도체 저장 장치 및 시스템
KR102005888B1 (ko) * 2012-07-06 2019-07-31 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
KR20140008098A (ko) * 2012-07-10 2014-01-21 삼성전자주식회사 메모리 장치 및 상기 메모리 장치의 독출 방법
KR102028128B1 (ko) 2012-08-07 2019-10-02 삼성전자주식회사 불휘발성 랜덤 액세스 메모리 및 낸드 플래시 메모리를 포함하는 메모리 시스템의 동작 방법
KR102015906B1 (ko) * 2012-11-12 2019-08-29 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 읽기 방법
KR102210961B1 (ko) * 2013-06-12 2021-02-03 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 동적 접근 방법
GB201322075D0 (en) 2013-12-13 2014-01-29 Ibm Device for selecting a level for at least one read voltage
US9251909B1 (en) 2014-09-29 2016-02-02 International Business Machines Corporation Background threshold voltage shifting using base and delta threshold voltage shift values in flash memory
US10365859B2 (en) 2014-10-21 2019-07-30 International Business Machines Corporation Storage array management employing a merged background management process
US9563373B2 (en) 2014-10-21 2017-02-07 International Business Machines Corporation Detecting error count deviations for non-volatile memory blocks for advanced non-volatile memory block management
US10339048B2 (en) 2014-12-23 2019-07-02 International Business Machines Corporation Endurance enhancement scheme using memory re-evaluation
US9990279B2 (en) 2014-12-23 2018-06-05 International Business Machines Corporation Page-level health equalization
US10180876B2 (en) 2015-08-04 2019-01-15 Toshiba Memory Corporation Memory controller and semiconductor memory device
JP6538496B2 (ja) * 2015-09-11 2019-07-03 東芝メモリ株式会社 メモリシステム
CN105118530B (zh) * 2015-09-12 2018-06-01 上海华虹宏力半导体制造有限公司 晶圆级测试中闪存单元读取电压测试方法以及晶圆级测试
CN107025940B (zh) * 2016-01-19 2020-11-20 威盛电子股份有限公司 非易失性存储器装置及其实时自适应读取电压调整方法
KR102620562B1 (ko) * 2016-08-04 2024-01-03 삼성전자주식회사 비휘발성 메모리 장치
JP6659494B2 (ja) * 2016-08-19 2020-03-04 キオクシア株式会社 半導体記憶装置及びメモリシステム
KR20180049338A (ko) * 2016-10-31 2018-05-11 삼성전자주식회사 저장 장치 및 그것의 동작 방법
CN108133730B (zh) * 2017-12-22 2020-09-11 联芸科技（杭州）有限公司 快闪存储器的读取控制方法、存储器读取装置和存储器系统
KR102402668B1 (ko) * 2018-02-26 2022-05-26 삼성전자주식회사 비휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 저장 장치
US10732890B2 (en) * 2018-03-06 2020-08-04 Micron Technology, Inc. Adjusting a parameter for a programming operation based on the temperature of a memory system
US10607664B2 (en) * 2018-03-22 2020-03-31 Micron Technology, Inc. Sub-threshold voltage leakage current tracking
CN111540393B (zh) * 2018-12-11 2023-09-08 爱思开海力士有限公司 用于基于字线分组的读取操作的存储器系统和方法
CN110223724A (zh) * 2019-05-10 2019-09-10 北京兆易创新科技股份有限公司 一种nand flash的读操作方法和装置
US10877900B1 (en) * 2019-06-26 2020-12-29 Western Digital Technologies, Inc. Enabling faster and regulated device initialization times
CN113409861B (zh) * 2021-06-28 2024-02-02 芯天下技术股份有限公司 阈值电压的获取系统、传递方法、装置、设备及存储介质
CN113421601B (zh) * 2021-06-29 2022-11-04 长江存储科技有限责任公司 闪存存储器的操作方法以及闪存存储器
KR102602803B1 (ko) 2021-10-29 2023-11-15 고려대학교 산학협력단 이중 영역의 동적 레퍼런스를 사용하는 비휘발성 저항성 메모리 장치 및 그것의 읽기 방법
EP4222745A4 (en) * 2021-12-14 2024-02-21 Yangtze Memory Technologies Co., Ltd. MEMORY DEVICE AND ITS OPERATION

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642312A (en) * 1988-06-08 1997-06-24 Harari; Eliyahou Flash EEPROM system cell array with more than two storage states per memory cell
CN1366677A (zh) * 2000-06-21 2002-08-28 爱特梅尔股份有限公司 非易失存储器高速读出用基准单元
US6542407B1 (en) * 2002-01-18 2003-04-01 Sandisk Corporation Techniques of recovering data from memory cells affected by field coupling with adjacent memory cells
CN1652254A (zh) * 2004-02-06 2005-08-10 夏普株式会社 非易失性半导体存储器件
CN1813311A (zh) * 2003-06-27 2006-08-02 飞思卡尔半导体公司 用于非易失性存储器中的基准晶体管的可变栅偏置
US7230852B2 (en) * 2003-09-16 2007-06-12 Renesas Technology Corp. Non-volatile semiconductor memory device allowing efficient programming operation and erasing operation in short period of time

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2814785B2 (ja) 1991-09-27 1998-10-27 松下電器産業株式会社 ペリクル接着装置
JP3584607B2 (ja) * 1996-05-10 2004-11-04 ソニー株式会社 不揮発性記憶装置
JPH11213682A (ja) * 1998-01-30 1999-08-06 Sony Corp 不揮発性半導体記憶装置
JP2004355726A (ja) * 2003-05-29 2004-12-16 Nippon Telegr & Teleph Corp <Ntt> メモリ回路およびそのデータ読出方法
JP2006114078A (ja) 2004-10-12 2006-04-27 Toshiba Corp 不揮発性半導体記憶装置及びその動作方法
JP2006294144A (ja) 2005-04-12 2006-10-26 Toshiba Corp 不揮発性半導体記憶装置
KR100683858B1 (ko) 2006-01-12 2007-02-15 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법
KR100732631B1 (ko) 2006-02-01 2007-06-27 삼성전자주식회사 전하 손실로 인해 감소된 읽기 마진을 보상할 수 있는플래시 메모리 장치의 프로그램 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642312A (en) * 1988-06-08 1997-06-24 Harari; Eliyahou Flash EEPROM system cell array with more than two storage states per memory cell
CN1366677A (zh) * 2000-06-21 2002-08-28 爱特梅尔股份有限公司 非易失存储器高速读出用基准单元
US6542407B1 (en) * 2002-01-18 2003-04-01 Sandisk Corporation Techniques of recovering data from memory cells affected by field coupling with adjacent memory cells
CN1813311A (zh) * 2003-06-27 2006-08-02 飞思卡尔半导体公司 用于非易失性存储器中的基准晶体管的可变栅偏置
US7230852B2 (en) * 2003-09-16 2007-06-12 Renesas Technology Corp. Non-volatile semiconductor memory device allowing efficient programming operation and erasing operation in short period of time
CN1652254A (zh) * 2004-02-06 2005-08-10 夏普株式会社 非易失性半导体存储器件

Also Published As

Publication number Publication date
CN101325089A (zh) 2008-12-17
KR100837282B1 (ko) 2008-06-12
JP2008310948A (ja) 2008-12-25
US20080310234A1 (en) 2008-12-18
JP5203049B2 (ja) 2013-06-05
US7545677B2 (en) 2009-06-09

Similar Documents

Publication Publication Date Title
CN101325089B (zh) 非易失性存储器件及其编程和读取方法
CN108573722B (zh) 操作非易失性存储器件的方法和非易失性存储器件
US7791938B2 (en) MSB-based error correction for flash memory system
JP6218437B2 (ja) 不揮発性メモリ装置のプログラム方法及びそれのメモリシステム
KR101617641B1 (ko) 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템, 및 그것의 프로그램 방법
KR101618311B1 (ko) 플래시 메모리 장치 및 그것의 읽기 방법
KR102293136B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
CN101833996B (zh) 非易失性存储设备及其读取方法
CN103928052B (zh) 存储系统及其操作方法
US8539138B2 (en) Flash memory device and method of programming flash memory device
US7813186B2 (en) Flash memory device and programming method thereof
KR101792870B1 (ko) 불휘발성 메모리 장치 및 그것의 읽기 방법
CN107093465A (zh) 包括电压搜索单元的数据存储器装置
US9524781B2 (en) Nonvolatile memory device and operating method thereof
KR20120058694A (ko) 플래시 메모리 장치 및 그것의 읽기 방법
KR101967368B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20170120442A (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
US20170220413A1 (en) Memory system, semiconductor memory device and operating method thereof
CN104916332A (zh) 半导体存储装置及nand型快闪存储器的程序化方法
CN109949839A (zh) 存储器控制器及存储器控制器的操作方法
CN111290876B (zh) 存储器系统及其操作方法
CN105575428B (zh) 半导体器件及其操作方法
CN112037837B (zh) 存储器系统、存储器控制器和存储器设备
KR20130079853A (ko) 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant