CN105118530B - 晶圆级测试中闪存单元读取电压测试方法以及晶圆级测试 - Google Patents
晶圆级测试中闪存单元读取电压测试方法以及晶圆级测试 Download PDFInfo
- Publication number
- CN105118530B CN105118530B CN201510587195.9A CN201510587195A CN105118530B CN 105118530 B CN105118530 B CN 105118530B CN 201510587195 A CN201510587195 A CN 201510587195A CN 105118530 B CN105118530 B CN 105118530B
- Authority
- CN
- China
- Prior art keywords
- voltage
- test
- read
- wafer
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
一种晶圆级测试中闪存单元读取电压测试方法以及晶圆级测试。向每个存储单元的两位数据写入第一逻辑状态组合；执行读取操作，其中向每个存储单元中的不被读取的存储数据位的控制栅极施加逐渐加大的测试电压，同时对写入了第一逻辑状态组合的每个存储单元中的被读取的存储数据位进行读取，从而确定每个存储单元的数据读取都正确的状态下的最小测试电压；向每个存储单元的两位数据写入与所述第一逻辑状态组合相反的第二逻辑状态组合；在向每个存储单元中的不被读取的存储数据位的控制栅极施加所述最小测试电压的情况下读取经过写入了第二逻辑状态组合的每个存储单元中的被读取的存储数据位的数据，并判断读取结果是否正确。
Description
技术领域
本发明涉及半导体测试领域，更具体地说，本发明涉及一种晶圆级测试中闪存单元读取电压测试方法。
背景技术
快闪存储器(闪存)应用于现今的多种应用中，快闪存储器可以读取或者写入数据，而且存储于其中的数据不需要依靠电源来维持，因此，适用于各种数据存储的用途。
目前，现有技术中采用的对“一个存储单元存储两位数据”的形式的闪存单元进行读取电压判断的方法包括两种。第一种方法是：存储单元的数据需要通过读取电流获得，电流大小需要同一个参考电流比较，参考电流可以使电路产生的恒流；第二种方法是：某几个特定存储单元的读取电流再乘以各特定比例。
但是，上述两种方法存在一些缺点。具体地，同一个存储单元的“10”状态的电流大小受“0”的编程深度影响很大；而同一个存储单元的“11”状态电流和固定电流均与编程深度无关。其次，批次之间编程性能的差异将导致编程深的批次良率损失。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够高效实现晶圆级测试中闪存单元读取电压测试的方法。
为了实现上述技术目的，根据本发明，提供了一种晶圆级测试中闪存单元读取电压测试方法，其中每个闪存单元具有一个存储单元具有两位存储数据位。所述方法包括：第一状态写入步骤：向闪存单元阵列中的每个存储单元的两位数据写入第一逻辑状态组合；第一测试步骤：执行读取操作，其中向闪存单元阵列的每个存储单元中的不被读取的存储数据位的控制栅极施加逐渐加大的测试电压，同时对写入了所述第一逻辑状态组合的每个存储单元中的被读取的存储数据位进行读取，从而确定每个存储单元的数据读取都正确的状态下的最小测试电压；第二状态写入步骤：向闪存单元阵列中的每个存储单元的两位数据写入与所述第一逻辑状态组合相反的第二逻辑状态组合；第二测试步骤：在向闪存单元阵列的每个存储单元中的不被读取的存储数据位的控制栅极施加所述最小测试电压的情况下读取经过写入了所述第二逻辑状态组合的每个存储单元中的被读取的存储数据位的数据，并判断读取结果是否正确。
优选地，判断读取结果是否正确指的是判断从每个存储单元读出的数据是不是第二状态写入步骤写入的数据。
优选地，所述晶圆级测试中闪存单元读取电压测试方法还包括：在第二测试步骤中判断从每个存储单元中的被读取的存储数据位读出的数据是第二状态写入步骤写入的数据的情况下，将所述最小测试电压与预定档位电压进行比较；如果所述最小测试电压小于或等于预定档位电压，则判断闪存阵列通过晶圆级测试，设定不被读取的存储数据位的控制栅极工作读取电压等于最小测试电压；如果所述最小测试电压大于预定档位电压，则判断闪存阵列未通过晶圆级测试。
优选地，所述晶圆级测试中闪存单元读取电压测试方法还包括：在第二测试步骤中判断从每个存储单元中的被读取的存储数据位读出的数据不是第二状态写入步骤写入的数据的情况下，针对写入了第二逻辑状态组合的每个存储单元，向闪存单元阵列的每个存储单元中的不被读取的存储数据位的控制栅极施加相对于所述最小测试电压逐渐加大的测试电压，同时对每个存储单元中的被读取的存储数据位进行读取，从而确定每个存储单元中的被读取的存储数据位的数据读取都正确的状态下的最小提升后测试电压。
优选地，所述晶圆级测试中闪存单元读取电压测试方法还包括：将所述最小提升后测试电压与预定档位电压进行比较；如果所述最小提升后测试电压小于或等于预定档位电压，则判断闪存阵列通过晶圆级测试，设定不被读取的存储数据位的控制栅极工作读取电压等于最小提升后测试电压；如果所述最小提升后测试电压大于预定档位电压，则判断闪存阵列未通过晶圆级测试。
优选地，所述第一逻辑状态组合为“10”，所述第二逻辑状态组合为“01”。
优选地，所述第一逻辑状态组合为“01”，所述第二逻辑状态组合为“10”。
本发明还提供了一种晶圆级测试，其采用了上述圆级测试中闪存单元读取电压测试方法。
由此，根据本发明的晶圆级测试中闪存单元读取电压测试方法提供了有效的测试方法来读取及测试具有一个存储单元存储两位数据的形式的闪存存储单元。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的晶圆级测试中闪存单元读取电压测试方法的流程图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1示意性地示出了根据本发明优选实施例的晶圆级测试中闪存单元读取电压测试方法的流程图。
其中，所述闪存单元具有一个存储单元存储两位数据的形式，即每个闪存单元具有一个存储单元具有两位存储数据位。
具体地，如图1所示，根据本发明优选实施例的晶圆级测试中闪存单元读取电压测试方法包括：
第一状态写入步骤S1：向闪存单元阵列中的每个存储单元的两位数据写入第一逻辑状态组合；具体地，所述第一逻辑状态组合为“10”或者“01”。
第一测试步骤S2：执行读取操作，其中向闪存单元阵列的每个存储单元中的不被读取的存储数据位的控制栅极施加逐渐加大的测试电压，同时对写入了所述第一逻辑状态组合的每个存储单元中的被读取的存储数据位进行读取，从而确定每个存储单元的数据读取都正确的状态下的最小测试电压；
第二状态写入步骤S3：向闪存单元阵列中的每个存储单元的两位数据写入与所述第一逻辑状态组合相反的第二逻辑状态组合；
具体地，在所述第一逻辑状态组合为“10”时，所述第二逻辑状态组合为“01”；在所述第一逻辑状态组合为“01”时，所述第二逻辑状态组合为“10”；。
第二测试步骤S4：在向闪存单元阵列的每个存储单元中的不被读取的存储数据位的控制栅极施加所述最小测试电压的情况下读取经过写入了所述第二逻辑状态组合的每个存储单元的数据，并判断读取结果是否正确(即，从每个存储单元中的被读取的存储数据位读出的数据是不是第二状态写入步骤S3写入的数据)。
优选地，还执行下述步骤：
一方面，在第二测试步骤S4中判断从每个存储单元中的被读取的存储数据位读出的数据是第二状态写入步骤S3写入的数据的情况下，将所述最小测试电压与预定档位电压进行比较；如果所述最小测试电压小于或等于预定档位电压，则判断闪存阵列通过晶圆级测试，设定不被读取的存储数据位的控制栅极工作读取电压等于最小测试电压；如果所述最小测试电压大于预定档位电压，则判断闪存阵列未通过晶圆级测试。
另一方面，在第二测试步骤S4中判断从每个存储单元中的被读取的存储数据位读出的数据不是第二状态写入步骤S3写入的数据的情况下，针对写入了第二逻辑状态组合的每个存储单元，向闪存单元阵列的每个存储单元中的不被读取的存储数据位的控制栅极施加相对于所述最小测试电压逐渐加大的测试电压，同时对每个存储单元进行读取，从而确定每个存储单元中的被读取的存储数据位的数据读取都正确的状态下的最小提升后测试电压。
而且，将所述最小提升后测试电压与预定档位电压进行比较；如果所述最小提升后测试电压小于或等于预定档位电压，则判断闪存阵列通过晶圆级测试，设定不被读取的存储数据位的控制栅极工作读取电压等于最小提升后测试电压；如果所述最小提升后测试电压大于预定档位电压，则判断闪存阵列未通过晶圆级测试。
由此，根据本发明优选实施例的晶圆级测试中闪存单元读取电压测试方法提供了有效的测试方法来读取及测试具有一个存储单元存储两位数据的形式的闪存存储单元。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (7)
1.一种晶圆级测试中闪存单元读取电压测试方法，其中每个闪存单元具有一个存储单元具有两位存储数据位，其特征在于包括：
第一状态写入步骤：向闪存单元阵列中的每个存储单元的两位数据写入第一逻辑状态组合；
第一测试步骤：执行读取操作，其中向闪存单元阵列的每个存储单元中的不被读取的存储数据位的控制栅极施加逐渐加大的测试电压，同时对写入了所述第一逻辑状态组合的每个存储单元中的被读取的存储数据位进行读取，从而确定每个存储单元的数据读取都正确的状态下的最小测试电压；
第二状态写入步骤：向闪存单元阵列中的每个存储单元的两位数据写入与所述第一逻辑状态组合相反的第二逻辑状态组合；
第二测试步骤：在向闪存单元阵列的每个存储单元中的不被读取的存储数据位的控制栅极施加所述最小测试电压的情况下读取经过写入了所述第二逻辑状态组合的每个存储单元中的被读取的存储数据位的数据，并判断从每个存储单元读出的数据是不是第二状态写入步骤写入的数据；
若是，则将所述最小测试电压与预定档位电压进行比较；如果所述最小测试电压小于或等于预定档位电压，则判断闪存阵列通过晶圆级测试。
2.根据权利要求1所述的晶圆级测试中闪存单元读取电压测试方法，其特征在于还包括：如果判断闪存阵列通过晶圆级测试，设定不被读取的存储数据位的控制栅极工作读取电压等于最小测试电压；如果所述最小测试电压大于预定档位电压，则判断闪存阵列未通过晶圆级测试。
3.根据权利要求1所述的晶圆级测试中闪存单元读取电压测试方法，其特征在于还包括：在第二测试步骤中判断从每个存储单元中的被读取的存储数据位读出的数据不是第二状态写入步骤写入的数据的情况下，针对写入了第二逻辑状态组合的每个存储单元，向闪存单元阵列的每个存储单元中的不被读取的存储数据位的控制栅极施加相对于所述最小测试电压逐渐加大的测试电压，同时对每个存储单元中的被读取的存储数据位进行读取，从而确定每个存储单元中的被读取的存储数据位的数据读取都正确的状态下的最小提升后测试电压。
4.根据权利要求3所述的晶圆级测试中闪存单元读取电压测试方法，其特征在于还包括：将所述最小提升后测试电压与预定档位电压进行比较；如果所述最小提升后测试电压小于或等于预定档位电压，则判断闪存阵列通过晶圆级测试，设定不被读取的存储数据位的控制栅极工作读取电压等于最小提升后测试电压；如果所述最小提升后测试电压大于预定档位电压，则判断闪存阵列未通过晶圆级测试。
5.根据权利要求1所述的晶圆级测试中闪存单元读取电压测试方法，其特征在于，所述第一逻辑状态组合为“10”，所述第二逻辑状态组合为“01”。
6.根据权利要求1所述的晶圆级测试中闪存单元读取电压测试方法，其特征在于，所述第一逻辑状态组合为“01”，所述第二逻辑状态组合为“10”。
7.一种晶圆级测试，其特征在于采用了根据权利要求1至6之一所述的晶圆级测试中闪存单元读取电压测试方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510587195.9A CN105118530B (zh) | 2015-09-12 | 2015-09-12 | 晶圆级测试中闪存单元读取电压测试方法以及晶圆级测试 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510587195.9A CN105118530B (zh) | 2015-09-12 | 2015-09-12 | 晶圆级测试中闪存单元读取电压测试方法以及晶圆级测试 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105118530A CN105118530A (zh) | 2015-12-02 |
| CN105118530B true CN105118530B (zh) | 2018-06-01 |
Family
ID=54666491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510587195.9A Active CN105118530B (zh) | 2015-09-12 | 2015-09-12 | 晶圆级测试中闪存单元读取电压测试方法以及晶圆级测试 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105118530B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108345752B (zh) * | 2018-02-24 | 2022-02-11 | 北京芯可鉴科技有限公司 | 晶圆级非易失性存储器的寿命特性评估方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101325089A (zh) * | 2007-06-14 | 2008-12-17 | 三星电子株式会社 | 非易失性存储器件及其编程和读取方法 |
| CN102568578A (zh) * | 2010-12-08 | 2012-07-11 | 旺宏电子股份有限公司 | 半导体存储装置及其测试及控制方法 |
| CN104347121A (zh) * | 2014-10-28 | 2015-02-11 | 武汉新芯集成电路制造有限公司 | 一种闪存可靠性的筛选测试方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1766632B1 (en) * | 2004-06-14 | 2009-06-24 | Research In Motion Limited | System and method for testing a data storage device without revealing memory content |
-
2015
- 2015-09-12 CN CN201510587195.9A patent/CN105118530B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101325089A (zh) * | 2007-06-14 | 2008-12-17 | 三星电子株式会社 | 非易失性存储器件及其编程和读取方法 |
| CN102568578A (zh) * | 2010-12-08 | 2012-07-11 | 旺宏电子股份有限公司 | 半导体存储装置及其测试及控制方法 |
| CN104347121A (zh) * | 2014-10-28 | 2015-02-11 | 武汉新芯集成电路制造有限公司 | 一种闪存可靠性的筛选测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105118530A (zh) | 2015-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9129678B2 (en) | Method and apparatus for reforming a memory cell of a memory | |
| CN102354537B (zh) | 一种相变存储器芯片测试方法 | |
| CN108345752B (zh) | 晶圆级非易失性存储器的寿命特性评估方法 | |
| CN105097021A (zh) | 电阻式存储器的形成以及测试方法 | |
| CN105118530B (zh) | 晶圆级测试中闪存单元读取电压测试方法以及晶圆级测试 | |
| CN104347121A (zh) | 一种闪存可靠性的筛选测试方法 | |
| CN105304128A (zh) | 储存数据数值在存储单元的方法及存储器 | |
| CN106816170B (zh) | 电阻式记忆胞的写入方法及电阻式内存 | |
| EP3016108A1 (en) | Resistive memory system, driver circuit thereof and method for setting resistance thereof | |
| CN108335720B (zh) | 使用存储器测试机编写个性化数据的方法 | |
| US10490297B2 (en) | Memory storage apparatus and method for testing memory storage apparatus | |
| US20190156878A1 (en) | Write verify programming of a memory device | |
| KR20120033511A (ko) | 플래시 메모리 장치 및 프로그램 검증 방법 | |
| CN110648715B (zh) | 一种低电压sram写半选择故障的测试方法 | |
| CN111223518B (zh) | 用于阻性存储单元的测试结构及耐久性测试方法 | |
| CN104979015B (zh) | 集成电路以及利用其测试半导体器件的方法 | |
| CN103093832A (zh) | 嵌入式闪存的失效测试方法 | |
| CN106971755B (zh) | 内存单元数组中筛除离群位及检测位线短路的方法 | |
| Chen et al. | Disturbance characteristics of half-selected cells in a cross-point resistive switching memory array | |
| CN104422869A (zh) | 半导体装置和测试方法 | |
| CN110619919B (zh) | Flash器件耐久性能测试方法 | |
| US20140071736A1 (en) | Testing signal development on a bit line in an sram | |
| US11486955B2 (en) | Test system | |
| CN105097039A (zh) | 存储阵列的操作方法和存储器 | |
| CN110942800B (zh) | 一种三维存储器数据保留能力测试结构及测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |