CN101305315A - 具有功能性的层、具有该层的柔性衬底的形成方法及制造半导体器件的方法 - Google Patents

具有功能性的层、具有该层的柔性衬底的形成方法及制造半导体器件的方法 Download PDF

Info

Publication number
CN101305315A
CN101305315A CNA200680042205XA CN200680042205A CN101305315A CN 101305315 A CN101305315 A CN 101305315A CN A200680042205X A CNA200680042205X A CN A200680042205XA CN 200680042205 A CN200680042205 A CN 200680042205A CN 101305315 A CN101305315 A CN 101305315A
Authority
CN
China
Prior art keywords
substrate
conductive layer
layer
insulation course
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200680042205XA
Other languages
English (en)
Other versions
CN101305315B (zh
Inventor
青木智幸
鹤目卓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101305315A publication Critical patent/CN101305315A/zh
Application granted granted Critical
Publication of CN101305315B publication Critical patent/CN101305315B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0531—Decalcomania, i.e. transfer of a pattern detached from its carrier before affixing the pattern to the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的目的是提供以高成品率形成包括导电层和有色层的具有功能性的层、以及含具有功能性的层的柔性衬底的方法。此外，本发明的目的是提供小尺寸、薄型且重量轻的半导体器件的制造方法。在用硅烷偶联剂涂覆具有耐热性的衬底后，形成了具有功能性的层。然后，在将粘合剂附连到具有功能性的层后，具有功能性的层从衬底剥离。另外，在用硅烷偶联剂涂覆具有耐热性的衬底后，形成了具有功能性的层。然后，将粘合剂附连到具有功能性的层。之后，具有功能性的层从衬底剥离，并将柔性衬底附连到具有功能性的层。

Description

具有功能性的层、具有该层的柔性衬底的形成方法及制造半导体器件的方法
技术领域
本发明涉及具有功能性的层、具有该层的柔性衬底的形成方法。此外，本发明还涉及制造含具有功能性的层的半导体器件的方法。
背景技术
作为用于在柔性衬底上形成用作天线、像素电极、引线等的导电层的常规方法，给出了以下的方法：其中在将带有金属元素的粒子的组合物通过丝网印刷法印刷到柔性衬底上后，将组合物加热并烘焙以形成导电层的方法；以及其中导电层通过镀覆法形成于柔性衬底上的方法。
专利文献1：日本特开专利申请第2004-310502号。
发明内容
为了通过利用带有金属元素的粒子的组合物来形成低电阻导电层，较佳的是在高温下，典型的温度是200℃或更高来加热组合物，以便烘焙。然而，某些柔性衬底具有取决于材料的低的玻璃态转变温度，该温度低于带有金属元素的粒子的组合物的烘焙温度。因此，在直接将带有金属元素的粒子的组合物印刷到柔性衬底上并执行加热和烘焙以形成低电阻导电层的情形中，存在柔性衬底转变的问题。
另一方面，在镀覆方法中，烘焙步骤是不必要的，且低电阻导电层可在近似室温至100℃的相对低的温度下形成。然而，在镀覆方法中，问题在于使用了诸如硫酸、盐酸、氰化物之类的危险化学物质且废液成为污染。
与上述类似，常规的滤色器一般是利用着色树脂、色料分散树脂等形成。然而，为了使树脂硬化，在高于柔性衬底的玻璃态转变温度的温度下的加热步骤是必需的。因此，难以在柔性衬底上直接形成颜色层。
基于上述，本发明的目的是提供以高成品率形成包括导电层和有色层的具有功能性的层、以及含具有功能性的层的柔性衬底的方法。此外，本发明的目的是提供小尺寸、薄型且重量轻的半导体器件的制造方法。
本发明的一个特征是包括以下步骤：在用硅烷偶联剂涂覆具有耐热性的衬底后形成具有功能性的层，以及在将粘合剂附连到具有功能性的层上之后将具有功能性的层从衬底剥离。
本发明的另一个特征是包括以下步骤：在衬底上形成其中氧与硅结合且非活性基团与硅结合的层；在其中氧与硅结合且非活性基团与硅结合的层上形成具有功能性的层；以及在将粘合剂附连到具有功能性的层后，通过分离其中氧与硅结合且非活性基团与硅结合的层来将具有功能性的层从所述衬底剥离。
本发明的另一个特征包括以下步骤：在用硅烷偶联剂涂覆具有耐热性的衬底后形成具有功能性的层，在将粘合剂附连到具有功能性的层后将具有功能性的层从衬底剥离，以及将柔性衬底附连到具有功能性的层。
本发明的另一个特征包括以下步骤：在具有耐热性的衬底上形成其中氧与硅结合且非活性基团与硅结合的层；在其中氧与硅结合且非活性基团与硅结合的层上形成具有功能性的层；在将粘合剂附连到具有功能性的层后，通过分离其中氧与硅结合且非活性基团与硅结合的层来将具有功能性的层从所述衬底剥离，以及将柔性衬底附连到具有功能性的层。
本发明的另一个特征是包括具有功能性的层或含具有功能性的层的衬底的半导体器件。
应注意，可在剥离具有功能性的层后去除遗留在具有功能性的层的一个表面上的其中氧与硅结合且非活性基团与硅结合的层。或者，在去除其中氧与硅结合且非活性基团与硅结合的层之后将柔性衬底附连到具有功能性的层。
作为具有功能性的层，给出了用作引线、电极、像素电极、天线等的导电层以及覆盖导电层的绝缘层。应注意，在制造步骤中导电层的一个表面与硅烷偶联剂接触，导电层的另一表面与绝缘层接触。
此外，作为具有功能性的层，给出了有色层和覆盖有色层的绝缘层。应注意，在制造步骤中有色层的一个表面与硅烷偶联剂接触，有色层的另一表面与绝缘层接触。
此外，在包括多个导电层或多个有色层作为具有功能性的层的情形中，绝缘层覆盖所有导电层或所有有色层。
具有功能性的层的绝缘层较佳地用作用于防止导电层和有色层的劣化和氧化的保护膜。此外，绝缘层较佳地用作用于减轻导电层和有色层的不均匀度的平面化层。
作为形成具有功能性的层的方法，给出了微滴排出法、诸如丝网印刷、胶版印刷、凸版印刷、凹板印刷之类的印刷法等。此外，还给出了利用金属掩模的蒸发法、CVD法、溅射法等。此外，可采用多种上述方法。
当利用组合物形成具有功能性的层时，期望将加热温度设置为大于或等于200℃且小于等于350℃，较佳的是大于或等于200℃且小于或等于300℃。当组合物的加热温度低于200℃时，组合物未充分烘焙。或者，当以高于350℃的温度加热组合物时，其中氧与硅结合且非活性基团与硅结合的层反应，且后面将很难方便地从衬底剥离具有功能性的层。
在具有功能性的层具有用作天线的导电层的情形中，能够无线发送和接收数据的半导体器件是半导体器件的典型例子。此外，在具有功能性的层是具有像素电极的层的情形中，显示器件是半导体器件的典型例子。另外，在具有功能性的层是有色层的情形中，显示器是半导体器件的典型例子。
其中氧与硅结合且非活性基团与硅结合的层可通过物理力方便地分离；因此，其中氧与硅结合且非活性基团与硅结合的层上的具有功能性的层可从衬底剥离。因此形成于具有耐热性的衬底上的具有功能性的层从该衬底分离，且可方便地形成具有功能性的层。
此外，通过将具有功能性的层附连到具有低耐热性的柔性衬底，可形成含具有功能性的层的柔性衬底。因此，通过利用在形成步骤中需要在柔性衬底的玻璃转变温度或更高温度下烘焙的组合物，能以高成品率形成具有功能性的层。在使用带有金属元素的粒子的组合物的情形中，能以高成品率形成具有低电阻导电层的柔性衬底。
此外，通过印刷法用组合物涂覆表面能很低的其中氧与硅结合且非活性基团与硅结合的层，印刷的组合物的侧面不均匀度可降低。另外，可控制组合物的宽度，以使该层很薄。因此，可形成相邻层之间的宽度和距离一致的层。此外，可形成比通过常规印刷法形成的层的宽度小的层。
通过将这一层用于天线，可形成电感变化很小的天线。此外，可形成具有高电动势的天线。另外，通过将这一层用于引线、像素电极、有色层等，能以高成品率制造半导体器件。另外，通过使用具有这一层的柔性衬底，可实现小尺寸、薄型、轻重量的半导体器件。
附图简述
图1A至1E是各自示出本发明的功能层的形成步骤的横截面图。
图2是示出具有本发明的功能层的半导体器件的横截面图。
图3A至3E是各自示出本发明的功能层的形成步骤的横截面图。
图4是示出具有本发明的功能层的半导体器件的横截面图。
图5A至5E是各自示出本发明的功能层的形成步骤的横截面图。
图6A至6E是各自示出具有本发明的功能层的半导体器件的横截面图。
图7是示出本发明的功能层的形成步骤的俯视图。
图8是示出加热温度和本发明的导电层的电阻之间的关系的图示。
图9A至9E是各自示出本发明的半导体器件的制造步骤的横截面图。
图10A至10D是各自示出本发明的半导体器件的制造步骤的横截面图。
图11A至11C是各自示出本发明的半导体器件的制造步骤的横截面图。
图12A至12D是各自示出本发明的半导体器件的制造步骤的横截面图。
图13A至13D是各自示出本发明的半导体器件的制造步骤的横截面图。
图14A至14C是各自示出可应用于本发明的天线的结构的俯视图。
图15A和15B是各自示出本发明的功能层的形成步骤的模型图。
图16是示出本发明的半导体器件的结构的视图。
图17A至17F是各自示出本发明的半导体器件的应用示例的视图。
图18A至18F是各自示出包括本发明的半导体器件的电子器件的视图。
具体实施方式
下面将参考附图描述本发明的实施方式。然而，本发明可按各种不同的方式来实现，本领域的技术人员容易理解诸多方式的各种变化和修改是可能的，除非这些变化和修改背离本发明的内容和范围。因此，不应将本发明解释为限于以下实施方式的描述。应注意相同的部分和具有相同功能的部分在用于解释实施方式的所有附图中由相同的附图标记指示，并省略其相应解释。
(实施方式1)
在该实施方式中，将参考图1A至1E、图2、图7及图15A和15B解释方便地形成具有功能性的层的方法的一种方式。图1A至1E示出具有功能性的层的形成步骤的横截面图。图2示出能够无线发送和接收数据的半导体器件的横截面图(也称为RFID(射频识别)标签、IC芯片、IC标签、ID芯片、ID标签、RF芯片、RF标签、无线芯片及无线标签)。图7示出图1A的俯视图。图1A中的横截面A-B对应于图7中的区域A-B。将具有导电性的层用作具有功能性的层以解释该实施方式。此外，这里导电层用作天线。应注意，可将该实施方式应用于具有有色层作为具有功能性的层来代替导电层的层的形成方法中。此外，该实施方式可应用于形成像素电极、引线及电极等代替天线的作为导电层的方法中。
如图1A所示，通过用硅烷偶联剂涂覆衬底101来形成其中氧和硅结合且非活性基团和硅结合的层102，在其上形成导电层103，并形成覆盖导电层103的绝缘层104。应注意，具有功能性的层(在下文中，称为功能层105)可由导电层103和绝缘层104来形成。
作为衬底101，较佳地使用具有抵抗导电层103的烘焙温度的耐热性的衬底。一般而言，可使用玻璃衬底、石英衬底、陶瓷衬底、金属衬底、硅晶片等。
作为其中氧与硅结合且非活性基团与硅结合的层102，较佳地形成对衬底101具有高粘附性且相对于之后涂覆的组合物具有低表面能的层。其中氧与硅结合且非活性基团与硅结合的层102是通过使用硅烷偶联剂来形成的。硅烷偶联剂是由Rn-Si-X(4-n)(n＝1，2，3)(R是选自以下官能团中的至少一个：烷基、芳基、氟烷基、氟芳基，X是烷氧基)表示的硅化合物。利用硅烷偶联剂形成的层成为其中氧与硅结合且非活性基团与硅结合的层。
作为典型的烷氧基，给出了具有1至4个碳原子的烷氧基，具体地，甲氧基、乙氧基、丙氧基、异丙氧基、丁氧基、异丁氧基、仲丁氧基、叔丁氧基等等。
烷氧基的数量是单烷氧基硅烷、二烷氧基硅烷、三烷氧基硅烷中的1至3个。
作为含有烷基作为R的硅化合物的典型示例，较佳地采用包含具有2至30个碳原子的烷基的烷氧基硅烷。一般地，有乙基三乙氧基硅烷、丙基乙氧基硅烷、辛基三乙氧基硅烷、癸基三乙氧基硅烷、十八(烷)基三乙氧基硅烷(ODS)、二十烷基三乙氧基硅烷、三十烷基三乙氧基硅烷等。
作为含有芳基作为R的烷氧基硅烷，较佳地使用包含具有6至8个碳原子的芳基的烷氧基硅烷。一般地，有苯基三乙氧基硅烷、苄基三乙氧基硅烷、苯乙基三乙氧基硅烷、甲苯基(toluil)三乙氧基硅烷等。
作为含有氟烷基作为R的烷氧基硅烷，较佳地使用具有3至12个碳原子的氟烷基。一般地有，(3，3，3-三氟丙基)三乙氧基硅烷、(十三氟-1，1，2，2-四氢辛基)三乙氧基硅烷、(十七氟-1，1，2，2-四氢癸基)三乙氧基硅烷、(二十一氟-1，1，2，2-四氢癸基)三乙氧基硅烷等。
作为含有氟芳基作为R的烷氧基硅烷，较佳地使用具有6至9个碳原子的氟芳基的烷氧基硅烷。一般有，五氟苯基三乙氧基硅烷、(五氟苯基)丙基三乙氧基硅烷等。
注意，其中氧与硅组合且非活性基团与硅组合的层可通过将硅烷偶联剂溶解在溶剂中得到的溶液来形成。作为该情形中的溶剂，有诸如甲苯、二甲苯或十六烷之类的碳氢化合物；诸如氯仿、四氯化物、三氯乙烯或四氯乙烯之类的卤素溶剂；诸如甲醇、乙醇、正丙醇或异丙醇之类的醇等。作为形成其中氧与硅结合且非活性基团与硅结合的层102的方法，可采用微滴排出法、诸如丝网印刷、平版印刷、凸版印刷、凹板印刷之类的印刷法等。或者，可采用真空蒸发法、蒸发法、CVD法、溅射法等。这里，微滴排出法指的是通过从微孔排出组合物的微滴来形成预定图案的方法。
通过涂覆法将组合物涂在其中氧与硅结合且非活性基团与硅结合的层102上，并将组合物加热以烘焙带有金属元素的粒子，从而形成导电层103。作为一种涂覆方法，可采用微滴排出法、诸如丝网印刷、胶版印刷、凸版印刷、凹板印刷之类的印刷法等。此外，还可采用利用金属掩模的蒸发法、CVD法、溅射法等。此外，可采用多种上述方法。另外，组合物由带有金属元素的粒子和用于溶解带有金属元素的粒子的溶剂来形成。
组合物的加热温度期望的是大于或等于200℃且小于等于350℃，较佳的是大于或等于200℃且小于或等于300℃。当组合物的加热温度低于200℃时，带有金属元素的粒子未充分烘焙，且形成具有高电阻的导电层。或者，当以高于350℃的温度加热组合物时，其中氧与硅结合且非活性基团与硅结合的层反应，且后面将很难方便地从衬底剥离功能层。
作为带有金属元素的粒子，可适当地使用Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr和Ba导电粒子中的一种或多种，或含有该元素的化合物粒子。
另外，作为带有金属元素的粒子，含有元素In、Ga、Al、Sn、Ge、Sb、Bi和Zn中的一种或多种的化合物、或化合物粒子中的两种或多种被加热并烘焙，从而形成具有光传输特性的导电层。
作为带有金属元素的化合物粒子，可适当地采用诸如金属卤素化合物、金属硫酸盐化合物、金属硝酸盐化合物、金属氧化物、金属氢氧化物或金属碳酸盐化合物之类的无机盐粒子，或诸如金属醋酸盐化合物、金属草酸盐化合物或金属酒石酸盐化合物之类的有机盐粒子。
带有金属元素的粒子的直径较佳的是1nm至10μm、1至5μm、1至100nm、2至50nm，更佳的是3至20m。通过使用这种带有较小颗粒尺寸的粒子，可减小之后形成的导电层的电阻。
除带有金属元素的粒子外，可适当地使用诸如碳、硅或锗之类的粒子。
作为分散带有金属元素的粒子的溶剂，可适当地采用诸如乙酸丁酯或乙酸乙酯之类的酯、诸如异丙醇或乙醇之类的醇、甲基乙基酮、丙酮、或诸如环氧树脂或硅树脂(硅酮)的有机树脂。
作为导电层103，可适当地形成用作天线、引线、像素电极、电极等的导电层。
这里，将参考图15A和15B解释涂在其中氧与硅结合且非活性基团与硅结合的层102上的组合物的形状。图15A是用于示出图1中衬底101和导电层103与其中氧与硅结合且非活性基团与硅结合的层102接触的区域的放大模型图。图15B是图1C中的其中氧与硅结合且非活性基团与硅的层102被分离开的区域的放大图，且导电层103从衬底101剥离。
在图15A中，在衬底101上，这里是在玻璃衬底的表面上，玻璃衬底的表面上的氧和其中氧与硅集合且非活性基团与硅结合的层102中的硅结合，且硅与选自烷基、芳基、氟烷基、氟芳基中的至少一个的官能团R结合。另外，相邻的硅通过氧互相结合。这里，作为官能团R的一部分的取代基被称为CH2基，并在官能团R和硅之间示出。应注意，示出各种取代基而不限于CH2基，只要它们是官能团R的一部分即可。
另外，选自烷基、芳基、氟烷基、氟芳基中的至少一个的官能团R暴露于其中氧与硅结合且非活性基团与硅结合的层102的表面上。另外，与官能团R接触形成导电层103。
由选自烷基、芳基、氟烷基、氟芳基中的至少一个代表的非活性官能团R暴露在其中氧与硅结合且非活性基团与硅结合的层102的表面上；因此，其中氧与硅结合且非活性基团与硅结合的层102的表面中的表面能相对降低。
此外，随着官能团的碳链长度变长，接触角变大，从而表面能相对降低。因此，具有与层102的表面不同的表面能的组合物被方便地排斥，且组合物在具有小表面能的膜的表面上流动并保持为稳定形状。
换言之，涂在其中氧与硅结合且非活性基团与硅结合的层上的组合物成为具有稳定组合物表面能的形状。因此，涂覆的组合物的侧面上的不均匀性降低。通过干燥并烘焙这种膏状物，可形成侧面不均匀度减小的导电层。
通过涂覆法将绝缘组合物涂覆在层102的暴露部分及导电层103上，在暴露的部分氧与硅结合且非活性基团与硅结合，并进行加热和烘焙，从而形成覆盖导电层103的绝缘层104。作为涂覆方法，可适当地采用用于导电层103的涂覆方法。此外，作为绝缘组合物，可适当地采用有机化合物，诸如丙烯酸树脂、聚酰亚胺树脂、三聚氰胺树脂、聚酯树脂、聚碳酸酯树脂、酚醛树脂、环氧树脂、聚缩醛、聚醚、聚氨酯、聚酰胺(尼龙)、呋喃树脂、或邻苯二甲酸(二)烯丙酯树脂；硅氧烷聚合物或烷基硅氧烷聚合物、烷基硅倍半氧烷(silsesquioxane)聚合物、硅倍半氧烷氢化聚合物、烷基硅倍半氧烷氢化聚合物之类，由石英玻璃代表。
在本发明中，绝缘层104较佳地形成为延伸到形成导电层103的区域(图7的虚线1000的内侧)的外侧1001，如图7所示。即，绝缘层104较佳地形成为覆盖整个导电层，以免从绝缘层暴露部分导电层的侧面。结果，导电层103通过绝缘层104密封；因此，可防止导电层的氧化和杂质的混入，并抑制导电层的劣化。另外，因为形成绝缘层以便覆盖整个导电层，所以功能层可在随后的剥离步骤中不被分开地作为一个层被剥离。
接着如图1B所示，将粘合剂106附连到绝缘层104的表面，一般附连到绝缘层104的部分或整个表面；之后，利用的粘合剂106物理分离其中氧与硅结合且非活性基团与硅结合的层102。一般，沿相对于其中氧与硅结合且非活性基团与硅结合的层102或绝缘层104成θ度角度的方向拉起粘合剂106。θ度角度是除水平方向外的方向，具体地，0°＜θ＜180°，较佳地，30°≤θ≤160°，更佳地，60°≤θ≤120°。结果，其中氧与硅结合且非活性基团与硅结合的层102被分离，且功能层105通过分离其中氧与硅结合且非活性基团与硅结合的层102而从衬底101剥离。此时，其中氧与硅结合且非活性基团与硅结合的层的部分102b遗留在衬底101上，而其中氧与硅结合且非活性基团与硅结合的层的另一部分102a遗留在具有导电层103的功能层105的表面上。因此，其中氧与硅结合且非活性基团与硅结合的层102用作剥离层。
此外，在粘合剂106上设置辊且其中氧与硅结合且非活性基团与硅结合的层102通过转动辊来从衬底物理地分离的情况下，θ度角度是0°＜θ＜90°，较佳的是，0°＜θ＜45°。结果，功能层105可从衬底101分离，同时防止功能层105中发生断裂。
这里，利用图15B解释了其中氧与硅结合且非活性基团与硅结合的层102被分离，以及功能层105从衬底101剥离的原理。当如图1B所示拉起粘合剂106时，非活性基团内部的粘结力低于衬底101和其中氧与硅结合且非活性基团与硅结合的层102之间的附着力也低于其中氧与硅结合且非活性基团与硅结合的层102和导电层103之间的附着力。换言之，非活性基团内部的粘结力与衬底101上的氧和硅的粘结力以及导电层103和其中氧与硅结合且非活性基团与硅结合的层102之间的附着力相比较弱。因此，如图15B所示，选自烷基、芳基、氟烷基、氟芳基中的至少一个的官能团R的组合被部分切断，且氧和硅结合的层与非活性基团与硅结合的层被分离。结果，功能层105可从衬底101剥离。
因为选自烷基、芳基、氟烷基、氟芳基中的至少一个的官能团R的组合被部分切断，所以烷基、芳基、氟烷基、氟芳基的其余部分留在衬底的表面上。因此，其中氧与硅结合且非活性基团与硅结合的层的被分离的部分102b的表面上，接触角很大且表面能相对较小。因此，具有与该层的部分102b的表面不同的表面能的组合物在该层上易受排拒，且该组合物在具有小表面能的膜的表面上流动并保持为稳定形状。结果，具有其中氧与硅结合且非活性基团与硅结合的层的被分离的部分102b的衬底101可再次用于形成功能层。
这里，作为粘合剂106，可采用光塑粘合剂膜、热塑粘合剂膜等。可适当地采用条带、薄板、衬底等来代替膜。此外，代替使用粘合剂，材料可通过静电力或吸附力附连到绝缘层104的表面。
接着，如图1D所示，可去除其中氧与硅结合且非活性基团与硅结合的层中遗留在具有导电层103的功能层105的表面上的部分102a。其中氧与硅结合且非活性基团与硅结合的层的所述部分可通过氢、稀有气体、氮等的等离子体辐射，或400℃或更高温度的热处理来去除。通过以上步骤，可方便地形成功能层。此外，可方便地形成具有其中侧面不均匀度降低的导电层或减薄的导电层的功能层。
接着，如图1E所示，将具有开口111的柔性衬底112附连到功能层105上。作为柔性衬底112，一般可使用由PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)、PES(聚醚砜)、聚丙烯、聚硫化丙烯、聚碳酸酯、聚醚酰亚胺、聚苯硫醚、聚苯醚、聚砜、聚邻苯二甲酰胺等形成的衬底；以及具有由纤维材料和粘合剂有机树脂(基于丙烯酸的有机树脂、基于环氧的有机树脂等)形成的纸的叠层的衬底。在使用上述衬底的情形中，功能层105和柔性衬底112与插入其间的粘合剂有机树脂层(未示出)附连。
或者，作为柔性衬底112，可采用具有进行粘附处理的粘合剂层并带有热压处理的对象的膜(诸如层叠膜(包括聚丙烯、聚酯、聚乙烯、聚氟乙烯、氯乙烯等))。层叠膜可按这样的方式附连到待处理的对象：设置在最上层上的粘合剂层或设置在最外层上的层(非粘合剂层)通过热处理熔化，然后通过向其施加压力，该膜附连到待处理的对象。
柔性衬底112中形成的开口111可通过用激光辐射柔性衬底并熔化部分柔性衬底来形成。或者，柔性衬底受到机械冲孔以形成开口。
通过以上步骤，能以高成品率形成具有功能层的柔性衬底。因为可执行在足够温度下的加热，所以能以高成品率形成具有低电阻导电层的柔性衬底。此外，能以高成品率形成具有其中侧面不均匀度降低的导电层或减薄的导电层的功能层的柔性衬底。另外，在通过使用这些导电层形成天线的情形中，在同时形成的多个天线中，可形成具有电感变化极小的天线的衬底。此外，可形成具有电动势变化极小的天线的衬底。
接着，如图2所示，可通过将具有功能层的柔性衬底113附连到硅芯片121来制造半导体器件。
典型地，其中形成多个元件的硅芯片121的连接端子123和124与功能层的导电层103利用包含在各向异性导电粘合剂125中的导电粒子126互相连接，从而电连接MOS晶体管122和导电层103。作为多个元件，给出了MOS晶体管、电容器元件、电阻器等。这里，将MOS晶体管122示为多个元件中的一个。硅芯片的厚度较佳的是0.1至20μm，更佳的是1至5μm。
连接端子123和124可适当地利用钛、镍、金、铜等通过印刷法、电镀法、无电镀法、溅射法等形成。
作为各向异性导电粘合剂125的典型示例，可给出包括分散的导电粒子126(微粒大小是几nm至几十μm，较佳的是3至7μm)的粘合剂树脂，诸如环氧树脂或酚醛树脂。导电粒子126由选自金、银、铜、钯、铂的元素；或多种元素形成。此外，可采用具有这些元素的多层结构的粒子。另外，可采用导电粒子，该导电粒子中由选自金、银、铜、钯、铂的元素或多种元素形成的薄膜形成于由树脂形成的粒子的表面上。
可将连接端子123和124通过诸如各向异性导电膜的压缩和利用焊料凸起来代替各向异性导电粘合剂的回流处理之类的方法连接到导电层103。
通过以上的步骤，能以高成品率制造可无线发送和接收数据的半导体器件。
(实施方式2)
在该实施方式中，将参考图3A至3E和图4解释方便地形成具有功能性的层的方法的一个方式。图3A至3E各自示出形成具有功能性的层的步骤的横截面图。图4示出在显示器件用作半导体器件的情形中作为显示器件的液晶显示器件的横截面图。用作像素电极的具有导电层的层被用作具有功能性的层，以解释该实施方式。
如图3A所示，其中氧与硅结合且非活性基团与硅结合的层102形成于衬底101上，导电层131再形成于其上，并形成有覆盖导电层131的绝缘层132。功能层133可由导电层131和绝缘层132形成。
衬底101和其中氧与硅结合且非活性基团与硅结合的层102可按类似于实施方式1的方式形成。
将带有金属元素的粒子的组合物涂在其中氧与硅结合且非活性基团与硅结合的层102上，在大于或等于200℃且小于或等于350℃的温度-较佳的是大于或等于200℃且小于或等于300℃下进行加热，以烘焙带有金属元素的粒子，从而形成导电层131。作为一种涂覆方法，可采用微滴排出法、诸如丝网印刷、胶版印刷、凸版印刷、凹板印刷之类的印刷法等。此外，还可采用利用金属掩模的蒸发法、CVD法、溅射法等。此外，可采用多种上述方法。作为带有金属元素的粒子的组合物，较佳地采用用于形成具有光传输性质的导电层的组合物。典型地，可采用含有元素In、Ga、Al、Sn、Ge、Sb、Bi和Zn中的一种或多种的导电粒子、或化合物粒子中的两种或多种的组合物。
作为导电层131，这里适当地形成用作像素电极的导电层。典型地，形成条形导电层131。
通过涂覆法将绝缘组合物涂在其中氧与硅结合且非活性基团与硅结合的层102和导电层131上，并执行加热和烘焙，从而形成覆盖导电层131的绝缘层132。作为一种涂覆方法，可适当地采用用于导电层131的涂覆方法。作为绝缘组合物，可适当地采用丙烯酸树脂、聚酰亚胺等。这里，绝缘层132较佳地用作用于导电层131的保护层，并用作定向膜。因此，绝缘层132可受到研磨处理。
通过以上步骤，可形成具有用作像素电极的导电层的功能层133。
接着，如图3B所示，以类似于实施方式1的方式，将粘合剂106附连到绝缘层132的表面，一般附连到绝缘层132的部分或整个表面，其后，拉起粘合剂106。结果，如图3C所示，分离其中氧与硅结合且非活性基团与硅结合的层102，且功能层133从衬底101剥离。此时，其中氧与硅结合且非活性基团与硅结合的层的部分102b遗留在衬底101上，且其中氧与硅结合且非活性基团与硅结合的层的部分102a遗留在具有导电层131的功能层133的表面上。
随后，如图3D所示，可按类似于实施方式1的方式去除遗留在具有导电层131的功能层133的表面上的其中氧与硅结合且非活性基团与硅结合的层的部分102a。通过以上步骤，可方便地去除功能层133。
然后，如图3E所示，将柔性衬底112附连到功能层133。
通过以上步骤，能以高成品率形成具有像素电极作为功能层的柔性衬底134。
接着，类似地形成具有功能层的柔性衬底135。将密封层涂在于具有功能性的柔性衬底之一上没有形成功能层133的区域中，并将液晶材料涂在密封层的内部。然后，将形成于柔性衬底134上的导电层131和形成于柔性衬底135上的导电层136排列成彼此以直角相交，并在压力减小的同时执行附连。请注意，导电层136用作对电极。结果，制造了包括用于密封柔性衬底134和135的密封层141、柔性衬底134和135、以及在由密封层围绕的区域中形成的液晶层142的无源矩阵液晶显示器件。通过以上步骤，能以高成品率制造液晶显示器件。此外，可制造小尺寸、薄型、且重量轻的液晶显示器件。
(实施方式3)
在该实施方式中，将参考图5A至5E和图6A至6E解释方便地形成具有功能性的层的方法的一个方式。图5A至5E各自示出形成具有功能性的层的步骤的横截面图。作为具有功能性的层，本实施方式中可给出光学上起作用的层，诸如，有色层、颜色转换过滤器或摄影滤色器。这里，将有色层用作光学上起作用的层来解释本实施方式。
如图5A所示，其中氧与硅结合且非活性基团与硅结合的层102形成于衬底101上，有色层再形成于其上，并形成覆盖有色层的绝缘层158。这里，光屏蔽层151至154、红色层155、蓝色层156和绿色层157示为有色层。功能层159可由有色层和绝缘层158形成。
作为一种形成有色层的方法，可适当地使用利用有色树脂的蚀刻法、利用彩色抗蚀剂的彩色抗蚀剂法、染色法、电沉积法、胶体电解法、电沉积转移法、膜分散法、喷墨法(微滴排出法)等。
这里，通过利用其中分散了色料的光敏树脂的蚀刻法来形成滤色器。首先，通过涂覆法将其中分散了黑色料的光敏丙烯酸树脂涂在其中氧与硅结合且非活性基团与硅结合的层102上。随后，在干燥并临时烘焙丙烯酸树脂后，执行曝光和显影，然后通过在大于或等于200℃且小于或等于350℃，较佳的是大于或等于200℃且小于或等于300℃的温度，在本文中是220℃的温度下加热来硬化丙烯酸，以形成膜厚是0.5至1.5μm的光屏蔽层151至154。
接着，通过类似于光屏蔽层151至154的步骤，涂覆其中各自分散红色料、绿色料和蓝色料的光敏丙烯酸树脂，以形成各自膜厚度是1.0至2.5μm的红色层155、蓝色层156和绿色层157。
通过以上步骤，可方便地形成有色层。
应注意，红色层指发红光(具有650nm附近的峰值波长光)的有色层，绿色层指发绿光(具有550nm附近的峰值波长光)的有色层，蓝色层指示发蓝光(具有450nm附近的峰值波长光)的有色层。将绝缘组合物涂在其中氧与硅结合且非活性基团与硅结合的层102、有色层155至157和光屏蔽层151至154的暴露部分上，并执行加热和烘焙，从而形成覆盖有色层的绝缘层158。可利用类似于实施方式1中的绝缘层132的方法和材料来形成绝缘层158。此外，绝缘层158还用作有色层的保护层。
通过以上步骤，能以高成品率形成用作有色层的功能层159。接着，如图5B所示，以类似于实施方式1的方式将粘合剂106附连到绝缘层158的部分或整个表面，之后，拉起粘合剂106。结果，如图5C所示，其中氧与硅结合且非活性基团与硅结合的层102被分离，且功能层159从衬底101剥离。此时，其中氧与硅结合且非活性基团与硅结合的层的部分102b遗留在衬底101上，且其中氧与硅结合且非活性基团与硅结合的层的部分102a遗留在具有有色层的功能层159的表面上。
随后，如图5D所示，可按类似于实施方式1的方式去除遗留在具有有色层的功能层159的表面上的其中氧与硅结合且非活性基团与硅结合的层的部分102a。然后，如图5E所示，将柔性衬底附连到功能层159上。
通过以上步骤，能以高成品率形成具有功能层159的柔性衬底。
(实施方式4)
在该实施方式中，将参考图6A至6E解释制造液晶显示器件的方法的一个方式。应注意，图6A至6E各自示出液晶显示器件的制造步骤的横截面图。
如图6A所示，其中氧与硅结合且非活性基团与硅结合的层102通过实施方式3中的图5A所示的步骤形成于衬底101上，其上形成包括光屏蔽层151至154、红色层155、蓝色层156和绿色层157的有色层，并形成覆盖有色层的绝缘层158。
接着，在绝缘层158上形成对电极160，并在其上形成用作定向膜的绝缘层161。
对电极160形成于绝缘层158和其中氧与硅结合且非活性基团与硅结合的层102的暴露区上。实施方式2中用作像素电极的导电层131的形成方法和材料可类似地用于对电极160。此外，可利用溅射法形成对电极160。
可适当地使用类似于实施方式2中的绝缘层132的材料和方法形成绝缘层161。
通过以上步骤，可形成功能层162。
接着，如图6B所示，将粘合剂106附连到绝缘层161的表面上，一般附连到绝缘层161的部分或整个表面，之后，以类似于实施方式1的方式沿θ方向拉起粘合剂106。
结果，如图6C所示，其中氧与硅结合且非活性基团与硅结合的层102被分离，且功能层162从衬底101剥离。此时，其中氧与硅结合且非活性基团与硅结合的层的部分102b遗留在衬底101上，且其中氧与硅结合且非活性基团与硅结合的层的部分102a遗留在具有有色层的功能层162的表面上。之后，可按类似于实施方式1的方式去除遗留在具有有色层的功能层162的表面上的其中氧与硅结合且非活性基团与硅结合的层的部分102a。
接着，如图6D所示，将柔性衬底112附连到功能层162上。
通过以上步骤，可制造具有功能层162的柔性衬底。
接着，如图6E所示，绝缘层173形成于衬底172上。在绝缘层173上，形成薄膜晶体管174、绝缘形成薄膜晶体管174的导电层的层间绝缘层175、覆盖薄膜晶体管174的层间绝缘层176、以及形成于层间绝缘层176并连接到薄膜晶体管174的像素电极177。在像素电极177和层间绝缘层176上形成用作定向膜的绝缘层178。有源矩阵衬底171由以上组件形成。有源矩阵衬底171和其上涂覆密封层141和液晶材料的具有功能层162的柔性衬底112在降低的压力下附连，从而可制造液晶显示器件。即，可制造包括具有功能层162、密封层141、有源矩阵衬底171和液晶层142的柔性衬底112的有源矩阵液晶显示器件。
通过以上步骤，能以高成品率制造液晶显示器件。此外，可制造小尺寸、薄型且重量轻的液晶显示器件。
[实施方式1]
在该实施方式中，利用图8和表1示出了在具有用作天线的导电层的功能层和绝缘层的柔性衬底上，用于形成导电层的烘焙温度、导电层的电阻和可能剥离的概率。
利用UV光等离子体照射衬底的表面，以从衬底的表面去除污染物。在将硅烷偶联剂沉积在衬底上以后，利用乙醇和纯水清洗硅烷偶联剂的表面，并形成其中氧与硅结合且非活性基团与硅结合的层。随后，以线圈的形状涂覆带有金属元素的粒子的组合物，并执行烘焙以形成导电层。然后，在其中氧与硅结合且非活性基团与硅结合的层以及导电层上形成绝缘层。利用粘合剂将由导电层形成的功能层和绝缘层剥离。
这里，氟烷基硅烷用作硅烷偶联剂。在将衬底在170℃加热10分钟后，将氟烷基硅烷沉积到衬底的表面上，利用乙醇和清水清洗表面，以形成厚度为几nm至几十nm的其中氧与硅结合且非活性基团与硅结合的层。
另外，作为带有金属元素的粒子的组合物，采用包含银粒子的组合物。该组合物通过印刷法来涂覆，并在160℃、200℃、300℃、350℃或400℃加热30分钟，以形成厚度是30μm的导电层。
作为绝缘层，通过印刷法涂覆环氧树脂，并在160℃加热30分钟以烘焙厚度是30μm的环氧树脂。
作为粘合剂，采用粘合剂带。
应注意，在160℃的温度烘焙包含银粒子的组合物的衬底是PEN衬底，在200℃至400℃的温度烘焙包含银粒子的组合物的衬底是玻璃衬底。另外，通过将各加热温度的样本数量设定为10，实施了试验。
在表1中示出了此时相对于烘焙温度的导电层电阻平均值和可能剥离的概率，并在图8中示出了烘焙温度和导电层的电阻之间的关系的图示。
[表1]
根据表1，剥离可能的烘焙温度是小于400℃，较佳的是350℃或更低。根据图8用作天线的导电层的电阻是30Ω或更低。因此，根据该实施方式，发现具有用作天线的导电层的功能层可剥离的加热温度的范围是大于或等于200℃且小于或等于350℃，较佳的是大于或等于200℃且小于或等于300℃。
即，具有功能性的层从衬底剥离，该层是通过在具有耐热性的衬底上在大于或等于200℃且小于或等于350℃，较佳的是大于或等于200℃且小于或等于300℃的温度加热形成的，从而可方便地形成具有功能性的层。
[实施方式2]
在该实施例中，将参考图9A至9E、图10A至10D以及图11A至11C解释能够无线发送和接收数据的半导体器件的制造步骤。
如图9A所示，剥离层202形成于衬底201上，并在其上形成绝缘层203，且薄膜晶体管204和绝缘形成薄膜晶体管的导电层的层间绝缘层205再形成于其上。为了连接到薄膜晶体管的半导体层，形成源电极和漏电极。然后，形成覆盖薄膜晶体管204、层间绝缘层205和源电极和漏电极206的绝缘层207。形成通过绝缘层207连接到源电极或漏电极206的导电层208。
作为衬底201，采用玻璃衬底、石英衬底、带有形成于一个表面上的绝缘层的金属或不锈钢衬底、具有足够耐热性以抵抗该步骤的处理温度的塑料衬底等。因为上述的衬底201在尺寸和形状上不受限制，所以可采用一侧的长度是1m或更长的矩形衬底以显著增加生产率。这一点优于圆形硅衬底。
剥离层102通过溅射法、等离子体CVD法、涂覆法、印刷法等形成为由选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铟(Ir)和硅(Si)的元素；包括这些元素作为其主要成份的合金材料；或包含这些元素作为其主要成份的化合物材料形成的单层或层叠层。包含硅的层的晶体结构可以是非晶态、微晶或多晶。
在剥离层102具有单层结构的情形中，较佳地形成钨层、钼层或包含钨和钼的混合物的层。或者，形成包含氧化钨或氧氮化钨的层、包含氧化钼或氧氮化钼的层、或包含钨和钼的混合物的氧化物或钨和钼的混合物的氧氮化物的层。应注意，钨和钼的混合物对应于钨和钼的合金。
在剥离层202具有层叠结构的情形中，较佳地形成钨层、钼层、或包含钨和钼的混合物的层作为第一层。将钨、钼或钨和钼的混合物的氧化物；钨、钼或钨和钼的混合物的氮化物；钨、钼或钨和钼的混合物的氧氮化物；或钨、钼或钨和钼的混合物的氧化氮化物较佳地形成为第二层。
在包含钨的层和包含氧化钨的层的层叠层结构被形成为剥离层202的情形中，形成包含钨的层，在其上形成由氧化物形成的绝缘层，并形成钨层和绝缘层之间界面连接的包含氧化钨的层，这可被利用。此外，包含钨的层的表面可受到热氧化处理、氧等离子体处理、N2O等离子体处理、利用诸如臭氧水之类的具有强氧化性的溶液的处理等，从而形成包含氧化钨的层。形成包含氮化钨的层、包含氧氮化钨的层、或包含氧化氮化钨的层的情形类似于以上。在形成包含钨的层后，可形成氮化硅层、氧氮化硅层、以及氧化氮化硅层。
氧化钨由WOx表示，其中x在2≤x≤3范围中。x可以是2(WO2)、2.5(W2O5)、2.75(W4O11)、3(WO3)等。
尽管根据以上步骤形成了与衬底201接触的剥离层202，但本发明不限于该步骤。可形成作为底部的绝缘层，以便与衬底201接触，并可设置与绝缘层接触的剥离层202。
通过溅射法、等离子CVD法、涂覆法、印刷法等利用无机化合物形成单层或层叠层的绝缘层203。作为无机化合物的典型示例，可给出氧化硅或氮化硅。
此外，可形成具有层叠层结构的绝缘层203。例如，可利用无机化合物层叠各层。典型地，可层叠氧化硅、氧化氮化硅、以及氧氮化硅以形成绝缘层203。
薄膜晶体管204包括具有源区、漏区、以及沟道形成区的半导体层；栅绝缘层；以及栅电极。
半导体层由具有结晶结构的半导体形成，可采用非单晶半导体或单晶半导体。具体地，较佳地应用通过热处理结晶的结晶半导体或通过组合热处理和激光照射结晶的结晶半导体。在热处理期间，可利用用于促进硅半导体结晶的金属元素，诸如镍，来应用结晶方法。此外，通过在硅半导体的结晶步骤期间加热，剥离层的表面可被氧化，以在剥离层202和绝缘层203之间的界面处形成金属氧化层。
在通过附加于热处理的激光照射执行结晶的情形中，可利用连续波激光或超短脉冲激光，其具有10MHz或更高的重复率，1纳秒或更短，较佳的是1至100皮秒的脉冲宽度，以其中结晶半导体被熔化的熔化区沿激光照射的方向连续移动的方式来执行结晶，通过这一结晶方法，可获得具有大的晶粒尺寸且晶粒边界沿一个方向延伸的结晶半导体。通过将载流子漂移方向与晶粒边界延伸的方向相匹配，可增加晶体管的电场效应迁移率。例如，可获得400cm2/V秒或更高的迁移率。
在玻璃衬底的耐热温度(约600℃)或更低温度下的结晶过程用于以上结晶步骤的情形中，可采用大尺寸的玻璃衬底。因此，每个衬底可制造大量的半导体器件，并可降低制造成本。
此外，可通过在玻璃衬底的耐热温度或更高温度下加热执行结晶步骤来形成半导体层。典型地，将石英衬底用于衬底201，在700℃或更高温度下加热非晶或微晶半导体，从而形成半导体层。结果，可形成具有高结晶度的半导体。因此，可提供诸如响应速度、迁移率之类的性质较佳且能够高速工作的薄膜晶体管。
栅绝缘层由诸如氧化硅和氧氮化硅之类的无机绝缘体形成。
栅电极可由金属或其中添加了一种导电类型的杂质的多晶硅形成。在利用金属的情形中，可采用钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铝(Al)等。还可使用通过使金属氮化形成的金属氮化物。或者，栅电极可具有这样的结构：由金属氮化物形成的第一层和由金属形成的第二层相层叠。在层叠层结构的情形中，第一层的边缘部分可突出超过第二层的边缘部分。此时，通过由金属氮化物形成第一层，可获得阻挡金属。换言之，可防止第二层的金属扩散到栅绝缘层或设置在栅绝缘层的下部的半导体层中。
可将诸如单漏结构、LDD(轻掺杂漏)结构、以及栅重叠漏结构的各种结构应用到通过结合半导体层、栅绝缘层、栅电极等形成的薄膜晶体管。这里，采用具有单漏结构的薄膜晶体管。此外，可应用其中同等地施加具有相同电位的栅电压的晶体管被串联连接的多栅结构、半导体层由栅电极置于其间的双栅结构、栅电极形成于绝缘层203和栅绝缘层上且在其上形成半导体层的反向交错薄膜晶体管等。
源电极和漏电极206较佳地通过组合诸如铝(Al)之类的低电阻材料、利用诸如钛(Ti)或钼(Mo)之类的具有高熔点的金属材料的阻挡金属来形成，以具有钛(Ti)和铝(Al)的层叠层结构或钼(Mo)和铝(Al)的层叠层结构。
层间绝缘层205和绝缘层207可利用聚酰亚胺、丙烯或硅烷聚合物来形成。
此外，可提供任何结构的半导体元件来代替薄膜晶体管204，只要半导体元件用作开关元件即可。作为开关元件的典型示例，可给出MIM(金属-绝缘体-金属)、二极管等。
接着，如图9B所示，在导电层208上形成导电层211。这里，通过印刷法印刷包含金粒子的组合物，然后在200℃加热30分钟以烘焙该组合物，从而形成导电层211。
随后，如图9C所示，形成覆盖绝缘层207和导电层211的边缘部分的绝缘层212。这里，在通过旋涂法涂覆环氧树脂后，将环氧树脂在160℃加热30分钟。然后，去除覆盖导电层211的部分中的绝缘层，以暴露导电层211并形成绝缘层212。这里，包括绝缘层203至绝缘层212的层叠体被称为元件形成层210。
然后，如图9D所示，为了方便地执行随后的剥离步骤，利用激光213照射绝缘层203、205、207和212以形成如图9E所示的开口214。随后，将粘合剂215附连到绝缘层212。作为用于形成开口214的激光，较佳地采用具有由绝缘层203、205、207和212吸收的波长的激光。典型地，可适当地选择UV区、可见区或红外区中的激光用于照射。
作为能够振荡出这种激光的激光振荡器，可采用诸如ArF激光器、KrF激光器、或XeCl激光器之类的准分子激光器；诸如He激光器、He-Cd激光器、Ar激光器、He-Ne激光器、HF激光器或CO2激光器之类的气体激光器；诸如其中用Cr、Nd、Er、Ho、Ce、Co、Ti、或Tm掺杂的诸如YAG、GdVO4、YVO4、YLF、或YAlO3之类的晶体的晶体激光器、玻璃激光器、或红宝石激光器之类的固体激光器；或诸如GaN激光器、GaAs激光器、GaAlAs激光器、或InGaAsP激光器之类的半导体激光器的振荡器。在固体激光器振荡器中，可适当地采用基波至五次谐波。结果，绝缘层203、205、207、和212吸收激光并熔化以形成开口。
通过去除用激光照射绝缘层203、205、207和212的步骤，可提高生产量。
接着，如图10A所示，通过分离形成于剥离层202和绝缘层203之间的界面中的金属氧化物层，由物理装置将元件形成层的部分221从具有剥离层的衬底201剥离。物理装置指的是动态装置或机械装置，其改变某些动态能(机械能)。典型的物理装置指的是机械动力增加(例如，通过人手或手柄工具的剥离，或通过滚动辊的分离处理)。
在该实施例中，采用其中金属氧化物膜形成于剥离层和绝缘层之间，且通过分离金属氧化物膜由物理装置剥离元件形成层210的方法；然而，本发明不限于此。可采用这样的方法：其中通过将具有光传输性质的衬底用于衬底并将包含湿气的非晶态硅层用于剥离层，在图9E的步骤后从衬底侧照射激光以蒸发包含在非晶态硅膜中的湿气，并在衬底和剥离层之间进行剥离。
此外，在图9E的步骤之后，可采用通过机械研磨衬底来去除衬底的方法，或利用诸如HF之类的溶解衬底的溶液去除衬底的方法。在这种情形中，可不使用剥离层。
在图9E中，可使用以下的方法：在将粘合剂215附连到绝缘层212之前将诸如NF3、BrF3、或ClF3之类的氟化卤气体引入开口214；在用氟化卤气体蚀刻部分剥离层之后，将粘合剂215附连到绝缘层212；并通过物理装置将元件形成层210从衬底剥离。
在图9E中，还可使用以下的方法：在将粘合剂215附连到绝缘层212之前将诸如NF3、BrF3或ClF3之类的氟化卤奇特引入开口214；在用氟化卤气体时刻部分剥离层之后，将粘合剂215附连到绝缘层212；通过物理装置将元件形成层210从衬底剥离。
接着，如图10A所示，元件形成层的部分221从剥离层202剥离。
随后，如图10B所示，将柔性衬底222附连到元件形成层的部分221中的绝缘层203。之后，粘合剂215从元件形成层的部分221剥离。
然后，如图10C所示，将柔性衬底222附连到切片框架232的UV带231。因为UV带具有粘性，所以柔性衬底222被固定在UV带231上。之后，用激光照射导电层211以增强导电层211和导电层208之间的粘性。
随后，如图10D所示，在导电层211上形成连接端子233。通过形成连接端子233，后面可方便地执行与用作天线的导电层的对齐和与其附连。
接着，如图11A所示，将元件形成层的部分221分成多个部分。这里，用激光234照射元件形成层的部分221和柔性衬底222以形成如图11A所示的槽241，从而将元件形成层的部分221分成多个部分。关于激光234，可适当地选择应用关于激光231的描述。较佳地选择可由绝缘层203、205、206和212吸收的激光。尽管这里通过激光切割法将元件形成层的部分分成多个部分，但可适当地采用切片法、划片法等代替该方法。结果，将分离的元件形成层称为薄膜集成电路242a和242b。
随后，用UV光照射切片框架232的UV薄板以降低UV薄板的粘性，然后，将薄膜集成电路242a和242b附连到扩展框架244的粘性薄板。此时，将粘性薄板243附连到薄膜集成电路242a和242b，同时将其扩展，从而薄膜集成电路242a和242b之间形成的槽241的宽度被扩大。应注意，扩大的槽246较佳地对应于在随后的步骤中附连到薄膜集成电路242a和242b的天线衬底的大小。
接着，制造具有用作天线的导电层的柔性衬底。首先，如图12A所示，将硅烷偶联剂涂在衬底250上，从而形成其中氧与硅结合且非活性基团与硅结合的层251。然后，在其上形成用作天线的导电层252a和252b，并形成用于覆盖导电层252a和252b的绝缘层253。
这里，将玻璃衬底用作衬底250，并将氟烷基硅烷用作其中氧与硅结合且非活性基团与硅结合的层251。将衬底250在170℃加热10分钟，以将氟烷基硅烷沉积在衬底的表面，然后，用乙醇和纯水清洗表面，以形成厚度为几nm至几十nm的其中氧与硅结合且非活性基团与硅结合的层。作为导电层252a和252b，通过丝网印刷法涂覆包含银粒子的组合物，并将组合物在300℃加热30分钟并烘焙，以形成厚度为30μm的导电层。作为绝缘层253，通过印刷法涂覆环氧树脂，且将树脂在160℃加热30分钟并烘焙，以形成厚度为30μm的绝缘层253。
关于此时用作天线的导电层的形状，在电磁耦合系统或电磁感应系统(例如13.56MHz的频率)被用作半导体器件中的信号发射系统的情形中，利用由于磁场密度的变换引起的电磁感应；因此，可将用作天线的导电层形成为具有如图14A所示的正方形线圈形状271或圆形线圈形状(例如，螺旋天线)。此外，可将用作天线的导电层形成为具有如图14B所示的正方形环路形状272或圆形环路形状。
在使用微波系统(例如，UHF频带(频率为860至960MHz)或2.45GHz频率)的情形中，可考虑用于信号发射的电磁波的波长适当设置诸如用作天线的导电层的长度之类的形状。可将用作天线的导电层形成为具有如图14C所示的直线偶极子形状273、弯曲偶极子形状或平面形状(例如，接线天线)。
接着如图12B所示，将粘合剂254附连到绝缘层253，然后，拉起粘合剂254。结果，如图12C所示，其中氧与硅结合且非活性基团与硅结合的层被分离，且导电层252a和252b及绝缘层253从衬底250分离。此时，其中氧与硅结合且非活性基团与硅结合的层的部分251b遗留在衬底250上，而其中氧与硅结合且非活性基团与硅结合的层的部分251a遗留在导电层252a和252b及绝缘层253的表面上。
然后，如图12D所示，在去除遗留在导电层252a和252b及绝缘层253的表面上的其中氧与硅结合且非活性基团与硅结合的层的部分之后，将导电层252a和252b及绝缘层253附连到形成开口255的柔性衬底256上。此时，进行柔性衬底256和导电层252a和252b之间的对齐，以便通过开口255暴露部分导电层252a和252b。
通过以上步骤，形成具有用作天线的导电层252a和252b的柔性衬底257。
接着，如图13A所示，将具有用作天线的导电层252a和252b的柔性衬底257和薄膜集成电路242a和242b利用各向异性导电粘合剂255a和255b相互附连。此时，在对齐的同时进行附连，以便利用包含在各向异性导电粘合剂255a和255b中的导电粒子254a和254b来将用作天线的导电层252a和252b连接到薄膜集成电路242a和242b的连接端子。
这里，用作天线的导电层252a和薄膜集成电路242a是通过各向异性导电粘合剂255a中的导电粒子254a互相连接的。用作天线的导电层252b和薄膜集成电路242b是通过各向异性导电粘合剂255b中的导电粒子254b互相连接的。
随后，如图13B所示，在没有形成用作天线的导电层252a和252b和薄膜集成电路242a和242b的区域中分离连接到柔性电路257的薄膜集成电路。这里，通过激光切割法实施分离，其中利用激光256照射绝缘层253和柔性衬底256。
通过以上步骤，如图13C所示，可制造能够无线发送和接收数据的半导体器件262a和262b。
应注意，可执行以下步骤：如图13A所示，将具有用作天线的导电层252a和252b的柔性衬底256和薄膜集成电路242a和242b利用各向异性导电粘合剂255a和255b相互附连；设置柔性衬底，以密封柔性衬底256和薄膜集成电路242a和242b；如图13B所示，用激光261照射没有形成用作天线的导电层252a和252b和薄膜集成电路242a和242b的区域；以及制造如图13D所示的半导体器件。在这种情形中，通过被分开的柔性衬底256和柔性衬底263密封薄膜集成电路，从而可抑制薄膜集成电路的劣化。
通过以上步骤，能以高成品率制造薄型且质量轻的半导体器件。
[实施例3]
将参考图16解释以上的实施例中能无线发送和接收数据的半导体器件的结构。
本实施例的半导体器件主要由天线部2001、电源部2002和逻辑部2003构成。
天线部2001由用于接收外部信号和发送数据的天线2011形成。关于此半导体器件中的信号传输系统，可采用电磁耦合系统、电磁感应系统、微波系统等。传输系统可由实践者考虑使用应用之后适当地选择。可根据传输系统提供最适当的天线。
电源部2002包括：将通过天线2011从外部接收的信号形成电源的整流电路2021、用于存储所形成的电源的存储电容器2022以及用于形成提供给每一个电路的恒定电压的恒压电路2023。
逻辑部2003包括：用于解调所接收的信号的解调电路2031、用于生成时钟信号的时钟生成和补偿电路2032、用于识别和确定各个代码的电路2033、通过所接收的信号形成用于从存储器读取数据的信号的存储器控制器2034、用于将编码信号发送到所接收的信号的调制电路2035、用于编码读出的数据的编码电路2037、以及用于存储数据的掩模型ROM 2038。应注意，调制电路2035包括调制电阻器2036。
作为由用于识别并确定各个代码的电路2033所识别并确定的代码，给出帧末端(EOF)信号、帧开始(SOF)信号、标志、命令代码、掩模长度、掩模值等。另外，用于识别并确定各个代码的电路2033包括用于识别传输差错的循环冗余校验(CRC)功能。
在本实施例的半导体器件中，可采用同时形成的多个天线中电感变化很小的天线。此外，可采用具有高电动势的天线。结果，可制造具有很小变化的半导体器件。另外，通过使用形成于柔性衬底上的功能层，可实现小尺寸、薄型且轻重量的半导体器件。
[实施例4]
如上所示的能够无线发送和接收数据的半导体器件对于广泛范围的产品都是可接受的。例如，可将该半导体器件应用于票据、钱币、有价证券、不记名证券、识别证书(驾驶执照、居住证等，参见图17A)、包装容器(包装纸、瓶子等，参见图17C)、记录介质(DVD软件、视频磁带等，参见图17B)、车辆(自行车等，参见图17D)、个人财产(包、眼镜等)、食品、植物、动物、人体、衣服、日用品、电器、行李标签(参见图17E和17F)等。电器包括液晶显示装置、EL显示装置、电视设备(也简称为TV、TV接收机、或电视接收机)、蜂窝电话等。
可将本发明的半导体器件9210通过安装到印刷衬底、附连到产品的表面或置于产品的内部来固定到产品上。例如，如果产品是书，可通过将半导体器件9210嵌入纸中来将其固定到书中，如果产品是由有机树脂制成的包装，则可将半导体器件9210通过将其嵌入有机树脂的内部固定到包装。因为本发明的半导体器件9210可实现小尺寸、薄型且重量轻的器件，所以即使在将半导体器件固定到产品也不会使产品自身的设计质量下降。通过在票据、钱币、有价证券、不记名证券、识别证书等中设置半导体器件9210可提供识别功能并可通过使用识别功能防止伪造。此外，当本实施例的半导体器件被设置在包装的容器、记录介质、个人财产、食品、衣服、日用品、电器等中，诸如检查系统之类的系统将变得更加有效率。
[实施方式5]
作为具有实施方式2至4中所示的半导体器件的电器，可给出电视设备(也简称为TV或电视接收机)、诸如数码照相机之类的照相机或数码摄像机、蜂窝电话设备(也简称为蜂窝电话机或蜂窝电话)、诸如PDA之类的便携信息终端、便携游戏机、用于计算机的监视器、计算机、诸如汽车音频组件之类的音频再现设备、诸如家庭游戏机之类的设置有记录介质的图像再现设备等。将参考图18A至18F解释其特定示例。
图18A中示出的便携信息终端包括主体9201、显示部9202等。可将利用实施方式2至4中示出的柔性衬底的显示设备应用于显示部9201。通过使用作为本发明的一个方面的显示设备，可提供轻重量且小尺寸的便携信息终端。
图18B中所示的数码摄像机包括显示部9701、显示部9702等。可将利用实施方式2至4中示出的柔性衬底的显示设备应用于显示部9702。通过使用作为本发明的一个方面的显示设备，可提供小尺寸的数码摄像机。
图18C中所示便携终端包括主体9101、显示部9102等。可将利用实施方式2至4中示出的柔性衬底的显示设备应用于显示部9102。通过使用作为本发明的一个方面的显示设备，可提供小尺寸的便携终端。
图18D中所示电视设备包括主体9301、显示部9302等。可将利用实施方式2至4中示出的柔性衬底的显示部应用于显示部9302。通过使用作为本发明的一个方面的显示设备，可提供小尺寸、轻重量的便携电视设备。可将这种电视设备应用于广泛的各种电视机，诸如安装在诸如蜂窝电话之类的便携终端中的小尺寸电视机，便携的中等尺寸电视机以及大尺寸电视机(例如，40英寸或更大尺寸的电视机)。
图18E中所示便携计算机包括主体9401、显示部9402等。可将利用实施方式2至4中示出的柔性衬底的显示设备应用于显示部9402。通过使用作为本发明的一个方面的显示设备，可提供轻重量且小尺寸的计算机。
图18F中所示电视设备包括主体9601、显示部9602等。可将利用实施方式2至4中示出的柔性衬底的显示设备应用于显示部9602。通过使用作为本发明的一个方面的显示设备，可提供小尺寸的电视设备。
本申请基于2005年11月11日提交到日本专利局的日本专利申请第2005-327951号，其整个内容通过引用结合于此。

Claims (54)

1.一种形成具有功能性的层的方法，其包括以下步骤：
在衬底上形成包括硅烷偶联剂的剥离层；
在所述剥离层上形成所述具有功能性的层；以及
将所述具有功能性的层从所述衬底剥离。
2.一种形成具有功能性的层的方法，其包括以下步骤：
在衬底上形成其中氧与硅结合且非活性基团与硅结合的剥离层；
在所述剥离层上形成具有功能性的层；以及
在包括所述剥离层的部分或所述剥离层和所述具有功能性的层之间的边界处将所述具有功能性的层从所述衬底剥离。
3.如权利要求1所述的形成具有功能性的层的方法，其特征在于，还包括：
在形成所述具有功能性的层之后将粘合剂附连到所述具有功能性的层。
4.如权利要求2所述的形成具有功能性的层的方法，其特征在于，还包括：
在形成所述具有功能性的层之后将粘合剂附连到所述具有功能性的层。
5.如权利要求2所述的形成具有功能性的层的方法，其特征在于，还包括：
在剥离所述具有功能性的层后去除遗留的剥离层。
6.如权利要求1所述的形成具有功能性的层的方法，其特征在于，所述具有功能性的层包括导电层和覆盖所述导电层的绝缘层。
7.如权利要求2所述的形成具有功能性的层的方法，其特征在于，所述具有功能性的层包括导电层和覆盖所述导电层的绝缘层。
8.如权利要求6所述的形成具有功能性的层的方法，其特征在于，所述导电层是天线。
9.如权利要求7所述的形成具有功能性的层的方法，其特征在于，所述导电层是天线。
10.如权利要求6所述的形成具有功能性的层的方法，其特征在于，所述导电层是像素电极。
11.如权利要求7所述的形成具有功能性的层的方法，其特征在于，所述导电层是像素电极。
12.如权利要求1所述的形成具有功能性的层的方法，其特征在于，所述具有功能性的层包括有色层。
13.如权利要求2所述的形成具有功能性的层的方法，其特征在于，所述具有功能性的层包括有色层。
14.如权利要求1所述的形成具有功能性的层的方法，其特征在于，所述剥离层是通过用硅烷偶联剂涂覆来形成的。
15.一种半导体器件的制造方法，其包括以下步骤：
在衬底上形成包括硅烷偶联剂的剥离层；
在所述剥离层上形成导电层；
形成覆盖所述导电层的绝缘层；
将所述导电层和所述绝缘层从所述衬底剥离；以及
电连接所述导电层和集成电路的连接端子。
16.一种半导体器件的制造方法，其包括以下步骤：
在衬底上形成其中氧与硅结合且非活性基团与硅结合的剥离层；
在所述剥离层上形成导电层；
形成覆盖所述导电层的绝缘层；
在包括所述剥离层的部分或所述剥离层和所述导电层之间的边界处将所述导电层和所述绝缘层从所述衬底剥离；以及
将所述导电层和集成电路的连接端子彼此电连接。
17.如权利要求15所述的半导体器件的制造方法，其特征在于，还包括：
在形成所述绝缘层之后将粘合剂附连到所述绝缘层。
18.如权利要求16所述的半导体器件的制造方法，其特征在于，还包括：
在形成所述绝缘层之后将粘合剂附连到所述绝缘层。
19.如权利要求16所述的半导体器件的制造方法，其特征在于，还包括：
在剥离所述导电层和所述绝缘层后去除遗留的剥离层。
20.如权利要求15所述的半导体器件的制造方法，其特征在于，所述导电层是天线。
21.如权利要求16所述的半导体器件的制造方法，其特征在于，所述导电层是天线。
22.如权利要求15所述的半导体器件的制造方法，其特征在于，所述剥离层是通过用硅烷偶联剂涂覆来形成的。
23.如权利要求15所述的半导体器件的制造方法，其特征在于，还包括：
将具有开口的柔性衬底附连到所述导电层和所述绝缘层。
24.如权利要求16所述的半导体器件的制造方法，其特征在于，还包括：
将具有开口的柔性衬底附连到所述导电层和所述绝缘层。
25.如权利要求23所述的半导体器件的制造方法，其特征在于，所述导电层在所述柔性衬底的开口中与所述集成电路的连接端子电连接。
26.如权利要求24所述的半导体器件的制造方法，其特征在于，所述导电层在所述柔性衬底的开口中与所述集成电路的连接端子电连接。
27.一种半导体器件的制造方法，其包括以下步骤：
在第一衬底上形成包括硅烷偶联剂的剥离层；
在所述剥离层上形成有色层；
形成覆盖所述有色层的绝缘层；
在所述绝缘层上形成导电层；
在所述导电层上形成定向膜；
将所述有色层、所述绝缘层、所述导电层和所述定向膜从所述第一衬底剥离；
将第二衬底附连到所述有色层、所述绝缘层和所述导电层；
在所述第二衬底上形成密封层；
用液晶材料涂覆由所述密封层围绕的区域；以及
利用密封层将所述第二衬底附连到有源矩阵衬底。
28.一种半导体器件的制造方法，其包括以下步骤：
在第一衬底上形成其中氧与硅结合且非活性基团与硅结合的剥离层；
在所述剥离层上形成有色层；
形成覆盖所述有色层的绝缘层；
在所述绝缘层上形成导电层；
在所述导电层上形成定向膜；
在包括所述剥离层的部分或所述剥离层和所述有色层之间的边界处将所述有色层、所述绝缘层、所述导电层和所述定向膜从所述第一衬底剥离；
将第二衬底附连到所述有色层、所述绝缘层和所述导电层；
在所述第二衬底上形成密封层；
用液晶材料涂覆由所述密封层围绕的区域；以及
利用密封层将所述第二衬底附连到有源矩阵衬底。
29.如权利要求27所述的半导体器件的制造方法，其特征在于，还包括：
在形成所述定向膜之后将粘合剂附连到所述定向膜。
30.如权利要求28所述的半导体器件的制造方法，其特征在于，还包括：
在形成所述定向膜之后将粘合剂附连到所述定向膜。
31.如权利要求28所述的半导体器件的制造方法，其特征在于，还包括：
在剥离所述有色层、所述绝缘层、所述导电层和所述定向膜后去除遗留的剥离层。
32.如权利要求27所述的半导体器件的制造方法，其特征在于，所述导电层是对电极。
33.如权利要求28所述的半导体器件的制造方法，其特征在于，所述导电层是对电极。
34.如权利要求27所述的半导体器件的制造方法，其特征在于，所述剥离层是通过用硅烷偶联剂涂覆来形成的。
35.如权利要求27所述的半导体器件的制造方法，其特征在于，所述第一衬底是选自由玻璃衬底、石英衬底、陶瓷衬底、金属衬底和硅晶片组成的组的衬底。
36.如权利要求28所述的半导体器件的制造方法，其特征在于，所述第一衬底是选自由玻璃衬底、石英衬底、陶瓷衬底、金属衬底和硅晶片组成的组的衬底。
37.如权利要求27所述的半导体器件的制造方法，其特征在于，所述第二衬底是柔性衬底。
38.如权利要求28所述的半导体器件的制造方法，其特征在于，所述第二衬底是柔性衬底。
39.一种半导体器件的制造方法，其包括以下步骤：
在第一衬底上形成包括硅烷偶联剂的第一剥离层；
在所述第一剥离层上形成第一导电层；
形成覆盖所述第一导电层的第一绝缘层；
将所述第一导电层和所述第一绝缘层从所述第一衬底剥离；
将第二衬底附连到所述第一导电层和所述第一绝缘层；
在第三衬底上形成包括硅烷偶联剂的第二剥离层；
在所述第二剥离层上形成第二导电层；
形成覆盖所述第二导电层的第二绝缘层；
将所述第二导电层和所述第二绝缘层从所述第三衬底剥离；
将第四衬底附连到所述第二导电层和所述第二绝缘层；
在所述第二衬底或所述第四衬底上形成密封层；
用液晶材料涂覆由所述密封层围绕的区域；以及
利用密封层将具有所述第一导电层和所述第一绝缘层的所述第二衬底附连到具有第二导电层和所述第二绝缘层的所述第四衬底。
40.一种半导体器件的制造方法，其包括以下步骤：
在第一衬底上形成其中氧与硅结合且非活性基团与硅结合的第一剥离层；
在所述第一剥离层上形成第一导电层；
形成覆盖所述第一导电层的第一绝缘层；
在包括所述第一剥离层的部分或所述第一剥离层和所述第一导电层之间的边界处将所述第一导电层和所述第一绝缘层从所述第一衬底剥离；
将第二衬底附连到所述第一导电层和所述第一绝缘层；
在第三衬底上形成其中氧与硅结合且非活性基团与硅结合的第二剥离层；
在所述第二剥离层上形成第二导电层；
形成覆盖所述第二导电层的第二绝缘层；
在包括所述第二剥离层的部分或所述第二剥离层和所述第二导电层之间的边界处将所述第二导电层和所述第二绝缘层从所述第三衬底剥离；
将第四衬底附连到所述第二导电层和所述第二绝缘层；
在所述第二衬底或所述第四衬底上形成密封层；
用液晶材料涂覆由所述密封层围绕的区域；以及
利用密封层将具有所述第一导电层和所述第一绝缘层的所述第二衬底附连到具有第二导电层和所述第二绝缘层的所述第四衬底。
41.如权利要求39所述的半导体器件的制造方法，其特征在于，还包括：
在形成所述第一绝缘层之后将第一粘合剂附连到所述第一绝缘层。
42.如权利要求40所述的半导体器件的制造方法，其特征在于，还包括：
在形成所述第一绝缘层之后将第一粘合剂附连到所述第一绝缘层。
43.如权利要求39所述的半导体器件的制造方法，其特征在于，还包括：
在形成所述第二绝缘层之后将第二粘合剂附连到所述第二绝缘层。
44.如权利要求40所述的半导体器件的制造方法，其特征在于，还包括：
在形成所述第二绝缘层之后将第二粘合剂附连到所述第二绝缘层。
45.如权利要求40所述的半导体器件的制造方法，其特征在于，还包括：
在剥离所述第一导电层和所述第一绝缘层后去除遗留的剥离层。
46.如权利要求39所述的半导体器件的制造方法，其特征在于，所述第一导电层是像素电极。
47.如权利要求40所述的半导体器件的制造方法，其特征在于，所述第一导电层是像素电极。
48.如权利要求39所述的半导体器件的制造方法，其特征在于，所述第二导电层是对电极。
49.如权利要求40所述的半导体器件的制造方法，其特征在于，所述第二导电层是对电极。
50.如权利要求39所述的半导体器件的制造方法，其特征在于，所述第一剥离层和所述第二剥离层是通过用硅烷偶联剂涂覆来形成的。
51.如权利要求39所述的半导体器件的制造方法，其特征在于，所述第一衬底和第三衬底各自是选自由玻璃衬底、石英衬底、陶瓷衬底、金属衬底和硅晶片组成的组的衬底。
52.如权利要求40所述的半导体器件的制造方法，其特征在于，所述第一衬底和第三衬底各自是选自由玻璃衬底、石英衬底、陶瓷衬底、金属衬底和硅晶片组成的组的衬底。
53.如权利要求39所述的半导体器件的制造方法，其特征在于，所述第二衬底和所述第四衬底各自是柔性衬底。
54.如权利要求40所述的半导体器件的制造方法，其特征在于，所述第二衬底和所述第四衬底各自是柔性衬底。
CN200680042205XA 2005-11-11 2006-10-26 形成具有功能性的层的方法及半导体器件的制造方法 Expired - Fee Related CN101305315B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP327951/2005 2005-11-11
JP2005327951 2005-11-11
PCT/JP2006/321928 WO2007055142A1 (en) 2005-11-11 2006-10-26 Layer having functionality, method for forming flexible substrate having the same, and method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
CN101305315A true CN101305315A (zh) 2008-11-12
CN101305315B CN101305315B (zh) 2010-05-19

Family

ID=38023147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680042205XA Expired - Fee Related CN101305315B (zh) 2005-11-11 2006-10-26 形成具有功能性的层的方法及半导体器件的制造方法

Country Status (3)

Country Link
US (3) US7632740B2 (zh)
CN (1) CN101305315B (zh)
WO (1) WO2007055142A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103345084A (zh) * 2013-07-03 2013-10-09 京东方科技集团股份有限公司 一种柔性显示器的制备方法和柔性显示器
CN103560075A (zh) * 2013-09-25 2014-02-05 友达光电股份有限公司 基板的粘结及分离的方法
CN104247019A (zh) * 2012-03-26 2014-12-24 夏普株式会社 摄像模块和摄像模块的制造方法
CN107078386A (zh) * 2014-09-23 2017-08-18 普因特工程有限公司 用于支撑天线图案的衬底和使用该衬底的天线
CN107369653A (zh) * 2016-05-13 2017-11-21 北京中电网信息技术有限公司 一种高干扰组件的系统级封装方法、结构及分离阵列结构
CN110534881A (zh) * 2019-09-25 2019-12-03 京东方科技集团股份有限公司 液晶天线及其制作方法
CN112712156A (zh) * 2019-10-25 2021-04-27 巴鲁夫公司 用于柄工具的识别元件

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10260149A1 (de) * 2002-12-20 2004-07-01 BSH Bosch und Siemens Hausgeräte GmbH Vorrichtung zur Bestimmung des Leitwertes von Wäsche, Wäschetrockner und Verfahren zur Verhinderung von Schichtbildung auf Elektroden
TWI424499B (zh) 2006-06-30 2014-01-21 Semiconductor Energy Lab 製造半導體裝置的方法
US7713836B2 (en) * 2006-09-29 2010-05-11 Semiconductor Energy Laboratory Co., Ltd. Method for forming conductive layer and substrate having the same, and method for manufacturing semiconductor device
FR2913968B1 (fr) * 2007-03-23 2009-06-12 Soitec Silicon On Insulator Procede de realisation de membranes autoportees.
WO2010016179A1 (ja) * 2008-08-06 2010-02-11 シャープ株式会社 表示装置及びその製造方法
WO2010038596A1 (en) 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Modulation circuit and semiconductor device including the same
EP2426626B1 (en) * 2009-04-28 2015-03-04 Toppan Printing Co., Ltd. Antenna sheet, data carrier with non-contact ic, and method for producing antenna sheet
US8507322B2 (en) 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
KR20120042151A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 플렉서블 디스플레이 장치의 제조 방법
WO2015157202A1 (en) 2014-04-09 2015-10-15 Corning Incorporated Device modified substrate article and methods for making
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
KR20140019699A (ko) * 2012-08-07 2014-02-17 삼성디스플레이 주식회사 플렉시블 유기 발광 표시 장치 및 그 제조방법
DE102012223904A1 (de) * 2012-10-05 2014-04-10 Continental Automotive Gmbh Verfahren zum Herstellen eines elektronischen Hochstrom-Schaltkreises mittels Gasspritz-Technologie und Abdichten mit isolierendem Polymer
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
US10014177B2 (en) * 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
US20140227969A1 (en) * 2013-02-11 2014-08-14 Lsi Corporation Indium tin oxide loop antenna for near field communication
KR102187752B1 (ko) 2013-05-07 2020-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 박리 장치
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
US9142807B2 (en) * 2013-12-31 2015-09-22 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing flexible OLED (organic light emitting display) panel
JP6770432B2 (ja) 2014-01-27 2020-10-14 コーニング インコーポレイテッド 薄いシートの担体との制御された結合のための物品および方法
US9408298B2 (en) * 2014-03-18 2016-08-02 Eaton Corporation Flexible circuit Rogowski coil
KR102368997B1 (ko) 2014-06-27 2022-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 모듈, 전자 기기, 발광 장치의 제작 방법
CN104377118B (zh) * 2014-09-29 2017-08-29 京东方科技集团股份有限公司 柔性显示基板的制作方法及柔性显示基板母板
KR102573207B1 (ko) 2015-05-19 2023-08-31 코닝 인코포레이티드 시트와 캐리어의 결합을 위한 물품 및 방법
CN104880846B (zh) * 2015-06-15 2018-07-24 京东方科技集团股份有限公司 柔性基板及其制作方法、显示装置
US11905201B2 (en) 2015-06-26 2024-02-20 Corning Incorporated Methods and articles including a sheet and a carrier
GB2566189B (en) 2016-05-03 2020-09-02 D Wave Systems Inc Systems and methods for superconducting devices used in superconducting circuits and scalable computing
DE102016212129B4 (de) * 2016-07-04 2022-05-19 Schweizer Electronic Ag Hochfrequenz-Sende-/Empfangselement und Verfahren zur Herstellung eines Hochfrequenz-Sende-/Empfangselementes
TW202216444A (zh) 2016-08-30 2022-05-01 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
TWI810161B (zh) 2016-08-31 2023-08-01 美商康寧公司 具以可控制式黏結的薄片之製品及製作其之方法
JP6797042B2 (ja) * 2017-02-02 2020-12-09 株式会社ジャパンディスプレイ 表示装置
CN206834321U (zh) * 2017-04-06 2018-01-02 京东方科技集团股份有限公司 天线结构和通讯装置
US11331692B2 (en) 2017-12-15 2022-05-17 Corning Incorporated Methods for treating a substrate and method for making articles comprising bonded sheets
US10784563B2 (en) 2018-02-21 2020-09-22 International Business Machines Corporation Scalable phased array package
US10826194B2 (en) 2018-02-21 2020-11-03 International Business Machines Corporation Scalable phased array package
US11105866B2 (en) 2018-06-05 2021-08-31 D-Wave Systems Inc. Dynamical isolation of a cryogenic processor
US11839164B2 (en) 2019-08-19 2023-12-05 D-Wave Systems Inc. Systems and methods for addressing devices in a superconducting circuit
TWI749987B (zh) * 2021-01-05 2021-12-11 友達光電股份有限公司 天線結構及陣列天線模組

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04240792A (ja) 1991-01-24 1992-08-28 Matsushita Electric Ind Co Ltd 回路基板の製造方法
US5201268A (en) * 1990-12-25 1993-04-13 Matsushita Electric Industrial Co., Ltd. Intaglio printing process and its application
JP2794960B2 (ja) * 1991-02-19 1998-09-10 松下電器産業株式会社 焼結導体配線基板とその製造方法
JP2919732B2 (ja) * 1993-12-03 1999-07-19 大日精化工業株式会社 剥離性処理剤
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
KR100410700B1 (ko) * 1998-09-16 2003-12-18 마쯔시다덴기산교 가부시키가이샤 기능성 막 및 그 제조방법, 그것을 사용한 액정표시소자및 그 제조방법
JP2003136628A (ja) * 2001-11-01 2003-05-14 Toray Ind Inc 金属酸化物積層フイルム、金属酸化物積層体およびこれらの製造方法
US6866949B2 (en) * 2002-03-08 2005-03-15 Dai Nippon Printing Co., Ltd. Substrate film, gas barrier film, and display using the same
KR101169371B1 (ko) * 2002-10-30 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치
JP4128885B2 (ja) 2003-02-14 2008-07-30 ハリマ化成株式会社 微細配線パターンの形成方法
JP2004264693A (ja) * 2003-03-03 2004-09-24 Sony Corp エレクトロデポジション型表示装置、並びに、エレクトロデポジション型表示パネルおよびその製造方法
JP2004310502A (ja) 2003-04-08 2004-11-04 Matsushita Electric Ind Co Ltd 非接触型ｉｃカード
US7563748B2 (en) 2003-06-23 2009-07-21 Cognis Ip Management Gmbh Alcohol alkoxylate carriers for pesticide active ingredients
JP4640565B2 (ja) * 2003-09-02 2011-03-02 ソニー株式会社 表示装置およびその製造方法
JP4684625B2 (ja) 2003-11-14 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7795616B2 (en) * 2003-11-14 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
JP4545617B2 (ja) 2004-03-12 2010-09-15 株式会社半導体エネルギー研究所 半導体装置
US8159043B2 (en) * 2004-03-12 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2005311205A (ja) * 2004-04-23 2005-11-04 Nec Corp 半導体装置
US7288480B2 (en) * 2004-04-23 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device
US7404680B2 (en) * 2004-05-31 2008-07-29 Ngk Spark Plug Co., Ltd. Optical module, optical module substrate and optical coupling structure
US7452786B2 (en) * 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
US7537668B2 (en) * 2004-07-21 2009-05-26 Samsung Electro-Mechanics Co., Ltd. Method of fabricating high density printed circuit board
US7713836B2 (en) * 2006-09-29 2010-05-11 Semiconductor Energy Laboratory Co., Ltd. Method for forming conductive layer and substrate having the same, and method for manufacturing semiconductor device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104247019A (zh) * 2012-03-26 2014-12-24 夏普株式会社 摄像模块和摄像模块的制造方法
CN104247019B (zh) * 2012-03-26 2017-09-01 夏普株式会社 摄像模块和摄像模块的制造方法
US9622343B2 (en) 2013-07-03 2017-04-11 Boe Technology Group Co., Ltd. Flexible display and method for preparing the same
CN103345084B (zh) * 2013-07-03 2015-12-02 京东方科技集团股份有限公司 一种柔性显示器的制备方法和柔性显示器
CN105158957A (zh) * 2013-07-03 2015-12-16 京东方科技集团股份有限公司 一种柔性显示器的制备方法和柔性显示器
CN103345084A (zh) * 2013-07-03 2013-10-09 京东方科技集团股份有限公司 一种柔性显示器的制备方法和柔性显示器
CN103560075B (zh) * 2013-09-25 2016-01-06 友达光电股份有限公司 基板的粘结及分离的方法
CN103560075A (zh) * 2013-09-25 2014-02-05 友达光电股份有限公司 基板的粘结及分离的方法
CN107078386A (zh) * 2014-09-23 2017-08-18 普因特工程有限公司 用于支撑天线图案的衬底和使用该衬底的天线
CN107369653A (zh) * 2016-05-13 2017-11-21 北京中电网信息技术有限公司 一种高干扰组件的系统级封装方法、结构及分离阵列结构
CN110534881A (zh) * 2019-09-25 2019-12-03 京东方科技集团股份有限公司 液晶天线及其制作方法
US11362416B2 (en) 2019-09-25 2022-06-14 Beiing BOE Technology Development Co., Ltd. Liquid crystal antenna and its manufacturing method
CN112712156A (zh) * 2019-10-25 2021-04-27 巴鲁夫公司 用于柄工具的识别元件

Also Published As

Publication number Publication date
CN101305315B (zh) 2010-05-19
US20100062569A1 (en) 2010-03-11
US20070111391A1 (en) 2007-05-17
US8436354B2 (en) 2013-05-07
WO2007055142A1 (en) 2007-05-18
US7632740B2 (en) 2009-12-15
US20120001181A1 (en) 2012-01-05
US8030178B2 (en) 2011-10-04

Similar Documents

Publication Publication Date Title
CN101305315B (zh) 形成具有功能性的层的方法及半导体器件的制造方法
CN101529591B (zh) 包含存储器件的半导体器件及其驱动方法
US7713836B2 (en) Method for forming conductive layer and substrate having the same, and method for manufacturing semiconductor device
CN101523611B (zh) 半导体器件及其制造方法
US8138614B2 (en) Semiconductor device having an antenna with anisotropic conductive adhesive
CN100490091C (zh) 具有导电层的衬底的制造方法和半导体器件的制造方法
KR101022352B1 (ko) 반도체장치
CN102097439B (zh) 半导体装置
US8067316B2 (en) Method for manufacturing memory element
CN1894803B (zh) 半导体器件及其制造方法
US7994607B2 (en) Semiconductor device and manufacturing method thereof
CN1893003A (zh) 布线衬底以及半导体装置的制造方法
JP4864649B2 (ja) 機能性を有する層、及びそれを有する可撓性基板の形成方法、並びに半導体装置の作製方法
JP4671681B2 (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100519

Termination date: 20211026

CF01 Termination of patent right due to non-payment of annual fee