CN101300912A - 多层电路板的制造方法、电路板及其制造方法 - Google Patents
多层电路板的制造方法、电路板及其制造方法 Download PDFInfo
- Publication number
- CN101300912A CN101300912A CNA2006800412537A CN200680041253A CN101300912A CN 101300912 A CN101300912 A CN 101300912A CN A2006800412537 A CNA2006800412537 A CN A2006800412537A CN 200680041253 A CN200680041253 A CN 200680041253A CN 101300912 A CN101300912 A CN 101300912A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- binding agent
- substrate
- conductive pole
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 104
- 239000000758 substrate Substances 0.000 claims abstract description 98
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- 239000000853 adhesive Substances 0.000 claims abstract description 13
- 230000001070 adhesive effect Effects 0.000 claims abstract description 13
- 239000011230 binding agent Substances 0.000 claims description 97
- 238000003466 welding Methods 0.000 claims description 80
- 239000007767 bonding agent Substances 0.000 claims description 61
- 238000004519 manufacturing process Methods 0.000 claims description 46
- 239000010410 layer Substances 0.000 claims description 45
- 239000011347 resin Substances 0.000 claims description 23
- 229920005989 resin Polymers 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 238000002360 preparation method Methods 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 14
- 238000005253 cladding Methods 0.000 claims description 12
- 238000000465 moulding Methods 0.000 claims description 11
- 229920001721 polyimide Polymers 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 5
- 239000009719 polyimide resin Substances 0.000 claims description 5
- 239000004743 Polypropylene Substances 0.000 claims description 2
- 229920001225 polyester resin Polymers 0.000 claims description 2
- 239000004645 polyester resin Substances 0.000 claims description 2
- 229920013716 polyethylene resin Polymers 0.000 claims description 2
- -1 polypropylene Polymers 0.000 claims description 2
- 229920001155 polypropylene Polymers 0.000 claims description 2
- 229920005990 polystyrene resin Polymers 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 abstract 3
- 238000002474 experimental method Methods 0.000 description 44
- 239000000463 material Substances 0.000 description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 12
- 239000000956 alloy Substances 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000011889 copper foil Substances 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 238000007731 hot pressing Methods 0.000 description 7
- 238000005498 polishing Methods 0.000 description 7
- 230000000717 retained effect Effects 0.000 description 7
- 238000007747 plating Methods 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 229920005644 polyethylene terephthalate glycol copolymer Polymers 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 230000002146 bilateral effect Effects 0.000 description 4
- 238000003909 pattern recognition Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000032683 aging Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000013517 stratification Methods 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910020830 Sn-Bi Inorganic materials 0.000 description 1
- 229910018728 Sn—Bi Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- GVFOJDIFWSDNOY-UHFFFAOYSA-N antimony tin Chemical compound [Sn].[Sb] GVFOJDIFWSDNOY-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- XLJMAIOERFSOGZ-UHFFFAOYSA-M cyanate Chemical compound [O-]C#N XLJMAIOERFSOGZ-UHFFFAOYSA-M 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011133 lead Substances 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- GZCWPZJOEIAXRU-UHFFFAOYSA-N tin zinc Chemical compound [Zn].[Sn] GZCWPZJOEIAXRU-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/066—Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
一种多层电路板的制造方法，包括：准备具有层间粘结剂的膜1，其中堆叠有第一保护膜102和第一层间粘结剂104；准备具有第一基底202和从所述第一基底202突出的导电柱204的第一电路板2；将该第一层间粘结剂的表面和包括导电柱的表面堆叠在一起；剥离该第一保护膜102；准备包括容置该导电柱204的导电焊盘302的第二电路板3；以及通过所述第一层间粘结剂104将所述第一电路板2和所述第二电路板3堆叠并粘合在一起，以使所述导电柱204和所述导电焊盘302彼此面对，其中在剥离过程中，在剥离该第一保护膜102时选择性去除该导电柱顶部206处的第一层间粘结剂104。
Description
技术领域
本发明涉及一种多层电路板的制造方法、一种电路板及其制造方法。
背景技术
随着近来电子器件越来越密集，需要多层化电路板例如用于这些器件的挠性印刷线路板以及减小形成在电路板上的电路的线宽。采用构建(build-up)方法作为用于多层化这些多层电路板的技术。在构建方法中，仅由树脂构成的树脂层和导体层堆叠在彼此顶端并且在各个层之间设置层间连接。
该构建方法广义上分为两种：在树脂层中形成多个通孔然后设置层间连接的方法，以及形成层间连接然后堆叠树脂层的方法。将层间连接分为在其中通过镀敷(plating)形成多个通孔的部分以及在其中通过导电膏(paste)形成多个通孔的部分。
作为能够提供堆叠通路(via)并且能够增加密度并简化布线设计的技术，公开了一种方法，其中通过激光在树脂层中形成用于层间连接的细通孔并且用导电粘结剂例如铜膏填充该通孔，并且将该导电粘结剂用于提供电连接(例如参见日本特许公开专利No.8-316598)。
然而，由于通过导电粘结剂电互连多个层，该方法并不总是足够可靠的。而且，由于该方法需要一种采用导电粘结剂填充多个小通孔的先进技术，这种方法难以应付更细小的布线图案。
因此，代替采用导电粘结剂填充通孔的方法，已经采用了一种采用金属突起(导电柱)的技术。例如，公开了一种方法，其中，当多层互连时，物理性地挤出层间粘结剂并将导电柱和连接焊盘互连(例如参见日本特许公开专利No.11-54934)。
然而，由于难以从导电柱和连接焊盘之间完全去除该层间粘结剂，这种方法在某些情况下不是足够可靠。
一种用于形成具有更细小电路图案的多层衬底的方法是采用凸点电镀的接合方法。例如，以下方法用以形成多层衬底。
准备衬底2，其包括由铜和金属、或铜和合金构成的导电柱204，以及准备具有层间粘结剂的膜5(图2(a))。然后，通过热压将该包括导电柱204的衬底2和具有层间粘结剂的膜5接合在一起(图2(b)，图2(c))。
依靠层间粘结剂104和保护膜106的厚度和类型，该导电柱204的突起不会完全被该层间粘结剂104掩埋，并且在该导电柱204周围会产生空隙602(图2(d))。
在剥离该保护膜106之后(图2(e))，空隙602保留了下来。当剥离保护膜106时用该保护膜106去除了该层间粘结剂，并且在导电柱周围不存在层间粘结剂的位置产生了空隙602(图2(f))。
然后，准备包括用于与导电柱204连接的平台(land)302的衬底3(图2(f))。通过层间粘结剂104将包括导电柱204的衬底2和包括该平台302的衬底3粘合在一起，以提供一个多层衬底(图2(h))。
然而，即使通过层间压力粘合期间的热和压力也不能用粘结剂完全填充该未填充有粘结剂的空隙602，而该空隙保留了下来(图2(g)，图2(h))。
如图3所示，在具有复杂图案形状的具有导电柱204的衬底2或者具有复杂图案形状的具有导电焊盘302的衬底3、或者复杂导体电路或高密度电路的情况下，过度的或不足的压力可能应用到该图案或电路的一部分。结果，由于该导电柱204不能完全挤出该层间粘结剂104，该层间粘结剂104会保留在导电柱204的顶部206(图3(d)、图3(e)、图3(f)、图3(g))。结果，由于保留在导电柱204和导电焊盘302之间的层间粘结剂104，金属接合不能提供合适的电连接(图3(h))。图3(a)至图3(c)所示的步骤与图2中的一样。
通过热压将具有层间粘结剂的膜25粘合到具有容置导电柱的导电焊盘302的电路板3(图8(a)、图8(b))。在这期间，在复杂导体电路或密集电路情况下，像具有导电柱104的电路板2一样，应用到该电路的压力可能是不够的。结果，该层间粘结剂124不能被挤出而是保留在该导电焊盘302上以及该导体电路306的表面上。
以这样的方式设置图7(f)中获得的衬底211和图8(c)中获得的衬底311，该方式是，粘结剂的表面面对该衬底(图9(a))并且通过热对其进行固化以得到多层衬底23(图9(c))。然而，由于不能完全挤出(图9(b))而保留了(图9(c))在导电焊盘的由粘结剂覆盖的顶部106处的层间粘结剂104、124，或者导体电路表面302、306上的粘结剂，所以在某些情况下不能提供合适的电连接。
存在一种方法，其中，通过抛光来去除导电柱上和导体电路上的粘结剂，以便于完全去除导电柱上和导体电路上的粘结剂(例如，参见日本特许公开专利No.2000-059028)。然而，由于增加了抛光步骤，并且需要高精确度的抛光，该方法存在一个增加工时数的技术问题。
在日本特许公开专利No.8-195560中公开了以下方法。采用具有形成在其顶部的焊料层的导电柱，并且在低于该焊料熔化温度的温度下将该导电柱穿过未固化的树脂层以及未固化的粘结剂层。将约2.5MPa的压力施加到连接焊盘然后固化该粘结剂层。熔化该焊料然后冷却以形成焊料接合。
然而，当制造通过以这种方式施加压力来建立层间连接的电路板时，产生了一种现象，其中内层中的电路发生变形并且由于内层电路的变形而将该电路板顶起(heave)。当内部电路层数量增加时，存在变形和顶起变得特别明显的趋势。
专利文献1：日本特许公开专利No.8-316598
专利文献2：日本特许公开专利No.11-54934
专利文献3：日本特许公开专利No.2000-059028
专利文献4：日本特许公开专利No.8-195560
发明内容
本发明根据上述事实得出并且提供能通过采用简单工艺提供稳定的层间连接的多层电路板的制造方法、电路板及其制造方法。
根据本发明，提供一种用于多层电路板的制造方法，包括：准备包括堆叠在一起的第一保护膜和第一层间粘结剂的第一膜；准备包括第一基底和从所述第一基底突出的导电柱的第一电路板；将所述第一膜和所述第一电路板堆叠在一起，以便于使所述第一层间粘结剂和所述导电柱彼此接触；当选择性地去除位于所述导电柱顶部的所述第一层间粘结剂以暴露该顶部时，从所述第一层间粘结剂剥离所述第一保护膜；准备包括导电焊盘的第二电路板；以及通过所述第一层间粘结剂将所述第一电路板和所述第二电路板堆叠并粘合在一起，以便于所述导电柱的暴露部分和所述导电焊盘粘合在一起。
根据本发明，还提供一种用于多层电路板的制造方法，包括：准备包括堆叠在一起的第一保护膜和第一层间粘结剂的第一膜；准备包括第一基底和从所述第一基底突出的导电柱的第一电路板；将所述第一膜和所述第一电路板堆叠在一起，以便于使所述第一层间粘结剂和所述导电柱彼此接触；当选择性地去除位于所述导电柱顶部的所述第一层间粘结剂以暴露该顶部时，从所述第一层间粘结剂剥离所述第一保护膜；准备包括堆叠在一起的第二保护膜和第二层间粘结剂的第二膜；准备包括第二基底和设置于所述第二基底的一个表面上的导电焊盘的第二电路板，所述导电焊盘容置所述导电柱；将所述第二膜和所述第二电路板堆叠在一起，以使所述层间粘结剂的表面和所述导电焊盘彼此接触；当选择性地去除位于所述导电焊盘的导电表面上的所述第二层间粘结剂以暴露所述导电表面时，从所述第二层间粘结剂剥离所述第二保护膜；以及通过所述第一层间粘结剂和第二层间粘结剂将所述第一电路板和所述第二电路板堆叠并粘合在一起，以便于使所述导电柱和所述导电焊盘彼此面对。
利用上述制造方法，因为在层间粘结剂的堆叠步骤中选择性的去除了导电柱顶部的层间粘结剂或导电焊盘的导电表面上的和导电柱顶部的层间粘结剂，从而不需要实施增加了步骤数量的抛光。另外，因为不需要高抛光精度，能以简单的方法获得高可靠性的多层电路板。
还存在一种通过刻蚀由上述方法得到的多层电路板来制造电路板的方法。同样，通过这种方法可以获得一种电路板。
根据本发明，能够通过简单工艺提供能实现稳定层间连接的多层电路板的制造方法、电路板及其制造方法。
附图说明
由下面的优选实施例和附图的说明使这些和其它目的、特征和优点变得更加明显。
图1是显示本发明的一个实施例的多层电路板的制造方法的剖面图；
图2是显示现有技术的一个示例的多层电路板的制造方法的剖面图；
图3是显示现有技术的一个示例的多层电路板的制造方法的剖面图；
图4是显示本发明的一个实施例的电路板的制造方法的剖面图；
图5是显示本发明的一个实施例的电路板的制造方法的剖面图；
图6是显示本发明的一个实施例的多层电路板的制造方法的剖面图；
图7是显示根据现有技术的电路板的制造方法的过程剖面图；
图8是显示根据现有技术的电路板的制造方法的过程剖面图；
图9是显示根据现有技术的多层电路板的制造方法的过程剖面图；
图10是显示本发明的一个实施例的多层电路板的剖面图；以及
图11是显示本发明的一个实施例的电路板的剖面图。
具体实施方式
以下将结合附图说明本发明的实施例。在以下的说明中将不会重复在全部附图和详细说明中标以类似参考标记的相似部件。
图1是显示根据本发明的多层电路板的制造方法的一个实施例的剖面图。如图1所示，该制造方法包括以下给定的步骤。该多层电路板的制造方法包括步骤：
(1)准备包括堆叠在一起的第一保护膜102和第一层间粘结剂104的第一膜1(图1(a))；
(2)准备包括基底202和从该基底202突出的导电柱204的第一电路板2(图1(a))；
(3)将该第一膜1和该第一电路板2以使该第一层间粘结剂104与该导电柱204相接触的方式堆叠在一起(图1(c)、图1(d))；
(4)当选择性去除导电柱204顶部的第一层间粘结剂以暴露该顶部时，从该第一层间粘结剂104剥离该第一保护膜102，并且使去除部分105附着到该第一保护膜102侧(图1(e))；
(5)准备包括导电焊盘302的第二电路衬底3(图1(f))；以及
(6)通过该第一层间粘结剂104将该第一电路板2和第二电路板3堆叠并粘合在一起，以便于该导电柱204的暴露部分和所述导电焊盘302粘合在一起(图1(g)、图1(h))。
以下将说明每一个步骤。
在准备包括堆叠在一起的第一保护膜102和第一层间粘结剂104的第一膜1的步骤中，将该第一层间粘结剂104涂抹到该第一保护膜102并干燥以形成具有层间粘结剂的保护膜1，如图1(a)所示。
为易于分离开，优选将选自聚对苯二甲酸乙二醇酯树脂膜、聚乙烯树脂膜、聚酰亚胺树脂膜、聚酯树脂膜、聚丙烯树脂膜和聚苯乙烯树脂膜中的至少一种树脂膜用作该第一保护膜102。
这些树脂膜中，在成本经济方面，最优选聚对苯二甲酸乙二醇酯树脂膜。
该第一保护膜102的厚度优选等于或大于3μm并且等于或小于25μm。更优选的，该第一保护膜102的厚度等于或大于9μm并且等于或小于15μm。如果该第一保护膜102的厚度在这个范围内，就能够可靠的掩埋该导电柱的突出部并且使该第一保护膜102容易剥离。
该第一层间粘结剂104的厚度优选小于导电柱204从衬底突出的部分的高度。如果该第一层间粘结剂104的厚度小于该导电柱204的高度，当从该导电柱204的顶部去除第一保护膜102时，该第一层间粘结剂104容易从该导电柱的顶部206去除。
然后，准备包括导电柱204的第一电路板2。该基底202可以是树脂膜例如聚醚酮醚膜或聚醚砜膜，或者固化树脂例如聚酰亚胺树脂、环氧树脂、苯酚树脂、氰酸盐树脂，或者液晶聚合物，或者这些材料的多层板。在这些材料中，优选由聚酰亚胺膜代表的树脂膜。这能提高热阻以及另外提供挠性。如上所述，该导电柱204从基底表面突出的部分的高度优选比该层间粘结剂104的厚度更大。
该基底的厚度不限于特定值，但是优选等于或大于9μm并且等于或小于50μm，并且更优选等于或大于12μm并且等于或小于25μm。如果厚度位于该范围内，能减少镀敷形成该导电柱所需要的时间。
下面将说明堆叠该第一层间粘结剂104和导电柱204的步骤(图1(b)、图1(c)、图1(d))。
通过在真空层合机或类似装置中加热来软化该第一层间粘结剂104，并且通过施压来用该第一层间粘结剂104掩埋导电柱204的突出部而不遗留空隙(图1(d))。导电柱顶部206处的第一层间粘结剂104将导电柱204掩埋到突起的高度，但是一薄层的第一层间粘结剂104保留在导电柱的顶部206。
下面将说明第一保护膜102的剥离步骤(图1(e))。在堆叠第一层间粘结剂104和导电柱204的堆叠的状态下剥离该第一保护膜102(图(d))。该第一保护膜102剥离的角度优选约180度。该剥离角度越接近180度，剥离力越小，并且第一粘结剂104越均匀的留在第一电路板2侧上的基底202的表面而不会被剥离。由于导电柱204的顶部206处的该第一层间粘结剂104较薄，当去除该第一保护膜102时，导电柱顶部206处的该第一层间粘结剂104粘住该第一保护膜102并且与第一保护膜102的剥离一起被去除。另一方面，导电柱204的顶部206被暴露并能够以稳定方式连接到导电焊盘。
然后，准备包括容置导电柱204的导电焊盘302的第二电路板3。基底304的材料可以与第一电路板2的材料相同或不同。
将说明通过第一层间粘结剂104将第一电路板2和第二电路板3堆叠并粘合在一起以使导电柱204面对导电焊盘302(图1(f)、图1(g))的步骤。
为了使导电柱204和导电焊盘302彼此对准，可采用一种方法，例如一种对准方法，其中通过图像识别装置读出预先形成为导体图案的对准标记，或者一种采用对准销实现对准的方法。然后，第二电路板3上的导体图案用第一层间粘结剂104来掩埋并在真空中的压力下通过加热来成型。升温直到焊料熔化以将导电柱204电连接到导电焊盘302(图1(h))。
下面将说明本发明的另一个实施例。图4-图6是显示本发明中的多层电路板的制造方法的剖面图。
如图4至图6所示，该制造方法包括以下给定的步骤。
多层电路板的制造方法包括步骤：
(1)准备包括堆叠在一起的第一保护膜102和第一层间粘结剂104的第一膜1(图4(a))；
(2)准备包括第一基底202和从该第一基底202突出的导电柱204的第一电路板2(图4(a))；
(3)将该第一膜1和该第一电路板2以使该第一层间粘结剂104与该导电柱204相接触的方式堆叠在一起(图4(b)、图4(c)、图4(d))；
(4)从该第一层间粘结剂104剥离该第一保护膜102并且选择性去除105导电柱204顶部206的第一层间粘结剂104以暴露该顶部206(图4(e)、图4(f))；
(5)准备包括堆叠在一起的第二保护膜112和第二层间粘结剂114的第二膜10(图5(b))；
(6)准备第二电路板3，其包括第二基底304和容置该第二基底304的一个表面上的导电柱204的导电焊盘302(图5(a))；
(7)堆叠该第二膜10和第二电路板3，以便于使第二层间粘结剂114的表面与导电焊盘302相接触(图5(b)、图5(c)、图5(d))；
(8)当选择性去除115导电焊盘302的导电表面上的第二层间粘结剂114以暴露该导电表面时，从该第二层间粘结剂114剥离第二保护膜112(图5(e)、图5(f))；以及
(9)通过该第一层间粘结剂104和第二层间粘结剂114将该第一电路板2和第二电路板3堆叠并粘合在一起，以便于使导电柱204和导电焊盘302彼此面对(图6(a)、图6(b)、图6(c))。
以下将说明多个步骤。
对于准备包括堆叠在一起的第一保护膜102和第一层间粘结剂104的第一膜1(图4(a))、准备包括导电柱204的第一电路板2、将第一层间粘结剂104与该导电柱204堆叠在一起(图4(b)、图4(c)、图4(d))、以及剥离该第一保护膜102(图4(e))的多个步骤，可采用与之前所述的相同步骤。
然后，准备包括容置导电柱204的导电焊盘302的第二电路板3(图5(a))。该基底304的材料可以与第一电路板2的材料相同或不同。因为将导电柱204和导电焊盘302堆叠在一起时进行了加热，由于材料的膨胀和收缩可能产生内部应力。因此，由于能够防止产生内部应力而优选采用具有相等热膨胀系数的材料。
在准备包括堆叠在一起的第二保护膜112和第二层间粘结剂114的具有层间粘结剂的保护膜10的步骤中，如图5(b)所示，将第二层间粘结剂114涂抹到第二保护膜112上并干燥以形成具有层间粘结剂的保护膜10。对于第二层间粘结剂114，采用对于导体的粘结性比对于绝缘体的粘结性更小的材料。如果第二层间粘结剂114对导体的粘结性比对于绝缘体的粘结性更大，在剥离第二保护膜112时，会有大量的层间粘结剂114留在导电焊盘302上。
优选采用与以上给定的保护膜相同的树脂膜作为第二保护膜112。在这些树脂膜中，在成本经济方面，最优选聚对苯二甲酸乙二醇酯树脂膜。
该第二保护膜112的厚度优选等于或大于25μm并且等于或小于50μm。更优选的，该第二保护膜112的厚度等于或大于33μm并且等于或小于43μm。如果该第二保护膜112的厚度位于该范围内，能够可靠地填充导电焊盘之间的间隙，并且在去除该第二保护膜112时容易剥离该第二保护膜112而不会导致损伤。
该第二层间粘结剂114的厚度优选等于或大于导电焊盘302厚度的一半并且等于或小于该导电焊盘的厚度。如果该第二层间粘结剂114太薄，该层间粘结剂114不能填充导电焊盘之间的间隙并且可能产生多个空隙。如果该第二层间粘结剂114太厚，该层间粘结剂114将过多并且较厚地存在于导电焊盘302上。结果，在剥离该第二保护膜112时，可能会有大量第二层间粘结剂114留在该导电焊盘302上。
以下将说明堆叠第二层间粘结剂114和导电焊盘302的步骤(图5(c)、图5(d))。
通过真空施压或类似工艺经加热来软化该第二层间粘结剂114，在压力下用第二层间粘结剂114填充导电焊盘302之间的间隙而不遗留空隙(图2(c))。因为导电焊盘302上的第二层间粘结剂114流进导电焊盘302之间的间隙，导电焊盘302上的层间粘结剂114的厚度比初始厚度要薄。通过在压力下的加热，该第二层间粘结剂114粘结到第二保护膜112。为了稳定该粘附力，优选将它们在低湿度环境下储存24小时以上。
以下将说明第二保护膜112的剥离步骤(图5(d))。在第二层间粘结剂114和导电焊盘302堆叠(图5(d))在一起的状态下剥离第二保护膜112。第二保护膜112的剥离角度优选约180度。剥离角度越接近180度，剥离力越小，并且越能均匀的去除第二膜112。因为第二层间粘结剂114对绝缘体的粘结性好于对导体的粘结性，会有大量的第二层间粘结剂114保留在第二电路板3侧的基底304的表面上，并且在第二层间粘结剂114粘结到第二保护膜112侧以部分暴露导电焊盘302上的导电焊盘的状态下去除第二层间粘结剂114。通过采用这种方法，不管第二电路板3中导体的百分比为多少，都能提供具有均匀厚度的层间粘结剂114的电路板30。
将说明通过第一层间粘结剂104和第二层间粘结剂114堆叠并粘结第一电路板2和第二电路板3以使导电焊盘204和导电焊盘302彼此面对(图6(a)、图6(b)、图6(c))的步骤。
为了使导电柱204和导电焊盘302彼此对准，可采用一种方法，例如一种对准方法，其中通过图像识别装置读出预先形成为导体图案的对准标记，或者一种采用对准销实现对准的方法。然后，第二电路板3上的导体图案用第一层间粘结剂104来掩埋并在真空中的压力下加热来成型。升温直到焊料熔化以将导电柱204电连接到导电焊盘302(图6(c))。
能够预期出一种电路板的制造方法，包括由此提供的刻蚀多层电路板的步骤。通过这些方法，能以低成本制造可靠的电路板，因为这些方法不需要会增加步骤数量的抛光，并且不需要高精度的抛光。
以下将结合附图说明本发明的又一实施例。
以下将说明多个步骤。
图10和图11是根据本发明显示多层电路板的制造方法的一个实施例的剖面图。图10是根据本实施例得到的多层电路板的剖面图。图11(a)是第一衬底的剖面图以及图2(b)是第二衬底的剖面图。
首先，准备包括第一基底12和导电柱16的第一衬底17，以及包括第二基底19和容置该导电柱16的第二导电焊盘18的第二衬底20(图2(a)、图2(b))。
第一基底12和第二基底19由与之前给定材料相似的材料制成。第一基底和第二基底的材料可以相同或不同。第一基底和第二基底的厚度也可以相同或不同。
第一导电焊盘11和第二导电焊盘18可由例如铜箔或铝的材料形成。在这些材料中，优选铜箔。厚度优选等于或大于5μm并且等于或小于30μm，并且更优选等于或大于9μm并且等于或小于22μm。如果该厚度在这些范围内，特别是通过蚀刻能够获得良好的电路形成能力，并且在形成第一导电焊盘11和第二焊盘18之后还能够获得基底12的良好处理能力。
由第二导电焊盘18占据的面积与形成有第二导电焊盘18的第二衬底的表面面积的百分比优选等于或大于30％并且等于或小于70％，更优选等于或大于40％并且等于或小于50％。如果该百分比太小，第二衬底20的处理能力减弱；如果该百分比太大，难以挤出导电柱16和第二导电焊盘18之间的层间粘结剂13并且减小了粘合的稳定性。
导电柱16包括导电柱主体14和覆盖该导电柱主体的金属覆盖层15。首先通过涂覆(pasting)或镀敷形成该导电柱16的导电柱主体14。该导电柱主体14优选从与形成有第一导电焊盘11的第一基底12的表面相对的表面突出等于或大于5μm并且等于或小于10μm的高度。如果高度位于该范围内，镀敷所需的时间减少，并能够提供第一衬底17和第二衬底20之间的高层间平坦度。
然后，由例如合金的材料形成该金属覆盖层15。从而，形成包括导电柱主体和覆盖该导电柱主体的金属覆盖层的导电柱。导电柱16的从与形成有第一导电焊盘11的表面相对的第一基底12的表面突出的部分的高度优选等于或大于15μm并且等于或小于30μm。如果高度位于这个范围内，能够实现导电柱16和第二导电焊盘18之间的高稳定性粘结。
该金属覆盖层15例如由金属或合金构成。金属例如优选锡。该金属覆盖层15的合金优选为包括选自锡、铅、银、锌、铋、锑和铜所构成组群中的至少两种或多种金属的合金。例如，该合金可为锡-铅基、锡-银基、锡-锌基、锡-铋基、锡-锑基、锡-银-铋基、或锡-铜基的合金，但是不限于特定金属组合和成分。可以选择任何合适的合金。
该层间粘结剂13的材料可以是例如环氧树脂粘合剂或丙烯酸树脂粘合剂。在它们中，优选易熔化(flux-active)的环氧树脂粘合剂。这去除了金属覆盖层15和第二导电焊盘18的表面上的氧化膜，从而提高了导电柱16和第二导电焊盘18之间粘合的稳定性。采用聚酰亚胺膜作为第一基底12尤其提高了粘结性。
该层间粘结剂13的厚度优选等于或大于导电柱主体14从第一基底12突出的部分的高度并且等于或小于导电柱16从第一基底12突出的部分的高度。如果厚度在该范围内，能够实现导电柱16和第二导电焊盘18之间极高的粘合稳定性，以及良好的粘结性及对该粘结剂的高水平防渗流。此外，如果厚度在上述给定范围之内，用层间粘结剂13适当地掩埋该第二导电焊盘18而不会遗留空隙。
通过例如将液态粘合剂涂抹到第一基底12上或在真空层合机中加热加压的方法，在第一基底12上堆叠层间粘结剂13。后一种方法较简单并且提供稳定厚度的层间粘结剂13。
以下将说明从金属覆盖层15和第二导电焊盘18之间去除层间粘结剂13以提供第一衬底16和第二衬底20之间的电连接的步骤。
为了预先使第一衬底17和第二衬底20彼此对准，采用一种方法，例如通过图像识别装置读出形成为导体图案的标记的方法，或者采用对准销以使衬底彼此对准的方法。在预定温度和压力下，在真空中对所述对准的衬底加压。
优选通过预先将加热板加热到约230℃至约280℃范围内的温度来提供预定温度，更优选加热到约250℃至约270℃范围内的温度。如果温度位于这些范围内，由于层间粘结剂13软化到约10Pa·S至约400Pa·S范围内的粘度，能够从金属覆盖层15和导电焊盘18之间挤出层间粘合剂13。同时，因为金属覆盖层15熔化以及导电柱16处集中压力的减小，能够防止第一衬底17和第二衬底20变形或由于变形而被顶起。另外，形成了良好的连接边(fillet)，并且因此稳定了第一衬底17和第二衬底20之间的电连接。
上述预定压力优选处于约0.5MPa至约2MPa范围内，并且更优选处于约1.5MPa至约2MPa范围内。如果压力位于这些范围内，能够从金属覆盖层15和第二导电焊盘18之间挤出该层间粘结剂13。如果该压力太低，就不能完全挤出该层间粘结剂13。如果压力太高，第一衬底17和第二衬底20会变形并且由于该变形而被顶起。另外，层间粘结剂的渗流量增加并且层间厚度变得不稳定。
虽然结合附图说明本发明的实施例，但它们是对于本发明的示例并且能够采用各种其它结构。
例如，虽然本实施例说明了堆叠并粘合第一电路板和第二电路板的步骤，但是可考虑一种多层电路板的制造方法，其中在第一电路板上形成导电焊盘并且将包括导电柱的第二电路板堆叠并粘合在第一电路板的上层上。以这种方式，可以将多层加到所需的第一或第二电路板上。
实例
在以下实验性实例中，制造多层电路板并且测量所获得的电路板的粘合率。
[粘合率的测量]
采用电连续性检测器测量多层电路板上每个粘合点的电连续性。由电连续粘合的数量对于所有粘合数量的比率(电连续率)表示该粘合率。如果所有的点都是电连续的，则粘合率是100％。
实验实例A1
该实例按照参照图1说明的工艺来实施。
即，准备12μm厚的聚对苯二甲酸乙二醇酯膜作为保护膜，并在其上涂抹13μm厚的层间粘结剂并干燥。然后，通过从相对于铜箔的侧面用UV激光照射，在包括12μm厚的铜箔和25μm厚的聚酰亚胺膜作为基底的双层单侧电路板(Ube Industries，Ltd.的SE1310)中形成直径50μm的通路。镀敷的高度、即从该基底突出的量是23μm，并且通过蚀刻形成电路。通过在120℃和0.4MPa下，在真空层合机中通过热压将该具有导电柱的衬底和具有层间粘结剂的膜粘合在一起。然后，作为保护，在180度的角度剥离聚对苯二甲酸乙二醇酯膜以形成电路板，其中从导电柱顶部选择性去除层间粘结剂。然后，蚀刻包括12μm厚铜箔和25μm厚聚酰亚胺膜作为基底的双层双侧电路板(Arisawa Manufacturing Co.，Ltd生产的PKW1012ECU)以形成电路。以这种方式，形成包括导电柱的第一电路衬底。
进一步准备包括导电焊盘的第二电路板。
然后，通过采用导体图案的图像识别使该两个电路板自动相互对准，并首先在150℃和0.8MPa下真空热压90秒粘合在一起，然后置于在270℃和0.3MPa下。
实验实例A2
将聚酰亚胺树脂膜用作保护膜以形成多层电路板，其中通过图1所示的工艺选择性去除导电柱顶部的层间粘结剂。
实验实例A3
通过图2所示的工艺，用50μm厚的聚对苯二甲酸乙二醇酯膜形成电路板。因为该保护膜厚，该保护膜能够与突出的导电柱的形状相一致，并且如图2(e)所示在保护膜的剥离步骤中该保护膜带走了大部分的层间粘结剂。确定形成了多层电路板，其中在如图2(h)所示的堆叠和粘合之后去除导电柱周围的大部分层间粘结剂而导致了空隙。
实验实例A4
通过图3所示的工艺采用30μm厚的层间粘结剂形成电路板。因为层间粘结剂厚，该层间粘结剂留在突出导电柱顶部。在保护膜被剥离之后的步骤，该层间粘结剂遗留在如图3(f)所示导电柱的顶部。堆叠和粘合之后，确定形成电路板，其中如图3(h)所示层间粘结剂遗留在导电柱和导电焊盘之间。
表1显示了由实验实例A1至A3中方法的工艺制造的衬底的最终电粘合率。实验实例A1和A2显示了良好的粘合率，然而因为由导电柱和导电焊盘之间的粘合部分周围的空隙导致的粘合期间扩大的空隙，实验实例A3显示了低粘合率。实验实例A4也显示了由导电柱和导电焊盘之间存在的层间粘结剂导致的低粘合率。
[表1]
| 粘合率 | |
| 实验实例A1 | 100％ |
| 实验实例A2 | 100％ |
| 实验实例A3 | 50％ |
| 实验实例A4 | 10％ |
实验实例B1
由参照图4至图6说明的工艺实施该实例。
通过与实验实例A1中相同的方法形成包括导电柱的第一电路板。
然后，准备38μm厚的聚对苯二甲酸乙二醇酯膜作为保护膜，并且通过涂覆机涂抹8μm厚的层间粘结剂到该膜上并干燥。通过在150℃和0.8MPa下的热压将该双层双侧电路板和具有层间粘结剂的膜结合到一起，然后放置在低于或等于10％的湿度的环境下24小时。然后以180度的角度剥离该保护膜以形成电路板，其中选择性去除导电焊盘上的层间粘结剂。以这种方式，形成包括导电焊盘的第二电路板。
然后，通过采用导体图案的图像识别使两个电路板自动对准并通过在150℃和0.3MPa下在真空中热压90秒然后在260℃和0.3MPa下使它们结合在一起。
实验实例B2
聚酰亚胺树脂用作保护膜以形成电路板，其中通过图5所示的工艺选择性去除导电焊盘上的层间粘结剂。该方法的其它方面与实验实例B相同。从而，制造多层电路板。
实验实例B3
通过采用与实验实例B1相同的方法制造多层电路板，除了堆叠在该双层双侧电路板上的层间粘结剂的厚度为12μm。
实验实例B4
通过采用与实验实例B1相同的方法制造多层电路板，除了堆叠在该双层双侧电路板上的层间粘结剂对于导体和绝缘体的粘结性大致相等。确定了在剥离保护膜时在导电焊盘上遗留了少量层间粘结剂。
表2显示了由实验实例B1至B4中的工艺制造的多层电路板的最终电粘合率。实验实例B1至B4显示了良好的电粘合率。
[表2]
| 粘合率 | |
| 实验实例B1 | 100％ |
| 实验实例B2 | 100％ |
| 实验实例B3 | 100％ |
| 实验实例B4 | 80％ |
实验实例C1
由参照图10和图11说明的工艺实施该实例。
即，用UV激光从相对于铜箔的侧面照射包括12μm厚的铜箔和由25μm厚的聚酰亚胺膜构成的基底的双层单侧电路板(由Ube Industries，Ltd生产的SE1310)以形成直径50μm的通路。铜柱的从基底突出的部分的高度为8μm。金属覆盖层形成为厚15μm并且该导电柱的从基底突出的部分的高度为23μm。然后，通过蚀刻形成电路并且通过在120℃和0.1MPa下在真空层合机中通过热压将具有导电柱的衬底和13μm厚的层间粘结剂结合在一起。然后蚀刻包括厚12μm的铜箔和厚25μm的聚酰亚胺膜构成的基底的双层单侧电路板(Arisawa Manufacturing Co.，Ltd生产的PKW1012ECU)以形成电路。这里，导体电路的面积的比率为50％。实施采用图像处理的对准和堆叠，并且采用预热到260℃的加热板通过真空压力在2MPa下对电路板施压5分钟。
实验实例C2
通过与实验实例C1相同的方法制造多层电路板，除了该层间粘结剂的厚度为16μm。
实验实例C3
通过与实验实例C1相同的方法制造多层电路板，除了该层间粘结剂的厚度为25μm。
实验实例C4
通过与实验实例C1相同的方法制造多层电路板，除了该导电柱从基底突出的部分的高度为35μm。
实验实例C5
通过与实验实例A1相同的方法制造多层电路板，除了采用没有从基底突出出来的导电柱的第一电路板。
实验实例C6
通过图2所示的工艺，采用50μm厚的聚对苯二甲酸乙二醇酯作为保护膜以制造多层电路板。证实在导电柱的顶部遗留了大量层间粘结剂。
表3显示了由实验实例C1至C6中的工艺制造的多层电路板的评估结果。实验实例C1至C4显示了良好的结果，然而比较实例C5和C6中的衬底显示了性能缺陷。
[表3]
| 粘合率 | |
| 实验实例C1 | 100％ |
| 实验实例C2 | 100％ |
| 实验实例C3 | 90％ |
| 实验实例C4 | 95％ |
| 实验实例C5 | 10％ |
| 实验实例C6 | 50％ |
Claims (17)
1、一种多层电路板的制造方法，包括：
准备包括堆叠在一起的第一保护膜和第一层间粘结剂的第一膜；
准备包括第一基底和从所述第一基底突出的导电柱的第一电路板；
将所述第一膜和所述第一电路板堆叠在一起，以使所述第一层间粘结剂和所述导电柱彼此接触；
当选择性地去除位于所述导电柱顶部的所述第一层间粘结剂以暴露所述顶部时，从所述第一层间粘结剂剥离所述第一保护膜；
准备包括导电焊盘的第二电路板；以及
通过所述第一层间粘结剂将所述第一电路板和所述第二电路板堆叠并粘合在一起，以使所述导电柱的暴露部分和所述导电焊盘粘合在一起。
2、一种多层电路板的制造方法，包括：
准备包括堆叠在一起的第一保护膜和第一层间粘结剂的第一膜；
准备包括第一基底和从所述第一基底突出的导电柱的第一电路板；
将所述第一膜和所述第一电路板堆叠在一起，以使所述第一层间粘结剂和所述导电柱彼此接触；
当选择性地去除位于所述导电柱顶部的所述第一层间粘结剂以暴露所述顶部时，从所述第一层间粘结剂剥离所述第一保护膜；
准备包括堆叠在一起的第二保护膜和第二层间粘结剂的第二膜；
准备包括第二基底和设置于所述第二基底的一个表面上的导电焊盘的第二电路板，所述导电焊盘容置所述导电柱；
将所述第二膜和所述第二电路板堆叠在一起，以使所述层间粘结剂的表面和所述导电焊盘彼此接触；
当选择性地去除位于所述导电焊盘的导电表面上的所述第二层间粘结剂以暴露所述导电表面时，从所述第二层间粘结剂剥离所述第二保护膜；以及
通过所述第一层间粘结剂和第二层间粘结剂将所述第一电路板和所述第二电路板堆叠并粘合在一起，以使所述导电柱和所述导电焊盘彼此面对。
3、如权利要求1或2所述的多层电路板的制造方法，其中所述第一层间粘结剂的高度低于所述导电柱从所述第一基底突出的部分的高度。
4、如权利要求2所述的多层电路板的制造方法，其中所述第二层间粘结剂的厚度等于或大于所述导电焊盘的厚度的一半并且等于或小于所述导电焊盘的厚度。
5、如权利要求2所述的多层电路板的制造方法，其中所述第一和第二层间粘结剂对于绝缘体的粘结性比对于导体的粘结剂好。
6、如权利要求1-5中任一项所述的多层电路板的制造方法，其中每个所述第一和第二保护膜是树脂膜。
7、如权利要求6所述的多层电路板的制造方法，其中所述树脂膜是选自聚对苯二甲酸乙二醇酯树脂膜、聚乙烯树脂膜、聚酰亚胺树脂膜、聚酯树脂膜、聚丙烯树脂膜和聚苯乙烯树脂膜构成的群组中的至少一种树脂膜。
8、如权利要求1-7中任一项所述的多层电路板的制造方法，其中所述第一保护膜的厚度等于或大于3μm并且等于或小于25μm。
9、如权利要求2-8中任一项所述的多层电路板的制造方法，其中所述第二保护膜的厚度等于或大于25μm并且等于或小于50μm。
10、如权利要求1-9中任一项所述的多层电路板的制造方法，其中所述导电柱包括导电柱主体和覆盖所述导电柱主体的金属覆盖层。
11、如权利要求10所述的多层电路板的制造方法，其中所述第一层间粘合剂的厚度等于或大于所述导电柱主体从所述第一基底突出的部分的高度并且等于或小于所述导电柱从所述第一基底突出的部分。
12、如权利要求11所述的多层电路板的制造方法，其中所述导电柱主体从所述第一基底突出的部分的高度等于或大于5μm并且等于或小于10μm。
13、如权利要求11所述的多层电路板的制造方法，其中所述导电柱从所述第一基底突出的部分的高度等于或大于15μm并且等于或小于30μm。
14、如权利要求1-13中任一项所述的多层电路板的制造方法，其中所述导电焊盘的厚度等于或大于5μm并且等于或小于30μm，并且由所述导电焊盘占据的面积与形成有所述导电焊盘的所述第二电路板的表面面积的比率等于或大于30％并且等于或小于70％。
15、一种多层电路板，该多层电路板是由权利要求1-14中任一项所述的方法提供的。
16、一种电路板的制造方法，该电路板是通过蚀刻由权利要求1-14中任一项所述的方法提供的多层电路板而提供的。
17、一种电路板，该电路板是由权利要求16所述的方法提供的。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP321336/2005 | 2005-11-04 | ||
| JP321406/2005 | 2005-11-04 | ||
| JP2005321406 | 2005-11-04 | ||
| JP2005321336 | 2005-11-04 | ||
| PCT/JP2006/321623 WO2007052584A1 (ja) | 2005-11-04 | 2006-10-30 | 積層回路基板の製造方法、回路板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101300912A true CN101300912A (zh) | 2008-11-05 |
| CN101300912B CN101300912B (zh) | 2010-11-10 |
Family
ID=38005735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006800412537A Expired - Fee Related CN101300912B (zh) | 2005-11-04 | 2006-10-30 | 多层电路板及其制造方法、电路板及其制造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8153901B2 (zh) |
| EP (1) | EP1954112A4 (zh) |
| JP (1) | JP5109662B2 (zh) |
| KR (1) | KR20080064872A (zh) |
| CN (1) | CN101300912B (zh) |
| SG (1) | SG166824A1 (zh) |
| TW (1) | TW200731900A (zh) |
| WO (1) | WO2007052584A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876852A (zh) * | 2015-12-14 | 2017-06-20 | 中国航空工业集团公司雷华电子技术研究所 | 一种多层功分器上下层微带电路连接结构 |
| CN110446383A (zh) * | 2018-05-02 | 2019-11-12 | 毅力科技有限公司 | 在至少一电子模块上形成保护膜的方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101909405A (zh) * | 2007-12-11 | 2010-12-08 | 住友电木株式会社 | 电路板、电路板的制造方法及覆盖膜 |
| EP2141973A1 (en) | 2008-07-02 | 2010-01-06 | Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO | Method of providing conductive structures in a multi-foil system and multi-foil system comprising same |
| US9631054B2 (en) | 2010-07-23 | 2017-04-25 | E I Du Pont De Nemours And Company | Matte finish polyimide films and methods relating thereto |
| US11203192B2 (en) | 2009-08-03 | 2021-12-21 | E I Du Pont De Nemours And Company | Matte finish polyimide films and methods relating thereto |
| US9926415B2 (en) | 2010-08-05 | 2018-03-27 | E I Du Pont De Nemours And Company | Matte finish polyimide films and methods relating thereto |
| JP2011096900A (ja) * | 2009-10-30 | 2011-05-12 | Fujitsu Ltd | 導電体およびプリント配線板並びにそれらの製造方法 |
| US20130011645A1 (en) * | 2010-03-01 | 2013-01-10 | E. I. Du Pont De Nemours And Company | Multilayer film for electronic circuitry applications and methods relating thereto |
| US9095085B2 (en) * | 2013-03-29 | 2015-07-28 | Kinsus Interconnect Technology Corp. | Method of manufacturing a stacked multilayer structure |
| JP6603467B2 (ja) * | 2014-03-31 | 2019-11-06 | ナミックス株式会社 | 多層配線基板の製造方法、及び多層配線基板 |
| JP6554303B2 (ja) * | 2014-03-31 | 2019-07-31 | ナミックス株式会社 | 多層配線基板の製造方法 |
| JP6554302B2 (ja) * | 2014-03-31 | 2019-07-31 | ナミックス株式会社 | 多層配線基板の製造方法 |
| TW201826333A (zh) * | 2016-11-16 | 2018-07-16 | 日商尼康股份有限公司 | 保持構件、接合裝置、及接合方法 |
| US10410892B2 (en) * | 2016-11-18 | 2019-09-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of semiconductor wafer bonding and system thereof |
| JP7046351B2 (ja) | 2018-01-31 | 2022-04-04 | 三国電子有限会社 | 接続構造体の作製方法 |
| JP7160302B2 (ja) | 2018-01-31 | 2022-10-25 | 三国電子有限会社 | 接続構造体および接続構造体の作製方法 |
| JP7185252B2 (ja) | 2018-01-31 | 2022-12-07 | 三国電子有限会社 | 接続構造体の作製方法 |
| US11477884B2 (en) * | 2018-04-04 | 2022-10-18 | Sumitomo Electric Printed Circuits, Inc. | Cover film for flexible printed circuit board and flexible printed circuit board |
| US10921499B1 (en) | 2018-06-12 | 2021-02-16 | Facebook Technologies, Llc | Display devices and methods for processing light |
| US11262584B2 (en) | 2018-10-25 | 2022-03-01 | Facebook Technologies, Llc | Color foveated display devices and methods of making the same |
| CN113490351B (zh) * | 2021-07-30 | 2022-12-13 | 江西志浩电子科技有限公司 | 一种防止压合溢胶的线路板制作方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5046238A (en) * | 1990-03-15 | 1991-09-10 | Rogers Corporation | Method of manufacturing a multilayer circuit board |
| DE4404298A1 (de) | 1994-02-11 | 1995-08-17 | Sel Alcatel Ag | Verfahren zur Herstellung eines Multilayers |
| JPH08195560A (ja) | 1995-01-12 | 1996-07-30 | Oki Purintetsudo Circuit Kk | プリント回路基板の製造方法 |
| JPH08316598A (ja) | 1995-05-16 | 1996-11-29 | Matsushita Electric Ind Co Ltd | プリント配線板およびその製造方法 |
| JPH1154934A (ja) * | 1997-06-06 | 1999-02-26 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
| US6063647A (en) | 1997-12-08 | 2000-05-16 | 3M Innovative Properties Company | Method for making circuit elements for a z-axis interconnect |
| US6565954B2 (en) * | 1998-05-14 | 2003-05-20 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method of manufacturing the same |
| JP2000059028A (ja) | 1998-08-06 | 2000-02-25 | Toshiba Chem Corp | 多層プリント配線板およびその製造方法 |
| US6623844B2 (en) * | 2001-02-26 | 2003-09-23 | Kyocera Corporation | Multi-layer wiring board and method of producing the same |
| JP2004311909A (ja) * | 2002-07-30 | 2004-11-04 | Sumitomo Bakelite Co Ltd | 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法 |
-
2006
- 2006-10-30 KR KR1020087012010A patent/KR20080064872A/ko not_active Application Discontinuation
- 2006-10-30 JP JP2007542717A patent/JP5109662B2/ja not_active Expired - Fee Related
- 2006-10-30 EP EP06822580A patent/EP1954112A4/en not_active Withdrawn
- 2006-10-30 US US12/092,160 patent/US8153901B2/en not_active Expired - Fee Related
- 2006-10-30 SG SG201008110-7A patent/SG166824A1/en unknown
- 2006-10-30 CN CN2006800412537A patent/CN101300912B/zh not_active Expired - Fee Related
- 2006-10-30 WO PCT/JP2006/321623 patent/WO2007052584A1/ja active Application Filing
- 2006-11-03 TW TW095140698A patent/TW200731900A/zh unknown
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876852A (zh) * | 2015-12-14 | 2017-06-20 | 中国航空工业集团公司雷华电子技术研究所 | 一种多层功分器上下层微带电路连接结构 |
| CN106876852B (zh) * | 2015-12-14 | 2020-01-10 | 中国航空工业集团公司雷华电子技术研究所 | 一种多层功分器上下层微带电路连接结构 |
| CN110446383A (zh) * | 2018-05-02 | 2019-11-12 | 毅力科技有限公司 | 在至少一电子模块上形成保护膜的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007052584A1 (ja) | 2007-05-10 |
| TW200731900A (en) | 2007-08-16 |
| JPWO2007052584A1 (ja) | 2009-04-30 |
| SG166824A1 (en) | 2010-12-29 |
| US8153901B2 (en) | 2012-04-10 |
| KR20080064872A (ko) | 2008-07-09 |
| CN101300912B (zh) | 2010-11-10 |
| EP1954112A4 (en) | 2009-09-23 |
| US20090126975A1 (en) | 2009-05-21 |
| EP1954112A1 (en) | 2008-08-06 |
| JP5109662B2 (ja) | 2012-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101300912B (zh) | 多层电路板及其制造方法、电路板及其制造方法 | |
| EP2954760B1 (en) | Fusion bonded liquid crystal polymer circuit structure | |
| JP4167965B2 (ja) | 配線回路用部材の製造方法 | |
| CN101658081B (zh) | 挠性线路板及其制造方法 | |
| JP3867593B2 (ja) | プリント基板の製造方法およびその製造方法によって形成されるプリント基板 | |
| US10159154B2 (en) | Fusion bonded liquid crystal polymer circuit structure | |
| CN100514616C (zh) | 内埋式芯片封装制程及具有内埋芯片的电路基板 | |
| CN101356641A (zh) | 半导体搭载用布线基板、其制造方法及半导体封装 | |
| JP2006108211A (ja) | 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法 | |
| US10506722B2 (en) | Fusion bonded liquid crystal polymer electrical circuit structure | |
| JP6996595B2 (ja) | 多層配線基板 | |
| US8042724B2 (en) | Method for electrically connecting to a contact of a microelectronic component on a circuit board or substrate | |
| JP3931780B2 (ja) | 多層プリント基板 | |
| CN101909405A (zh) | 电路板、电路板的制造方法及覆盖膜 | |
| US7759784B2 (en) | 3D circuit module, multilayer 3D circuit module formed thereof, mobile terminal device using the circuit modules and method for manufacturing the circuit modules | |
| CN103889165B (zh) | 具有内埋元件的电路板及其制作方法 | |
| EP1404167A1 (en) | Method for producing multilayer wiring circuit board | |
| CN115379669A (zh) | 多层线路板及其制造方法 | |
| JPH11168279A (ja) | 多層回路基板及びその製造方法 | |
| US9673063B2 (en) | Terminations | |
| EP3076772A2 (en) | Fusion bonded liquid crystal polymer electrical circuit structure | |
| US6576839B1 (en) | Bond-ply structure for interconnection of circuit layer pairs with conductive inks | |
| JP4003593B2 (ja) | 多層プリント基板 | |
| JP4238615B2 (ja) | 多層配線板の製造方法 | |
| CN117794104A (zh) | 电路板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101110 Termination date: 20121030 |