DE4404298A1 - Verfahren zur Herstellung eines Multilayers - Google Patents

Verfahren zur Herstellung eines Multilayers

Info

Publication number
DE4404298A1
DE4404298A1 DE19944404298 DE4404298A DE4404298A1 DE 4404298 A1 DE4404298 A1 DE 4404298A1 DE 19944404298 DE19944404298 DE 19944404298 DE 4404298 A DE4404298 A DE 4404298A DE 4404298 A1 DE4404298 A1 DE 4404298A1
Authority
DE
Germany
Prior art keywords
substrate
film
conductor
production
conductor tracks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19944404298
Other languages
English (en)
Inventor
Johann Dr Springer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Alcatel SEL AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel SEL AG filed Critical Alcatel SEL AG
Priority to DE19944404298 priority Critical patent/DE4404298A1/de
Publication of DE4404298A1 publication Critical patent/DE4404298A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/066—Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Multilayers auf einem Substrat. Bei dem Substrat kann es sich um eine ebene Platte aus einem Isolierstoff oder einem mit einem Isolierstoff beschichteten Werkstoff, wie Si, Glas, Keramik, Al, Cu, handeln.
Es ist ein Verfahren zur Herstellung von Multilayern bekannt (vgl. Aufsatz: "Processability of Ultra-Thin Laminates for High Performance Interconnect Applications" in ICEMM Procedings 1993, Seiten 588-594), bei dem nach der Herstellung der Leiterbahnen der ersten Leiterbahnebene auf dem Substrat eine Mehrzahl von dünnen PTFE-Folien auf dieses Substrat auflaminiert werden. In der auf diese Weise hergestellten Isolierschicht werden an den Durchkontaktierungsstellen Löcher geätzt, welche danach metallisiert werden.
Dieses bekannte Verfahren weist den Nachteil auf, daß die Löcher in der aus PTFE bestehenden Isolierschicht nur mit dem langsamen und teueren RIE-Verfahren hergestellt werden können (RIE = Reactive Ion Etching).
Das der Erfindung zugrunde liegende technische Problem besteht deshalb darin, ein Verfahren zur Herstellung von Multilayern anzugeben, mit dem die Durchkontaktierungen zwischen zwei Leiterbahnebenen einfacher hergestellt werden können.
Dieses technische Problem ist erfindungsgemäß durch ein Verfahren mit folgenden Verfahrensschritten gelöst:
  • a) Herstellung von Leiterbahnen einer ersten Leiterbahnebene auf dem Substrat,
  • b) Herstellung von metallischen Säulen an den Durchkontaktierungsstellen,
  • c) Auflaminieren einer Folie aus thermoplastischem Kunststoff,
  • d) Herstellung von Leiterbahnen der zweiten Leiterbahnebene,
  • e) Wiederholung der Verfahrensschritte b) bis d) nach Bedarf.
Bei Verwendung des erfindungsgemäßen Verfahrens erübrigt sich die aufwendige Herstellung der Durchkontaktierungslöcher des bekannten Verfahrens. Eine vorteilhafte Einzelheit des erfindungsgemäßen Verfahrens ist im Anspruch 2 enthalten, dessen einzelne Verfahrensschritte a) bis f) anhand der Figur erläutert sind.
Unter a) ist das Substrat 1 gezeigt, auf dem eine Leiterbahn 2 der ersten Leiterbahnebene angeordnet ist. Die Leiterbahn 2 kann nach einem bekannten photolithographischen Verfahren hergestellt worden sein. Sie kann aber auch in Dünnschichttechnik hergestellt und anschließend galvanisch verstärkt worden sein.
Die Fig. (b) zeigt das Substrat 1 mit Leiterbahn 2, nachdem die Säulen 3 an den Durchkontaktierungsstellen erzeugt worden sind. Diese Säulen 3 können ebenfalls nach einem bekannten photolithographischen Verfahren, beispielsweise in Semiadditiv-Technik, hergestellt werden. Die Höhe der Säulen 3 entspricht der vorgesehenen Dicke der dielektrischen Zwischenschicht zwischen den Leiterbahnebenen.
Die Herstellung von Leiterbahnen 2 und Säulen 3 kann auch in der Weise erfolgen, daß die Säulen auf einem ganzflächig mit einer Metallschicht versehenen Substrat 1 erzeugt werden und erst danach die Leiterbahnen 2 aus der Metallschicht erzeugt werden.
Fig. (c) verdeutlicht, wie die mit einer Trennfolie 4 versehene Folie 5 aus einem thermoplastischen Kunststoff, beispielsweise eine PTFE-Folie, auf das Substrat nach Fig. (b) aufgelegt wird. Fig. (d) verdeutlicht die Durchführung der Lamination der Folie. Dabei wird auf das Substrat 1 mit der aufgelegten Folie 5 zwischen den beheizten Stempeln 6 und 7 Druck ausgeübt. Da sich dabei der thermoplastische Kunststoff verflüssigt, werden die Säulen 3 durch die Kunststoff-Schicht hindurchgedrückt und ihre Oberflächen liegen nach dem Abziehen der Trennfolie frei. Falls noch eine sehr dünne Schicht des Kunststoffes auf den Endflächen der Säulen 3 vorhanden sein sollte, kann diese durch eine kurze, flächige Anwendung des RIE-Verfahrens entfernt werden. Diesen Zustand zeigt die Fig. (e). Fig. (f) zeigt das Substrat gemäß Fig. (e) nachdem die Leiterbahn 8 der zweiten Leiterbahnebene mit einer Säule 3 erzeugt worden ist. Auf diese Weise können je nach Bedarf Multilayer mit einer Mehrzahl von Leiterbahnebenen hergestellt werden, deren Leiterbahnen an den gewünschten Stellen miteinander kontaktiert sind.

Claims (2)

1. Verfahren zur Herstellung eines Multilayers auf einem Substrat, gekennzeichnet durch folgende Verfahrensschritte:
  • a) Herstellung von Leiterbahnen (2) einer ersten Leiterbahnebene auf dem Substrat (1),
  • b) Herstellung von metallischen Säulen (3) an den Durchkontaktierungsstellen,
  • c) Auflaminieren einer Folie (5) aus thermoplastischem Kunststoff,
  • d) Herstellung von Leiterbahnen (8) der zweiten Leiterbahnebene,
  • e) Wiederholung der Verfahrensschritte b) bis d) nach Bedarf.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für den Verfahrensschritt c) eine mit einer Trennschicht versehene PTFE-Folie verwendet wird.
DE19944404298 1994-02-11 1994-02-11 Verfahren zur Herstellung eines Multilayers Withdrawn DE4404298A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19944404298 DE4404298A1 (de) 1994-02-11 1994-02-11 Verfahren zur Herstellung eines Multilayers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19944404298 DE4404298A1 (de) 1994-02-11 1994-02-11 Verfahren zur Herstellung eines Multilayers

Publications (1)

Publication Number Publication Date
DE4404298A1 true DE4404298A1 (de) 1995-08-17

Family

ID=6509998

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19944404298 Withdrawn DE4404298A1 (de) 1994-02-11 1994-02-11 Verfahren zur Herstellung eines Multilayers

Country Status (1)

Country Link
DE (1) DE4404298A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1324390A3 (de) * 2001-12-21 2004-02-18 Alps Electric Co., Ltd. Hochfrequenzmodul
WO2007052584A1 (ja) 2005-11-04 2007-05-10 Sumitomo Bakelite Co., Ltd. 積層回路基板の製造方法、回路板およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1324390A3 (de) * 2001-12-21 2004-02-18 Alps Electric Co., Ltd. Hochfrequenzmodul
US6812561B2 (en) 2001-12-21 2004-11-02 Alps Electric Co., Ltd. Thin high-frequency module having integrated circuit chip with little breakage
WO2007052584A1 (ja) 2005-11-04 2007-05-10 Sumitomo Bakelite Co., Ltd. 積層回路基板の製造方法、回路板およびその製造方法
EP1954112A1 (de) * 2005-11-04 2008-08-06 Sumitomo Bakelite Company, Ltd. Verfahren zur herstellung einer mehrschichtigen leiterplatte, schaltungsplatte und verfahren zur herstellung der schaltungsplatte
EP1954112A4 (de) * 2005-11-04 2009-09-23 Sumitomo Bakelite Co Verfahren zur herstellung einer mehrschichtigen leiterplatte, schaltungsplatte und verfahren zur herstellung der schaltungsplatte
US8153901B2 (en) 2005-11-04 2012-04-10 Sumitomo Bakelite Co., Ltd. Method for fabricating multilayer circuit board, circuit plate, and method for fabricating the circuit plate

Similar Documents

Publication Publication Date Title
EP0129697B1 (de) Verfahren zur Herstellung von gedruckten Schaltungen
EP0175045A2 (de) Verfahren zur Herstellung von durchkontaktierten flexiblen Leiterplatten für hohe Biegebeanspruchung
EP0570609A1 (de) Verfahren zum Erzeugen einer mehrstufigen Struktur in einem Substrat
EP0620702B1 (de) Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung
DE10243637B4 (de) Leiterplatte mit mindestens einem starren und mindestens einem flexiblen Bereich sowie Verfahren zur Herstellung von starr-flexiblen Leiterplatten
DE10112731A1 (de) Beschichtung von Substraten
EP0168509A1 (de) Herstellung von Verbindungslöchern in Kunstoffplatten und Anwendung des Verfahrens
DE4446509A1 (de) Verfahren zur Herstellung von Leiterbahnen auf einem Vertiefungen aufweisenden Substrat
DE3124259A1 (de) "verfahren zur herstellung einer elektrischen entladungsvorrichtung mit einem auf einem glassubstrat angebrachten elektrodenmuster und durch dieses verfahren hergestellte elektrische entladungsvorrichtung"
DE3031751A1 (de) Verfahren zur herstellung elektrotechnischer bauteile und nach diesem verfahren hergestellter schiebe- oder drehwiderstand
DE19627543B4 (de) Multi-Layer-Substrat sowie Verfahren zu seiner Herstellung
DE4404298A1 (de) Verfahren zur Herstellung eines Multilayers
DE69005961T2 (de) Verfahren zur Herstellung einer defektfreien Oberfläche auf einem porösen keramischen Substrat.
DE2526553B2 (de) Mehrlagige elektronische schichtschaltung und verfahren zu ihrer herstellung
DE102005027276B3 (de) Verfahren zur Herstellung einer Stapelanordnung
EP0111152A3 (de) Verfahren zur Herstellung elektronischer Schaltelemente und/oder Schaltungen in Vielschicht-Dickfilmtechnik (Multilayer Thick Film Technology) auf einem Substrat und dergestalt hergestellte Schaltelemente und/oder Schaltungen
DE2903428C2 (de) Verfahren zur Herstellung von Schaltungen in Dünnschichttechnik mit Dickschichtkomponenten
DE102004021568B4 (de) Verfahren zur Herstellung flexibler Dünnschicht-Solarzellenanordnungen
DE1765341B1 (de) Verfahren zur herstellung einer mehrlagigen gedruckten schaltung
WO2004070769A2 (de) Verfahren zur herstellung eines chipnutzens mittels eines hitze- und druckprozesses unter verwendung eines thermoplastischen materials
DE19511486A1 (de) Verfahren zur Herstellung einer Leiterplattenanordnung
DE4100393A1 (de) Verfahren zur behandlung von stahlhybrid-leiterplatten
EP0212252A2 (de) Herstellungsverfahren für einen Folientastschalter und Folientastschalter
DE112017004155T5 (de) Leiterplatte und Verfahren zur Herstellung derselben
DE1937009A1 (de) Kontaktfreie UEberkreuzung von Leitbahnen

Legal Events

Date Code Title Description
8141 Disposal/no request for examination