CN101291156A - 天线分离器 - Google Patents

Abstract

本发明提供了一种天线分离器，其能够以比以前更小的尺寸和更低的高度来构造而不会损害带外衰减特性及发射端子与接收端子之间的隔离特性。天线分离器包括设置在天线端子与发射端子之间的发射滤波器和设置在天线端子与接收端子之间的接收滤波器。滤波器由封装密封，其中用于接收滤波器的接地图案与其它接地图案分开。

Description

天线分离器

技术领域

本发明涉及一种将发射信号与接收信号分离开的天线分离器。

背景技术

移动通信系统的最近发展已经实现了移动电话、便携式信息终端等的迅速普及。在移动电话领域中，除了多波段和多模式系统正在迅速蔓延之外，并且诸如无线局域网(LAN)、蓝牙或GPS的辅助无线接口功能也在一个接一个地加入。这种情形刺激了对进一步减小移动电话内的射频电路尺寸及对更高集成度水平的强烈需求，并且因此而带来对减小天线分离器的尺寸、降低其成本并提高其性能的更大的需求，其中，天线分离器是射频电路的主要元件之一。

天线分离器用于分离不同频率的发射信号与接收信号，并且包括用于发射的滤波器和用于接收的滤波器。这些滤波器通常包括图17中所示的端子对谐振器。关于谐振器，已经广泛使用的大尺寸介质谐振器最近正被小尺寸的压电薄膜谐振器或表面声波谐振器所取代。此外，近来也已经开发出了边界波谐振器。以下将描述谐振器的结构。

图18(a)-(b)示出了压电薄膜谐振器的基本结构。图18(a)为压电薄膜谐振器500的平面视图，而图18(b)则为沿着图18(a)中的线II-II的剖视图。

压电薄膜谐振器500包括下电极层502、压电层503及上电极层501，下电极层502、压电层503及上电极层501叠压在形成于衬底504内的空心部505上，衬底504例如由硅制成。上电极层501用作输入端子506，而下电极层502则用作输出端子507。压电层503例如由氮化铝构成。空心部505可以通过在图18(b)中所示的衬底504的下表面上打通孔而形成，或者可以为利用牺牲层而形成于衬底504表面上的腔。

图18(c)-(d)示出了另一种压电薄膜谐振器的基本结构。图18(c)为压电薄膜谐振器510的平面视图，而图18(d)则为沿着图18(c)中的线III-III的剖视图。

压电薄膜谐振器510包括声学多层515(此后简称为“多层”)，声学多层515由高声阻抗层与低声阻抗层构成，高声阻抗层与低声阻抗层在压电薄膜谐振器500内的空心部505的位置处交替地叠压起来，并且下电极层512、压电层513与上电极层511叠压在多层上。压电薄膜谐振器510的谐振频率由多层515的厚度及在厚度方向上垂直振动的传播速度确定。

图19(a)-(b)示出了表面声波谐振器的基本结构。图19(a)为表面声波谐振器520的平面视图，而图19(b)则为沿着图19(a)中的线IV-IV的剖视图。

表面声波谐振器520包括，位于压电衬底524上并且连接到输入端子526和输出端子527上的叉指式传感器(此后缩写为IDT)521，和位于IDT 521各自侧上的反射器522。IDT 521及反射器522形成于金属(例如铝(Al))上。图19(a)和图19(b)描述了反射器522和IDT 521的一定数量的电极齿，该数量少于电极齿的实际数量。表面声波谐振器520的谐振频率由IDT 521的电极间距和表面声波的传播速度所确定。

图20(a)-(b)示出了边界波谐振器的基本结构。图20(a)为边界波谐振器530的平面视图，而图20(b)则为沿着图20(a)中的线V-V的剖视图。

边界波谐振器530具有与表面声波谐振器520的结构类似的基本结构，并且区别在于前者包括IDT 531与反射器532上的两种类型的介质层538、539。边界波谐振器530的谐振频率由IDT 531的电极间距和边界波的传播速度所确定。

现在将描述用于发射的滤波器或者用于接收的滤波器。

图21为电路图，其用来解释用于发射或者接收的滤波器中的梯型滤波器。

梯型滤波器540包括多个前述端子对谐振器，端子对谐振器连接成使得形成串联臂及并联臂，并且梯型滤波器540广泛地用作发射或接收滤波器。梯型滤波器540的优点在于带宽能够以相对低的损耗扩展且在通带的附近可获得高衰减，并且具有高功率承受能力。此外，也广泛地采用纵向模式耦合滤波器。作为基本结构，纵向模式耦合滤波器一般包括如图22和图23所示的双模式型表面声波滤波器(DMS：双模式SAW)。

图22为解释非均衡型的双模式型表面声波滤波器的示意图。

非均衡的双模式型表面声波滤波器550包括多个设置在压电衬底(图未示)上的输入IDT 551和输出IDT 553，和位于IDT外侧上的反射器552。双模式型表面声波滤波器550可以构成在宽带宽上具有极好的衰减性能和均衡/非均衡转换功能的滤波器。

图23为解释均衡/非均衡-可转换双模式型表面声波滤波器的示意图。

均衡/非均衡-可转换双模式型表面声波滤波器560包括非均衡型输入端子和均衡型输出端子。在滤波器560中，输出IDT 563’的方向与其它输出IDT 563相反，以便形成均衡型的输出端子。除了这方面之外，双模式型表面声波滤波器560与非均衡的双模式型表面声波滤波器550相同。

如先前对边界波谐振器530所描述的，当在IDT上设置两种类型的介质层时，双模式型滤波器可用作双模式型边界波滤波器。

以下段落描述了天线分离器。图24为解释了天线分离器基本结构的框图。

天线分离器601用于分离不同频率的发射信号与接收信号。为此，天线分离器601包括发射滤波器602、接收滤波器603、匹配电路604、天线端子607、发射端子608及接收端子609。通过发射端子608而输入发射信号，发射信号经过发射滤波器602及匹配电路604，并且通过天线端子607而输出。通过天线端子607而输入接收信号，接收信号经过匹配电路604及接收滤波器603，并且通过接收端子609而输出。

匹配电路604设置在天线端子607与两个滤波器602、603之间，用于防止发射与接收信号漏损的增加。特别地，匹配电路604增加了接收滤波器603中发射波段的阻抗，由此阻止通过发射端子608输入的发射信号偏离到接收滤波器603，并且阻止输出到接收端子609侧，并且也增加了发射滤波器602的阻抗，由此阻止通过天线端子607而输入的接收信号偏离到发射滤波器602，并且阻止输出到发射端子608。在此，天线分离器601由集成为单元的元件组成，从而使发射滤波器602、接收滤波器603及匹配电路604容纳在封装内，而天线端子607、发射端子608及接收端子609则设置在封装的外周缘上。

由于多种因素(例如多波段/多模式系统的流行、辅助无线接口功能多样化的扩展、级间滤波器使用的减少等)的缘故，相对于最近的移动电话，对更高衰减及与天线分离器更高的隔离特性的需求已经比以前变得更加强烈。

为了增加带外衰减并改善隔离特性，在封装内接地图案的布图起着非常关键的作用。一般地，大型公共接地端形成于封装的内部或设置有脚垫的表面(此后称为“脚垫表面”)上，由此增强了接地特性。

图25描述了JP-B-3778902公开的天线分离器的内部结构。

天线分离器701包括多层封装710及朝下安装于其内的滤波器芯片740。图26为天线分离器701的电路图。在这种传统结构中，封装710包括六层，层内设置有多个用作大型公共接地端的接地图案770。因此，天线分离器的尺寸变得相当大，例如3.8mm×3.8mm×1.4mm(1.4mm是高度)。

相对于天线分离器，如上所述，除了更高性能之外，迫切需要减小包括高度在内的尺寸。然而，试图减小包括封装高度在内的尺寸困难在于获得足够的空间来设置接地图案。

此外，在半导体装置领域内，促进了装置内的电路(例如接收电路混频器或低噪声放大器(LNA))的均衡，以便改善噪声特性(比如抵抗装置之间串扰)。要与这些半导体装置相连接的天线分离器也需要具有均衡的接收端子。在具有均衡的接收端子的天线分离器中，通常将均衡/非均衡-可转换的纵向模式耦合滤波器用作接收滤波器。发射波段的衰减及隔离特性非常容易受到纵向模式耦合滤波器的接地图案布图的影响，因此必需特别注意接地图案的布图。

发明内容

鉴于上述情形已经实现了本发明，本发明目的是提供一种天线分离器，其可通过实现封装的创新的接地图案布图而以比以前更小的尺寸和更低的高度来构成，而不会损害衰减和隔离特性。

本发明的第一方面提供一种天线分离器，该天线分离器包括设置在天线端子与发射端子之间的发射滤波器和设置在所述天线端子与接收端子之间的接收滤波器，所述发射滤波器与所述接收滤波器密封在封装内。在所述封装中，将用于接收滤波器的接地图案与另一个接地图案分离开。

在前述天线分离器中，由于在封装内将用于所述接收滤波器的接地图案与另一个接地图案分开，如通过稍后描述的实验而得以证实的，改善封装内端子之间的隔离特性变得更加容易，这有助于改善天线分离器的带外衰减和隔离特性。这种结构也消除了在封装内形成大型公共接地端以便增强接地性能的需要，由此能够减小包括高度在内的天线分离器的尺寸。

优选地，封装可以包括腔部，腔部内容纳有所述发射滤波器与所述接收滤波器；及密封环部，并且密封环部可连接到用于所述接收滤波器的接地图案上。

利用这种密封环部连接到用于所述接收滤波器的接地图案上的结构，与密封环部连接到另一接地图案的情形相比，可以更好地提高所述封装内端子之间的隔离特性，这将通过稍后描述的试验得到证实。这就改善了带外衰减和隔离特性。

优选地，所述密封环部与用于所述接收滤波器的接地图案之间的连接可以通过包括形成于封装内壁上的侧牒的导体图案实现。在此，侧牒指的是由设置在形成于所述封装内壁或外壁上的沟槽内的导体层构成的电连接路径。所述侧牒用于利用诸如所述接地图案及所述脚垫的导体图案而将金属盖与所述密封环电连接起来。

这种结构允许通过相对短小的距离而将所述封装背部上的接地端上的脚垫与所述密封环部及安装于其上的所述金属盖连接起来，所述接地端为稳定的接地端，由此有助于有效地增强所述密封环部及安装于其上的所述金属盖的接地电势，从而改善了带外衰减和隔离特性。

在前述天线分离器中，优选地，所述密封环部与用于所述接收滤波器的接地图案之间的连接可以通过包括形成于封装外壁上的侧牒的导体图案实现。

这种结构允许直接将所述封装背部上的接地端上的脚垫与所述密封环部和安装于其上的金属盖连接，所述接地端为稳定的接地端，而不需要在具有不稳定接地电势的封装内插入接地图案，由此有助于有效地增强所述密封环部及安装于其上的金属盖的接地电势，从而改善了带外衰减和隔离特性。

在前述天线分离器中，优选地，所述封装包含至少两个侧牒。

这种结构允许有效地增强所述密封环部及安装于其上的金属盖的接地电势，从而改善了带外衰减和隔离特性。

在前述天线分离器中，优选地，所述腔部的侧壁可以包括多个层，形成于各自层上的侧牒可以通过形成于所述层之间的边界上的连接图案来连接，且所述侧牒中的至少一部分或所述连接图案的至少一部分可以定向为使得与用于所述接收滤波器接地端的脚垫相对，所述脚垫形成于封装的下表面上。

这种结构允许通过相对短小的距离而将所述封装背部上的接地端上的脚垫与所述密封环部及安装于其上的金属盖相连接，接地端为稳定的接地端，由此有助于有效地增强所述密封环部及安装于其上的金属盖的接地电势，从而改善了带外衰减和隔离特性。

在前述天线分离器中，优选地，迎面部包括侧牒的至少一部分，所述侧牒直接连接到所述腔部内的发射滤波器和接收滤波器所安装的芯片焊接的表面上。

这种结构允许通过甚至更短的距离将所述封装背部上的接地端上的脚垫与所述密封环部及安装于其上的金属盖相连接，接地端为稳定的接地端，由此有助于有效地增强密封环部及安装于其上的金属盖的接地电势，从而改善了带外衰减和隔离特性。

在前述天线分离器中，优选地，所述侧牒的至少一部分可以直接连接到用于接收滤波器接地端的脚垫上。

这种结构允许通过甚至更短的距离将所述封装背部上的接地端上的脚垫与所述密封环部及安装于其上的金属盖连接起来，接地端为稳定的接地端，由此有助于有效地增强所述密封环部及安装于其上的金属盖的接地电势，从而改善了带外衰减和隔离特性。

在前述天线分离器中，优选地，所述发射滤波器的接地图案可以包括位于所述封装内的芯片贴装表面上的导体图案；形成于芯片贴装表面的下层表面上的导体图案；及将这两个导体图案连接起来的通孔。这种结构允许从这两个导体图案中形成与针对所述接收滤波器接地端的电感器相比具有相对更大值的针对所述发射滤波器接地端的电感器，由此有助于设计布图。

在前述天线分离器中，优选地，所述接收滤波器的接地图案可以包括位于所述封装内的芯片贴装表面上的导体图案；形成于芯片贴装表面的下层表面上的导体图案；及将所述两个导体图案连接起来的通孔。这种结构有助于通过扩大所述两个导体图案而形成与针对所述发射滤波器接地端的电感相比具有相对更小值的针对所述接收滤波器接地端的电感器。

在前述天线分离器中，优选地，所述接收滤波器的接地图案可以包括至少两个通孔。这种结构有助于获得用于接收滤波器接地端的较小数值的电感器。此外，根据布图或通孔的数量，针对多个双模式型滤波器的每个接地端调整所述电感器的数值变得更加容易，从而改善了发射波段衰减和隔离特性。

在前述天线分离器中，优选地，在所述封装内，所述接收滤波器的接地端可以包括至少两个的脚垫。这种结构有助于获得针对所述接收滤波器接地端的较小值的电感器。

在前述天线分离器中，优选地，在所述封装内，至少两个通孔可以连接到用于所述接收滤波器接地端的脚垫中的至少一个上。这种结构有助于获得针对接收滤波器接地端的较小值的电感器。此外，根据布图或通孔的数量，针对多个双模式型滤波器的每个接地端调整所述电感器的值变得更加容易，从而改善了发射波段衰减和隔离特性。

本发明的第二方面提供一种天线分离器，该天线分离器包括设置在天线端子与发射端子之间的发射滤波器和设置在所述天线端子与均衡的接收端子之间的接收滤波器，所述发射滤波器与所述接收滤波器密封在封装内。所述发射滤波器为梯型滤波器，并且所述接收滤波器包括多个并联连接的双模式型滤波器，及多个串联连接在所述双模式型滤波器与所述天线端子之间的谐振器。这种结构提供了一种损耗减小的、衰减更高且功率承受能力更高的天线分离器。

在根据第二方面的天线分离器中，优选地，所述发射滤波器包括多个定位于天线端子侧的串联谐振器。这种结构允许改善天线分离器的功率承受能力及互调失真(此后称为IMD)的线性度。

在前述天线分离器中，优选地，构成了所述梯型发射滤波器的谐振器可以为压电薄膜谐振器。这种结构允许减小所述发射滤波器的损耗，这通常非常需要。

优选地，前述天线分离器还可以包括并联连接在所述发射滤波器和所述接收滤波器的公共耦合点与所述天线端子之间的电感器。这种结构允许以较少数量的元件来匹配所述天线端子侧的阻抗，由此能够减小损耗及所述天线分离器的尺寸。

优选地，前述天线分离器还可以包括串联连接在所述发射滤波器及所述接收滤波器的公共耦合点与天线端子之间的陷波电路。这种结构能够同时实现所述发射滤波器和所述接收滤波器中的衰减，由此改善了效率。此外，衰减的改善会带来IMD线性度与谐波失真的改善。

参考附图，本发明的其它特征与优点将通过以下给出的详述而变的更加清楚。

附图说明

图1为根据本发明第一实施方式的天线分离器的电路图；

图2为构成匹配电路的IPD的平面示意图；

图3示出构成陷波电路的IPD；

图4为解释根据第一实施方式的天线分离器的内部布图的平面示意图；

图5为解释根据第一实施方式的天线分离器的内部结构的剖视图；

图6示出用于根据第一实施方式的天线分离器的导体图案布图；

图7示出具有形成于第一腔层和第二腔层上的不同侧牒布图的封装；

图8示出用于说明包括图7所示封装的天线分离器的通过特性及隔离特性的视图；

图9示出具有用于连接接地图案的不同连接方式的封装；

图10为示出包括图9(e)到9(g)所示封装的天线分离器的隔离特性的图；

图11示出具有不同侧牒布图的封装，所述侧牒形成于第一腔层和第二腔层上；

图12为示出包括图11(h)到11(j)所示封装的天线分离器的隔离特性的图；

图13示出具有形成于第一腔层和第二腔层上的不同侧牒布图的封装；

图14为示出包括图13(k)到13(m)所示封装的天线分离器的隔离特性的图；

图15为根据本发明第二实施方式的天线分离器的电路图；

图16为根据本发明第三实施方式的天线分离器的电路图；

图17为示出一个端子对谐振器的示意图；

图18例示压电薄膜谐振器的基本结构；

图19例示表面声波谐振器的基本结构；

图20例示边界波谐振器的基本结构；

图21为解释梯型滤波器的电路图；

图22为解释非均衡双模式型表面声波滤波器的示意图；

图23为解释均衡/非均衡-可转换双模式型表面声波滤波器的示意图；

图24为解释天线分离器基本结构的方框图；

图25为示出传统天线分离器的内部结构的侧面示意图；及

图26为图25所示天线分离器的电路图。

具体实施方式

以下将参考附图描述本发明的实施方式。

图1为根据本发明第一实施方式的天线分离器的电路图。天线分离器1包括发射滤波器2、接收滤波器3、匹配电路4及陷波电路5。

发射滤波器2为包括五个串联的谐振器S1到S5及三个并联的谐振器P1到P3的梯型滤波器，并且谐振器S1到S5及P1到P3中的每一个都使用压电薄膜谐振器。三个并联的谐振器P1到P3在接地端侧共接起来，然后连接到电感器L1上。在封装内，电感器L1由包括通孔的导体图案构成。在该实施方式中，两个串联的谐振器S1、S2串联地连接于发射滤波器2内的天线端子7侧，以便提高天线分离器1的功率承受能力、谐波失真的线性度等。

接收滤波器3包括并联连接的两个双模式型表面声波滤波器F1、F2及串联连接到滤波器F1与F2的耦合点上的两个表面声波谐振器S6、S7。双模式型表面声波滤波器F1、F2为纵向模式耦合滤波器。双模式型表面声波滤波器F1、F2的各自输出端子构成了接收滤波器3的均衡接收端子9。如发射滤波器2的电感器L1那样，双模式型表面声波滤波器F1、F2的电感器L2到L7由每个接地点连接的接地图案形成。电感器L2到L7具有比发射滤波器2的电感器L1相对较小的电感。如稍后将要描述的那样，电感器L1到L7分别由形成于封装内的两个基层内的导体图案(接地图案)及多个将这些图案连接起来的通孔构成。

匹配电路4由电感器L8构成，电感器L8为集成式无源装置(此后称为IPD)。匹配电路4并联地连接在发射滤波器2及接收滤波器3的公共耦合点6与接地端之间。

陷波电路5为包括电感器L9和电容C的并联电路。陷波电路5由IPD构成。陷波电路5串联地连接在公共耦合点6与天线端子7之间。

图2描述了构成匹配电路4的IPD的结构。

构成匹配电路4的IPD包括电感器L8，电感器L8由形成于矩形衬底的表面上的螺旋形线构成，螺旋形线由金属导线例如铜(Cu)制成。衬底由例如石英构成。衬底的四个角上分别设置有凸点，并且电感器L8的端部例如分别连接到左上角和右下角处的凸点上。

图3(a)和3(b)示出了构成了陷波电路5的IPD结构。图3(a)为IPD的平面示意图，而图3(b)为沿着图3(a)中的线I-I的剖视图。

构成了陷波电路5的IPD包括皆形成于矩形衬底上的电容C及由螺旋形线构成的电感器L9。衬底与匹配电路4的IPD相同由例如石英形成。螺旋形线由金属导线比如铜(Cu)制成。电容C为MIM结构，形成于衬底上的下电极C3、比如为氧化硅绝缘层的介质C2及上电极C1叠压在该MIM结构上。衬底的四个角上分别设置有凸点，并且电感器L9的端部和电容C的端部连接到比如右下角的凸点上，而电感器L9的另一个端部和电容C的另一个端部则连接到比如右上角处的凸点上。

在此，虽然分别由IPD构成的匹配电路4与陷波电路5独立地示于图2、图3(a)和图3(b)中，这些电路可以整合在单个IPD内。

在发射滤波器2和接收滤波器3中采用的谐振器数量并不限于图1所示的数量。而且，每个谐振器可以为压电薄膜谐振器、表面声波谐振器及边界波谐振器中的其中之一。接收滤波器3可以为不同类型的纵向模式耦合滤波器，并且要并联连接的滤波器的数量没有特别地确定。此外，可以采用级联连接。纵向模式耦合滤波器可以采用边界波。

这是足够的：匹配电路4能够与阻抗进行匹配，因此可以采用电容来代替电感器。而且，匹配电路4可以由多个并联或串联连接的电感器或电容的电路构成。在可以通过将电感器并联连接到公共耦合点6一侧的谐振器上即连接到发射滤波器2的谐振器S1、S2或者接收滤波器3的谐振器S6、S7上来实现匹配的情况下，也可以不需要匹配电路4。而且，匹配电路4可以定位于公共耦合点6与发射滤波器2之间，或者定位于公共耦合点6与接收滤波器3之间，而不是定位于天线端子7与公共耦合点6之间。此外，除了匹配电路4之外，可以在公共耦合点6与发射滤波器2之间、或者在公共耦合点6与接收滤波器3之间设置另一个匹配电路。

虽然在该实施方式中，陷波电路5插入到公共耦合点6与天线端子7之间，可以将并联LC谐振电路之外的电路用作陷波电路，或者根据必须确保衰减的波段，可以采用高通滤波器(HPF)或低通滤波器(LPF)。应当注意：在特定波段上不需要衰减的情况下，可以省略这些电路。

现在将描述包括根据本实施方式的天线分离器1的封装。图1所示的发射滤波器2、接收滤波器3、匹配电路4及陷波电路5分别以芯片元件的形式实现，因此在以下描述中，相应电路的芯片元件将被赋予相同的标号。比如，发射滤波器芯片、接收滤波器芯片、用于匹配电路的IPD芯片及用于陷波电路的IPD芯片将分别标示为“发射滤波器芯片2”、“接收滤波器芯片3”、“匹配电路IPD芯片4”及“陷波电路IPD芯片5”。

图4为解释根据本实施方式的天线分离器内部布图的平面示意图，该图示出了滤波器芯片2到陷波电路IPD芯片5面朝下安装到封装的芯片贴装表面上的结构。芯片2到5由虚线指示。

图5为解释天线分离器1内部结构的剖视图。图6(a)到6(e)为解释天线分离器1的每一层内的导体图案布图的平面示意图。

如图5所示，封装100由比如氧化铝陶瓷、玻璃陶瓷等构成。封装100包括四层，即限定安装了发射滤波器芯片2到陷波电路IPD芯片5的腔300的第一腔层110和第二腔层120；及用安装芯片2到5的基底的第一基层130与第二基层140。虽然图5中没有显示，封装100内形成了主要由钨、铜或银组成的导体图案。稍后将描述导体图案。而且，外部暴露部上镀有金属比如镍(Ni)或金(Au)。

参考图6，以下将描述每一层的导体图案的布图和其它细节。

如图6(a)所示，密封环600的导体图案设置在第一腔层110的上表面上。通过导体图案，由金属材料比如铁镍钴合金(kovar)构成的金属盖200附接到封装100的上表面上，以便将安装在腔300内的芯片2到5气密性地封装起来。

第一腔层110的内壁上(图6(a)中的左侧内壁和下侧内壁上)设置有侧牒141a、142a，并且如图6(b)所示，第二腔层120的内壁上(图6(b)中的左侧内壁和下侧内壁上)也设置有侧牒141b、142b。侧牒141a、142a、141b、142b用于将金属盖200及密封环600电连接到第一基层130及第二基层140的导体图案上。

第一腔层110的侧牒141a及第二腔层120的侧牒141b定位于不同的位置。这种不同的目的是当将密封环600焊接到第一腔层110的上表面时防止焊料滴落。第一腔层110的侧牒141a及第二腔层120的侧牒141b通过位于第二腔层120上表面上的连接导体图案141而连接起来。类似地，第一腔层110的侧牒142a及第二腔层120的侧牒142b通过位于第二腔层120上表面上的连接导体图案142而连接起来。

虽然在该实施方式中为第一腔层110及第二腔层120中的每一个提供了两个侧牒，以便由此而有效地增强金属盖200和密封环600的接地电势，也可以提供三个或更多的侧牒。

参考图6(c)，第一基层130上用作芯片贴装表面150的上表面上设置有多种导体图案，比如连接到天线端子的图案151、接收滤波器3的接地图案152、连接到接收端子的图案154、155、匹配电路的接地图案156、发射滤波器的接地图案157、连接到发射端子的图案158及公共耦合点的图案159。发射滤波器芯片2到陷波电路IPD芯片5通过由金(Au)或焊料制成的凸点500(图4中的实心圆圈表示凸点500)而连接到芯片贴装表面150上的对应图案上。

进一步参考图6(d)，第二基层140的上表面上设置有多种导体图案，比如连接到天线端子的图案141、接收滤波器3的接地图案142、连接到接收端子的图案144、145、匹配电路的接地图案146、发射滤波器的接地图案147及连接到发射端子的图案148。

在图6(c)和图6(d)中，为清晰起见，白色圆圈表示与下层相通的通孔700。而且，在设置在第一和第二基层130、140上的导体图案中，接收滤波器3的接地图案152、142上划有斜的阴影线，而发射滤波器2的接地图案157、147上则划有竖直的阴影线，而匹配电路的接地图案156、146上则划有水平阴影线。并且在随后的附图中，在这种情况下也设置这种阴影线。

因此，设置第一基层130和第二基层140，并在每个基层的上表面上则设置有接地图案。这种结构使得能够容易地形成发射滤波器2的电感器L1(参考图1)，该电感器L1必须具有相对较大的值。另一方面，也可以通过大型接地图案与多个通孔700(图案142、147、152、157中的白色圆圈)的组合而容易地形成接收滤波器3的需要具有较小值的电感器L2到L7(参考图1)。

在该实施方式中，至少提供两个通孔700，以便将较小的值赋给接收滤波器3的电感器L2到L7(参考图6(c)和图6(d)中的图案142、152)。因此，适当地设计接地图案142、147、152、157的形状及通孔700的数量与位置，允许相对容易地将最优值指派给发射滤波器2的电感器L1和接收滤波器3的电感器L2到L7，由此有助于将发射/接收波段的衰减及隔离特性调整为所需要的数值。

现在参考在图6(e)，第二基层140上作为封装最低层表面的下表面上设置有脚垫161到168，以便用作外部连接端子。用于天线端子的脚垫161、用于发射端子的脚垫168、用于接收端子的脚垫164、165分别对应于图1中的天线端子7、发射端子8及接收端子9。

在此，图6(e)描述了从上表面一侧观察到的第二基层140的下表面，用于更容易地理解每个基层的导体图案与各自的脚垫之间的位置关系。而且，用于接收滤波器3的脚垫162、163上划有斜阴影线，用于发射滤波器的脚垫167上划有竖直阴影线，而用于匹配电路的脚垫166上则划有水平阴影线，以便在视觉上更容易区别。

图1未包括与用于接收滤波器3的接地端的脚垫162、163、用于发射滤波器2的接地端的脚垫167及用于匹配电路4的接地端的脚垫166对应的端子(用于外部连接)。参考接收滤波器3，如果要在图1中示出在用于外部连接的接地端子，则需要提供两个外部连接端子，以便对应于图6(e)中所示的用于接地端的脚垫162、163。

虽然在该实施方式中，接收滤波器3内设置有两个用于接地端的脚垫，然而也可以设置三个或更多脚垫。而且，虽然设置了两个用于连接到用于接地端的脚垫162、163、167的通孔700，也可以设置三个或多个通孔。

如图6(c)到图6(e)所示，芯片贴装表面150上的导体图案、第二基层140上表面上的导体图案及脚垫表面160上的脚垫通过设置在第一基层130与第二基层140内的通孔700连接。特别地，发射滤波器2的接地端由封装100内的芯片贴装表面150上的接地图案157(在图6(c)中划有竖直阴影线)、第二基层140的上表面上的接地图案147(在图6(d)中划有竖直阴影线)及第二基层140的下表面上的脚垫167(在图6(e)中划有竖直阴影线)构成，接地图案147通过通孔700而与接地图案157连接起来，而脚垫167则通过通孔700而与接地图案147连接起来。

接收滤波器3的接地端由封装100内的芯片贴装表面150上的接地图案152(在图6(c)中划有斜阴影线)、第二基层140的上表面上的接地图案142(在图6(d)中划有斜阴影线)及两个脚垫162、163(在图6(e)中划有斜阴影线)构成，接地图案142通过多个通孔700而与接地图案152连接起来，而脚垫162、163则通过多个通孔700而与接地图案142连接起来。

显然，接收滤波器3的接地图案142、152的面积大于发射滤波器2的接地图案147、157，并且与数量相对较大的通孔700相关联。如在该实施方式中，在采用了两个并联地在接收滤波器3内连接起来的双模式型滤波器的情况中，各自双模式型滤波器(由接地图案构成)的电感器L2到L7的值必须根据滤波器设计而进行调整，并且通过包括通孔在内的接地图案布图而实现这种调整。特别地，包括了均衡接收端子9的接收滤波器3的接地图案布图被调整，以便获得充足的发射波段信号衰减及足够的隔离特性。

在此，需要根据规格书而适当地选择脚垫的数量、每个端子的位置及层数。而且，需要根据规格书、滤波器设计等而适当地选择导体图案通孔的布图与数量，而并不限于根据本实施方式的结构。

利用前述结构，可将根据第一实施方式的天线分离器1制造成比传统的天线分离器更小且高度更低。实际上，根据该实施方式结构的天线分离器1可以制造成比如尺寸为3.0mm×2.5mm×0.7mm(0.7mm为高度)。这种尺寸对应于上述传统天线分离器的体积3.8mm×3.8mm×1.4mm(1.4mm为高度)的大约26％，由此可以理解：已经实现了尺寸的明显减小。特别地，高度减小为一半极其有助于小型化，因此第一个实施方式的特征可以为通过减小高度而提供了显著的小型化效果。

以下将描述根据第一实施方式的天线隔离器1的发射端子与接收端子之间的隔离特性。

图7(a)到7(d)例示了具有不同侧牒布图的四种类型的封装，侧牒形成在第一腔层110与第二腔层120的内壁上。

图7(a)示出不具有侧牒的封装。换句话说，金属盖200和密封环600与第一基层130及第二基层140的导体图案是电隔离的。图7(b)到图7(d)描述了具有两个侧牒的封装，侧牒各自形成于第一腔层110的内壁上及第二腔层120的内壁上。图7(b)所示的封装对应于第一实施方式，并且两个侧牒141b、142b都连接到芯片贴装表面150上的接收滤波器3的接地图案152上。在图7(c)和图7(d)所示的封装中，两个侧牒以与图7(b)中所示封装中相同的方式而连接到接地图案上，但两个侧牒连接到不同的接地图案上。更具体地，在图7(c)所示的封装中，侧牒143b、144b连接到发射滤波器2的接地图案157’上，而在图7(d)所示的封装中，侧牒145b、146b连接到匹配电路4的接地图案156’上。

在图7(a)到图7(d)中，将位于第二腔层120与第一基层130的上表面上(芯片贴装表面150)的导体图案及侧牒，及位于第二基层140的下表面上(脚垫表面160)上的导体图案及侧牒叠合起来，以便更容易地理解相互之间的位置关系。第一腔层110的侧牒由实心弓形线表示、第二腔层120的侧牒由白色弓形线表示、连接侧牒的图案由圆点部分表示，而脚垫则由虚线表示。位于其它表面上的导体图案及盖子未包含在内。这种表示方法也适用于图9(e)到图9(g)、图11(h)到图11(j)及图13(k)到图13(m)。

图8(a)和图8(b)示出了天线分离器的通过特性及隔离特性，天线分离器包括图7(a)到图7(d)所示的四个封装。指定波形的标号对应于图7(a)到图7(d)中所示封装的标号。

图8(a)展示了图7(a)到图7(d)所示四个封装的发射滤波器与接收滤波器的通过特性。

由图8(a)显见，接收波段(2110MHz到2170MHz，划有斜阴影线)内的发射滤波器2的衰减在图7(a)中的封装内大约为35dB，在图7(b)中的封装内大约为43dB，而在图7(c)和图7(d)中的封装内大约为40dB。另一方面，发射波段(1920MHz到1980MHz，划有斜阴影线)内的接收滤波器3的衰减在图7(a)到图7(d)的封装中类似，其中图7(b)中的封装显示了超过50dB的最大值。

图8(b)展示了图7(a)到图7(d)所示四个封装的发射端子8与接收端子9之间的隔离特性。

考虑到图8(b)，可以理解：图7(b)中的封装同时在发射波段(1920MHz到1980MHz，划有斜阴影线)及接收波段(2110MHz到2170MHz，划有斜阴影线)中表现了最高的隔离性能。具体地讲，图7(b)中的封装在发射波段内获得了大约从57dB到67dB的隔离度，而在接收波段内则获得了大约从46dB到53dB的隔离度。

从图8(a)和图8(b)中可显见：图7(b)中的封装(根据第一实施方式的封装)表现了最高的通过特性及隔离特性，这证明根据第一实施方式的结构提供了一种具有极好的衰减特性和隔离特性的天线分离器，并且其包括高度在内的尺寸显著地得到了减小，在第一实施方式中，金属盖及密封环通过侧牒而连接到接收滤波器3的接地图案142、152上。

图9(e)到图9(g)示出了三种类型的在接地图案之间具有不同的连接方法的封装。

在图9(e)到图9(g)所示的封装内，位于第二腔层120内壁上的侧牒147b1、147b2与第一实施方式中的侧牒141b、142b具有相同的结构并且定位在相同的位置处。然而，图9(e)到图9(g)所示的封装与第一实施方式中的封装区别在于，四个侧牒147a1到147a4设置在第一腔层110的内壁上，四个侧牒147a5、147a6、147b3、147b4设置在腔层110、120的外壁上，而这些侧牒均通过单个连接图案147连接。在此，位于图9(e)到图9(g)所示的封装的第一腔层110内壁上的侧牒与第二腔层120内壁上的侧牒全部具有相同的结构。

在图9(e)所示的封装内，接收滤波器3的接地图案152与封装100内的接地图案156、157分开。在图9(f)所示的封装内，侧牒148a、148b设置在第一腔层110及第二腔层120外壁的边角处。侧牒148a、148b将金属盖200及密封环600与匹配电路4的接地图案156连接起来。因此，在封装100内，接收滤波器3的接地图案152连接到匹配电路4的接地图案156上。接收滤波器3的接地图案152与发射滤波器2的接地图案157分开。

此外，在图9(g)所示的封装内，如在图9(f)中那样，形成于第二基层140的上表面上的匹配电路4的接地图案156”延伸到了用于发射滤波器2的接地端167的脚垫上。相应地，匹配电路4的接地图案156”连接到发射滤波器2的接地图案157上。因此，在封装100中，接收滤波器3的接地图案152、匹配电路4的接地图案156”及发射滤波器的接地图案157都连接起来。

图10为示出了包括图9(e)到图9(g)所示封装的天线分离器的隔离特性的图。指定波形的标号对应于图9(e)到图9(g)所示封装的那些标号。

显然：图9(f)中的封装在接收波段(2110MHz到2170MHz，划有斜阴影线)内表现了最佳的隔离性能，然而这是因为发射滤波器2的接地图案的电感器L1的值已经朝着最优值进行了波动，并且实际上与其它接地图案没有实质性的区别。参考发射波段(1920MHz到1980MHz，划有斜阴影线)内的隔离特性，图9(e)的封装示出了最高性能。在封装100中，当与其它接地图案分开的时候，接收滤波器3的接地图案152获得了更好的隔离特性。

图11(h)到图11(j)示出了三种类型的封装，该三种类型的封装具有形成于第一腔层及第二腔层上的不同的侧牒布图。

图11(i)中的封装是根据第一实施方式的封装，其中设置有形成于第二腔层120上的侧牒141b、142b的一部分，以便与用于接收滤波器3接地端的脚垫162、163相对。

在图11(h)中的封装内，形成于第一腔层110上的侧牒171a、172a的一部分，或者侧牒的连接图案171、172的一部分设置成与用于接收滤波器3接地端的脚垫162、163相对。然而，形成于第二腔层120上的侧牒171b、172b的一部分未定向成与用于接收滤波器3的脚垫162、163相对。

在图11(j)中的封装内，第二腔层120的侧牒173b、174b定位在与图11(i)中所示的第二腔层120的侧牒141b、142b相同的位置处，然而区别在于：第一腔层110上的侧牒173a、174a分别定位于侧牒173b、174b的正上方，从而使第一腔层110的侧牒与第二腔层120的侧牒线性地对齐。同时在这种情况下，形成于第一腔层110与第二腔层120内的侧牒的一部分设置成与用于接收滤波器3的接地端的脚垫162、163相对。在此，在线性地定向侧牒的情况下，必须采取一些措施来防止焊料的滴落。

图12为示出了包括图11(h)到图11(j)所示的三个封装的天线分离器的隔离特性的视图。指定波形的标号对应于图11(h)到图11(j)所示封装的那些标号。

图11(i)和图11(j)中所示的封装在发射波段内(1920MHz到1980MHz，划有斜阴影线)表现了比图11(h)中的封装更好的隔离特性。这证明在将通向芯片贴装表面的侧牒的一部分定向成与用于接收滤波器3的接地端的脚垫162、163相对的情况下，获得了更高的隔离特性。

图13(k)到图13(m)例示了三种类型的封装，该三种类型的封装具有形成于第一腔层110、第二腔层120、以及第一基层130和第二基层140上的不同侧牒布图。

在所有这三种类型的封装内，形成于外壁上的侧牒的至少一部分或者侧牒连接图案的一部分定向成与用于接收滤波器的接地端的脚垫相对，并且形成于外壁上的侧牒的至少一部分直接连接到用于接收滤波器接地端的脚垫上。在此，用于接收滤波器接地端的脚垫的形状与根据第一实施方式的封装的形状不同，以便实现与设置在外壁上的侧牒之间的直接连接。

在图13(k)中所示的封装内，形成于第一腔层110内的侧牒175a、176a，与形成于第二腔层120、第一基层130及第二基层140内的侧牒175b、176b定位于不同的位置处，并且通过第二腔层120上表面上的连接图案175、176而连接起来。在图13(l)和图13(m)中所示的封装内，第一腔层110内、第二腔层120内、第一基层130内及第二基层140内的侧牒线性地对齐。另一方面，图13(l)和图13(m)中的封装的区别在于前者的侧牒177a、177b定位于边角位置，而在后者中，侧牒179a、179b、180a、180b的宽度大于前者侧牒的宽度。

图14为示出了包括图13(k)到图13(m)中所示的三种类型的封装的天线分离器的隔离特性的图。为了比较的目的，图14中也包括了具有图11(i)中所示封装的天线分离器的隔离特性(根据第一实施方式)。指定波形的标号对应于图11(i)到图13(k)中所示封装的标号。

图14证明：图13(k)到图13(m)中所示的包括形成于外壁上的侧牒的封装在发射波段内(1920MHz到1980MHz，划有斜阴影线)提供了比图11(i)中所示的包括形成于内壁上的侧牒的封装更高的隔离特性。并且可以理解：在外壁上形成较宽的侧牒允许进一步改善隔离特性。

图15为根据本发明第二实施方式的天线分离器的电路图。

根据第二实施方式的天线分离器1’在接收滤波器3’的结构上不同于图1所示的天线分离器1。更具体地讲，接收滤波器3’的接收端子9’未被均衡。因此，为了从接收端子获得非均衡的输出，双模式型表面声波滤波器F1’和F2’的IDT设置在相同的布图内。

图16为根据本发明第三实施方式的天线分离器的电路图。

根据第三实施方式的天线分离器1”与图1所示的天线分离器1的不同之处也在于接收滤波器3’的结构。更具体地讲，将构成发射滤波器2的梯型滤波器也用作接收滤波器3’。同时在根据第三实施方式的天线分离器1”中，接收滤波器3”的接收端子9”未被均衡。

根据第二和第三实施方式的电路配置提供了一种天线分离器，在该天线分离器中，天线端子、发射端子及接收端子都未被均衡。该电路配置的细节与第一实施方式中的电路配置相同，因此将不再重述。

因此，本发明提供一种天线分离器，与以前相比，其尺寸明显更小，而其高度明显更低，并且能够通过封装内的侧牒布图的创新而在发射端子与接收端子之间获得更高的带外衰减特性和隔离特性。

前述实施方式可限定于以下附录中。

附录1.一种天线分离器，其包括设置在天线端子与发射端子之间的发射滤波器和设置在天线端子与接收端子之间的接收滤波器，该发射滤波器与该接收滤波器安装在封装内，其中在所述封装内，用于该接收滤波器的接地图案与另一个接地图案分开。

附录2.根据附录1所述的天线分离器，其中，该封装包括容纳有所述发射滤波器与所述接收滤波器的腔部；及密封环部，并且该密封环部连接到用于该接收滤波器的该接地图案上。

附录3.根据附录2所述的天线分离器，其中，所述密封环部与用于所述接收滤波器的接地图案之间的连接通过导体图案而实现，所述导体图案包括形成于所述封装内壁上的侧牒。

附录4.根据附录2或附录3所述的天线分离器，其中，所述密封环部与用于所述接收滤波器的接地图案之间的连接通过导体图案而实现，所述导体图案包括形成于所述封装外壁上的侧牒。

附录5.根据附录3或附录4所述的天线分离器，其中，所述封装包含至少两个侧牒。

附录6.根据附录3到附录5中任何一项所述的天线分离器，其中，所述腔部的侧壁包括多层，形成于各自层上的所述侧牒通过形成于所述层之间的边界上的连接图案来连接，且所述侧牒中的至少一部分或所述连接图案的至少一部分定向成与用于所述接收滤波器的接地端的脚垫相对，所述脚垫形成于所述封装的下表面上。

附录7.根据附录6所述的天线分离器，其中，所述迎面部包括所述侧牒的至少一部分，所述侧牒直接连接到所述腔部内的发射滤波器和接收滤波器所安装的芯片贴装表面上。

附录8.根据附录6或附录7所述的天线分离器，其中，所述侧牒的至少一部分直接连接到用于所述接收滤波器的接地端的脚垫上。

附录9.根据附录1到附录8中任何一项所述的天线分离器，其中，所述发射滤波器的接地图案包括所述封装内的芯片贴装表面上的导体图案、形成于所述芯片贴装表面的下层表面上的导体图案，及将所述两个导体图案连接起来的通孔。

附录10.根据附录1到附录9中任何一项所述的天线分离器，其中，所述接收滤波器的接地图案包括所述封装内的芯片贴装表面上的导体图案、形成于所述芯片贴装表面的下层表面上的导体图案，及将所述两个导体图案连接起来的通孔。

附录11.根据附录10所述的天线分离器，其中，所述接收滤波器的接地图案包括至少两个通孔。

附录12.根据附录1到附录11中任何一项所述的天线分离器，其中，在所述封装内所述接收滤波器的接地端包括至少两个脚垫。

附录13.根据附录1到附录12中任何一项所述的天线分离器，其中，在所述封装内，至少两个通孔连接到用于所述接收滤波器接地端的脚垫中的至少一个上。

附录14.一种天线分离器，包括设置在天线端子与发射端子之间的发射滤波器和设置在所述天线端子与均衡的接收端子之间的接收滤波器，并且所述发射滤波器与所述接收滤波器安装在封装内，其中，所述发射滤波器为梯型滤波器，并且所述接收滤波器包括多个并联连接的双模式型滤波器，及多个串联地连接在所述双模式型滤波器与所述天线端子之间的谐振器。

附录15.根据附录14所述的天线分离器，其中，所述发射滤波器包括多个定位于所述天线端子一侧的串联谐振器。

附录16.根据附录14或15所述的天线分离器，其中，构成了所述梯型发射滤波器的谐振器为压电薄膜谐振器。

附录17.根据附录14到附录16中任何一项所述的天线分离器，其中，所述天线分离器还包括电感器，所述电感器并联连接在所述发射滤波器及所述接收滤波器的公共耦合点与所述天线端子之间。

附录18.根据附录14到附录17中任何一项所述的天线分离器，其中，所述天线分离器还包括陷波电路，所述陷波电路串联地连接在所述发射滤波器及所述接收滤波器的所述公共耦合点与所述天线端子之间。

附录19.根据附录1到附录13中任何一项所述的天线分离器，其中，所述发射滤波器为梯型滤波器。

附录20.根据附录19所述的天线分离器，其中，所述梯型滤波器包括多个并联的谐振器，并且在将所述多个谐振器的接地端一侧的端子共通之后插入电感器。

附录21.根据附录19或附录20所述的天线分离器，其中，所述天线端子一侧的发射滤波器的谐振器为串联谐振器。

附录22.根据附录1到附录13中和附录19到附录21中任何一项所述的天线分离器，其中，所述发射滤波器的发射端子未被均衡。

附录23.根据附录1到附录13中和附录19到附录22中任何一项所述的天线分离器，其中，所述接收滤波器为梯型滤波器。

附录24.根据附录1到附录13中和附录19到附录22中任何一项所述的天线分离器，其中，所述接收滤波器包括纵向模式耦合滤波器。

附录25.根据附录24所述的天线分离器，其中，所述接收滤波器还包括串联地连接在所述纵向模式耦合滤波器与所述天线端子之间的谐振器。

附录26.根据附录24或附录25所述的天线分离器，其中，所述纵向模式耦合滤波器由多个并联连接的双模式型滤波器构成。

附录27.根据附录1到附录13中和附录19到附录26中任何一项所述的天线分离器，其中，所述接收滤波器的接收端子未被均衡。

附录28.根据附录1到附录13、附录19到附录22和附录24到附录26中任何一项所述的天线分离器，其中，所述接收滤波器的接收端子已被均衡。

附录29.根据附录1到附录13和附录19到附录28中任何一项所述的天线分离器，其中，所述发射滤波器或所述接收滤波器中所使用的谐振器由压电薄膜谐振器、表面声波谐振器及边界波谐振器中的一种构成。

附录30.根据附录1到附录13和附录19到附录29中任何一项所述的天线分离器，其中，至少两个谐振器串联地连接在所述发射滤波器与所述接收滤波器中的至少一个上，所述接受滤波器和所述接收滤波器包括位于所述天线端子一侧的串联谐振器。

附录31.根据附录24到附录30中任何一项所述的天线分离器，其中，所述接收滤波器中采用的所述纵向模式耦合滤波器以表面声波模式和边界波模式中的一种来使用。

附录32.根据附录1到附录13和附录19到附录31中任何一项所述的天线分离器，其中，所述天线分离器还包括由集成式无源元件构成的芯片。

附录33.根据附录32所述的天线分离器，其中，所述集成式无源元件包括至少一个匹配电路。

附录34.根据附录32或附录33所述的天线分离器，其中，所述集成式无源元件包括至少一个陷波电路。

Claims (18)

1、一种天线分离器，该天线分离器包括：

设置在天线端子与发射端子之间的发射滤波器；

设置在所述天线端子与接收端子之间的接收滤波器；及

密封所述发射滤波器与所述接收滤波器的封装，

其中所述封装内设置有用于所述接收滤波器的接地图案和另一接地图案，用于所述接收滤波器的接地图案与另一接地图案分开。

2、根据权利要求1所述的天线分离器，其中，所述封装包括用于容纳所述发射滤波器与所述接收滤波器的腔部，和连接到用于所述接收滤波器的接地图案的密封环部。

3、根据权利要求2所述的天线分离器，其中，所述密封环部与用于所述接收滤波器的接地图案通过包括在所述封装内壁上形成的侧牒的导体图案连接。

4、根据权利要求2所述的天线分离器，其中，所述密封环部与用于所述接收滤波器的接地图案通过包括在所述封装外壁上形成的侧牒的导体图案连接。

5、根据权利要求3所述的天线分离器，其中，所述封装包括至少两个侧牒。

6、根据权利要求3所述的天线分离器，其中，所述腔部包括由多个层构成的侧壁，所述侧牒形成在各个层上并通过层间边界上形成的连接图案连接，且所述侧牒的至少一部分或所述连接图案的至少一部分被设置成面对所述接收滤波器的接地用的脚垫，所述脚垫形成于所述封装的下表面上。

7、根据权利要求6所述的天线分离器，其中，所述面对的部分至少包括所述侧牒的与安装了所述腔部内的所述发射滤波器和所述接收滤波器的芯片贴装表面直接连接的一部分。

8、根据权利要求6所述的天线分离器，其中，所述侧牒的至少一部分直接连接到所述接收滤波器的接地用的脚垫上。

9、根据权利要求1所述的天线分离器，其中，所述发射滤波器的接地图案包括所述封装内的所述芯片贴装表面上的导体图案；形成于所述芯片贴装表面的下层表面上的导体图案；及将所述两个导体图案连接起来的通孔。

10、根据权利要求1所述的天线分离器，其中，所述接收滤波器的接地图案包括所述封装内的所述芯片贴装表面上的导体图案；形成于所述芯片贴装表面的下层表面上的导体图案；及将所述两个导体图案连接起来的通孔。

11、根据权利要求10所述的天线分离器，其中，所述接收滤波器的接地图案包括至少两个通孔。

12、根据权利要求1所述的天线分离器，其中，在所述封装内，所述接收滤波器的接地包括至少两个脚垫。

13、根据权利要求1所述的天线分离器，其中，在所述封装内，至少两个通孔连接到所述接收滤波器的接地用脚垫中的至少一个上。

14、一种天线分离器，该天线分离器包括：

设置在天线端子与发射端子之间的发射滤波器；

设置在所述天线端子与均衡接收端子之间的接收滤波器；及

密封所述发射滤波器与所述接收滤波器的封装，

其中所述发射滤波器为梯型滤波器，所述接收滤波器包括多个并联连接的双模型滤波器及多个串联连接在所述双模型滤波器与所述天线端子之间的谐振器。

15、根据权利要求14所述的天线分离器，其中，所述发射滤波器包括多个位于所述天线端子一侧的串联谐振器。

16、根据权利要求14所述的天线分离器，其中，构成所述梯型发射滤波器的所述谐振器为压电薄膜谐振器。

17、根据权利要求14所述的天线分离器，其中，所述天线分离器还包括并联连接在所述发射滤波器与所述接收滤波器的公共耦合点和所述天线端子之间的电感器。

18、根据权利要求14所述的天线分离器，其中，所述天线分离器还包括串联连接在所述发射滤波器与所述接收滤波器的公共耦合点和所述天线端子之间的陷波电路。

Images