CN101253630A - 用于成像器的埋入式导体 - Google Patents

用于成像器的埋入式导体 Download PDF

Info

Publication number
CN101253630A
CN101253630A CNA2006800317706A CN200680031770A CN101253630A CN 101253630 A CN101253630 A CN 101253630A CN A2006800317706 A CNA2006800317706 A CN A2006800317706A CN 200680031770 A CN200680031770 A CN 200680031770A CN 101253630 A CN101253630 A CN 101253630A
Authority
CN
China
Prior art keywords
pixel cell
insulating barrier
silicide
layer
joining zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800317706A
Other languages
English (en)
Other versions
CN101253630B (zh
Inventor
霍华德·E·罗兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101253630A publication Critical patent/CN101253630A/zh
Application granted granted Critical
Publication of CN101253630B publication Critical patent/CN101253630B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种像素单元(200)，其具有：光电转换装置(21)，其位于衬底(11)的表面处；以及至少一个接点区域(277)，从所述至少一个接点区域输出或接收电荷或信号。第一绝缘层(233)位于所述光电转换装置和所述至少一个接点区域上。所述像素单元进一步包含与所述至少一个接点区域接触的至少一个导体。所述导体包含多晶硅材料(271)，其延伸穿过所述第一绝缘层并与所述至少一个接点区域接触。此外，包含硅化物和难熔金属中的至少一者的导电材料(272)可在所述多晶硅材料上并与其接触。

Description

用于成像器的埋入式导体
技术领域
本发明大体上涉及半导体装置领域，且更特定来说，涉及用于图像传感器中的改进的导体。
背景技术
CMOS图像传感器逐渐用作对电荷耦合装置(CCD)图像传感器的低成本替代物。在CMOS图像传感器中，像素单元的有源元件执行以下必要的功能：(1)光子到电荷的转换；(2)图像电荷的累积；(3)伴有电荷放大的电荷向感测节点的转移；(4)在电荷转移到感测节点之前将感测节点重新复位为已知状态；(5)选择一个像素进行读出；以及(6)输出和放大表示来自感测节点的像素电荷的信号。
例如在Nixon等人的“256x256CMOS Active Pixel Sensor Camera-on-a-Chip”(IEEEJournal of Solid-State Circuits，Vol.31(12)，pp.2046-2050(1996))和Mendis等人的“CMOSActive Pixel Image Sensors”(IEEE Transactions on Electron Devices，Vol.41(3)，pp.452-453(1994))中所论述，上述类型的CMOS图像传感器是通常已知的。例如在转让给Micron Technology，Inc的第6,140,630号美国专利、第6,376,868号美国专利、第6,310,366号美国专利、第6,326,652号美国专利、第6,204,524号美国专利和第6,333,205号美国专利中描述示范性CMOS图像传感器电路、其处理步骤以及图像传感器电路的各种CMOS元件的功能的详细描述。以上每个专利的揭示内容以全文引用的方式并入本文。
图1A是常规CMOS像素单元1的示意图，其包含常规像素单元10。图1B展示图1A的像素单元10的俯视平面图，而图1C展示图1B的像素单元10沿着线1C-1C′的横截面图。通常，像素单元10形成在衬底11(图1C)的表面处。像素单元10通过隔离区12(图1C)与其它像素单元10和外围电路(未图示)隔离，所述隔离区12展示为浅沟槽隔离(STI)区。衬底11被掺杂成第一导电类型，例如p型，且偏置于接地电位。
如此项技术中已知，像素单元10的功能是接收光的光子并将这些光子转换为由电子承载的电荷。为此，像素单元10中的每一者包含光子转换装置21，其展示为引脚光电二极管，但可为非引脚光电二极管、光电门、光电导体或其它光敏装置。光电二极管21包含n型光电二极管电荷累积区22和p型表面层23(图1C)。
每个像素单元10还包含转移晶体管27，其在其栅电极30b处接收转移控制信号TX。转移晶体管27连接到光电二极管21和浮动扩散区25。在操作期间，TX信号操作转移晶体管27以将电荷从光电二极管电荷累积区22转移到浮动扩散区25。
像素单元20进一步包含复位晶体管28，其在其栅电极30b处接收复位控制信号RST。复位晶体管28连接到浮动扩散区25，且包含通过接点61耦合到电压源Vaa-pix的源极/漏极区60。响应于RST信号，复位晶体管28操作以将扩散区25复位为预定电荷电平Vaa-pix。
源极跟随器晶体管29具有通过接点61耦合到浮动扩散区25的栅电极30b，其接收并放大来自扩散区25的电荷电平。源极跟随器晶体管29还包含耦合到电源电压Vaa-pix的第一源极/漏极区60以及连接到行选择晶体管26的第二源极/漏极区60。行选择晶体管26在其栅电极30b处接收行选择控制信号ROW_SEL。响应于ROW_SEL信号，行选择晶体管26将像素单元10耦合到列线22，列线22耦合到行选择晶体管26的源极/漏极区60。当操作行选择栅电极30b时，通过列线22从像素单元20输出输出电压。
如图1C所示，晶体管栅极30b是栅极堆叠30的一部分。尽管图1C仅展示具有栅极堆叠30的转移晶体管27和复位晶体管28，但源极跟随器晶体管29和行选择晶体管26也包含各自的栅极堆叠30。栅极堆叠30通常包含第一绝缘层30a，其充当栅极氧化物层。充当栅电极的导电材料层30b沉积在第一绝缘层30a上。栅极堆叠绝缘层30c沉积在栅电极30b上。另外，栅极堆叠30可包含处于栅电极30b与栅极堆叠绝缘层30c之间的高电导率材料层，例如硅化物层或势垒层和难熔金属层。然而当此种高导电材料包含在像素单元10的栅极堆叠30中时，暗电流可急剧增加。
需要具有一种包含将不会导致暗电流增加的低电阻导体的像素单元。
发明内容
本发明的示范性实施例提供一种像素单元，其具有：光电转换装置，其位于衬底的表面处；以及至少一个接点区域，从所述至少一个接点区域输出或接收电荷或信号。第一绝缘层位于所述光电转换装置和所述至少一个接点区域上。所述像素单元进一步包含与所述至少一个接点区域接触的至少一个导体。所述导体包含多晶硅材料，所述多晶硅材料延伸穿过所述第一绝缘层并与所述至少一个接点区域接触。而且，包含硅化物和难熔金属中的至少一者的导电材料可在所述多晶硅材料上并与其接触。
附图说明
从下文参看附图提供的对示范性实施例的详细描述中将更明白本发明的上述和其它优点与特征，其中：
图1A是常规CMOS像素单元的示意图；
图1B是图1A的像素单元10的俯视平面图；
图1C是图1B的像素单元沿着线1C-1C′的横截面图；
图2是根据本发明示范性实施例的像素单元的横截面图；
图3A-3I描绘处于各个处理阶段的图2的像素单元；
图4是根据本发明另一示范性实施例的像素单元的横截面图；
图5是根据本发明另一示范性实施例的像素单元的横截面图；
图6是根据本发明示范性实施例的CMOS图像传感器的框图；以及
图7是包含图6的CMOS图像传感器的处理器系统的框图。
具体实施方式
在以下具体实施方式中对附图做出参考，附图形成本发明的一部分并说明可实施本发明的特定实施例。在图中，相同参考标号在全部若干视图中描述大体类似的组件。以充分的细节描述这些实施例以使所属领域的技术人员能够实施本发明，且应了解可利用其它实施例，且可在不脱离本发明精神和范围的情况下做出结构、逻辑和电改变。
术语“晶片”和“衬底”应理解为包含硅、绝缘体上硅(SOI)或蓝宝石上硅(SOS)技术、掺杂和未掺杂半导体、由基础半导体底座支撑的硅外延层以及其它半导体结构。此外，当在以下描述中引用“晶片”或“衬底”时，已利用先前的工艺步骤来形成基础半导体结构或底座中的区或结，另外，半导体无需基于硅，而是可基于硅锗、锗或砷化镓。
术语“像素”或“像素单元”是指含有用于将电磁辐射转换为电信号的光电转换装置的像素单位单元。
参看图式，图2描绘根据本发明示范性实施例的像素单元200的横截面图。像素单元200类似于图1A-1C描绘的像素单元10，不同的是像素单元200包含低电阻(即，高电导率)导体270。而且，像素单元200可包含围绕隔离区12并位于隔离区12下方的p型阱241，以及位于浮动扩散区25、复位晶体管28和转移晶体管27的一部分下方的p型阱242。此外，如图2所示，第一、第二、第三和第四绝缘层233、234、250、251分别形成在衬底11和栅极堆叠30上。第一绝缘层233的部分形成栅极堆叠30上的侧壁隔离物。
导体270与导电区域277接触，可从所述导电区域277输出和/或接收电荷或信号。因此，导体270可用以将各线路70(例如，行线、输出信号线、电源线和/或外围电路)路由到像素单元200。图2描绘与转移晶体管27和复位晶体管28的栅电极30b、浮动扩散区25以及复位晶体管28的源极/漏极区60接触的导体270。导体270分别包含第一和第二导电层271、272。通过第二和第三绝缘层234、250形成第一和第二导电层271、272。对于与栅电极30b接触的导体270，第一导电层271还延伸穿过栅极堆叠绝缘层30c。
优选的是，第一导电层271是多晶硅层。第二导电层272形成在第一导电层271上。第二导电层272可为单一材料层或包括一种以上材料层的复合层。举例来说，第二导电层272可为硅化物层，尤其为例如硅化钨、硅化钛、硅化钨、硅化钴、硅化钼或硅化钽；或势垒金属/难熔金属层，尤其为例如氮化钨(WNx)/钨、氮化钛/钨(TiN/W)。
如下文更详细描述，在光电二极管21以及第一若干绝缘层233、234和250形成之后形成导体270。因此，当导体270形成时由绝缘层233、234和250保护光电二极管21。以此方式，导体270的形成不会增加暗电流。
图3A-3I描绘根据本发明示范性实施例的像素单元200的形成。对于本文描述的任何动作来说不需要特定次序，除了那些逻辑上需要先前动作的结果的动作。因此，尽管下文将动作描述为按一般次序执行，但所述次序只是示范性的，且可在需要时改变。
图3A说明处于制造初始阶段的像素单元200。在所说明的示范性实施例中，衬底11是第一导电类型的硅衬底，第一导电类型对于此示范性实施例来说为p型。隔离区12形成于衬底11中并填充有绝缘材料。所述绝缘材料可为：氧化物材料，例如氧化硅；氮氧化物；氮化物材料，例如氮化硅；碳化硅；高温聚合物；或其它合适的绝缘材料。如图3A所示，隔离区12可为浅沟槽隔离(STI)区。用于STI区12的绝缘材料优选为高密度等离子体(HDP)氧化物，其为具有有效填充窄沟槽的较高能力的材料。
将掺杂的p型阱241、242植入衬底11中，同样如图3A所示。p阱241、242在衬底中形成在远离将形成光电二极管21(图2)的区域处。可与邻近的像素单元(未图示)共用p阱241、242。通过任何已知方法形成p阱241、242。举例来说，可在衬底11上将光致抗蚀剂层(未图示)图案化，其在将形成p阱241、242的区域上具有开口。可通过光致抗蚀剂中的所述开口将例如硼的p型掺杂剂植入衬底11中。p阱241、242形成为具有比衬底11的邻近部分高的p型掺杂剂浓度。
图3B描绘转移晶体管27(图2)和复位晶体管28(图2)栅极堆叠30的形成。尽管未图示，但源极跟随器和行选择晶体管29、26(图1A和1B)分别可与转移晶体管27和复位晶体管28同时形成，如下文所述。
为形成栅极堆叠30，在衬底11上生长或沉积例如氧化硅的第一绝缘层30a。第一绝缘层30a充当随后形成的晶体管栅电极30b的栅极氧化物层。接着在氧化物层30a上沉积导电材料层30b。导电层30b充当晶体管27、28(图2)的栅电极。栅电极30b可为多晶硅层，其可被掺杂为第二导电类型，例如n型。在栅电极30b上沉积第二绝缘层30c，本文称为栅极堆叠绝缘层。栅极堆叠绝缘层30c可由例如TEOS、氧化硅(SiO2)、氮化物(例如，氮化硅)、氮氧化物(氮氧化硅)、ON(氧化物-氮化物)、NO(氮化物-氧化物)或ONO(氧化物-氮化物-氧化物)形成。
可通过常规方法形成栅极堆叠层30a、30b、30c，尤其例如在熔炉中生长、化学气相沉积(CVD)或等离子增强化学气相沉积(PECVD)。接着将层30a、30b、30c图案化和蚀刻以形成图3B所示的多层栅极堆叠30。
本发明不限于上述栅极堆叠30的结构。可在需要时如此项技术中已知而添加额外层或改变栅极堆叠30。
如图3C描绘，在衬底11中植入掺杂的n型区22。举例来说，可在衬底11上将光致抗蚀剂层(未图示)图案化，其在将形成光电二极管21(图2)的衬底11表面上具有开口。可通过所述开口将例如磷、砷或锑的n型掺杂剂植入衬底11中。可使用多次植入来修整区22的掺杂曲线。在需要时，可进行成角度的植入以形成掺杂区22，使得以相对于衬底11表面成90度以外的角度来进行植入。
如图3C所示，从邻近于转移栅极堆叠30的点形成n型区22，且所述n型区22在衬底11内在转移栅极堆叠30与隔离区12之间延伸。区22形成用于收集光生电荷的光敏电荷累积区。
通过已知方法植入浮动扩散区25和源极/漏极区60，以实现图3C所示的结构。浮动扩散区25和源极/漏极区60形成为n型区。可使用任何合适的n型掺杂剂，例如磷、砷或锑。浮动扩散区25形成于转移栅极堆叠30的与n型光电二极管区22相对的侧面上。源极/漏极区60形成于复位栅极堆叠30的与浮动扩散区25相对的侧面上。
图3D描绘第一绝缘层233的形成。此层233可为通过此项技术中已知的方法形成的任何适当的绝缘材料，尤其例如原硅酸四乙酯(TEOS)、二氧化硅、氮化硅、氮氧化物。
图3E说明衬底11内表面层23的形成。在所说明的实施例中，可使用例如硼、铟或任何其它合适的p型掺杂剂的p型掺杂剂来形成p型表面层23。或者，如果需要，可在n型区22(图3C)之前形成表面层23。
如图3E所示蚀刻第一绝缘层233。层233的剩余部分形成复位栅极堆叠30的侧壁和转移栅极堆叠30的侧壁上的侧壁隔离物。层233保留在转移栅极堆叠30的一部分和光电二极管21上。或者，可图案化/蚀刻第一绝缘层233以使得仅侧壁隔离物(未图示)保留在栅极堆叠30上。
视情况，可在第一绝缘层233上形成第二绝缘层234(例如，TEOS层)以实现图3E所示的结构。
如图3F中描绘，在第二绝缘层234上形成第三绝缘层250。在图3F的实施例中，第三绝缘层250是硼磷硅酸盐玻璃(BPSG)层。作为替代，第三绝缘层可尤其为例如二氧化硅、硼硅酸盐玻璃(BSG)、或磷硅酸盐玻璃(PSG)。通过例如化学机械抛光(CMP)步骤来平面化第三绝缘层250。
如图3G所示，在第二绝缘层234和第三绝缘层250中形成开口252、253。可通过任何已知技术形成开口252、253。形成开口252以暴露栅极堆叠30的栅电极30b。形成开口253以暴露浮动扩散区25和源极/漏极区60。
图3H描绘填充开口252、253的第一导电层271的形成。优选的是，第一导电层271是多晶硅层。第二导电层272形成于第一导电层271上。第二导电层272可为单一材料层或为包括一种以上材料层的复合层。举例来说，第二导电层272可为硅化物层，尤其为例如硅化钨、硅化钛、硅化钴、硅化钼或硅化钽；或势垒金属/难熔金属层，尤其为例如氮化钨(WNx)/钨、氮化钛/钨(TiN/W)。应注意，对于不需要低电阻的应用来说不需要第二导电层272。
将第一和第二导电层271、272图案化以形成导体270，如图3I所示。如上所述，导体270的形成不会显著增加暗电流，因为当形成导体270时光电二极管21受到保护。在所说明的实施例中，光电二极管21由第一、第二和第三绝缘层233、234、250保护。
在导体270和第三绝缘层250上形成第四绝缘层251以实现图2所示的结构。第四绝缘层251可例如为二氧化硅、BSG、PSG或BPSG。使用常规的处理方法来形成像素200的其它结构(未图示)。举例来说，形成用以将导体270连接到行线70的屏蔽和金属化层以及像素200的其它连接。
图4是根据本发明另一示范性实施例的像素单元400的横截面图。像素单元400类似于像素单元200(图2)，不同的是第一导电层271仅形成于第三绝缘层250内。像素单元400可如上文结合图3A-3I所述而形成，不同的是在形成第一导电层271之后且在形成第二导电层之前，通过例如化学机械抛光(CMP)步骤平面化第一导电层271。因此，仅图案化第二导电层272。
另外，在图4实施例中，第二导电层272可进一步包含多晶硅层。因此，第二导电层272可例如具有多晶硅/硅化物或多晶硅/势垒金属/难熔金属分层结构。
图5是根据本发明另一示范性实施例的像素单元500的横截面图。像素单元500类似于像素单元200(图2)，不同的是省略了第三经平面化的绝缘层250。像素单元500可如上文结合图3A-3I所述而形成，不同的是省略了形成第三经平面化的绝缘层250的步骤并通过第二绝缘层234和栅极绝缘层30c形成开口252，以及通过第二绝缘层234形成开口253。
尽管结合4T像素单元200(图2)、400(图4)和500(图5)描述以上实施例，但像素单元200、400、500的配置只是示范性的，且本发明还可并入具有不同数目的晶体管的其它像素电路中。不加以限制，此类电路可包含三晶体管(3T)像素单元或五个(5T)或五个以上晶体管像素单元。3T单元省略了转移晶体管，但可具有邻近于光电转换装置的复位晶体管。5T、6T和7T像素单元与4T像素单元的不同之处在于分别添加了一个、两个或三个晶体管，例如快门晶体管、CMOS光栅晶体管和抗晕晶体管。此外，尽管结合CMOS像素单元200、400、500描述以上实施例，但本发明还适用于电荷耦合装置(CCD)图像传感器中的像素单元。
图6的框图说明典型的单芯片CMOS图像传感器600。图像传感器600包含像素单元阵列680，其具有一个或一个以上像素单元，例如上文所述的包含低电阻导体270的像素单元200(图2)。阵列680的像素单元排列成预定数目的列和行。或者，像素阵列680可包含像素单元400(图4)和/或500(图5)。
在操作中，逐一地读出阵列680中的像素单元行。因此，通过行选择线同时选择阵列680的一行中的所有像素单元以进行读出，且选定行中的每个像素单元均向用于其列的读出线提供表示所接收光的信号。在阵列680中，每一列也具有一选择线，且响应于列选择线选择性地读出每一列的像素单元。
由行驱动器682响应于行地址解码器681选择性地启动阵列680中的行线。由列驱动器684响应于列地址解码器685选择性地启动列选择线。由时序和控制电路683操作阵列680，所述时序和控制电路683控制地址解码器681、685以用于选择适当的行和列线进行像素信号读出。
列读出线上的信号通常包含用于每个像素单元的像素复位信号(Vrst)和像素图像信号(Vphoto)。响应于列驱动器684，将两个信号都读取到取样和保持电路(S/H)686中。差分放大器(AMP)687针对每个像素单元产生差分信号(Vrst-Vphoto)，且由模拟到数字转换器(ADC)688数字化每个像素单元的差分信号。模拟到数字转换器688将经数字化的像素信号供应到图像处理器689，图像处理器689在提供界定图像输出的数字信号之前执行适当的图像处理。
图7说明包含图6的图像传感器600的处理器系统700。处理器系统700是可包含图像传感器装置的具有数字电路的系统的示范。没有限制的情况下，此类系统可包含计算机系统、摄像机系统、扫描仪、机器视觉、车辆导航、视频电话、监视系统、自动聚焦系统、星体跟踪系统、运动检测系统、图像稳定系统以及数据压缩系统。
例如摄像机系统的系统700通常包括中央处理单元(CPU)760，例如微处理器，其通过总线763与输入/输出(I/O)装置761通信。图像传感器600也通过总线763与CPU760通信。系统700还包含随机存取存储器(RAM)762，且可包含可移除存储器764，例如快闪存储器，其也通过总线763与CPU 760通信。图像传感器600可与具有或不具有存储器存储装置的处理器(例如CPU、数字信号处理器或微处理器)一起组合在单一集成电路上或与位于与处理器不同的芯片上。
再次注意到以上描述和图式是示范性的，且说明实现本发明的目标、特征和优点的优选实施例。不希望本发明限于所说明的实施例。在所附权利要求书的精神和范围内的对本发明的任何修改都应视为本发明的一部分。

Claims (67)

1.一种像素单元，其包括：
光电转换装置，其位于衬底的表面处；
至少一个接点区域，从所述至少一个接点区域输出或接收电荷或信号；
第一绝缘层，其在所述光电转换装置和所述至少一个接点区域上；以及
至少一个导体，其与所述至少一个接点区域接触，所述至少一个导体包括：
含多晶硅材料，其延伸穿过所述第一绝缘层并与所述至少一个接点区域接触。
2.根据权利要求1所述的像素单元，其中导电材料在所述含多晶硅材料上并与其接触，所述导电材料包括硅化物和难熔金属中的至少一者。
3.根据权利要求1所述的像素单元，其中所述至少一个接点区域是栅电极。
4.根据权利要求2所述的像素单元，其中所述栅电极是转移、复位、行选择和源极跟随器晶体管中的一者的栅电极。
5.根据权利要求1所述的像素单元，其中所述至少一个接点区域是浮动扩散区。
6.根据权利要求1所述的像素单元，其中所述至少一个接点区域是晶体管的源极/漏极区。
7.根据权利要求2所述的像素单元，其中所述导电材料包括硅化物。
8.根据权利要求7所述的像素单元，其中所述导电材料包括选自由以下各物组成的群组的硅化物：硅化钨、硅化钛、硅化钴、硅化钼和硅化钽。
9.根据权利要求2所述的像素单元，其中所述导电材料包括势垒金属/难熔金属层。
10.根据权利要求9所述的像素单元，其中所述导电材料包括氮化钨/钨层。
11.根据权利要求9所述的像素单元，其中所述导电材料包括氮化钛/钨层。
12.根据权利要求2所述的像素单元，其中所述导电材料包括氮化钨层。
13.根据权利要求1所述的像素单元，其进一步包括在所述光电转换装置上且在所述第一绝缘层下方的第二绝缘层。
14.根据权利要求1所述的像素单元，其中所述含多晶硅材料具有与所述第一绝缘层的顶表面在同一平面上的顶表面。
15.根据权利要求1所述的像素单元，其中所述含多晶硅材料的顶表面在所述第一绝缘层的顶表面上。
16.根据权利要求1所述的像素单元，其进一步包括多个接点区域和多个导体，每个导体与各自的接点区域接触。
17.一种像素单元，其包括：
光电转换装置，其位于衬底的表面处；
第一晶体管，其耦合到所述光电转换装置，所述第一晶体管具有栅电极和在所述栅电极上的栅极绝缘体；
至少一个绝缘层，其在所述光电转换装置和所述第一晶体管上；以及
第一导体，其与所述栅电极接触，所述导体包括：
含多晶硅材料，其延伸穿过所述第一绝缘层和所述栅极绝缘体以接触所述栅电极。
18.根据权利要求17所述的像素单元，其中导电材料在所述含多晶硅材料上并与其接触，所述导电材料包括硅化物和难熔金属中的至少一者。
19.根据权利要求17所述的像素单元，其进一步包括：
浮动扩散区，其耦合到所述第一晶体管；以及
第二导体，其与所述浮动扩散区接触，其中所述第二导体包括所述含多晶硅材料，所述含多晶硅材料延伸穿过所述至少一个绝缘层和所述栅极绝缘体以接触所述栅电极，且所述导电材料在所述含多晶硅材料上并与其接触。
20.根据权利要求17所述的像素单元，其进一步包括在所述光电转换装置上且在所述至少一个绝缘层下方的第二绝缘层。
21.根据权利要求17所述的像素单元，其中所述至少一个绝缘层包括硼磷硅酸盐玻璃。
22.根据权利要求17所述的像素单元，其中所述至少一个绝缘层包括原硅酸四乙酯。
23.一种图像传感器，其包括：
衬底；以及
像素单元阵列，至少一个像素单元包括：
光电转换装置，其位于衬底的表面处；
至少一个接点区域，从所述至少一个接点区域输出或接收电荷或信号；
第一绝缘层，其在所述光电转换装置和所述至少一个接点区域上；以及
至少一个导体，其与所述至少一个接点区域接触，所述至少一个导体包括：
含多晶硅材料，其延伸穿过所述第一绝缘层并与所述至少一个接点区域接触。
24.根据权利要求23所述的图像传感器，其中导电材料在所述含多晶硅材料上并与其接触，所述导电材料包括硅化物和难熔金属中的至少一者。
25.根据权利要求23所述的图像传感器，其中所述至少一个接点区域是栅电极。
26.根据权利要求25所述的图像传感器，其中所述栅电极是转移、复位、行选择和源极跟随器晶体管中的一者的栅电极。
27.根据权利要求23所述的图像传感器，其中所述至少一个接点区域是浮动扩散区。
28.根据权利要求23所述的图像传感器，其中所述至少一个接点区域是晶体管的源极/漏极区。
29.根据权利要求24所述的图像传感器，其中所述导电材料包括硅化物层。
30.根据权利要求29所述的图像传感器，其中所述导电材料包括选自由以下各物组成的群组的硅化物：硅化钨、硅化钛、硅化钴、硅化钼或硅化钽。
31.根据权利要求24所述的图像传感器，其中所述导电材料包括势垒金属/难熔金属层。
32.根据权利要求31所述的图像传感器，其中所述导电材料包括氮化钨/钨层。
33.根据权利要求31所述的图像传感器，其中所述导电材料包括氮化钛/钨层。
34.根据权利要求24所述的图像传感器，其中所述导电材料包括氮化钨层。
35.根据权利要求23所述的图像传感器，其进一步包括在所述光电转换装置上且在所述第一绝缘层下方的第二绝缘层。
36.根据权利要求23所述的图像传感器，其进一步包括多个接点区域和多个导体，每个导体与各自的接点区域接触。
37.根据权利要求23所述的图像传感器，其进一步包括耦合到所述至少一个导体的至少一个线路，所述线路耦合到所述至少一个像素单元外部的电路。
38.根据权利要求23所述的图像传感器，其中所述至少一个像素单元是四晶体管像素单元。
39.根据权利要求23所述的图像传感器，其中所述至少一个像素单元是三晶体管像素单元。
40.根据权利要求23所述的图像传感器，其中所述至少一个像素单元是电荷耦合装置型像素单元。
41.一种处理器系统，其包括：
(i)处理器；以及
(ii)图像传感器，其耦合到所述处理器，所述图像传感器包括：
衬底；以及
像素单元阵列，至少一个像素单元包括：
光电转换装置，其位于衬底的表面处；
至少一个接点区域，从所述至少一个接点区域输出或接收电荷或信号；
第一绝缘层，其在所述光电转换装置和所述至少一个接点区域上；以及
至少一个导体，其与所述至少一个接点区域接触，所述至少一个导体包括：
含多晶硅材料，其延伸穿过所述第一绝缘层并与所述至少一个接点区域接触。
42.根据权利要求41所述的系统，其中导电材料在所述含多晶硅材料上并与其接触，所述导电材料包括硅化物和难熔金属中的至少一者。
43.根据权利要求41所述的系统，其中所述图像传感器是CMOS图像传感器。
44.根据权利要求41所述的系统，其中所述图像传感器是电荷耦合装置图像传感器。
45.一种形成像素单元的方法，所述方法包括以下动作：
在衬底的表面处形成光电转换装置；
形成第一接点区域；
在所述光电转换装置和所述第一接点区域上形成至少一第一绝缘层；
在所述第一绝缘层中形成至少一个开口；
在所述开口内且与其所述接点区域接触地提供含多晶硅材料。
46.根据权利要求45所述的方法，其进一步包括在所述含多晶硅材料上并与其接触地形成导电材料层的动作，所述形成所述导电材料的动作包括形成硅化物和难熔金属中的至少一者。
47.根据权利要求45所述的方法，其中所述形成所述至少一个接点区域的动作包括形成栅电极。
48.根据权利要求47所述的方法，其中所述形成所述至少一个接点区域的动作包括形成转移、复位、行选择和源极跟随器晶体管中的一者的栅电极。
49.根据权利要求45所述的方法，其中所述形成所述至少一个接点区域的动作包括形成浮动扩散区。
50.根据权利要求45所述的方法，其中所述形成所述至少一个接点区域的动作包括形成晶体管的源极/漏极区。
51.根据权利要求46所述的方法，其中所述提供所述导电材料的动作包括形成硅化物层。
52.根据权利要求51所述的方法，其中所述形成所述硅化物层的动作包括：形成包括选自由以下各物组成的群组的硅化物的硅化物层：硅化钨、硅化钛、硅化钴、硅化钼和硅化钽层。
53.根据权利要求46所述的方法，其中所述提供所述导电材料的动作包括形成势垒金属/难熔金属层。
54.根据权利要求53所述的方法，其中所述提供所述导电材料的动作包括形成氮化钨/钨层。
55.根据权利要求53所述的方法，其中所述提供所述导电材料的动作包括形成氮化钛/钨层。
56.根据权利要求45所述的方法，其进一步包括在所述光电转换装置上且在所述第一绝缘层下方形成第二绝缘层的动作。
57.根据权利要求45所述的方法，其进一步包括平面化所述含多晶硅材料和所述第一绝缘层以使得所述含多晶硅材料具有与所述第一绝缘层的顶表面在同一平面上的顶表面的动作。
58.根据权利要求57所述的方法，其进一步包括在所述含多晶硅材料上并与其接触地形成导电材料层的动作，其中所述形成所述导电材料的动作包括形成多晶硅/势垒金属/难熔金属层。
59.根据权利要求57所述的方法，其进一步包括在所述含多晶硅材料上并与其接触地形成导电材料层的动作，其中所述形成所述导电材料的动作包括形成多晶硅/硅化物层。
60.根据权利要求45所述的方法，其进一步包括形成多个接点区域和形成多个开口的动作，每个开口经形成以暴露各自的接点区域，其中所述含多晶硅层形成在每一所述开口内并与各自的接点区域接触。
61.根据权利要求45所述的方法，其进一步包括以下动作：
形成耦合到所述至少一个导体的至少一个线路；以及
将所述至少一个线路耦合到所述至少一个像素单元外部的电路。
62.一种形成像素单元的方法，所述方法包括以下动作：
在衬底的表面处形成光电转换装置；
形成耦合到所述光电转换装置的第一晶体管，所述第一晶体管具有栅电极和在所述栅电极上的栅极绝缘体；
在所述光电转换装置和所述第一晶体管上形成至少一个绝缘层；
在所述至少一个绝缘层和所述栅极绝缘层中形成第一开口，所述第一开口延伸到所述栅电极；
在所述第一开口中且与所述栅电极接触地提供含多晶硅层。
63.根据权利要求62所述的方法，其进一步包括以下动作：
在所述含多晶硅层上并与其接触地提供导电层，所述导电层包括硅化物和难熔金属中的至少一者。
64.根据权利要求62所述的方法，其进一步包括以下动作：
形成耦合到所述第一晶体管的浮动扩散层；以及
在所述第二绝缘层中形成第二开口，所述第二开口延伸到所述浮动扩散区，其中
所述提供所述含多晶硅层的动作包括在所述第二开口中提供所述含多晶硅层。
65.根据权利要求62所述的方法，其进一步包括在所述光电转换装置上形成第一和第二绝缘层的动作。
66.根据权利要求62所述的方法，其中所述形成所述至少一个绝缘层的动作包括形成硼磷硅酸盐玻璃层。
67.根据权利要求62所述的方法，所述形成所述至少一个绝缘层的动作包括形成原硅酸四乙酯层。
CN200680031770.6A 2005-06-29 2006-06-20 用于成像器的埋入式导体 Active CN101253630B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/168,760 US8018015B2 (en) 2005-06-29 2005-06-29 Buried conductor for imagers
US11/168,760 2005-06-29
PCT/US2006/023878 WO2007005267A1 (en) 2005-06-29 2006-06-20 Buried conductor for imagers

Publications (2)

Publication Number Publication Date
CN101253630A true CN101253630A (zh) 2008-08-27
CN101253630B CN101253630B (zh) 2016-08-24

Family

ID=37012140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680031770.6A Active CN101253630B (zh) 2005-06-29 2006-06-20 用于成像器的埋入式导体

Country Status (8)

Country Link
US (2) US8018015B2 (zh)
EP (1) EP1897141B1 (zh)
JP (1) JP5483148B2 (zh)
KR (1) KR101008748B1 (zh)
CN (1) CN101253630B (zh)
SG (1) SG161295A1 (zh)
TW (1) TWI339892B (zh)
WO (1) WO2007005267A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104081535A (zh) * 2011-11-29 2014-10-01 Lg伊诺特有限公司 太阳能电池及其制造方法
CN106711162A (zh) * 2015-11-18 2017-05-24 豪威科技股份有限公司 图像传感器及其制作方法
CN110444556A (zh) * 2019-08-30 2019-11-12 上海华力微电子有限公司 Cmos传感器及cmos传感器的形成方法
CN110828497A (zh) * 2019-11-19 2020-02-21 上海华力微电子有限公司 一种垂直栅cmos图像传感器及制造方法
CN113013186A (zh) * 2019-12-20 2021-06-22 豪威科技股份有限公司 用于成像系统中的像素单元的隧道触点

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348651B2 (en) * 2004-12-09 2008-03-25 Taiwan Semiconductor Manufacturing Co., Ltd. Pinned photodiode fabricated with shallow trench isolation
JP4725095B2 (ja) * 2004-12-15 2011-07-13 ソニー株式会社 裏面入射型固体撮像装置及びその製造方法
KR100746222B1 (ko) * 2005-07-11 2007-08-03 삼성전자주식회사 이미지 센서의 제조방법들
KR101146590B1 (ko) * 2007-05-29 2012-05-16 삼성전자주식회사 다중우물 시모스 이미지센서 및 그 제조방법
WO2009055778A1 (en) * 2007-10-25 2009-04-30 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing lateral germanium detectors
JP2010206174A (ja) 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびその製造方法ならびにカメラ
JP2010206172A (ja) * 2009-02-06 2010-09-16 Canon Inc 撮像装置およびカメラ
JP2010206173A (ja) 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびカメラ
JP5564874B2 (ja) 2009-09-25 2014-08-06 ソニー株式会社 固体撮像装置、及び電子機器
US8853862B2 (en) * 2011-12-20 2014-10-07 International Business Machines Corporation Contact structures for semiconductor transistors
JPWO2013190759A1 (ja) * 2012-06-21 2016-02-08 パナソニックＩｐマネジメント株式会社 固体撮像素子及びその製造方法
US9287313B2 (en) * 2013-03-12 2016-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Active pixel sensor having a raised source/drain
CN109686663A (zh) * 2018-12-27 2019-04-26 上海华力微电子有限公司 一种半导体结构及其制造方法
CN113130516A (zh) 2020-01-15 2021-07-16 联华电子股份有限公司 半导体影像感测元件及其制作方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136355A (en) * 1987-11-25 1992-08-04 Marconi Electronic Devices Limited Interconnecting layer on a semiconductor substrate
US5057448A (en) * 1988-02-26 1991-10-15 Hitachi, Ltd. Method of making a semiconductor device having DRAM cells and floating gate memory cells
KR930004295B1 (ko) * 1988-12-24 1993-05-22 삼성전자 주식회사 Vlsi 장치의 n+ 및 p+ 저항영역에 저저항 접속방법
US5528081A (en) * 1993-06-25 1996-06-18 Hall; John H. High temperature refractory metal contact in silicon integrated circuits
JP3413078B2 (ja) 1997-10-06 2003-06-03 キヤノン株式会社 光電変換装置と密着型イメージセンサ
JP3988239B2 (ja) * 1998-03-19 2007-10-10 ソニー株式会社 固体撮像素子及びその製造方法
KR100291179B1 (ko) * 1998-06-29 2001-07-12 박종섭 자기정렬된실리사이드층을갖는씨모스이미지센서및그제조방법
US6392302B1 (en) * 1998-11-20 2002-05-21 Micron Technology, Inc. Polycide structure and method for forming polycide structure
US6639261B2 (en) * 1998-12-08 2003-10-28 Micron Technology, Inc. Method for forming a low leakage contact in a CMOS imager
US6287958B1 (en) * 1999-06-03 2001-09-11 Micron Technology, Inc. Method of manufacturing a self-aligned etch stop for polycrystalline silicon plugs on a semiconductor device
US6326652B1 (en) * 1999-06-18 2001-12-04 Micron Technology, Inc., CMOS imager with a self-aligned buried contact
JP3782297B2 (ja) * 2000-03-28 2006-06-07 株式会社東芝 固体撮像装置及びその製造方法
JP3664939B2 (ja) * 2000-04-14 2005-06-29 富士通株式会社 Ｃｍｏｓイメージセンサ及びその製造方法
IL156497A (en) * 2002-06-20 2007-08-19 Samsung Electronics Co Ltd Image sensor and method of fabricating the same
JP3795846B2 (ja) * 2002-08-29 2006-07-12 富士通株式会社 半導体装置
JP3840214B2 (ja) * 2003-01-06 2006-11-01 キヤノン株式会社 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ
KR100955735B1 (ko) * 2003-04-30 2010-04-30 크로스텍 캐피탈, 엘엘씨 씨모스 이미지 센서의 단위화소
JP2005005573A (ja) * 2003-06-13 2005-01-06 Fujitsu Ltd 撮像装置
KR100500573B1 (ko) * 2003-07-01 2005-07-12 삼성전자주식회사 금속 배선 및 그 제조 방법, 금속 배선을 포함하는 이미지소자 및 그 제조 방법
JP4578792B2 (ja) * 2003-09-26 2010-11-10 富士通セミコンダクター株式会社 固体撮像装置
KR100539253B1 (ko) 2004-03-10 2005-12-27 삼성전자주식회사 폴리실리콘 콘택 스터드를 갖는 ｃｍｏｓ 이미지 디바이스
KR100719338B1 (ko) * 2004-06-15 2007-05-17 삼성전자주식회사 이미지 센서 및 그 형성 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104081535A (zh) * 2011-11-29 2014-10-01 Lg伊诺特有限公司 太阳能电池及其制造方法
CN104081535B (zh) * 2011-11-29 2016-08-17 Lg伊诺特有限公司 太阳能电池及其制造方法
US9966485B2 (en) 2011-11-29 2018-05-08 Lg Innotek Co., Ltd. Solar cell and method of fabricating the same
CN106711162A (zh) * 2015-11-18 2017-05-24 豪威科技股份有限公司 图像传感器及其制作方法
CN110444556A (zh) * 2019-08-30 2019-11-12 上海华力微电子有限公司 Cmos传感器及cmos传感器的形成方法
CN110828497A (zh) * 2019-11-19 2020-02-21 上海华力微电子有限公司 一种垂直栅cmos图像传感器及制造方法
CN110828497B (zh) * 2019-11-19 2022-03-18 上海华力微电子有限公司 一种垂直栅cmos图像传感器及制造方法
CN113013186A (zh) * 2019-12-20 2021-06-22 豪威科技股份有限公司 用于成像系统中的像素单元的隧道触点

Also Published As

Publication number Publication date
US20070200181A1 (en) 2007-08-30
US7842523B2 (en) 2010-11-30
TW200709401A (en) 2007-03-01
US8018015B2 (en) 2011-09-13
WO2007005267A1 (en) 2007-01-11
SG161295A1 (en) 2010-05-27
KR101008748B1 (ko) 2011-01-14
EP1897141A1 (en) 2008-03-12
KR20080022225A (ko) 2008-03-10
JP5483148B2 (ja) 2014-05-07
US20070001235A1 (en) 2007-01-04
CN101253630B (zh) 2016-08-24
JP2008545275A (ja) 2008-12-11
TWI339892B (en) 2011-04-01
EP1897141B1 (en) 2019-06-12

Similar Documents

Publication Publication Date Title
CN101253630A (zh) 用于成像器的埋入式导体
US7608870B2 (en) Isolation trench geometry for image sensors
EP1935021B1 (en) Implanted isolation region for imager pixels
US8283710B2 (en) Low dark current image sensors with epitaxial SiC and/or carbonated channels for array transistors
US6897082B2 (en) Method of forming well for CMOS imager
KR100846005B1 (ko) 고 양자 효율을 위한 각도를 가지는 핀드 포토다이오드 및그 형성 방법
KR100777376B1 (ko) 트렌치 아이솔레이션을 위한 경사 이온주입
KR100794339B1 (ko) 이미징을 위한 포토센서의 다크 커런트 제거
US20050179072A1 (en) Isolation region implant permitting improved photodiode structure
CN101258599B (zh) 具有无隔离边缘的转移栅极的像素
US20060226428A1 (en) Vertical gate device for an image sensor and method of forming the same
JP2009535819A (ja) 高性能画像センサのための透明チャネル薄膜トランジスタベースのピクセル
KR20060030890A (ko) 자동 노출 제어 및 상관된 이중 샘플링을 위한 ｃｍｏｓ영상 장치 및 방법
JP2006526290A (ja) Ｃｍｏｓａｐｓ用のダブルピンフォトダイオードおよびその形成方法
JP2008541455A (ja) アクティブ領域上にゲートコンタクトを有するピクセル、及び同ピクセルを形成する方法
US20070045682A1 (en) Imager with gradient doped EPI layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant