KR100794339B1 - 이미징을 위한 포토센서의 다크 커런트 제거 - Google Patents

이미징을 위한 포토센서의 다크 커런트 제거 Download PDF

Info

Publication number
KR100794339B1
KR100794339B1 KR1020067004542A KR20067004542A KR100794339B1 KR 100794339 B1 KR100794339 B1 KR 100794339B1 KR 1020067004542 A KR1020067004542 A KR 1020067004542A KR 20067004542 A KR20067004542 A KR 20067004542A KR 100794339 B1 KR100794339 B1 KR 100794339B1
Authority
KR
South Korea
Prior art keywords
region
photosensor
halogen
semiconductor substrate
forming
Prior art date
Application number
KR1020067004542A
Other languages
English (en)
Other versions
KR20060034734A (ko
Inventor
챤드라 몰리
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20060034734A publication Critical patent/KR20060034734A/ko
Application granted granted Critical
Publication of KR100794339B1 publication Critical patent/KR100794339B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers

Landscapes

  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)
  • Fax Reproducing Arrangements (AREA)
  • Photoreceptors In Electrophotography (AREA)

Abstract

산화물 절연 영역과 포토센서 사이에 위치하는 할로겐 함유 영역을 가지는 픽셀 셀이 개시된다. 할로겐 함유 영역은 절연 영역으로부터 포토센서로의 누전을 방지하고, 그것에 의해 이미져의 다크 커런트를 제거한다.
픽셀 셀, 어레이, 도핑 영역, 포토센서, 전송 트랜지스터, 리셋 트랜지스터

Description

이미징을 위한 포토센서의 다크 커런트 제거 {SUPRESSION OF DARK CURRENT IN A PHOTOSENSOR FOR IMAGING}
본 발명은 일반적으로 이미징 장치에 관한 것이고, 보다 상세하게는 내부에 형성된 할로겐이 풍부한 영역을 가지며, 포토센서의 다크 커런트를 제거하는 이미징 장치 픽셀 셀에 관한 것이다.
전자결합 소자 (CCD; charged-coupled-device) 및 상보형 금속 산화막 반도체 (CMOS; complementary metal oxide semiconductor) 센서를 포함하는 이미징 장치들은 일반적으로 포토-이미징 애플리케이션에 이용된다.
예시적인 CMOS 이미징 회로, 그것에 관한 프로세싱 단계, 및 이미징 회로의 다양한 CMOS 소자의 기능에 관한 상세한 설명은, 예를 들어, 로드(Rhodes)의 미국특허 제6,140,630호, 미국특허 제6,376,868호, 미국특허 제6,310,366호, 미국특허 제6,326,652호, 미국특허 제6,204,524호, 미국특허 제6,333,205호에 기술되어 있다. 상기 특허 각각에 대한 개시내용이 그 전체로서 여기에 참조로 포함된다.
예를 들어, CMOS 이미져와 같은 이미져는 픽섹 셀들의 초점 평면 어레이 (focal plane array) 를 포함하고, 각각의 셀은, 예를 들어, 포토게이트, 포토컨덕터와 같은 포토센서, 또는 기판의 도핑 영역에서 포토-생성 전하를 발생시키기 위 해 기판 위에 있는 포토다이오드를 포함한다. 정보판독 회로는 각각의 픽셀에 대해 제공되고, 소스 추적 트랜지스터를 열 (column) 출력 라인에 연결시키기 위해 적어도 소스 추적 트랜지스터 및 행 (row) 선택 트랜지스터를 포함한다. 픽셀 셀은 또한 일반적으로 소스 추적 트랜지스터의 게이트에 연결된 부동 확산 노드를 갖는다. 포토센서에 의해 생성된 전하는 부동 확산 노드로 전송된다. 이미져는 또한 포토센서로부터 부동 확산 노드로 전하를 전송하는 전송 트랜지스터 및 전하 전송 이전에 부동 확산 노드를 소정의 전하 레벨로 리셋하는 리셋 트랜지스터를 포함할 수도 있다.
CMOS 이미져와 같은 이미지 센서에 관한 종래의 픽셀 셀(10)이 도 1 에 도시되어 있다. 픽셀 셀(10)은 일반적으로 p-기판(14) 에 p-영역(12a) 및 n-영역(12b)을 가지는 포토센서(12)를 포함한다. 포토센서(12)의 p-영역(12a)은 포토센서(12)의 효율적인 작동을 위해 일반적으로 p-기판(14)의 포텐셜에 접속된다. 픽셀 셀(10)은 또한 결합된 게이트(16)가 있는 전송 트랜지스터, 보다 두껍게 도핑된 p-형 골(well)(20) 에 형성된 부동 확산 영역(18), 및 결합된 게이트(22)가 있는 리셋 트랜지스터를 포함한다. 리셋 트랜지스터(22)는 전하 전송 이전에 부동 확산 영역(18)을 소정의 전하 레벨로 리셋할 때 이용되는 결합된 소스/드레인 영역(30)을 갖는다.
포토센서(12)의 p-영역(12a)에 충돌하는 광자는 포토센서(12)의 n-영역(12b)에 모아지는 전자를 생성한다. 전송 게이트(16)가 온상태(on)일 때, 포토센서(12)와 부동 확산 영역(18) 사이에 존재하는 포텐셜 차이의 결과로서 n-영역(12b)의 광 자-생성 전자는 부동 확산 영역(18)으로 전송된다. 부동 확산 영역(18)은, 부동 확산 영역(18)에 의해 일시적으로 저장된 전하를 받고 그 전하를 행 선택 트랜지스터(26)의 제 1 소스.드레인 단자로 전송하는, 소스 추적 트랜지스터(24)의 게이트에 연결된다. 행 선택 신호 RS 가 상승되면, 광자-생성 전하는 열 라인(28)으로 전송되고 샘플/홀드 및 프로세싱 회로 (도시되지 않음) 에 의해 더욱 프로세싱된다.
픽셀 셀(10)은 일반적으로 2 개의 절연 영역(32) 사이에 형성된다. 도시된 픽셀 셀(10)에서 2 개의 절연 영역은 얕은 트렌치 절연 (STI; shallow trench isolation) 영역(32)이다. STI 영역(32)은, 픽셀 셀(10)이 픽셀 셀 어레이의 수백 또는 수천 픽셀들 중의 오직 하나임에 따라, 인접 픽셀들 사이의 크로스토크 (crosstalk)를 방지한다. 픽셀 셀 어레이는 일반적으로 행과 열로 조직된다. 각각의 행과 열은 차례로 판독되어 전부 디지털화된 이미지를 생성하는데, 이하 보다 상세하게 설명된다.
일반적으로, STI 영역(32)의 제조는 기판(14)에 트랜치를 에칭하는 단계와 인접 픽셀들 간에 물리적이고 전기적인 장벽을 제공하기 위해 트렌치를 절연체로 채우는 단계를 포함한다. 예를 들어, STI 영역(32)과 같은 다시 채워진 트렌치 구조는, 전기 전도율이 나쁜 이방성 또는 다른 에칭 프로세스에 의해 트렌치를 에칭하고, 그 후 그것을 화학적 증발 증착 (CVD) 또는 고밀도 플라즈마 (HDP) 증착 실리콘 산화물이나 실리콘 이산화물(SiO2)과 같은 절연체로 채우는 것에 의해 형성된 다. 채워진 트렌치는 그 후 화학적 기계적 평탄화 (CMP) 또는 에치-백 프로세스에 의해 평탄화되어, 절연체는 오직 트렌치에만 남겨지고 그것의 표면은 실리콘 기판의 표면과 같은 레벨로 남겨진다.
그러나, STI 영역(32)들 사이에서 픽셀 셀(10)을 형성하는 것은 픽셀 셀(10)의 작동에 있어서 문제점을 발생시킨다. 예를 들어, 여기에서 총체적으로 STI 경계(32a)라 불리는 STI 측벽 및 하단부는, 기판(14) 보다 더 높은 실리콘 밀도를 가지며, 트랜지스터 (예를 들어, 전송 트랜지스터(16))의 실리콘/게이트 산화물 인터페이스에 비해, STI 경계(32a)를 따라 "트랩 사이트(trap sites)"에 관한 더 높은 밀도를 생성시킨다. 트랩 사이트는 전자 또는 정공을 "트랩"할 수 있는 실리콘 이산화물/실리콘 인터페이스의 영역들이다. 트랩 사이트는 STI 경계(32a)와 실리콘 기판(14) 사이의 실리콘 이산화물/실리콘 인터페이스를 따르는 결함(defect)에서 기인한다. 예를 들어, 실리콘 이산화물/실리콘 인터페이스를 따르는 불포화 결합 또는 깨진 결합들은 전자 또는 정공을 트랩할 수 있다.
트랩 사이트는 일반적으로 대전되어 있지 않으나, 전자 또는 정공이 그 안에 트랩되면 활성화된다. 고도로 활성화된 전자 또는 정공을 핫 캐리어라 한다. 핫 캐리어는 접근가능한 트랩 사이트에 트랩될 수 있고, 장치의 고정된 전하에 기여하여 그 장치의 임계 전압 및 다른 전기적 특성들은 변화시킬 수 있다. STI 경계(32a) 는 또한 STI 경계(32a)를 따르는 상이한 결정학적인 지향 평면 (orientation plane) 으로 인해 더 높은 레벨의 결함 밀도를 포함할 수도 있다. 높은 결함 밀도는 더 높은 트랩 사이트와 함께 STI 경계(32a)를 따라 더 높은 누전 레벨에 이르게 한다. 일정한 전하가 포토센서(12)로 누전되기 때문에, 포토센서(12) 내부의 또는 그에 인접한 트랩 사이트로부터의 커런트 생성은 CMOS 이미져의 다크 커런트 (즉, 빛이 없을 때에 포토센서의 전기적 커런트) 에 기여한다. 다크 커런트는 포토센서의 작동 및 성능에 불이익을 준다. 따라서, 커런트 생성 및 커런트 누전을 방지하는 절연 기술을 제공하는 것이 필요하다.
요약
본 발명은 이미져 장치에서의 커런트 생성 및 누전을 방지하는 절연 기술을 제공한다.
전술한 특성과 다른 특성 및 이점들은, 절연 영역과 포토센서 사이에 위치하는 할로겐이 풍부한 영역을 갖는 픽셀 셀을 제공하는 것에 의해 본 발명에 관한 다양한 실시예들로써 달성된다. 할로겐이 풍부한 영역은 절연 영역으로부터 포토센서로의 누전을 방지하고, 그것에 의해 이미져의 다크 커런트를 제거한다.
이하의 상세한 설명에서, 그것의 일부를 구성하는 첨부 도면을 참조로 하고 그것은 발명이 구현될 수도 있는 특정한 실시예들을 기술하는 방식으로 보여진다. 이러한 실시예들은 당업자가 본 발명을 실시할 수 있도록 충분히 상세하게 설명되고, 다른 실시예들이 활용될 수도 있으며, 본 발명의 취지 및 범위에서 벗어나지 않으면서 개시된 특정한 실시예들에 대한 구성적, 논리적 또는 전기적 변화가 가해질 수도 있다. 설명되는 프로세싱 단계들의 진행은 본 발명의 예시적인 실시예들이지만, 단계들의 연속은 여기에서 제시되는 것에 한정되지는 않으며, 특정한 순서에서 필연적으로 발생하는 단계를 제외하고는 당해 기술분야에서 알려진 바에 따라 변경될 수도 있다.
"반도체 기판", "실리콘 기판", 및 "기판" 이라는 용어는 임의의 반도체-기반 구조를 포함하는 것으로서 이해된다. 반도체 구조는 실리콘, 실리콘-온-인슐레이터 (SOI), 실리콘-온-사파이어 (SOS), 실리콘-게르마늄, 도핑 및 미도핑 반도체, 기반 반도체 토대에 의해 지지되는 실리콘의 에피텍셜 층, 및 다른 반도체 구조들을 포함한다.
이하의 설명에서 기판에 대해 언급할 때, 기반 반도체 토대 안에 또는 그 위에 영역 또는 접합부를 형성하는 데에 있어서 앞서의 프로세싱 단계들이 활용될 수도 있다.
여기서 사용되는 "픽셀" 이라는 용어는 광자를 전기적 신호로 변환시키는 포토센서를 포함하는 포토-소자 유닛을 말한다. 설명의 목적으로, 단일 견본 픽셀 및 그것의 형성 방식이 도면 및 설명을 통해 나타나는데, 일반적으로 복수의 유사한 픽섹들이 동시에 진행된다. 따라서, 이하의 상세한 설명은 한정의 의미가 아니며, 본 발명의 범위는 첨부되는 청구항들에 의해서만 정해진다.
여기서 사용되는 "할로겐이 풍부한 영역" 이라는 용어는 기판에서 이온이 풍부한 영역을 말한다. 기판에 형성되는 이온들은, 그에 제한되지는 않으나, 불소, 염소, 브롬, 요오드, 또는 그들의 임의의 조합을 포함하는 임의의 할로겐 이온들을 포함할 수도 있다. 본 명세서에서는 "할로겐이 풍부한 영역"과 "할로겐 함유 영역"은 동일한 의미로 사용된다.
이하의 설명에서는, 편의를 위해 본 발명이 CMOS 이미져와 연관되어 기술되지만, 본 발명은 임의의 이미져 셀의 임의의 포토센서에 대한 보다 넓은 응용가능성을 갖는다. 예를 들어, 고정된 포토다이오드로서 설명되더라도, 포토센서(도2 의 12) 는, p-n 접합 포토다이오드, 쇼트키 포토다이오드, 포토게이트, 또는 임의의 다른 적절한 포토변환 장치일 수 있다. 또한, CMOS 이미져와 연관되어 기술되더라도, 본 발명은 전자결합 소자 (CCD) 에 적용가능하다.
전술한 본 발명의 특성 및 이점들은, 참조로서 첨부된 도면과 함께 제공되는 이하의 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 1 은 종래의 픽셀 셀의 부분적인 횡단면도를 나타낸 것이다.
도 2 는 본 발명의 예시적인 실시예에 따라 구성된 픽셀 셀의 부분적인 횡단면도를 나타낸 것이다.
도 3 내지 도 6 은 도 2 에 도시된 픽셀 셀의 제조 단계를 나타낸 것이다.
도 7 은 본 발명의 예시적인 제 2 실시예에 따라 구성된 픽셀 셀의 횡단면도를 나타낸 것이다.
도 8 은 본 발명의 예시적인 제 3 실시예에 따라 구성된 픽셀 셀의 횡단면도를 나타낸 것이다.
도 9 는 본 발명의 예시적인 제 4 실시예에 따라 구성된 픽셀 셀의 횡단면도를 나타낸 것이다.
도 10 은 본 발명의 예시적인 제 6 실시예에 따라 구성된 픽셀 셀의 횡단면도를 나타낸 것이다.
도 11 은 본 발명의 실시예에 따라 구성된 하나 이상의 픽셀 셀을 포함하는 CMOS 이미져의 블록도이다.
도 12 는 본 발명의 예시적인 실시예에 따라 도 11 의 CMOS 이미져를 포함하는 프로세서 시스템에 관한 개념도이다.
동일한 참조번호가 동일한 구성성분을 가리키는 도면에 대해 설명하면, 도 2 는 본 발명의 실시예에 따라 구성된 예시적인 픽셀 셀(100)을 나타낸 것이다. 픽셀 셀(100)은, 실리콘 기판(14)과 접하는 STI 경계(32a) 주변에 위치한 할로겐이 풍부한 영역(34)을 갖는다는 주요 개선점과 더불어 도 1 의 픽셀 셀과 유사하다. 전술한 바와 같이, 할로겐이 풍부한 영역(34)은, 그에 제한되지는 않으나, 불소, 염소, 브롬, 요오드, 또는 그들의 임의의 조합을 포함하는 임의의 할로겐 이온을 포함할 수 있다.
본 발명에 따르면, 할로겐이 풍부한 영역(34)은 할로겐 이온 농도가 약 1×1013/㎤ 내지 약 1×1016/㎤ 의 범위를 갖으며 약 300-800Å 의 범위에서 최대 이온 농도를 갖는다. 설명되는 실시예에서, 할로겐이 풍부한 영역(34)은 할로겐 이온 농도 약 1×1014/㎤ 및 약 500Å 의 깊이에 대해 대체로 균일한 이온 농도를 갖는다.
할로겐이 풍부한 영역(34) 이 STI 경계(32a)와 기판(14) 사이의 실리콘 이산화물/실리콘 인터페이스에서 발견된 몇몇 결함들을 감소시키지 않을 수도 있으나, 할로겐이 풍부한 영역(34)은 종래의 픽셀 셀에서 발견되는 커런트 생성 또는 커런트 누전 (도 1 과 관련하여 전술함) 으로 인한 효과를 방지할 것이다. 할로겐이 풍부한 영역(34)은 실리콘 이산화물/실리콘 인터페이스에 인접한 공유 결합 또는 깨진 결합과 연관되는 전하를 보상하도록 한다. 공유 결합과 연관되는 전하를 보상하는 것에 의해, 결과적인 픽셀 셀(100)은 커런트 생성 및/또는 커런트 누전을 감소시키며, 그에 따라 다크 커런트를 제거한다.
도 3 내지 도 6 은 이온 구현에 의해 도 2 의 픽셀 셀(100)을 형성하는 예시적인 방법의 단계들을 나타낸다. 도 3 은 종래의 에칭 방법에 의해 형성되는 트렌치(36)을 갖는 기판(14)을 나타낸다. 예를 들어, 트렌치(36)는 화학적 에칭, 이방성 에칭, 리액턴스를 가진 이온 에칭 (RIE; reactive ion etching), 또는 기판(14)에서 트렌치를 생성시키는 다른 수단들에 의해 에칭될 수 있다. 마스크(38)는 트렌치(36) 및 트렌치(36)에 인접한 기판(14)의 필요한 표면이 노출되도록 기판(14) 상에 위치된다. 도 3 에서 화살표로 표시된 바와 같이, 마스크(38)는 할로겐 이온 주입으로부터 덮어져서 기판(14)의 표면을 보호하는 데에 이용된다. 할로겐 이온 주입은 기판(14)에서 국부적인 할로겐이 풍부한 영역(34)을 발생시킨다.
본 발명의 예시적인 실시예에 따르면, 할로겐이 풍부한 영역(34)은 약 10keV 내지 약 50keV 범위의 주입 에너지로 도핑되어, 약 300Å 내지 약 800Å 범위의 기판(14) 표면으로부터의 깊이를 얻을 수도 있다. 설명되는 픽셀 셀(100)은 약 25keV 의 주입 에너지로 주입되어, 약 500Å 의 깊이에서 최대 할로겐 이온 농도를 얻는다. 표 1 과 관련하여 이하 논의될 바와 같이, 선택된 이온 에너지는 기판 (14) 표면으로부터의 특정 깊이에서 할로겐 이온의 최대 농도를 야기한다. 표 1 은 불소를 할로겐족으로 이용하는 주입 상태에 관한 상이한 이온 에너지 범위 (이온 에너지), 주어진 이온 에너지에서의 최대 농도의 깊이 (범위), 최대 농도 깊이로부터의 수직 표준편차 (세로 분포), 및 최대 농도의 영역으로부터의 수평 표준편차 (가로 분포) 를 나타낸다.
Figure 112006015626022-pct00001
도 4 는 기판(14)에서 STI 영역(32)의 형성을 나타낸다. 특히, 트렌치(36)는 그에 제한되지는 않으나, 화학적 증발 증착 (CVD) 실리콘 산화물이나 실리콘 이산화물 또는 고밀도 플라즈마 (HDP) 증착 실리콘 산화물이나 실리콘 이산화물을 포함하는 절연체로 채워진다. 절연체로 채워진 트렌치는 그 후 화학적 기계적 평탄화 (CMP) 또는 에치-백 프로세스에 의해 평탄화되어 절연체는 오직 트렌치(36)에만 남겨지고, STI 영역(32) 은 기판(14) 표면과 같은 레벨을 갖는다.
도 5 는 기판(14)에 형성되는 p-영역(12a) 및 n-영역(12b)을 갖는 포토센서(12)의 형성을 나타낸다. 포토센서가 p-n-p 포토다이오드에 관하여 설명 및 기술되더라도, 본 발명을 그러한 포토센서에 한정하려는 의도는 아니다. 예를 들어, 설명되는 포토센서(12)는 n-p-n 포토다이오드, 포토게이트, 또는 빛을 전기적 전하로 변환시킬 수 있는 임의의 적절한 포토변환 장치일 수 있다. 도 5 는 또한 기판에서 보다 두껍게 도핑된 p-형 골(20)의 형성을 나타낸다. 또한, 전송 트랜지스터 게이트(16a) 및 리셋 트랜지스터 게이트(22a)는 종래의 방법으로 형성된다. 전송 트랜지스터 게이트(16a)는 4 개의 트랜지스터(4T) 구성을 가지는 픽셀 셀(100)에서만 형성된다. 전송 트랜지스터(16)(도 6)는 픽셀 셀(100)에서 선택적인 트랜지스터이고, 픽셀 셀(100)은 전송 트랜지스터 없이, 3 개의 트랜지스터(3T) 구성을 가질 수 있다. 다른 방법으로, 픽셀 셀(100)은 4 개 보다 많거나 3 개 보다 적은 트랜지스터를 가질 수도 있다.
도 6 은 게이트 스택(16a, 22a) 측면 상에 게이트 스택 측벽 인슐레이터16b, 22b)의 형성함으로써, 각각 전송 트랜지스터 게이트(16) 및 리셋 트랜지스터 게이트(22)를 형성하는 것을 나타낸다. 도 6 은 또한 p-형 골(20) 내의 n-형 영역, 특히, 부동 확산 영역(18) 및 소스/드레인 영역(30)의 형성을 나타낸다. 정보 판독 회로 (개념적으로 도시됨) 가 또한 형성되고, 소스 추적 트랜지스터(24), 행 선택 트랜지스터(26), 및 열 라인(28)을 포함한다.
도 3 내지 도 6 은 기판(14)에서 할로겐이 풍부한 영역(34)을 형성하는 하나의 예시적인 방법만을 나타내며, 이에 한정하려는 의도는 아니다. 기판(14) 내에 할로겐이 풍부한 영역(34)을 형성하는 다른 방법이 이용될 수도 있으며, 이는 도 2 에 도시된 픽셀 셀(100)을 발생시킨다. 예를 들어, 할로겐족은 고밀도 플라즈마 (HDP) 증착 프로세스를 통해 합체될 수도 있다. 할로겐족을 기판(14)으로 합체시키는 또 다른 방법은 고체-소스 확산에 의한 것이다.
도 7 에 도시된 픽셀 셀(200)은 본 발명의 제 2 실시예이고, 여기서 할로겐이 풍부한 영역(34)은 STI 영역(32)과 포토센서(12) 사이에 위치한다. 대부분의 누전이 STI 측벽(32b), 특히 포토센서(12)의 p-영역(12a)과 접하는 STI 측벽 (32b) 부분으로부터 발생하기 때문에, 할로겐이 풍부한 영역(34)은 포토센서(12)와 STI 측벽(32b) 사이에 위치할 수 있고, 마찬가지로 다크 커런트를 제거하는 데에 이용된다.
누전에 기여하는 또 다른 영역은 도 8 에 도시된 STI 하단부(32c)이다. 도 8에 도시된 픽셀 셀(300)에서, 할로겐이 풍부한 영역(34)은 포토센서(12)와 STI 측벽(32b) 사이에 위치하는 것에 더하여 STI 영역(32) 바로 아래에 위치한다. STI 영역 (32) 바로 아래에 할로겐 도핑 영역(34)을 형성하는 것에 의해, 할로겐이 풍부한 영역(34)은 STI 하단부(32c)에 위치하는 임의의 트랩 사이트를 저지할 수도 있고, 그것에 의해 픽셀 셀(300)의 임의의 다크 커런트를 제거한다.
도 9 를 참조하면, 할로겐이 풍부한 영역(34)은 기판(14)의 최상부 영역(40) 내에 형성된다. 기판(14)의 전체 최상부 영역(40) 내에 할로겐이 풍부한 영역(34)을 형성하는 것은, 도 2 내지 도 8 과 관련하여 전술한 바와 같이, STI 경계(32a) 와 기판(14) 사이의 실리콘 이산화물/실리콘 인터페이스에서 발견되는 결함으로 인한 효과를 저지할 뿐만 아니라, 전송 트랜지스터 게이트(16a)(도 5)와 기판(14) 사이, 또는 리셋 트랜지스터 게이트(22a)(도 5)와 기판(14) 사이의 실리콘/게이트 산화물 인터페이스(42)에서 발견되는 결함으로 인한 부정적인 효과를 저지하기도 한다. 도 1 과 관련하여 전술한 바와 같이, 실리콘/게이트 산화물 인터페이스(42)는 게이트 산화물 (예를 들어, 도 5 의 전송 트랜지스터 게이트(16a)) 및 기판(14)을 따라 트랩 사이트를 생성하는 결함을 포함한다. 할로겐이 풍부한 영역(34)은 트랩사이트의 해로운 효과를 저지함으로써, 커런트 생성 또는 커런트 누전을 방지하는 픽셀 셀(400)을 발생시킨다.
도 10 은 트렌치(36)를 CVD 또는 HDP 증착 실리콘 산화물이나 실리콘 이산화물로 채우기 이전에 트렌치(36)(도 4)가 할로겐화된 낮은 상수 절연 물질(46)로 가득 채워지는 픽셀 셀(500)을 나타낸다. 예를 들어, 트렌치(36)는 불소화된 실리콘 산화물(SiOF)로 가득 채워지고, 그 후 CVD 실리콘 산화물로 채워져서 STI 영역(32)을 형성할 수도 있다. 트렌치(36)를 할로겐화된 낮은 상수 절연 물질(46), 예를 들어, SiOF 로 가득 채우는 것에 의해, 할로겐은 기판(14)으로 확산되어, STI 영역(32)과 기판(14) 사이에 할로겐이 풍부한 영역(34)을 형성한다. 많지 않은 물질로 설명되었으나, 할로겐화된 낮은 상수 절연 물질(46)은 전체 트렌치를 채워서, 예를 들어, SiOF로 형성된 STI 영역을 형성할 수 있다.
본 발명의 픽셀 셀(100, 200, 300, 400, 500)은 주변 회로와 결합되어 이미져 장치를 형성할 수도 있다. 예를 들어, 도 11 은 픽셀 어레이(900)를 갖는 CMOS 이미져 장치(908)에 관한 블록도를 나타낸다. 픽셀 어레이(900)는 소정의 수의 행과 열로 배열된 복수의 픽셀들을 포함한다. 설명되는 픽셀 어레이(900)는, 도 2 내지 도 10 과 관련하여 전술한 바와 같이 본 발명의 예시적인 실시예 중 임의의 것에 따라 구성되는 하나 이상의 픽셀 셀(100, 200, 300, 400, 500)을 포함한다. 명확성을 위해, 도 11 의 CMOS 이미져(908)는 이제 하나 이상의 도 6 의 픽셀 셀(100)을 포함하는 것으로서 설명되지만, 이것이 CMOS 이미져(908)를 그러한 실시예에 한정하려는 의도는 아니다.
어레이(900)의 각 행의 픽셀 셀(100)은 행 선택 라인에 의해 모두 동시에 작동되고, 각 열의 픽셀 셀(100)은 각각의 열 선택 라인에 의해 선택적으로 출력된다. 복수의 행과 열 라인들은 전체 어레이(900)에 대하여 제공된다. 행 라인은 행 어드레스 디코더(920)에 응답하여 행 드라이버(910)에 의해 차례로 선택적으로 활성화되고, 열 선택 라인은 열 어드레스 디코더(970)에 응답하여 열 드라이버(960)에 의해 각각의 행 활성화를 위해 차례로 선택적으로 활성화된다. CMOS 이미져(908)는, 픽셀 정보 판독을 위해 적절한 행과 열 라인을 선택하는 어드레스 디코더(920, 970)를 제어하고, 선택된 행과 열 라인의 드라이브 트랜지스터에 구동 전압을 인가하기 위한 행과 열 드라이버 회로(910, 960)를 제어하는, 제어 회로(950)에 의해 작동된다.
일반적으로 픽셀 출력 신호는, 리셋될 때 부동 확산 노드 (예를 들어, 도 6 의 18) 로부터 얻어지는 픽셀 리셋 신호 Vrst 및 이미지에 의해 생성된 전하가 노드로 전송된 이후에 부동 확산 노드 (예를 들어, 도 6 의 18) 로부터 얻어지는 픽셀 이미지 신호 Vsig 를 포함한다. Vrst 및 Vsig 신호는 샘플 및 홀드 회로(961)에 의해 판독되고 차동 증폭기(962)에 의해 공제되어, 픽셀 상에 충돌하는 빛의 양을 나타내는, 각 픽셀 셀(100)에 대한 차이 신호 ( Vrst - Vsig) 를 발생시킨다. 이러한 신호 차이는 아날로그-투-디지털 컨버터(975)에 의해 디지털화된다. 디지털화된 픽셀 차이 신호는 그 후 이미지 프로세서 (980) 에 공급되어 디지털 이미지가 형성된다. 또한, 도 11 에 도시된 바와 같이, CMOS 이미져 장치(908)는 단일 반도체 칩 (예를 들어, 웨이퍼(1100)) 상에 포함될 수도 있다.
도 12 는 시스템(1000), 즉, 도 11 에 도시된 이미져 장치(908)를 포함하도록 변형된 일반적인 프로세서 기반 시스템을 나타낸다. 프로세서 기반 시스템은 이미져 장치(908)을 포함할 수 있는 디지털 회로의 시스템에 관한 좋은 예가 된다. 프로세서 기반 시스템의 예로, 제한 없이, 컴퓨터 시스템, 카메라 시스템, 스캐너, 기계 비젼 시스템, 자동차 네비게이션 시스템, 화상 전화기, 감시 시스템, 자동 포커스 시스템, 스타 트래커 시스템, 이동 탐지 시스템, 이미지 안정화 시스템, 및 고해상도 TV 를 위한 데이터 압축 시스템을 포함하고, 이들 중 임의의 것이 본 발명을 활용할 수 있다.
시스템(1000)은, 본 발명의 다양한 실시예들 중 임의의 것에 따라 구성되는 어레이(900)의 픽셀들과 함께, 도 11 에 도시된 전체 구성을 가지는 이미져 장치(908)를 포함한다. 시스템(1000)은 버스(1004)를 통해 다양한 장치들과 통신하는 중앙 프로세싱 유닛 (CPU)을 가지는 프로세서(1002)를 포함한다. 버스(1004)에 접속되는 장치들 중 몇몇은 시스템(100) 내부 및 외부로의 통신을 제공하며, 입력/출력(I/O) 장치(1006) 및 이미져 장치(908)가 그러한 통신 장치들의 예이다. 버스(1004)에 접속되는 다른 장치들은, 예시적으로 랜덤 액세스 메모리 (RAM; 1010), 하드 드라이브(1012), 및 플로피 디스크 드라이브(1014) 및 컴팩트 디스크(CD) 드라이브(1016)와 같은 하나 이상의 주변 메모리 장치를 포함하는, 메모리를 제공한다. 이미져 장치(908)는 CPU(1002) 또는 시스템(1000)의 다른 구성요소들로부터 제어 또는 다른 데이터를 수신할 수도 있다. 이미져 장치(908)는 이미지 프로세싱 또는 다른 이미지 처리 동작을 위해, 이미지를 정하는 신호를 순서대로 프로세서(1002)에 제공할 수도 있다.
본 발명이 포토센서(12)와 STI 영역(32) 사이에 형성되는 할로겐이 풍부한 영역(34)(도 2 내지 도 10)을 갖는 CMOS 픽셀 셀에 관하여 주로 설명되더라도, 본 발명은 더 넓은 적용가능성을 가지며 임의의 이미징 장치에 이용될 수도 있다. 예를 들어, 본 발명은 전자결합 소자 (CCD) 이미져와 결합되어 이용될 수도 있다. 전술한 설명 및 도면은 본 발명의 목적, 특성, 및 이점들을 달성하는 바람직한 실시예들에 대해 기술한 것이다. 바람직한 실시예들에 관한 특정한 이점들에 대해 전술하였지만, 본 발명의 취지 및 범위에서 이탈되지 않으면서 치환, 추가, 삭제, 변형, 및/또는 다른 변화들이 이루어질 수도 있다는 것을 당업자는 알 것이다. 따라서, 본 발명은 앞서의 설명에 의해 한정되는 것은 아니며 첨부되는 청구항들의 범위에 의해서만 한정된다.

Claims (39)

  1. 픽셀 셀에 있어서,
    반도체 기판과 연관되는 제 1 도핑 영역 및 제 2 도핑 영역을 가지며, 암전류를 생성할 수 있는 포토센서;
    상기 포토센서에 인접하여 상기 기판 내에 형성되는 절연 영역; 및
    상기 절연 영역에서 측벽 영역에 위치하며, 상기 암전류를 억제하기 위한 5×1013/㎤ 내지 5×1015/㎤ 의 할로겐 이온 농도를 가지는 할로겐 함유 영역을 구비하는 것을 특징으로 하는 픽셀 셀.
  2. 제 1 항에 있어서,
    상기 할로겐 함유 영역은 상기 절연 영역과 상기 포토센서 사이에 있는 것을 특징으로 하는 픽셀 셀.
  3. 제 1 항에 있어서,
    상기 할로겐 함유 영역은, 불소, 염소, 브롬, 요오드와, 불소, 염소, 브롬, 및 요오드의 임의의 결합으로 구성되는 그룹으로부터 선택되는 이온으로 형성되는 것을 특징으로 하는 픽셀 셀.
  4. 제 1 항에 있어서,
    상기 할로겐 함유 영역 및 상기 포토센서의 상기 제 1 도핑 영역이 오버랩되는 것을 특징으로 하는 픽셀 셀.
  5. 제 1 항에 있어서,
    상기 할로겐 함유 영역은 상기 기판의 표면으로부터 300Å 내지 800Å 의 깊이에서 최대 이온 농도를 가지는 것을 특징으로 하는 픽셀 셀.
  6. 삭제
  7. 제 1 항에 있어서,
    정보 판독 회로에 전기적으로 접속되며, 상기 포토센서로부터 전하를 전달받는 전하 수집 영역을 더 구비하는 것을 특징으로 하는 픽셀 셀.
  8. 제 7 항에 있어서,
    상기 포토센서와 상기 전하 수집 영역 사이에서 형성되어, 상기 포토센서와 상기 전하 수집 영역을 접속시키는 전송 트랜지스터를 더 구비하는 것을 특징으로 하는 픽셀 셀.
  9. 집적 회로에 있어서,
    픽셀 셀의 어레이로서, 상기 어레이의 하나 이상의 픽셀 셀은,
    절연 영역이 형성된 반도체 기판,
    상기 반도체 기판과 연관되는 제 1 도핑 영역 및 제 2 도핑 영역을 가지며, 암전류를 생성할 수 있는 포토센서, 및
    상기 절연 영역의 아래 및 상기 포토센서와 상기 절연 영역 사이에 있으며, 상기 암전류를 억제하기 위한 5×1013/㎤ 내지 5×1015/㎤ 의 할로겐 농도를 가지는 할로겐 함유 영역을 구비하는, 픽셀 셀의 어레이와;
    상기 어레이에 의해 획득한 이미지를 나타내는 픽셀 신호를 수신 및 프로세싱하고 상기 이미지를 나타내는 출력 데이터를 제공하기 위해, 상기 반도체 기판에서 형성되고 상기 어레이에 전기적으로 접속되는 신호 프로세싱 회로를 구비하는 것을 특징으로 하는 집적 회로.
  10. 제 9 항에 있어서,
    상기 할로겐 함유 영역은 불소, 염소, 브롬, 요오드와, 불소, 염소, 브롬, 및 요오드의 임의의 결합으로 구성되는 그룹으로부터 선택되는 이온으로 형성되는 것을 특징으로 하는 집적 회로.
  11. 제 9 항에 있어서,
    상기 할로겐 함유 영역은 상기 반도체 기판의 표면으로부터 300Å 내지 800Å 의 깊이에서 최대 농도를 가지는 것을 특징으로 하는 집적 회로.
  12. 삭제
  13. 제 9 항에 있어서,
    상기 하나 이상의 픽셀 셀은 상기 반도체 기판에서 형성되는 전하 수집 영역을 더 구비하는 것을 특징으로 하는 집적 회로.
  14. 제 13 항에 있어서,
    상기 하나 이상의 픽셀 셀은 상기 전하 수집 영역과 상기 포토센서 사이에 형성되는 전송 트랜지스터를 더 구비하는 것을 특징으로 하는 집적 회로.
  15. 삭제
  16. 픽셀 셀에 있어서,
    내부에 형성된 트렌치를 가지는 반도체 기판;
    상기 기판 내에 형성되고, 상기 반도체 기판과 연관되는 제 1 도핑 영역 및 제 2 도핑 영역을 가지며, 암전류를 생성할 수 있는 포토센서;
    상기 반도체 기판의 최상부 표면으로부터 300Å 내지 800Å 에서 형성되며, 상기 트렌치에서 상기 기판의 불포화 결합(dangling bond)을 수집하는 전하의 존재를 억제하기 위해 5×1013/㎤ 내지 5×1015/㎤ 의 할로겐 농도를 가지는 할로겐 함유 영역; 및
    상기 반도체 기판의 상기 트렌치 내에 형성되는 절연 영역을 구비하는 것을 특징으로 하는 픽셀 셀.
  17. 제 16 항에 있어서,
    상기 할로겐 함유 영역은 불소, 염소, 브롬, 요오드와, 불소, 염소, 브롬, 및 요오드의 임의의 결합으로 구성되는 그룹으로부터 선택되는 이온으로 형성되는 것을 특징으로 하는 픽셀 셀.
  18. 제 16 항에 있어서,
    상기 할로겐 함유 영역과 연관되고 정보 판독 회로와 전기적으로 접속되며, 상기 포토센서로부터 전하를 전달받는 전하 수집 영역을 더 구비하는 것을 특징으로 하는 픽셀 셀.
  19. 제 18 항에 있어서,
    상기 할로겐 함유 영역과 연관되고, 상기 포토센서와 상기 전하 수집 영역 사이에 있는 전송 트랜지스터를 더 구비하는 것을 특징으로 하는 픽셀 셀.
  20. 제 19 항에 있어서,
    상기 할로겐 함유 영역과 연관되어 형성되고 상기 전하 수집 영역과 전기적으로 접속되는 리셋 트랜지스터를 더 구비하는 것을 특징으로 하는 픽셀 셀.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 픽셀 셀을 형성하는 방법에 있어서,
    반도체 기판에서 트렌치를 형성하는 단계;
    반도체 기판과 연관되는 제 1 도핑 영역 및 제 2 도핑 영역을 가지며, 암전류를 생성할 수 있는 포토센서를 형성하는 단계;
    상기 트렌치에서 측벽 영역에 위치하며, 상기 암전류를 억제하기 위한 5×1013/㎤ 내지 5×1015/㎤ 의 할로겐 농도를 가지는 할로겐 함유 영역을 형성하는 단계; 및
    상기 트렌치를 절연 물질로 채우는 단계를 포함하는 것을 특징으로 하는 픽셀 셀 형성방법.
  26. 제 25 항에 있어서,
    상기 할로겐 함유 영역을 형성하는 단계는 상기 기판을 불소, 염소, 브롬, 요오드와, 불소, 염소, 및 요오드의 임의의 결합으로 구성되는 그룹으로부터 선택되는 이온으로 도핑하는 단계를 포함하는 것을 특징으로 하는 픽셀 셀 형성방법.
  27. 제 26 항에 있어서,
    상기 기판을 도핑하는 단계는 이온 주입에 의해 수행되는 것을 특징으로 하는 픽셀 셀 형성방법.
  28. 제 26 항에 있어서,
    상기 기판을 도핑하는 단계는 할로겐을 고밀도 플라즈마 증착 프로세스를 통해 포함시키는 것에 의해 수행되는 것을 특징으로 하는 픽셀 셀 형성방법.
  29. 제 26 항에 있어서,
    상기 기판을 도핑하는 단계는 할로겐 이온의 고체 소스 확산에 의해 수행되는 것을 특징으로 하는 픽셀 셀 형성방법.
  30. 제 25 항에 있어서,
    상기 할로겐 함유 영역은 상기 반도체 기판의 표면으로부터 300Å 내지 800Å 의 깊이에서 형성되는 것을 특징으로 하는 픽셀 셀 형성방법.
  31. 삭제
  32. 제 25 항에 있어서,
    상기 포토센서의 상기 제 1 도핑 영역은 상기 할로겐 함유 영역과 오버랩되도록 형성되는 것을 특징으로 하는 픽셀 셀 형성방법.
  33. 제 25 항에 있어서,
    상기 할로겐 함유 영역을 형성하는 단계 이전에, 상기 반도체 기판 위에 마스크를 제공하는 단계를 더 포함하는 것을 특징으로 하는 픽셀 셀 형성방법.
  34. 제 25 항에 있어서,
    상기 반도체 기판에 전하 수집 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 픽셀 셀 형성방법.
  35. 제 34 항에 있어서,
    상기 포토센서와 상기 전하 수집 영역 사이에 전송 트랜지스터를 형성하는 단계를 더 포함하는 것을 특징으로 하는 픽셀 셀 형성방법.
  36. 삭제
  37. 이미지 프로세싱 시스템을 형성하는 방법에 있어서,
    프로세서를 제공하는 단계와;
    상기 프로세서에 연결되는 이미징 장치를 형성하는 단계로서, 상기 이미징 장치는 복수의 픽셀 셀들을 포함하는 이미징 어레이를 포함하고, 하나 이상의 픽셀 셀은,
    반도체 기판에서 복수의 트렌치들을 형성하는 단계,
    상기 각각의 트렌치 내에 5×1013/㎤ 내지 5×1015/㎤ 의 최대 이온 농도를 가지는 할로겐화된 절연 물질을 형성하는 단계, 및
    상기 반도체 기판과 연관되는 제 1 도핑 영역 및 제 2 도핑 영역을 가지는 포토센서를 형성하는 단계에 의해 형성되는, 이미징 장치를 형성하는 단계와;
    상기 어레이에 의해 획득한 이미지를 나타내는 픽셀 신호를 수신 및 프로세싱하고 상기 이미지를 나타내는 출력 데이터를 제공하기 위해, 상기 반도체 기판에서 신호 프로세싱 회로를 형성하고 상기 어레이에 전기적으로 접속시키는 단계를 포함하는 것을 특징으로 하는 이미지 프로세싱 시스템 형성방법.
  38. 제 37 항에 있어서,
    상기 할로겐화된 절연층은 불소화된 실리콘 산화물로 형성되는 것을 특징으로 하는 이미지 프로세싱 시스템을 형성하는 방법.
  39. 제 37 항에 있어서,
    상기 할로겐화된 절연 물질이 상기 반도체 기판의 최상위 표면에 대해 평평하게 되도록 상기 할로겐화된 절연 물질을 평탄화하는 단계를 더 포함하는 것을 특징으로 하는 이미지 프로세싱 시스템 형성방법.
KR1020067004542A 2003-09-03 2004-09-01 이미징을 위한 포토센서의 다크 커런트 제거 KR100794339B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/653,152 2003-09-03
US10/653,152 US7064406B2 (en) 2003-09-03 2003-09-03 Supression of dark current in a photosensor for imaging

Publications (2)

Publication Number Publication Date
KR20060034734A KR20060034734A (ko) 2006-04-24
KR100794339B1 true KR100794339B1 (ko) 2008-01-15

Family

ID=34217835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067004542A KR100794339B1 (ko) 2003-09-03 2004-09-01 이미징을 위한 포토센서의 다크 커런트 제거

Country Status (9)

Country Link
US (4) US7064406B2 (ko)
EP (2) EP1661184B1 (ko)
JP (1) JP2007504666A (ko)
KR (1) KR100794339B1 (ko)
CN (1) CN100474598C (ko)
AT (1) ATE470240T1 (ko)
DE (1) DE602004027509D1 (ko)
TW (1) TWI259591B (ko)
WO (1) WO2005031874A1 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949445B2 (en) * 2003-03-12 2005-09-27 Micron Technology, Inc. Method of forming angled implant for trench isolation
US7064406B2 (en) * 2003-09-03 2006-06-20 Micron Technology, Inc. Supression of dark current in a photosensor for imaging
US7154136B2 (en) * 2004-02-20 2006-12-26 Micron Technology, Inc. Isolation structures for preventing photons and carriers from reaching active areas and methods of formation
US7492027B2 (en) * 2004-02-20 2009-02-17 Micron Technology, Inc. Reduced crosstalk sensor and method of formation
DE602004025681D1 (de) * 2004-06-15 2010-04-08 St Microelectronics Res & Dev Bildsensor
KR100741875B1 (ko) * 2004-09-06 2007-07-23 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서 및 그의 제조 방법
US7348651B2 (en) * 2004-12-09 2008-03-25 Taiwan Semiconductor Manufacturing Co., Ltd. Pinned photodiode fabricated with shallow trench isolation
EP1865555A4 (en) * 2005-03-28 2010-10-20 Fujitsu Semiconductor Ltd IMAGE CAPTURE DEVICE
KR100746222B1 (ko) * 2005-07-11 2007-08-03 삼성전자주식회사 이미지 센서의 제조방법들
US7271025B2 (en) * 2005-07-12 2007-09-18 Micron Technology, Inc. Image sensor with SOI substrate
KR100760142B1 (ko) * 2005-07-27 2007-09-18 매그나칩 반도체 유한회사 고해상도 ｃｍｏｓ 이미지 센서를 위한 스택형 픽셀
KR100761829B1 (ko) 2005-12-15 2007-09-28 삼성전자주식회사 반도체 소자, 시모스 이미지 센서, 반도체 소자의 제조방법및 시모스 이미지 센서의 제조방법
US7813586B2 (en) 2006-08-07 2010-10-12 Mela Sciences, Inc. Reducing noise in digital images
KR100837271B1 (ko) * 2006-08-10 2008-06-12 삼성전자주식회사 반도체 장치 및 그 제조방법
US8053287B2 (en) 2006-09-29 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making multi-step photodiode junction structure for backside illuminated sensor
US7675097B2 (en) * 2006-12-01 2010-03-09 International Business Machines Corporation Silicide strapping in imager transfer gate device
KR100836507B1 (ko) * 2006-12-27 2008-06-09 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
US7879638B2 (en) * 2007-03-02 2011-02-01 Aptina Imaging Corporation Backside illuminated imager and method of fabricating the same
KR100849238B1 (ko) * 2007-09-07 2008-07-29 주식회사 동부하이텍 이미지센서 및 그 제조방법
US7858914B2 (en) 2007-11-20 2010-12-28 Aptina Imaging Corporation Method and apparatus for reducing dark current and hot pixels in CMOS image sensors
US7940315B2 (en) * 2008-01-07 2011-05-10 Aptina Imaging Corporation Method and apparatus for identification and correction of aberrant pixels in an image sensor
US8130289B2 (en) * 2008-09-25 2012-03-06 Aptima Imaging Corporation System, method, and apparatus for correction of dark current error in semiconductor imaging devices
US8815634B2 (en) * 2008-10-31 2014-08-26 Varian Semiconductor Equipment Associates, Inc. Dark currents and reducing defects in image sensors and photovoltaic junctions
US20100148230A1 (en) * 2008-12-11 2010-06-17 Stevens Eric G Trench isolation regions in image sensors
US8138531B2 (en) * 2009-09-17 2012-03-20 International Business Machines Corporation Structures, design structures and methods of fabricating global shutter pixel sensor cells
JP5629450B2 (ja) * 2009-10-16 2014-11-19 キヤノン株式会社 半導体素子及び半導体素子の形成方法
US8946845B1 (en) * 2011-02-02 2015-02-03 Aptina Imaging Corporation Stacked pixels for high resolution CMOS image sensors with BCMD charge detectors
US8760543B2 (en) 2011-09-26 2014-06-24 Truesense Imaging, Inc. Dark reference in CCD image sensors
WO2013152031A1 (en) * 2012-04-04 2013-10-10 Kla-Tencor Corporation Protective fluorine-doped silicon oxide film for optical components
JP5985269B2 (ja) 2012-06-26 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置
US8907385B2 (en) * 2012-12-27 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment for BSI image sensors
KR102046761B1 (ko) * 2013-01-14 2019-12-02 삼성전자 주식회사 비휘발성 메모리 장치
CN105321974B (zh) * 2015-09-25 2018-04-03 上海华力微电子有限公司 通过f离子注入降低cmos图像传感器暗电流的方法
CN108463887B (zh) 2016-01-21 2022-12-16 索尼公司 摄像器件和电子设备
JP6711005B2 (ja) * 2016-02-23 2020-06-17 株式会社リコー 画素ユニット、及び撮像素子
CN109216392A (zh) * 2018-09-12 2019-01-15 德淮半导体有限公司 图像传感器及其形成方法
CN110211985A (zh) * 2019-06-20 2019-09-06 德淮半导体有限公司 半导体衬底的修复方法
US20230099143A1 (en) * 2020-03-31 2023-03-30 National Research Council Of Canada Short range infrared imaging systems
CN113035895A (zh) * 2021-03-30 2021-06-25 上海华力微电子有限公司 图像传感器的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985689A (en) 1992-11-13 1999-11-16 Canon Kabushiki Kaisha Method of fabricating photoelectric conversion device having at least one step-back layer
US6211040B1 (en) 1999-09-20 2001-04-03 Chartered Semiconductor Manufacturing Ltd. Two-step, low argon, HDP CVD oxide deposition process
US6363040B1 (en) 1999-09-20 2002-03-26 Yamaha Corporation CD-R medium recording method
KR20030056323A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 암신호 감소를 위한 이미지센서 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618379A (en) * 1991-04-01 1997-04-08 International Business Machines Corporation Selective deposition process
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH1126741A (ja) * 1997-07-04 1999-01-29 Toshiba Corp 固体撮像装置
US6140630A (en) 1998-10-14 2000-10-31 Micron Technology, Inc. Vcc pump for CMOS imagers
US6590229B1 (en) * 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
JP2000353801A (ja) * 1999-06-14 2000-12-19 Mitsubishi Electric Corp 固体撮像素子を有する半導体装置およびその製造方法
US6376868B1 (en) 1999-06-15 2002-04-23 Micron Technology, Inc. Multi-layered gate for a CMOS imager
US6310366B1 (en) 1999-06-16 2001-10-30 Micron Technology, Inc. Retrograde well structure for a CMOS imager
US6326652B1 (en) 1999-06-18 2001-12-04 Micron Technology, Inc., CMOS imager with a self-aligned buried contact
US6204524B1 (en) 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
US6333205B1 (en) 1999-08-16 2001-12-25 Micron Technology, Inc. CMOS imager with selectively silicided gates
US6362040B1 (en) * 2000-02-09 2002-03-26 Infineon Technologies Ag Reduction of orientation dependent oxidation for vertical sidewalls of semiconductor substrates
US7067416B2 (en) * 2001-08-29 2006-06-27 Micron Technology, Inc. Method of forming a conductive contact
US6780730B2 (en) * 2002-01-31 2004-08-24 Infineon Technologies Ag Reduction of negative bias temperature instability in narrow width PMOS using F2 implantation
JP2003318379A (ja) * 2002-04-22 2003-11-07 Sony Corp 光電変換装置及びその製造方法
US6566722B1 (en) * 2002-06-26 2003-05-20 United Microelectronics Corp. Photo sensor in a photo diode on a semiconductor wafer
TWI223408B (en) * 2003-05-09 2004-11-01 Nanya Technology Corp Trench type capacitor formation method
US7122408B2 (en) 2003-06-16 2006-10-17 Micron Technology, Inc. Photodiode with ultra-shallow junction for high quantum efficiency CMOS image sensor and method of formation
US6864145B2 (en) * 2003-06-30 2005-03-08 Intel Corporation Method of fabricating a robust gate dielectric using a replacement gate flow
US7148528B2 (en) 2003-07-02 2006-12-12 Micron Technology, Inc. Pinned photodiode structure and method of formation
US6780666B1 (en) * 2003-08-07 2004-08-24 Micron Technology, Inc. Imager photo diode capacitor structure with reduced process variation sensitivity
US7064406B2 (en) * 2003-09-03 2006-06-20 Micron Technology, Inc. Supression of dark current in a photosensor for imaging
KR100672666B1 (ko) * 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100657143B1 (ko) * 2005-07-11 2006-12-13 매그나칩 반도체 유한회사 이미지 센서 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985689A (en) 1992-11-13 1999-11-16 Canon Kabushiki Kaisha Method of fabricating photoelectric conversion device having at least one step-back layer
US6211040B1 (en) 1999-09-20 2001-04-03 Chartered Semiconductor Manufacturing Ltd. Two-step, low argon, HDP CVD oxide deposition process
US6363040B1 (en) 1999-09-20 2002-03-26 Yamaha Corporation CD-R medium recording method
KR20030056323A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 암신호 감소를 위한 이미지센서 제조 방법

Also Published As

Publication number Publication date
CN100474598C (zh) 2009-04-01
JP2007504666A (ja) 2007-03-01
CN1875487A (zh) 2006-12-06
US7576376B2 (en) 2009-08-18
EP1661184A1 (en) 2006-05-31
TWI259591B (en) 2006-08-01
US20050045926A1 (en) 2005-03-03
KR20060034734A (ko) 2006-04-24
US7279395B2 (en) 2007-10-09
US20090286348A1 (en) 2009-11-19
US20050145902A1 (en) 2005-07-07
US20070296004A1 (en) 2007-12-27
US7064406B2 (en) 2006-06-20
EP2096674A1 (en) 2009-09-02
EP1661184B1 (en) 2010-06-02
TW200520244A (en) 2005-06-16
DE602004027509D1 (de) 2010-07-15
US7776639B2 (en) 2010-08-17
WO2005031874A1 (en) 2005-04-07
ATE470240T1 (de) 2010-06-15

Similar Documents

Publication Publication Date Title
KR100794339B1 (ko) 이미징을 위한 포토센서의 다크 커런트 제거
KR100846005B1 (ko) 고 양자 효율을 위한 각도를 가지는 핀드 포토다이오드 및그 형성 방법
US7091536B2 (en) Isolation process and structure for CMOS imagers
US7713809B2 (en) Image sensor for reduced dark current
KR100865839B1 (ko) 어레이 트랜지스터에 대하여 에피택셜 ＳｉＣ 및/또는카보네이트 채널을 갖는 저 암전류 이미지 센서
KR100777376B1 (ko) 트렌치 아이솔레이션을 위한 경사 이온주입
US6310366B1 (en) Retrograde well structure for a CMOS imager
US7122408B2 (en) Photodiode with ultra-shallow junction for high quantum efficiency CMOS image sensor and method of formation
EP1897141B1 (en) Buried conductor for imagers
US7432121B2 (en) Isolation process and structure for CMOS imagers
KR20080038434A (ko) 이미저 픽셀을 위한 주입 격리 영역

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 13