CN101241893A - 芯片封装基板及其封装结构 - Google Patents

芯片封装基板及其封装结构 Download PDF

Info

Publication number
CN101241893A
CN101241893A CNA2007100070926A CN200710007092A CN101241893A CN 101241893 A CN101241893 A CN 101241893A CN A2007100070926 A CNA2007100070926 A CN A2007100070926A CN 200710007092 A CN200710007092 A CN 200710007092A CN 101241893 A CN101241893 A CN 101241893A
Authority
CN
China
Prior art keywords
chip
connection gasket
base plate
conduction
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100070926A
Other languages
English (en)
Inventor
林己智
孙渤
王宏仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Yingjie Co Ltd
Taiwan Solutions Systems Corp
Original Assignee
Taiwan Yingjie Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Yingjie Co Ltd filed Critical Taiwan Yingjie Co Ltd
Priority to CNA2007100070926A priority Critical patent/CN101241893A/zh
Publication of CN101241893A publication Critical patent/CN101241893A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明为一种芯片封装基板，该芯片封装基板两端导电连接垫之间的距离小于一芯片承载垫一边长。绝缘层覆盖于每一导电连接垫上且暴露出导电连接垫的一部分表面，被暴露的导电连接垫的部分表面则由位于绝缘层中的导电焊垫覆盖。如此以缩短芯片上电性接点至焊线垫之间距，以达到晶圆封装薄小化的目的。

Description

芯片封装基板及其封装结构
技术领域
本发明有关一种半导体芯片封装结构，特别是关于一种将部分表面黏着技术中的焊垫移至芯片承载垫下方，可大幅减少封装体面积的相关技术。
背景技术
芯片封装主要是提供芯片承载与结构保护的功能，以防止在取置的过程中外力或其它物理性质的破坏和化学性质的侵蚀、确保能量的传递路径与芯片的讯号分布、避免讯号延迟的产生而影响系统运作及提供散热的途径。由于目前各种高效能的电子产品不断推陈出新，且产品的外型设计均走向小且薄的趋势，例如：网络通讯产品(mobile phone，PHS，GPS)、讯息产品(PDA，携带式IA，电子书)、消费性电子(电子字典，掌上型电子游戏机，股票机，卡片阅读机)、甚至化学医疗产品或汽车电子工业都朝向体积小的系统。因此电子封装的技术也须随之朝轻、薄、短、小的方向发展。
就芯片封装的技术而言，每一颗由晶圆切割所形成的裸芯片(die)，例如以导线接合(wire bonding)或覆晶接合(flip chip bonding)等模式配置于一承载具(carrier)的表面，其中承载具例如导线架(lead frame)或基板(substrate)，而芯片的主动表面(active surface)则具有多个接合焊垫(pad)使得芯片得以经由承载具的传输线路及接点而与外部的电子装置形成电性连通。之后，再形成一封胶材料将芯片及导线加以包覆，如此即完成一芯片封装结构。
参照图1，承载具，例如导线架，是一金属板经过光刻胶涂布后由光刻刻蚀工艺所定义出其上的图案化线路110，之后于图案化线路110上形成表面处理层111，例如镀锡、银或镍金层。参照图2，多层压合板的基材结构，利用上下两层金属板中夹一绝缘层、玻璃预浸布或多层板的内层结构222压合而成，将上下两层金属板经过光刻刻蚀工艺定义出图案化线路210后，形成一金属表面处理层211，如镀锡、银或镍金层，在各线路间形成保护层221，再于金属表面处理层211上形成导电球220，例如锡球。图3所示，是利用导线架作为承载具的封装结构。图案化线路110上包含金属座330，于金属座330先后设置黏着层333与芯片335，芯片335由导线332电性连接至图案化线路110上，再覆以塑封材料334。图案化线路110的另一侧则是暴露于塑封材料334外，且形成一金属表面处理层331，例如镀锡、银或镍金层。图4所示，是利用多层板作为承载具的封装结构，黏着层433设置于保护层221上，芯片435再设置于黏着层433上，芯片435由导线432电性连接至多层板结构上。图案化线路210的另一侧的金属表面处理层211上则设置导电球220。由上述结构所塑封完成的封装成品，由其二维平面之上向下俯视，其构造为图案化线路外露于芯片承载垫之外，并间隔着芯片由导线电性连接至图案化线路的间距。
虽然传统利用金属导线架进行芯片安装及打线的封装工艺具有价格低廉及散热良好的优点，而以多层压合板辅以其底部呈阵列式排列的锡球作为引脚，具有在相同尺寸面积下，引脚数可以变多、封装面积可较为缩小的优点。但因现今的电子零件皆朝向制作体积小、高密度发展，因此传统以导线架与多层压合板为基材进行芯片安装，受限于其基材的组成使整体封装的体积在缩小化的过程仍有其限制。
发明内容
本发明的目的在于提供一种半导体芯片封装基板，运用芯片承载垫下的空间，使金属线路的焊线区部份内缩于芯片承载垫下，大幅减少封装体面积，使其逼近晶圆芯片尺寸封装(wafer level package)的面积。
本发明的另一目的在于提供一种半导体芯片封装结构，依照现有的导线架基板的封装流程制作，可于同一批流程中获得较多的单位封装产出量，并节省制作成本。
本发明的目的是这样实现的，一种芯片封装基板，该基板包含：
复数个导电连接垫彼此间隔设置，两端的该两个导电连接垫之间的一距离小于一芯片承载垫的边长；
一绝缘层覆盖于每一该导电连接垫上且暴露出每一该导电连接垫的一部分第一表面；
复数个导电焊垫位于该绝缘层中且覆盖被该绝缘层暴露出的每一该导电连接垫的该第一表面。
还包含一金属座位于所述导电连接垫之间，且该金属座的尺寸小于芯片承载垫的边长。
该绝缘层覆盖该金属座。
该绝缘层暴露出该金属座的一部分第二表面。
被暴露的该金属座的该第二表面与该导电焊垫于相同侧。
绝缘层更包含暴露出该金属座的一第三表面，且被暴露的该金属座的该第三表面与该第二表面位于相反侧。
该绝缘层更包含暴露出每一该导电连接垫的一第二表面，且被暴露的该导电连接垫的该第二表面与该第一表面位于相反侧。
更包含一表面金属层位于每一被暴露的该导电连接垫的该第二表面上。
更包含一导电锡球位于该表面金属层上。
该导电连接垫为一金属引脚。
一种芯片封装结构，该结构包含：
复数个导电连接垫彼此间隔设置；
一绝缘层覆盖于每一该导电连接垫上且暴露出每一该导电连接垫的一部分第一表面；
复数个导电焊垫位于该绝缘层中，且覆盖被该绝缘层暴露的每一该导电连接垫的该第一表面；
一芯片位于该绝缘层上，其中该芯片与每一该导电连接垫是呈上下部分重叠的位置关系；
一导电连接结构电性连接该芯片与每一该导电焊垫；
一塑封材料覆盖该芯片与每一该导电连接结构。
更包含一黏着层于该芯片与该绝缘层之间。
更包含一金属座位于所述导电连接垫对之间，且小于该芯片。
所述导电焊垫与该芯片是呈上下重叠的位置关系。
所述导电焊垫分布于该芯片的两相对侧边位置。
该塑封材料暴露出该芯片的一第二表面。
更包含一黏着层位于该塑封材料上，一上盖基板覆盖于该黏着层上及位于该芯片的该第二表面上。
该导电连接结构为一导电线。
该导电连接结构为一金凸块。
该导电连接结构为一锡球。
根据上述，本发明的封装基板，其仅由一金属板及绝缘层所组成，芯片可直接置于表面黏着技术中的焊垫上，以缩短芯片上电性接点至焊垫的间距，以缩小封装体积，达到晶圆封装薄小化的目的。
附图说明
图1为已知以导线架封装的基材结构示意图。
图2为已知以多层基板封装的基材结构示意图。
图3为已知以图1实施芯片封装的结构示意图。
图4为已知以图2实施芯片封装的结构示意图。
图5A、图5B、图6A及图6B为根据本发明概念实施的承载具剖面示意图。
图7A、图7B、图8A及图8B为根据本发明概念实施的具金属座的承载具剖面示意图。
图9为根据图6A的基材实施芯片封装的结构示意图。
图10为根据图6A的基材实施CMOS感测芯片封装的结构示意图。
图11为根据图6A的基材实施压力感测芯片封装的结构示意图。
图12为根据图6B的基材实施芯片封装以导电球作为电性连结，晶背不外露型的结构示意图。
图13为根据图6B的基材实施芯片封装以导电球作为电性连结，晶背外露型的结构示意图。
图14为根据图6B的基材实施芯片封装以金属凸块作为电性连结，晶背不外露型的结构示意图。
图15A、15B为本发明的一实施例封装基板结构的正面示意图。
附图标号：
110    图案化线路
111    金属表面处理层
210    图案化线路
211    金属表面处理层
220    导电球
221    保护层
222    内层结构
330    金属座
331    金属表面处理层
332    导线
333    黏着层
334    塑封材料
335    芯片
432    导线
433    黏着层
434    塑封材料
435    芯片
50     金属引脚垫
501    第一表面
502    第二表面
51     导电焊垫
52     绝缘层
71     金属座
703    第三表面
72     表面金属层
932    导电连接线
933   黏着层
934   塑封材料
935   芯片
1001  空穴
1002  黏着层
1003  上盖基板
1101  胶体层
1220  导电球
1301  芯片背面
1401  导电凸块
1501  芯片或芯片承载垫
具体实施方式
下面由数个不同的实施例来说明本发明的封装基板结构，及利用此基板所制作完成的芯片封装组件。
参照图5A，以已知适当方式制作的导线架基板具有若干导电连接垫，于一实施例中，金属引脚垫50，绝缘层52位于金属引脚垫50之间，且覆盖金属引脚垫50的部分第一表面501，被暴露出的部份则由导电焊垫51所覆盖，以作为电性传递的接点，再者，位于金属引脚垫50的另一侧的第二表面502暴露于外。可以选择的，请参照图5B，其与图5A相异之处在于绝缘层52包围导电焊垫51，即导电焊垫51的位置挪向金属引脚垫50内侧。
参照图6A为根据本发明的另一种封装基板的实施例说明，其与图5A相异之处在于金属引脚垫50的第二表面502形成表面金属层72，例如镀锡、银或镍金等，作为封装组件对外传输电性的接点。另一实施例中，参照图6B，则是将图6A中的导电焊垫51往金属引脚垫50内侧放置。
图7A为根据本发明的实施例说明另一种封装基板的剖面示意图。参照图7A，与图5A相异之处，首先在于二金属引脚垫50之间具有金属座71，此金属座71需小于一芯片承载垫，此芯片承载垫设置于两端的金属引脚垫50之间，用以承载芯片。其次，绝缘层52于金属座71的对应上方的第三表面703，设置开口空穴暴露出金属座71，开口空穴的大小也可小于金属座71。另一实施例中，参照图7B，则是将图7A中的导电焊垫51往金属引脚垫50内侧放置。
参照图8A为根据本发明的另一实施例说明的承载具剖面示意图。与图7A相异之处在于金属引脚垫50于另一表面，即不与绝缘层52及导电焊垫51相衔接的表面，形成表面金属层72，作为封装组件对外传输电性的接点。参照图8B，则是将图8A中的导电焊垫51往金属引脚垫50内侧放置。
图9是应用图6A的承载具形成的封装结构剖面示意图。参照图9，除了图6A中的承载具外，尚包含一黏着层933，例如导电胶或绝缘胶，置于芯片935与绝缘层52之间，导电连接线932电性连接芯片935与导电焊垫51，塑封材料934包覆上述结构。图10为另一实施例，应用于一种CMOS传感器芯片，除了图9的构造外，尚包含一黏着层1002位于塑封材料934与上盖基板1003(例如玻璃、陶瓷或金属)之间。其中因应CMOS传感器芯片所需，可于芯片935的上方与上盖基板1003之间形成一空穴1001。根据上述，芯片935与金属引脚垫50是呈上下部分重叠的位置关系，即金属引脚垫50之间的距离小于芯片承载垫的一边长。图11为应用于一种压力感测芯片的实施例，除了图10的结构外，于芯片935对应于上盖基板1003的表面上设置一胶体层1101。可以理解的，上述各实施例的承载具也可使用图5A、图5B或图6B中所示的无金属座的封装基板以及图7A、图7B、图8A与图8B中具有金属座的封装基板，于此不再赘述。
图12是应用图6B的的承载具形成的封装结构剖面示意图。参照图12，是应用于覆晶芯片的封装结构，于此实施例中，芯片935与绝缘层52之间不需黏着层，以导电球1220(例如锡球)固定芯片935且电性连接至导电焊垫51，再以塑封材料934包覆上述结构。图13为另一实施例，与图12所述的结构不同之处在于其塑封材料934仅包覆至与芯片935的背面1301齐平，使芯片背面1301外露。可以理解的，上述实施例的承载具也可利用图5A、图5B或图6A中所示的无金属座的封装基板以及图7A、图7B、图8A与图8B中具有金属座的封装基板，于此不再赘述。
图14是应用图6B的承载具形成的封装结构剖面示意图。与图12相异之处在于以导电凸块1401(例如金凸块)取代图12中的导电球1220。可以理解的，此形式的连接结构也可应用于如图13的封装结构，或是利用图5A、图5B或图6A中所示的无金属座的封装基板以及图7A、图7B、图8A与图8B中具有金属座的封装基板，于此不再赘述。
图15A、15B所示，是依照本发明的一实施例封装基材结构的正面示意图。两端或四周设置金属引脚垫50，复数个金属引脚垫50彼此则是间隔设置，两端的两个金属引脚垫50之间的一距离小于一芯片或芯片承载垫1501大小的一边长。换句话说，芯片与每一金属引脚垫50是呈上下部分重叠的一位置关系。再者，当一金属座(图上未示)欲隔离地设置于导电连接垫之间时，可以理解的，金属座的尺寸会小于芯片1501大小。
根据上述，本发明的一封装基板结构，其仅由一金属板及绝缘层所组成，芯片可直接置于表面黏着技术中的焊垫上，以缩短芯片上电性接点至焊垫的间距，以缩小封装体积。
虽然本发明已以具体实施例揭示，但其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的构思和范围的前提下所作出的等同组件的置换，或依本发明专利保护范围所作的等同变化与修饰，皆应仍属本专利涵盖之范畴。

Claims (20)

1. 一种芯片封装基板，其特征在于该基板包含：
复数个导电连接垫彼此间隔设置，两端的该两个导电连接垫之间的一距离小于一芯片承载垫的边长；
一绝缘层覆盖于每一该导电连接垫上，且暴露出每一该导电连接垫的一部分第一表面；
复数个导电焊垫位于该绝缘层中，且覆盖被该绝缘层暴露出的每一该导电连接垫的该第一表面。
2. 如权利要求1所述的芯片封装基板，其特征在于：还包含一金属座位于所述导电连接垫之间，且该金属座小于该芯片承载垫的边长。
3. 如权利要求2所述的芯片封装基板，其特征在于：该绝缘层覆盖该金属座。
4. 如权利要求2所述的芯片封装基板，其特征在于：该绝缘层暴露出该金属座的一部分第二表面。
5. 如权利要求4所述的芯片封装基板，其特征在于：被暴露出的该金属座的该第二表面与该导电焊垫于相同侧。
6. 如权利要求4所述的芯片封装基板，其特征在于：绝缘层更暴露出该金属座的一第三表面，且被暴露出的该金属座的该第三表面与该第二表面位于相反侧。
7. 如权利要求1所述的芯片封装基板，其特征在于：该绝缘层更暴露出每一该导电连接垫的一第二表面，且被暴露出的该导电连接垫的该第二表面与该第一表面位于相反侧。
8. 如权利要求7所述的芯片封装基板，其特征在于：更包含一表面金属层位于每一被暴露出的该导电连接垫的该第二表面上。
9. 如权利要求8所述的芯片封装基板，其特征在于：更包含一导电锡球位于该表面金属层上。
10. 如权利要求1所述的芯片封装基板，其特征在于：该导电连接垫为一金属引脚。
11. 一种芯片封装结构，其特征在于该结构包含：
复数个导电连接垫彼此间隔设置；
一绝缘层覆盖于每一该导电连接垫上，且暴露出每一该导电连接垫的一部分第一表面；
复数个导电焊垫位于该绝缘层中且覆盖被该绝缘层暴露的每一该导电连接垫的该第一表面；
一芯片位于该绝缘层上，其中该芯片与每一该导电连接垫是呈上下部分重叠的位置关系；
一导电连接结构电性连接该芯片与每一该导电焊垫；
一塑封材料覆盖该芯片与每一该导电连接结构。
12. 如权利要求11所述的芯片封装结构，其特征在于：更包含一黏着层于该芯片与该绝缘层之间。
13. 如权利要求11所述的芯片封装结构，其特征在于：更包含一金属座位于两端的该二导电连接垫之间，且该二导电连接垫的间距小于该芯片。
14. 如权利要求11所述的芯片封装结构，其特征在于：所述导电焊垫与该芯片是呈上下重叠的位置关系。
15. 如权利要求11所述的芯片封装结构，其特征在于：所述导电焊垫分布于该芯片的两相对侧边位置。
16. 如权利要求11所述的芯片封装结构，其特征在于：该塑封材料暴露出该芯片的一第二表面。
17. 如权利要求11所述的芯片封装结构，其特征在于：更包含一黏着层位于该塑封材料上，一上盖基板覆盖于该黏着层上及位于该芯片的该第二表面上。
18. 如权利要求11所述的芯片封装结构，其特征在于：该导电连接结构为一导电线。
19. 如权利要求11所述的芯片封装结构，其特征在于：该导电连接结构为一金凸块。
20. 如权利要求11所述的芯片封装结构，其特征在于：该导电连接结构为一锡球。
CNA2007100070926A 2007-02-08 2007-02-08 芯片封装基板及其封装结构 Pending CN101241893A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007100070926A CN101241893A (zh) 2007-02-08 2007-02-08 芯片封装基板及其封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007100070926A CN101241893A (zh) 2007-02-08 2007-02-08 芯片封装基板及其封装结构

Publications (1)

Publication Number Publication Date
CN101241893A true CN101241893A (zh) 2008-08-13

Family

ID=39933262

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100070926A Pending CN101241893A (zh) 2007-02-08 2007-02-08 芯片封装基板及其封装结构

Country Status (1)

Country Link
CN (1) CN101241893A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315191A (zh) * 2011-09-13 2012-01-11 江苏长电科技股份有限公司 新型有基岛预填塑封料引线框结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315191A (zh) * 2011-09-13 2012-01-11 江苏长电科技股份有限公司 新型有基岛预填塑封料引线框结构

Similar Documents

Publication Publication Date Title
US20030100142A1 (en) Semiconductor package and method for fabricating the same
KR101117887B1 (ko) 마이크로전자 워크피스 및 이 워크피스를 이용한 마이크로전자 디바이스 제조 방법
CN102237281A (zh) 半导体器件及其制造方法
CN102456648B (zh) 封装基板的制法
CN101110401A (zh) 半导体装置及半导体封装结构
US11239179B2 (en) Semiconductor package and fabrication method thereof
KR20170084174A (ko) 센싱칩 패키징 어셈블리 및 이를 포함하는 전자장치
CN101887885A (zh) 半导体封装体的堆叠构造
CN101877334B (zh) 具散热增益的半导体装置
JP2000138317A (ja) 半導体装置及びその製造方法
CN102270585B (zh) 电路板结构、封装结构与制作电路板的方法
TW201705426A (zh) 樹脂密封型半導體裝置及其製造方法
CN102412225A (zh) Bga半导体封装及其制造方法
CN100413067C (zh) 芯片封装结构与其晶圆级封装形成方法
CN101241893A (zh) 芯片封装基板及其封装结构
CN107305879A (zh) 半导体器件及相应的方法
TWI395318B (zh) 使用嵌入式晶片載板之薄型立體堆疊封裝結構
TWI278979B (en) Chip package substrate and manufacturing method thereof
CN101226918A (zh) 芯片封装基板及其封装结构
CN101714532B (zh) 封装件及其制造方法
CN101625986B (zh) 芯片封装结构制程
CN101552253B (zh) 阵列封装基板
CN102751203A (zh) 半导体封装结构及其制作方法
CN103107145A (zh) 半导体封装件、预制导线架及其制法
CN113257766A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication