CN101211820A - 用于制造半导体器件的方法 - Google Patents

用于制造半导体器件的方法 Download PDF

Info

Publication number
CN101211820A
CN101211820A CNA2007101301561A CN200710130156A CN101211820A CN 101211820 A CN101211820 A CN 101211820A CN A2007101301561 A CNA2007101301561 A CN A2007101301561A CN 200710130156 A CN200710130156 A CN 200710130156A CN 101211820 A CN101211820 A CN 101211820A
Authority
CN
China
Prior art keywords
scope
attachment plug
plug contact
carry out
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101301561A
Other languages
English (en)
Other versions
CN101211820B (zh
Inventor
黄昌渊
安炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101211820A publication Critical patent/CN101211820A/zh
Application granted granted Critical
Publication of CN101211820B publication Critical patent/CN101211820B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开一种用于制造半导体器件的方法，所述方法包括：在半导体基板之上形成凹式栅极；在所述凹式栅极的侧壁上形成栅极间隙壁；软性蚀刻连接插塞触点区域中的半导体基板，以形成具有圆形轮廓的凹陷部；在所述栅极间隙壁上以及所述凹陷部的侧壁上形成侧壁间隙壁；在所述半导体基板之上形成绝缘膜；选择性地蚀刻所述绝缘膜，以形成连接插塞接触孔；以及在所述连接插塞接触孔中填充导电层，以形成连接插塞。

Description

用于制造半导体器件的方法
技术领域
本发明总的来说涉及一种半导体器件。更具体而言，本发明涉及一种包括连接插塞的半导体器件及其制造方法。
背景技术
由于半导体器件集成度越来越高，诸如栅极等导线之间的间隔其尺寸已经减小。于是，在导线之间形成触点的工序裕量已经减小。为了确保形成触点的工序裕量，可以执行自对准接触(“SAC”)工序。
图1a与1b是示出根据现有技术的一种用于制造半导体器件的方法的横截面图。在半导体基板10之上形成限定有源区的器件隔离结构(未显示)。利用限定凹式栅极区的掩模通过光刻工序蚀刻半导体基板10的一部分，以形成凹式栅极区(未显示)。在有源区之上并且在凹式栅极区中形成栅极绝缘膜(未显示)。在栅极绝缘膜之上形成凹式栅极12(包括由栅极多晶硅层12a、钨层12b和栅极硬掩模层12c构成的叠层结构)。在凹式栅极12的侧壁上形成栅极间隙壁14。在半导体基板10之上形成层间绝缘膜16。通过自对准接触(“SAC”)蚀刻工序移除层间绝缘膜16的一部分，以形成露出有源区的连接插塞接触孔(未显示)。将导电层填充到连接插塞接触孔中，以形成连接插塞18。
当凹式栅极12与凹式栅极区未对准时、或者当凹式栅极区中的上部的临界尺寸(“CD”)在后续工序中扩大时、或者当凹式栅极12的临界尺寸缩小时，凹式栅极区没有被凹式栅极12所覆盖，而是部分地露出(参见图1b)。在SAC蚀刻工序中，凹式栅极区与连接插塞18之间的重叠裕量将导致产生凹式栅极12与连接插塞18之间的SAC失效(‘A’)。
发明内容
根据本发明的实施例涉及一种包括连接插塞的半导体器件及其制造方法。在一个实施例中，软性蚀刻(soft-etching)半导体基板的位于连接插塞触点区域中的一部分。在栅极间隙壁上以及所述连接插塞触点区域中被蚀刻的半导体基板的侧壁上形成侧壁间隙壁。于是，在形成连接插塞接触孔的工序中避免发生SAC失效。
根据一个实施例，一种用于制造半导体器件的方法包括如下步骤：在半导体基板之上形成凹式栅极；在所述凹式栅极的侧壁上形成栅极间隙壁；软性蚀刻连接插塞触点区域中的半导体基板，以形成具有圆形轮廓的凹陷部；在所述栅极间隙壁上以及所述凹陷部的侧壁上形成侧壁间隙壁；在所述半导体基板之上形成绝缘膜；选择性地蚀刻所述绝缘膜，以形成连接插塞接触孔；以及在所述连接插塞接触孔中填充导电层，以形成连接插塞。
根据另一实施例，一种半导体器件根据上述方法而制成。
附图说明
图1a与1b是示出根据现有技术的一种用于制造半导体器件的方法的横截面图；以及
图2a至2c是示出根据本发明实施例的一种用于制造半导体器件的方法的横截面图。
具体实施方式
图2a至2c是示出根据本发明实施例的一种用于制造半导体器件的方法的横截面图。图2a(i)、2b(i)及2c(i)示出当凹式栅极与凹式栅极区对准时的状态，而图2a(ii)、2b(ii)及2c(ii)示出当凹式栅极与凹式栅极区未对准时的状态。在半导体基板100之上形成限定有源区的器件隔离结构(未显示)。利用限定凹式栅极区的掩模蚀刻(优选地，利用光刻工序)半导体基板100的一部分，以形成凹式栅极区(未显示)。接着在凹式栅极区中形成栅极绝缘膜(未显示)。接着在栅极绝缘膜之上依次形成栅极多晶硅层(未显示)、钨层(未显示)以及栅极硬掩模层(未显示)。
在一个实施例中，栅极多晶硅层的厚度优选地在约至
Figure A20071013015600062
的范围内。钨层的厚度优选地在约
Figure A20071013015600063
至
Figure A20071013015600064
的范围内。栅极硬掩模层优选地包括氮化膜，优选地具有在约至
Figure A20071013015600066
范围内的厚度。在栅极多晶硅层与钨层之间还形成阻障金属层(未显示)。阻障金属层优选地选自由钛(Ti)层、氮化钨(WN)层、氮化钛(TiN)层、及其组合所构成的群组，优选地具有在约
Figure A20071013015600067
至
Figure A20071013015600068
范围内的厚度。
接着，在栅极硬掩模层之上依次形成第一硬掩模层(未显示)以及第一光阻膜(未显示)。利用栅极掩模将第一光阻膜曝光并显影，以形成第一光阻图案(未显示)。接着利用第一光阻图案作为掩模将第一硬掩模层、栅极硬掩模层、栅极钨层以及栅极多晶硅层图案化，以形成第一硬掩模图案(未显示)、栅极硬掩模图案102c、钨图案102b、以及栅极多晶硅图案102a。
在一个实施例中，第一硬掩模层优选地是非晶碳层。蚀刻栅极硬掩模层的工序优选地在如下条件下执行：在约100W至1,500W范围内的功率下，在约1mTorr至20mTorr范围内的压力下，并且在选自由CF4、CHF3、O2、Ar、SF6、及其组合所构成的群组的气体氛围下。蚀刻钨层的工序优选地在如下条件下执行：在约10W至1,500W范围内的功率下，在约2mTorr至20mTorr范围内的压力下，并且在选自由NF3、Cl2、O2、N2、He、及其组合所构成的群组的氛围下。
接着移除第一光阻图案以及第一硬掩模图案，以形成凹式栅极，该凹式栅极包括由栅极硬掩模图案102c、钨图案102b和栅极多晶硅图案102a构成的叠层结构。接着在半导体基板100之上形成第一氮化膜(未显示)。接着执行包括蚀刻及清洗工序的间隙壁形成工序，以在凹式栅极102的侧壁上形成栅极间隙壁104。接着通过化学蚀刻方法在连接插塞触点区域中软性蚀刻半导体基板100，以形成具有圆形轮廓的凹陷部106。优选地利用在等离子状态中活化的中性自由基离子来执行该化学蚀刻方法。
在一个实施例中，栅极间隙壁104的厚度优选地在约至
Figure A20071013015600071
的范围内。软性蚀刻工序优选地在如下条件下执行：在约500W至3,000W范围内的功率下，在约500mTorr至2,000mTorr范围内的压力下，并且在选自由NF3、O2、He、及其组合所构成的群组的氛围下。凹陷部106的深度t(图2a(ii))优选地在约
Figure A20071013015600072
至
Figure A20071013015600073
的范围内。
参照图2b与2c，在栅极间隙壁104上以及凹陷部106的侧壁上形成侧壁间隙壁108。接着在半导体基板100之上形成层间绝缘膜110，以覆盖凹式栅极102。优选地执行湿式退火工序，以增加层间绝缘膜110的膜质量密度。优选地执行平坦化工序，直到栅极硬掩模图案102c露出为止。
在一个实施例中，侧壁间隙壁108用作阻障膜，以避免凹式栅极区的上部暴露于包括湿式蚀刻溶液的后续湿式清洗工序中。侧壁间隙壁108的厚度优选地在约
Figure A20071013015600074
至
Figure A20071013015600075
的范围内。层间绝缘膜110优选地由硼磷硅酸盐玻璃(“BPSG”)膜所构成，优选地具有在约
Figure A20071013015600076
至
Figure A20071013015600077
范围内的厚度。优选地通过化学机械抛光(“CMP”)方法来执行平坦化工序。
接着，在层间绝缘膜110之上形成第二硬掩模层(未显示)以及第二光阻膜(未显示)。利用连接插塞触点掩模(未显示)将第二光阻膜曝光并显影，以形成第二光阻图案(未显示)。接着利用第二光阻图案蚀刻第二硬掩模层以及层间绝缘膜110，以形成第二硬掩模图案(未显示)以及连接插塞接触孔(未显示)。接着移除第二光阻图案以及第二硬掩模图案。接着在半导体基板100之上并且在连接插塞接触孔中执行湿式清洗工序。
在一个实施例中，第二硬掩模层是非晶碳层。蚀刻层间绝缘膜110的工序优选地在如下条件下执行：在约500W至2,000W范围内的功率下，在约10mTorr至150mTorr范围内的压力下，并且在选自由CF4、CHF3、O2、N2、C4F6、Ar、及其组合所构成的群组的气体氛围下。优选地执行湿式清洗工序，以移除在蚀刻层间绝缘膜110时产生的聚合物，并且增加连接插塞接触孔的尺寸。优选地利用缓冲氧化蚀刻剂(BOE)溶液执行该湿式清洗工序，该BOE溶液包括选自由H2SO4、H2O2、及其组合所构成的群组中的至少一者。
之后，在半导体基板100之上并且在连接插塞接触孔中填充导电层。接着在导电层之上执行平坦化工序，以形成连接插塞112(图2c)。导电层优选地是多晶硅层，优选地具有在约
Figure A20071013015600081
至
Figure A20071013015600082
范围内的厚度。
如上所述，在根据本发明实施例的一种用于制造半导体器件的方法中，优选地通过化学蚀刻工序软性蚀刻局部的连接插塞触点区域中的半导体基板，以形成凹陷部。在栅极间隙壁以及凹陷部的侧壁上形成侧壁间隙壁，以避免由于凹式栅极与凹式栅极区之间未对准而导致凹式栅极区露出。结果，在形成连接接触孔时避免了SAC失效，由此获得改进的连接插塞，以改进器件的良率及特性。
本发明的上述实施例是示例性的而非限制性的。各种替代及等同的方式都是可行的。本发明并不限于在此所述的沉积、蚀刻抛光以及图案化步骤的类型，本发明也不限于任何特定类型的半导体器件。例如，本发明可以应用于动态随机存取存储器(DRAM)器件或非易失性存储器件中，例如其它增加、减少或修改都落在所附权利要求书的范围内。
本申请要求2006年12月26日提交的韩国专利申请No.10-2006-0134080的优先权，该韩国专利申请的全部内容以引用的方式并入本文。

Claims (12)

1.一种用于制造半导体器件的方法，所述方法包括如下步骤：
在限定连接插塞触点区域的半导体基板之上形成凹式栅极；
在所述凹式栅极的侧壁上形成栅极间隙壁；
软性蚀刻所述连接插塞触点区域中的半导体基板，以形成具有圆形轮廓以及侧壁的凹陷部；
在所述栅极间隙壁上以及所述凹陷部的侧壁上形成侧壁间隙壁；
在包括所述凹式栅极、所述凹式栅极间隙壁以及所述凹陷部的半导体基板之上形成绝缘膜；
选择性地蚀刻所述绝缘膜，以形成连接插塞接触孔；以及
利用导电层填充所述连接插塞接触孔，以形成连接插塞。
2.根据权利要求1所述的方法，其中，
所述栅极间隙壁具有在约50
Figure A2007101301560002C1
至100
Figure A2007101301560002C2
范围内的厚度。
3.根据权利要求1所述的方法，还包括：
借助于化学蚀刻方法来执行用于所述凹陷部的软性蚀刻工序。
4.根据权利要求1所述的方法，还包括：
在约500W至约3,000W范围内的功率下，在约500mTorr至约2,000mTorr范围内的压力下，并且在选自由NF3、O2、He、及其组合所构成的群组的气体氛围下执行所述软性蚀刻工序。
5.根据权利要求1所述的方法，其中，
所述凹陷部具有在约50
Figure A2007101301560002C3
至约200
Figure A2007101301560002C4
范围内的深度。
6.根据权利要求1所述的方法，其中，
所述侧壁间隙壁具有在约130
Figure A2007101301560002C5
至约300
Figure A2007101301560002C6
范围内的厚度。
7.根据权利要求1所述的方法，其中，
所述层间绝缘膜包括厚度在约3,000
Figure A2007101301560003C1
至约8,000
Figure A2007101301560003C2
范围内的硼磷硅酸盐玻璃膜。
8.根据权利要求1所述的方法，还包括：
在所述层间绝缘膜之上执行湿式退火工序。
9.根据权利要求1所述的方法，还包括：
在约500W至约2,000W范围内的功率下，在约10mTorr至约150mTorr范围内的压力下，在选自由CF4、CHF3、O2、N2、C4F6、Ar、及其组合所构成的群组的气体氛围下执行选择性地蚀刻所述层间绝缘膜的工序。
10.根据权利要求1所述的方法，还包括：
在所述连接插塞接触孔之上执行湿式清洗工序。
11.根据权利要求10所述的方法，还包括：
利用缓冲氧化蚀刻剂溶液来执行所述湿式清洗工序，所述缓冲氧化蚀刻剂溶液包括选自由H2SO4、H2O2、及其组合所构成的群组中的至少一者。
12.根据权利要求1所述的方法，其中，
所述导电层包括厚度在约1,000
Figure A2007101301560003C3
至约3,000
Figure A2007101301560003C4
范围内的多晶硅层。
CN2007101301561A 2006-12-26 2007-07-20 用于制造半导体器件的方法 Expired - Fee Related CN101211820B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020060134080 2006-12-26
KR10-2006-0134080 2006-12-26
KR1020060134080A KR100781874B1 (ko) 2006-12-26 2006-12-26 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
CN101211820A true CN101211820A (zh) 2008-07-02
CN101211820B CN101211820B (zh) 2010-09-08

Family

ID=39139503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101301561A Expired - Fee Related CN101211820B (zh) 2006-12-26 2007-07-20 用于制造半导体器件的方法

Country Status (5)

Country Link
US (1) US7842593B2 (zh)
JP (1) JP2008166695A (zh)
KR (1) KR100781874B1 (zh)
CN (1) CN101211820B (zh)
TW (1) TWI375299B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194741A (zh) * 2011-04-25 2011-09-21 上海宏力半导体制造有限公司 自对准多晶硅化物工艺方法及半导体器件

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100919576B1 (ko) * 2007-10-17 2009-10-01 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100935197B1 (ko) * 2008-01-28 2010-01-06 주식회사 하이닉스반도체 반도체 소자의 콘택 형성방법
KR100979362B1 (ko) * 2008-04-24 2010-08-31 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR101185988B1 (ko) * 2009-12-30 2012-09-25 에스케이하이닉스 주식회사 반도체 메모리소자의 랜딩플러그컨택 형성방법
CN106549014B (zh) * 2015-09-21 2020-04-14 中国科学院微电子研究所 一种半导体器件及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025221A (en) * 1997-08-22 2000-02-15 Micron Technology, Inc. Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks
US6159850A (en) * 1998-06-16 2000-12-12 United Microelectronics Corp. Method for reducing resistance of contact window
KR100339683B1 (ko) * 2000-02-03 2002-06-05 윤종용 반도체 집적회로의 자기정렬 콘택 구조체 형성방법
KR100366621B1 (ko) * 2000-06-28 2003-01-09 삼성전자 주식회사 반도체 소자의 도전성 콘택체를 형성하는 방법
KR100406580B1 (ko) * 2001-04-30 2003-11-20 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성방법
US6479377B1 (en) * 2001-06-05 2002-11-12 Micron Technology, Inc. Method for making semiconductor devices having contact plugs and local interconnects
US6723655B2 (en) * 2001-06-29 2004-04-20 Hynix Semiconductor Inc. Methods for fabricating a semiconductor device
KR100442105B1 (ko) * 2001-12-03 2004-07-27 삼성전자주식회사 소이형 기판 형성 방법
KR100536604B1 (ko) * 2003-08-14 2005-12-14 삼성전자주식회사 고밀도 플라즈마 증착법을 이용한 갭필 방법
KR100625216B1 (ko) * 2003-11-01 2006-09-20 황용길 Ｐ２ｐ 기반의 멀티미디어 데이타 전송시스템
KR20050045715A (ko) 2003-11-12 2005-05-17 삼성전자주식회사 리세스 채널 모오스 트렌지스터를 갖는 반도체 장치의제조 방법
CN1307710C (zh) 2004-03-26 2007-03-28 力晶半导体股份有限公司 闪存存储单元的制造方法
US7229893B2 (en) 2004-06-23 2007-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a semiconductor device with a high-k gate dielectric
JP2006024815A (ja) * 2004-07-09 2006-01-26 Renesas Technology Corp 半導体装置の製造方法
US7268048B2 (en) * 2004-08-06 2007-09-11 Chartered Semiconductor Manufacturing Ltd. Methods for elimination of arsenic based defects in semiconductor devices with isolation regions
KR100574497B1 (ko) 2004-12-24 2006-04-27 주식회사 하이닉스반도체 비대칭 리세스된 게이트를 갖는 ｍｏｓｆｅｔ 및 그 제조방법
KR100629696B1 (ko) * 2004-12-28 2006-09-28 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체소자의 제조 방법
JP2006245578A (ja) * 2005-02-28 2006-09-14 Hynix Semiconductor Inc 半導体装置の製造方法
KR100680415B1 (ko) * 2005-05-31 2007-02-08 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR101098590B1 (ko) * 2005-06-07 2011-12-26 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100743651B1 (ko) * 2006-05-24 2007-07-27 주식회사 하이닉스반도체 반도체 소자의 콘택 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194741A (zh) * 2011-04-25 2011-09-21 上海宏力半导体制造有限公司 自对准多晶硅化物工艺方法及半导体器件
CN102194741B (zh) * 2011-04-25 2015-12-02 上海华虹宏力半导体制造有限公司 自对准多晶硅化物工艺方法及半导体器件

Also Published As

Publication number Publication date
TW200828513A (en) 2008-07-01
JP2008166695A (ja) 2008-07-17
US7842593B2 (en) 2010-11-30
TWI375299B (en) 2012-10-21
US20080150014A1 (en) 2008-06-26
KR100781874B1 (ko) 2007-12-05
CN101211820B (zh) 2010-09-08

Similar Documents

Publication Publication Date Title
US7427564B2 (en) Method for forming storage node contact plug in semiconductor device
US7670909B2 (en) Method for fabricating semiconductor device with vertical channel transistor
CN101211820B (zh) 用于制造半导体器件的方法
CN101211821A (zh) 用于制造半导体器件的方法
CN101378034A (zh) 在半导体器件中形成接触的方法
KR101168606B1 (ko) 반도체 장치의 배선 구조물 및 이의 형성 방법
US20080081463A1 (en) Method for fabricating storage node contact in semiconductor device
KR20020032784A (ko) 반도체 소자의 제조 방법
JP2007005756A (ja) 半導体素子のコンタクト孔の形成方法
KR100859831B1 (ko) 매립형 비트라인을 구비한 반도체 소자의 제조 방법
CN114446887B (zh) 半导体结构制作方法及半导体结构
KR100307968B1 (ko) 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법
KR100991379B1 (ko) 반도체소자 제조 방법
KR100430556B1 (ko) 반도체 소자의 비트 라인 형성 방법
KR20070002325A (ko) 반도체 소자 제조방법
KR100910221B1 (ko) 반도체 소자의 스토리지노드 콘택 형성 방법
KR101010121B1 (ko) 반도체 소자의 제조방법
KR100910868B1 (ko) 반도체소자 제조 방법
JP4033728B2 (ja) コンタクトホール形成方法
CN100570825C (zh) 制造具有凹陷栅极的半导体器件的方法
KR19980068806A (ko) 메모리 소자의 자기 정렬 콘택 형성방법
KR100755059B1 (ko) 반도체 소자의 랜딩 플러그 형성방법
KR101052877B1 (ko) 반도체 소자의 제조방법
KR101139463B1 (ko) 반도체 소자의 제조 방법
KR20080060385A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100908

Termination date: 20130720