CN101206952A - 叠层电容器 - Google Patents

叠层电容器 Download PDF

Info

Publication number
CN101206952A
CN101206952A CNA2007101943402A CN200710194340A CN101206952A CN 101206952 A CN101206952 A CN 101206952A CN A2007101943402 A CNA2007101943402 A CN A2007101943402A CN 200710194340 A CN200710194340 A CN 200710194340A CN 101206952 A CN101206952 A CN 101206952A
Authority
CN
China
Prior art keywords
conductor layer
terminal electrode
stacked
capacitor
lead division
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101943402A
Other languages
English (en)
Other versions
CN101206952B (zh
Inventor
富樫正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN101206952A publication Critical patent/CN101206952A/zh
Application granted granted Critical
Publication of CN101206952B publication Critical patent/CN101206952B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

一种叠层电容器(10)，其中设有：由多个电介质层(12a)、第1导体层(21)、第2导体层(22)相互层叠而形成的大致长方体形状的电介质基体(12)；以及在电介质基体(12)的侧面中与层叠方向(Z)平行的第1侧面(12A)上形成的第1端子电极(31)和第2端子电极(32)。第1导体层(21)具有与第1端子电极(31)连接的第1引出部(21L)，第2导体层(22)具有与第2端子电极(32)连接的第2引出部(22L)。在与层叠方向(Z)垂直的方向上第1引出部(21L)和第2引出部(22L)之间的距离a、位于层叠方向上电介质基体(12)两端的导体层间的距离b、第1侧面(12A)和第1导体层(21)之间的间隙距离c、导体层(21、22)的总数n之间，有(a+c)/(b×n)≤0.035的关系成立。

Description

叠层电容器
技术领域
[0001]
本发明涉及大幅度降低等效串联电感(ESL)的叠层电容器，特别是涉及作为去耦电容器等所使用的叠层电容器。
背景技术
[0002]
近年，在供给LSI等的集成电路用的电源中，由于越来越向低电压化发展，负荷电流在不断增大。
[0003]
因而，对于负荷电流的急剧变化，将电源电压的变动控制在容许值内变得非常困难。因此，如图2所示，就在电源102上连接被称为去耦电容器的例如双端子结构的层叠陶瓷电容器100。而且，在负荷电流瞬态变动时，从该层叠陶瓷电容器100向CPU等的LSI104供给电流，做到抑制电源电压的变动。
[0004]
但是，伴随今天的CPU的工作频率的更加高频化，负荷电流的变动变得更高速且更大，图2所示的层叠陶瓷电容器100自身具有的等效串联电感(ESL)已对电源电压的变动带来了大的影响。
[0005]
也就是说，在现在的层叠陶瓷电容器100中，由于ESL高，伴随负荷电流i的变动，与上述一样，电源电压V的变动很容易增大。
[0006]
这是因为负荷电流瞬态的电压变动用下式1近似表示，ESL的高低关系到电源电压的变动的大小。而且，从该式1也可以说ESL的降低关联到将电源电压稳定化。
[0007]
dV＝ESL·di/dt…式1
式中，dV是瞬态的电压变动(V)，di是电流变动量(A)，dt是变动时间(秒)。
[0008]
作为谋求ESL降低的叠层电容器，已知的有特开2004-140183号公报所揭示的叠层电容器。特开2004-140183号公报所揭示的叠层电容器具有这样的结构：导体层相对于基板接地面(电容器中与电路基板相对的侧面)垂直地设置。依据该叠层电容器，可以将ESL降低到250pH以下。但是，随着CPU工作频率的进一步提高，更加要求ESL的降低。另外，由于最近IC的工作电压降至1V左右，在电流变动di/dt约为1000A/μsec的条件下，必须将超电压dV设在±60mV的范围内(IC的工作电压1V的容许范围±6％以内)。由此，要求将ESL降低至60pH以下(∵根据式1，ESL＝dV/(di/dt)＝60×10-3/1000/10-6＝60pH)。
[0009]
作为使ESL降低的叠层电容器，已知的有多端子叠层电容器。在该多端子叠层电容器中，由于增多外部端子电极，可以实现在一个导体层中方向不同的电流的流动。其结果，可以再降低ESL。
[0010]
但是，在多端子电容器中，必需准备多个导体层的图形，外部端子电极的数目增多，存在制造成本增高的问题。
发明内容
[0011]
本发明是鉴于这样的实际情况所作的发明，其目的在于，提供无需多端子电极，能够以低制造成本大幅度降低ESL的叠层电容器。
[0012]
为达到上述目的，本发明的叠层电容器的特征在于，
设有：多个电介质层、第1导体层和第2导体层交互层叠而形成的大致长方体形状的电介质基体；
在上述电介质基体的侧面内，至少在相对于上述电介质层、第1导体层和第2导体层的层叠方向平行的第1侧面上形成的第1端子电极；以及
与上述第1端子电极分离而形成在第1侧面上的第2端子电极，
上述第1导体层至少含有引出到所述第1侧面、与所述第1端子电极连接的第1引出部，
上述第2导体层至少含有引出到所述第1侧面、与所述第2端子电极连接的第2引出部，
在相对于上述层叠方向垂直的方向上的上述第1引出部和上述第2引出部之间的距离，设为“a”，
多个上述第1导体层和第2导体层中，位于上述层叠方向上上述电介质基体的两端的导体层之间的距离，设为“b”，
上述第1侧面和上述第1导体层之间的间隙距离或上述第1侧面和上述第2导体层之间的间隙距离，设为“c”，
上述第1导体层和上述第2导体层的总数，设为“n”，则
(a+c)/(b×n)  ≤0.035。
[0013]
在本发明的叠层电容器中，在第1侧面上第1端子电极和第2端子电极已形成时，将上述第1侧面面对着电路基板设置。
[0014]
通过使叠层电容器具有满足(a+c)/(b×n)≤0.035的结构，能够将层叠电容器的ESL降低到60pH以下。
[0015]
本发明的层叠电容器中，多个上述第1导体层或上述第2导体层可以包含电极图形不同的2种以上的导体层。这种场合，上述距离“a”和上述间隙距离“c”在上述2种以上的导体层之间分别取平均值。
[0016]
最好这样：上述第1端子电极在上述电介质基体的侧面中跨越上述第1侧面、与该第1侧面相对的第2侧面以及与上述第1侧面和上述第2侧面邻接且与上述电介质层的上述层叠方向平行的第3侧面而形成，
上述第2端子电极在上述电介质基体的侧面中跨越上述第1侧面、上述第2侧面以及与上述第3侧面相对的第4侧面而形成，
上述第1引出部跨越上述第1侧面、上述第2侧面以及上述第3侧面而引出，并与上述第1端子电极连接，
上述第2引出部跨越上述第1侧面、上述第2侧面以及上述第4侧面而引出，并与上述第2端子电极连接。
[0017]
在跨越第1、第2及第3侧面这三个侧面而形成的第1端子电极上连接第1导体层的第1引出部，从而增大了在第1端子电极和第1导体层之间流过电流的通路截面积。其结果，能够减轻层叠电容器整体的ESL。
[0018]
在跨越第1、第2及第4侧面这三个侧面而形成的第2端子电极上连接第2导体层的第2引出部，从而增大了在第2端子电极和第2导体层之间流过电流的通路截面积。其结果，能够减轻层叠电容器整体的ESL。
[0019]
也就是，根据本发明的叠层电容器，能够如上所述地大幅度降低叠层电容器的ESL，并可抑制电源电压振动，适合用作去耦电容器等。
[0020]
本发明的叠层电容器中，在上述第1侧面和上述第2侧面上形成上述第1端子电极和上述第2端子电极时，可以将上述第1侧面和上述第2侧面中的任一侧面对着电路基板设置。也就是，在本发明的叠层电容器中，能够消除叠层电容器对电路基板安装的方向性。
[0021]
最好在上述第1引出部上，在沿着上述第1侧面、上述第2侧面或上述第3侧面的位置处形成不与第1端子电极连接的第1间隙图形。
[0022]
最好在上述第2引出部上，在沿着上述第1侧面、上述第2侧面或上述第4侧面的位置处形成不与第2端子电极连接的第2间隙图形。
[0023]
层叠电介质层、第1导体层和第2导体层而形成电介质基体时，可将第1间隙图形、第2间隙图形作为标记来将层间的位置对准，防止叠层偏移。
[0024]
再有，本发明中，所谓第1导体层和第2导体层是相对的概念，也可将第1导体层和第2导体层互换。至于其他的所谓“第1···”和“第2···”，也同样是相对的概念。
附图说明
[0025]
图1是本发明第1实施方式的叠层电容器的透视图。
图2是装有本发明第1实施方式的层叠陶瓷电容器的电路图。
图3是示于图1的叠层电容器的ZX面方向的剖视图，也是电介质层、第1导体层和第2导体层的剖视图。
图4A是从层叠方向Z看本发明第1实施方式的叠层电容器上的第1导体层的平面图。
图4B是从层叠方向Z看本发明第1实施方式的叠层电容器上的第2导体层的平面图。
图5是从V方向看图1、图4A、图4B所示的叠层陶瓷电容器的剖视图，也是ZX面方向上第1引出部和第2引出部的剖视图。
图6A是从层叠方向Z看本发明第2实施方式的叠层电容器上的第1导体层的平面图。
图6B是从层叠方向Z看本发明第2实施方式的叠层电容器上的第2导体层的平面图。
图7A是从层叠方向Z看本发明第3实施方式的叠层电容器上的第1导体层的平面图。
图7B是从层叠方向Z看本发明第3实施方式的叠层电容器上的第2导体层的平面图。
图7C概略表示本发明第3实施方式的叠层电容器上的电介质层、第1导体层和第2导体层的形成、层叠工序。
图7D概略表示本发明第3实施方式的叠层电容器上的电介质层、第1导体层和第2导体层的形成、层叠工序。
图8A是从层叠方向Z看本发明第4实施方式的叠层电容器上的第1导体层的平面图。
图8B是从层叠方向Z看本发明第4实施方式的叠层电容器上的第2导体层的平面图。
图9是本发明第5实施方式的叠层陶瓷电容器上的第1引出部和第2引出部在ZX面方向上的剖视图。
图10表示本发明各实施例和各比较例的ESL的曲线图。
具体实施方式
[0026]
第1实施方式
以下，说明本发明第1实施方式的叠层陶瓷电容器(以下仅称为叠层电容器)10的总体结构。如图1所示，层叠陶瓷电容器10具有通过焙烧多枚层叠电介质层的陶瓷生片而成的叠层体而得到的长方体状的焙烧体，即电介质基体12。
[0027]
电介质基体12具有第1侧面12A和与它相对的第2侧面12B。另外，电介质基体12具有与第1侧面12A和第2侧面12B邻接且与电介质层的层叠方向Z平行的、相互面对的第3侧面12C和第4侧面12D。电介质基体12具有与层叠方向Z垂直的、相互面对的第5侧面12E和第6侧面12F。
[0028]
本实施方式中，如图1所示，与电介质层的层叠方向Z垂直的X方向上的第1侧面12A和第2侧面12B的宽度L0，最好小于电介质层的层叠方向Z上的第1侧面12A和第2侧面12B的宽度W0。
[0029]
即，将沿电介质层的层叠方向Z的电介质基体12的长度W0设置成大于联接一对端子电极31、32的、沿X方向的电介质基体12的长度L0，从而在将叠层电容器10安装到电路基板上时，能够以相对于基板的面方向垂直地层叠电介质层和各导体层的位置关系来稳定地安装叠层电容器。也就是，容易实现电介质层和各导体层相对于电路基板垂直的结构。其结果，能够缩短电流环路，减少环路电感。
[0030]
电介质基体12的尺寸并无特别限定，但通常大约是L0(0.8～1.2)mm×W0(1.6～2.0)mm×H0(0.5～0.8)mm。
[0031]
在电介质基体12的侧面上，跨越第1侧面12A、第2侧面12B、第3侧面12C、第5侧面12E和第6侧面12F而形成第1端子电极31。另外，跨越第1侧面12A、第2侧面12B、第4侧面12D、第5侧面12E和第6侧面12F而形成第2端子电极32。再有，在第1侧面12A、第2侧面12B、第5侧面12E和第6侧面12F中，第1端子电极31和第2端子电极32完全隔离而相互绝缘。
[0032]
如图3所示，在电介质基体12中，第1导体层21和第2导体层22在层叠方向Z上重复地隔着电介质层12a相互层叠，形成电容器的内部电极电路。在本实施方式中，电介质基体12内各13片第1导体层21和第2导体层22间隔着电介质层12a而交互配置。再有，作为这些第1导体层21和第2导体层22的材料，不仅考虑采用贱金属的镍、镍合金、铜或铜合金，还考虑采用以这些金属为主要成分的材料。
[0033]
如图3所示，叠层陶瓷电容器10中，位于层叠方向Z的电介质基体12的两端(第5侧面12E和第6侧面12F)的导体层之间的距离(第5侧面12E侧的第1导体层21e和第6侧面12F侧的第2导体层22f之间的距离)是“b”。
[0034]
如图4A所示，第1导体层21具有第1导体层本体部分21a，它具有与电介质层12a的外形相配合的形状，从电介质层12a的周围部分以绝缘间隙图形43隔开。该第1导体层本体部分21a是构成电容器一方的电极的部分。第1导体层21还设有与该第1导体层本体部分21a一体地在同一平面上形成的、跨越电介质基体12的相互邻接的三个侧面(第1侧面12A、第2侧面12B、第3侧面12C)而引出的第1引出部21L。在该第1引出部21L上，第1导体层21和第1端子电极31相连接。
[0035]
跟电路基板15相对的第1侧面12A与第1导体层21(第1导体层本体部分21a)之间的间隙距离(Y方向上的距离)是“c”。另外，第2侧面12B与第1导体层21(第1导体层本体部分21a)之间的间隙距离(Y方向上的距离)同样是“c”。
[0036]
如图4B所示，第2导体层22具有第2导体层本体部分22a，它具有与电介质层12a的外形相配合的形状，从电介质层12a的周围部分以绝缘间隙图形44隔开。该第2导体层本体部分22a是构成电容器另一方的电极的部分。第2导体层22还设有与该第2导体层本体部分22a一体地在同一平面上形成的、跨越电介质基体12的相互邻接的三个侧面(第1侧面12A、第2侧面12B、第4侧面12D)而引出的第2引出部22L。在该第2引出部22L上，第2导体层22和第2端子电极32相连接。
[0037]
朝向电路基板15的第1侧面12A与第2导体层22(第2导体层本体部分22a)之间的间隙距离(Y方向的距离)是“c”。另外，第2侧面12B与第2导体层22(第2导体层本体部分22a)之间的间隙距离(Y方向的距离)，同样为“c”。
[0038]
图4A的绝缘间隙图形43的间隙宽度Ws或图4B的绝缘间隙44的间隙宽度Ws，最好为约100～200μm。若这些间隙宽度Ws过小，则存在第1端子电极31和第2导体层22之间的绝缘性或者第2端子电极32和第1导体层21之间的绝缘性不充分之虞。若间隙宽度Ws过大，则存在各导体层的面积狭窄而使电容器能力降低之虞。
[0039]
如图4A和图4B所示，第2导体层22具有将第1导体层21在XY面上旋转180°后的形状。即，本实施方式中，所谓第1导体层21和第2导体层22是相对的概念，第1导体层21和第2导体层22也可以互换。
[0040]
如图4A和图4B所示，在叠层陶瓷电容器10的上述第1侧面12A上形成的第1端子电极31和第2端子电极32与基板侧电极端子15a连接。即，第1侧面12A朝向电路基板15。再有，本实施方式的叠层电容器10在XY面方向上旋转180°也具有同样的结构。因此，第2侧面12B上形成的第1端子电极31和第2端子电极32也可与基板侧电极端子15a相连接。即，第2侧面12B也可朝向电路基板15。
[0041]
于是，在本实施方式中，在第1侧面12A和第2侧面12B这两面上形成有第1端子电极31和第2端子电极32，因此，可消除将叠层电容器10实际安装到电路基板15上时的方向性。
[0042]
如此，安装在电路基板15上(图2)的叠层电容器10被作为去耦电容器等使用。
[0043]
如图5所示，在相对于层叠方向Z垂直的X方向上，第1引出部21L和第2引出部22L之间的距离是“a”。
[0044]
本实施方式中，在相对于层叠方向Z垂直的X方向上第1引出部21L和第2引出部22L之间的距离“a”(图5)、位于层叠方向Z上的电介质基体12两端的第1导体层21e和第2导体层22f之间的距离“b”(图3)、第1侧面12A与第1导体层21之间的间隙距离或第1侧面12A与第2导体层22之间的间隙距离“c”(图4A、图4B)、第1导体层21和第2导体层22的总数“n”(图3中n＝26)之间，有(a+c)/(b×n)≤0.035的关系成立。
[0045]
若将叠层电容器10的ESL看作(a+c)/(b×n)的函数，则在(a+c)/(b×n)＝0.035处出现拐点。因此，一旦(a+c)/(b×n)的值为0.035以下，叠层电容器的ESL就急降至60pH以下。即，通过使叠层电容器10具有满足(a+c)/(b×n)≤0.035的结构，能够将叠层电容器的ESL降低至60pH以下。
[0046]
在叠层电容器10中，通过将距离“a”  (图5)或间隙距离“c”(图4A、4B)减小，能够达到(a+c)/(b×n)≤0.035，从而能够将叠层电容器的ESL降低至60pH以下。
[0047]
在叠层电容器10中，通过将距离“b”(图3)或导体层总数“n”(图3)增大，能够达到(a+c)/(b×n)≤0.035，从而能够将叠层电容器10的ESL降低至60pH以下。
[0048]
本实施方式中，如图4A所示，在跨越第1侧面12A、第2侧面12B和第3侧面12C这三个侧面而形成的第1端子电极31上，连接各第1导体层21的第1引出部21L。其结果，第1端子电极31和第1导体层21之间流过的电流的通路截面增大，从而能够减轻叠层电容器整体10的ESL。
[0049]
本实施方式中，如图4B所示，在跨越第1侧面12A、第2侧面12B和第4侧面12D这三个侧面而形成的第2端子电极32上，连接各第2导体层22的第2引出部22L。其结果，第2端子电极32和第2导体层22之间流过的电流的通路截面增大，从而能够减轻叠层电容器10整体的ESL。
[0050]
如此，依据本实施方式的叠层电容器10，可实现叠层电容器10的ESL的大幅降低，抑制电源电压的振动，适合作为去耦电容器等使用。特别是，通过将叠层电容器的ESL降低到60pH以下，能够实现电流、电压的稳定、减少叠层电容器制造所需元件数并降低成本。
[0051]
第2实施方式
接着，就本发明的第2实施方式进行说明。再有，以下省略了第1实施方式和第2实施方式中相同的内容，仅就这两个实施方式的相异点进行说明。
[0052]
如图6A所示，第1导体层21具有第1导体层本体部分21a，它具有与电介质层12a的外形相配合的形状，从电介质层12a的周围部分以预定的绝缘间隙图形43隔开。该第1导体层本体部分21a是构成电容器一方的电极的部分。第1导体层21还设有与该第1导体层本体部分21a一体地在同一平面上形成的、跨越电介质基体12的相互邻接的两个侧面(第1侧面12A、第3侧面12C)而引出的第1引出部21L。在该第1引出部21L上，第1导体层21和第1端子电极31相连接。
[0053]
跟电路基板15相对的第1侧面12A与第1导体层21(第1导体层本体部分21a)之间的间隙距离(Y方向上的距离)是“c”。
[0054]
如图6B所示，第2导体层22具有第2导体层本体部分22a，它具有与电介质层12a的外形相配合的形状，从电介质层12a的周围部分以预定的绝缘间隙图形44隔开。该第2导体层本体部分22a是构成电容器另一方的电极的部分。第2导体层22还设有与该第2导体层本体部分22a一体地在同一平面上形成的、跨越电介质基体12的相互邻接的两个侧面(第1侧面12A、第4侧面12D)而引出的第2引出部22L。在该第2引出部22L上，第2导体层22与第2端子电极32相连接。
[0055]
跟电路基板15相对的第1侧面12A与第2导体层22(第2导体层本体部分22a)之间的间隙距离(Y方向上的距离)是“c”。
[0056]
本实施方式中，如图6A和图6B所示，第2导体层22具有将第1导体层21以Y轴为旋转轴倒转180°后的形状。即，本实施方式中，所谓第1导体层21和第2导体层22是相对的概念，第1导体层21和第2导体层22可以互换。
[0057]
另外，如图6A和图6B所示，在叠层陶瓷电容器10的上述第1侧面12A上形成的第1端子电极31和第2端子电极32与基板侧电极端子15a、15b连接。即，第1侧面12A朝向电路基板15。
[0058]
第3实施方式
下面，说明本发明的第3实施方式。再有，以下省略对第1实施方式和第3实施方式中相同的内容的说明，仅就这两个实施方式中相异的部分进行说明。
[0059]
在本实施方式中，如图7A所示，在第1引出部21L上沿着第3侧面12C的位置处，形成不与第1端子电极31连接的第1间隙图形41。
[0060]
层叠电介质层12a、第1导体层21和第2导体层22时，在第3侧面12C上将各第1间隙图形41在层叠方向Z上排列，从而能够防止层叠偏移。
[0061]
在本实施方式中，如图7B所示，在第2引出部22L上沿着第4侧面12D的位置处，形成不与第2端子电极32连接的第2间隙图形42。
[0062]
层叠电介质层12a和第2导体层22时，在第4侧面12D上将各第2间隙图形42在层叠方向Z上排列，从而能够防止层叠偏移。
[0063]
即，在本实施方式中，层叠电介质层12a、第1导体层21和第2导体层22而形成电介质基体12时，可将第1间隙图形41、第2间隙图形42作为标记来将层间的位置对准，能够防止叠层偏移。
[0064]
再有，在叠层电容器10的制造中，按如下方式进行电介质层12a、具有第1间隙图形41的第1导体层21和具有第2间隙图形42的第2导体层22的层叠。
[0065]
首先，如图7C所示，在完成后的叠层电容器10中成为电介质层12a的生片12b的表面上，印刷第1电极图形21p和第2电极图形22p，前者在完成后的叠层电容器10中成为第1导体层21，后者在完成后的叠层电容器10中成为第2导体层22。在第1电极图形21p和第2电极图形22p上，分别形成有第1间隙图形41和第2间隙图形42。
[0066]
另外，如图7D所示，在完成后的叠层电容器10中成为电介质层12a的生片12c的表面上，印刷第1电极图形21p和第2电极图形22p，前者在完成后的叠层电容器10中成为第1导体层21，后者在完成后的叠层电容器10中成为第2导体层22。在第1电极图形21p和第2电极图形22p上，分别形成有第1间隙图形41和第2间隙图形42。
[0067]
接着，交互地层叠分别形成了电极图形21p、22p及间隙图形41、42的多个生片12b和12c，形成叠层体。将该叠层体在与间隙图形41、42交叉的切断线S处切断，从而形成焙烧前的电介质基体12。
[0068]
如此，通过以间隙图形41、42为标记来切断叠层体，能够正确、均匀地进行切断。
[0069]
第4实施方式
接着，就本发明的第4实施方式进行说明。再有，以下省略对第4实施方式与第1实施方式和第3实施方式中相同的内容的说明，仅就与第1实施方式和第3实施方式不同的部分进行说明。
[0070]
在本实施方式中，如图8A所示，在第1引出部21L上，在沿着第1侧面12A和第3侧面12C的位置和沿着第2侧面12B和第3侧面12C的位置这两处，形成不与第1端子电极31连接的第1间隙图形41。
[0071]
在本实施方式中，如图8B所示，在第2引出部22L上，在沿着第1侧面12A和第4侧面12D的位置和沿着第2侧面12B和第4侧面12D的位置这两处，形成不与第2端子电极32连接的第2间隙图形42。
[0072]
第5实施方式
接着，就本发明的第5实施方式进行说明。再有，以下省略第5实施方式与第1实施方式相同的内容，仅就与第1实施方式的不同点进行说明。
[0073]
在本实施方式中，如图9所示，电介质基体12由两个叠层部90、92构成。这时，通过将对叠层部90求得的(a+c)/(b×n)和对叠层部92求得的(a+c)/(b×n)的平均值取为0.035以下，能够将叠层电容器10的ESL降低到60pH以下。
实施例
[0074]
再有，本发明并不限于上述的实施方式，在本发明的范围内可以对这些实施方式进行种种更改。
[0075]
例如，叠层电容器10中，多个第1导体层21或第2导体层22可以分别包含在XY面上电极图形不同的2种以上的导体层。这时，将距离“a”和间隙距离“c”在2种以上的导体层之间求平均。在这种情况下，也能取得与上述的实施方式相同的作用与效果。
【实施例】
[0076]
接着，基于具体的实施例就本发明进行说明，但是本发明不受这些实施例的限定。
[0077]
实施例1
制作了图1所示的第1实施方式的二端子叠层电容器10，作为实施例1。再有，在实施例1中，将电介质基体12的尺寸“L0×W0×H0””、绝缘间隙图形43、44的间隙宽度Ws(图4A、4B)、与层叠方向Z垂直的X方向上的第1引出部21L和第2引出部22L之间的距离“a”(图5)、在层叠方向Z上位于电介质基体12两端的第1导体层21e和第2导体层22f之间的距离“b”(图3)、第1侧面12A和第1导体层21之间的间隙距离(第1侧面2A和第2导体层22之间的间隙距离)“c”(图4A、4B)、第1导体层21和第2导体层22的总数“n”(图3)等设为表1中给出的值。从这些参数计算出(a+c)/(b×n)。
[0078]
并且，测定了实施例1的叠层电容器10的阻抗特性。在测定中使用阻抗分析器，从S参数换算到阻抗，求出电容器的ESL(单位pH)。再有，该ESL通过式2πf0＝1/(ESL·C)求出，式中f0为自谐振频率，C为静电电容量。结果如表1所示。
[0079]
  L0×W0×H0(mm)     Ws(μm)     a(mm)     b(mm)     c(mm)     n     (a+c)/(b×n)     ESL(pH)
 实施例1   0.8×1.6×0.6     150     0.35     1.2     0.1     24     0.016     52
 实施例2   0.8×1.6×0.6     150     0.35     1.2     0.2     120     0.004     46
 实施例3   0.8×1.6×0.6     150     0.35     0.8     0.1     16     0.035     57
 实施例4   0.8×1.6×0.6     150     0.35     0.8     0.2     53     0.013     50
 ※比较例1   0.8×1.6×0.6     150     0.35     0.6     0.1     12     0.063     76
 实施例5   0.8×1.6×0.6     150     0.35     0.6     0.2     60     0.015     50
 实施例6   0.8×1.6×0.6     150     0.6     1.2     0.2     24     0.028     54
 实施例7   0.8×1.6×0.6     150     0.6     1.2     0.1     120     0.005     47
 ※比较例2   0.8×1.6×0.6     150     0.6     0.9     0.2     18     0.049     65
 实施例8   0.8×1.6×0.6     150     0.6     0.9     0.1     90     0.009     49
 ※比较例3   0.8×1.6×0.6     150     0.6     0.6     0.2     12     0.111     98
 实施例9   0.8×1.6×0.6     150     0.6     0.6     0.1     60     0.019     54
[0080]
实施例2～9、比较例1～3
除了将各参数“L0×W0×H0”、“Ws”、“a”、“b”、“c”、“n”、“(a+c)/(b×n)”的值设成表1所示的值以外，制作了具有与实施例1相同结构的实施例2～9、比较例1～3的各电容器。另外，用与实施例1同样的方法求得了各电容器的ESL(单位pH)。其结果示于表1。
[0081]
评价
实施例1～9中，由于(a+c)/(b×n)≤0.035，ESL为57pH。
[0082]
另一方面，比较例1～3中，由于(a+c)/(b×n)＞0.035，ESL为65pH以上。
[0083]
通过将实施例1～9和比较例1～3进行对比，可确认只要使(a+c)/(b×n)≤0.035，就能够降低电容器的ESL。
[0084]
图10是以(a+c)/(b×n)为横轴、以电容器的ESL为纵轴、用实施例1～9、比较例1～3的数据绘制的曲线图。
[0085]
如图10所示，确认了(a+c)/(b×n)越小，电容器的ESL就越低。另外确认了：以(a+c)/(b×n)＝0.035为拐点，在(a+c)/(b×n)≤0.035的区域，电容器的ESL剧减(ESL降低到60pH以下)。

Claims (7)

1.一种叠层电容器，其特征在于，
设有：由多个电介质层、第1导体层和第2导体层交互层叠而形成的大致长方体形状的电介质基体；
在所述电介质基体的侧面中、至少在第1侧面上形成的第1端子电极，所述第1侧面相对于所述电介质层、所述第1导体层和所述第2导体层的层叠方向平行；以及
与所述第1端子电极隔离的、在所述第1侧面上形成的第2端子电极，
所述第1导体层至少具有引出到所述第1侧面上的、与所述第1端子电极连接的第1引出部，
所述第2导体层至少具有引出到所述第1侧面上的、与所述第2端子电极连接的第2引出部，
若：在相对于所述层叠方向垂直的方向上，所述第1引出部和所述第2引出部之间的距离设为″a″
多个所述第1导体部和第2导体部中，在所述层叠方向上位于所述电介质基体两端的导体层之间的距离设为″b″
所述第1侧面和所述第1导体层之间的间隙距离，或者所述第1侧面和所述第2导体层之间的间隙距离设为″c″
所述第1导体层和所述第2导体层的总数设为″n″
(a+c)/(b×n)  ≤0.035。
2.如权利要求1所述的叠层电容器，其特征在于，
多个所述第1导体层或所述第2导体层包含电极图形不同的2种以上的导体层，所述距离“a”和所述间隙距离“c”在所述2种以上的导体层之间求平均。
3.如权利要求1或2所述的叠层电容器，其特征在于，
设置成所述第1侧面朝向电路基板。
4.如权利要求1或2所述的叠层电容器，其特征在于，
所述第1端子电极在所述电介质基体的侧面中，跨越所述第1侧面、与所述第1侧面相对的第2侧面、与所述第1侧面和所述第2侧面邻接且与所述电介质层的层叠方向平行的第3侧面而形成，
所述第2端子电极在所述电介质基体的侧面中，跨越所述第1侧面、所述第2侧面、与所述第3侧面相对的第4侧面而形成，
所述第1引出部跨越所述第1侧面、所述第2侧面、所述第3侧面而引出，并与所述第1端子电极连接，
所述第2引出部跨越所述第1侧面、所述第2侧面、所述第4侧面而引出，并与所述第2端子电极连接。
5.如权利要求4所述的叠层电容器，其特征在于，
所述第1侧面或第2侧面中的任一侧面朝向电路基板而设置。
6.如权利要求1或2所述的叠层电容器，其特征在于，
所述第1引出部中，在沿着所述第1侧面、所述第2侧面或所述第3侧面的位置处形成不与所述第1端子电极连接的第1间隙图形。
7.如权利要求1或2所述的叠层电容器，其特征在于，
所述第2引出部中，在沿着所述第1侧面、所述第2侧面或所述第4侧面的位置处形成不与所述第2端子电极连接的第2间隙图形。
CN2007101943402A 2006-12-14 2007-12-14 叠层电容器 Active CN101206952B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-337303 2006-12-14
JP2006337303 2006-12-14
JP2006337303A JP4385385B2 (ja) 2006-12-14 2006-12-14 積層コンデンサ

Publications (2)

Publication Number Publication Date
CN101206952A true CN101206952A (zh) 2008-06-25
CN101206952B CN101206952B (zh) 2011-09-07

Family

ID=39526906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101943402A Active CN101206952B (zh) 2006-12-14 2007-12-14 叠层电容器

Country Status (4)

Country Link
US (1) US8310808B2 (zh)
JP (1) JP4385385B2 (zh)
KR (1) KR101401641B1 (zh)
CN (1) CN101206952B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978522B2 (en) 2013-01-02 2018-05-22 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and mounting board therefor
CN110648846A (zh) * 2018-06-27 2020-01-03 株式会社村田制作所 层叠陶瓷电子部件
CN112530710A (zh) * 2019-09-17 2021-03-19 三星电机株式会社 多层电子组件

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009001842A1 (ja) * 2007-06-27 2008-12-31 Murata Manufacturing Co., Ltd. 積層セラミック電子部品及びその実装構造
US8120891B2 (en) * 2007-12-17 2012-02-21 Murata Manufacturing Co., Ltd. Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance
JP4957709B2 (ja) 2008-11-26 2012-06-20 株式会社村田製作所 積層コンデンサ
JP5035319B2 (ja) * 2009-10-23 2012-09-26 Ｔｄｋ株式会社 積層型コンデンサ
JP5062237B2 (ja) * 2009-11-05 2012-10-31 Ｔｄｋ株式会社 積層コンデンサ、その実装構造、及びその製造方法
JP5783096B2 (ja) * 2012-03-16 2015-09-24 株式会社村田製作所 セラミックコンデンサ
JP5874682B2 (ja) * 2012-08-09 2016-03-02 株式会社村田製作所 コンデンサ部品及びコンデンサ部品実装構造体
KR101422929B1 (ko) * 2012-11-07 2014-07-23 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
KR101412842B1 (ko) * 2012-12-12 2014-06-27 삼성전기주식회사 적층 세라믹 전자부품
KR101548798B1 (ko) * 2013-04-16 2015-08-31 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
JP2015008270A (ja) * 2013-05-27 2015-01-15 株式会社村田製作所 セラミック電子部品
US9609753B2 (en) * 2013-07-11 2017-03-28 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting of the same
JP6201477B2 (ja) * 2013-07-19 2017-09-27 Tdk株式会社 積層コンデンサ
KR101452126B1 (ko) * 2013-08-08 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US20150114704A1 (en) 2013-10-31 2015-04-30 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
US20160020033A1 (en) * 2014-07-18 2016-01-21 Samsung Electro-Mechanics Co., Ltd. Composite electronic component and board having the same
KR20160013703A (ko) 2014-07-28 2016-02-05 삼성전기주식회사 적층 커패시터, 그 제조 방법 및 그를 사용하는 전자기기
KR20160051309A (ko) * 2014-11-03 2016-05-11 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR102236098B1 (ko) * 2015-02-16 2021-04-05 삼성전기주식회사 적층 세라믹 전자 부품
JP2021500752A (ja) 2017-10-23 2021-01-07 エイブイエックス コーポレイション 接続性を改善した多層電子デバイス、およびそれを作製する方法
KR20200040429A (ko) * 2018-10-10 2020-04-20 삼성전기주식회사 적층 세라믹 전자부품
JP7494436B2 (ja) * 2020-01-21 2024-06-04 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2022018664A (ja) * 2020-07-16 2022-01-27 太陽誘電株式会社 セラミック電子部品およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0929087B1 (en) * 1998-01-07 2007-05-09 TDK Corporation Ceramic capacitor
JP2003051423A (ja) * 2001-08-03 2003-02-21 Tdk Corp 電子部品
JP2001035738A (ja) * 1999-07-15 2001-02-09 Murata Mfg Co Ltd 積層セラミック電子部品
CN1251259C (zh) * 1999-11-02 2006-04-12 Tdk株式会社 叠层电容器
JP2001167908A (ja) * 1999-12-03 2001-06-22 Tdk Corp 半導体電子部品
TWI266342B (en) * 2001-12-03 2006-11-11 Tdk Corp Multilayer capacitor
JP4187184B2 (ja) * 2002-02-28 2008-11-26 Ｔｄｋ株式会社 電子部品
JP4864271B2 (ja) * 2002-10-17 2012-02-01 株式会社村田製作所 積層コンデンサ
JP2004253425A (ja) * 2003-02-18 2004-09-09 Tdk Corp 積層コンデンサ
JP2004342846A (ja) * 2003-05-15 2004-12-02 Tdk Corp 積層セラミックコンデンサ
JP3928665B2 (ja) * 2004-09-13 2007-06-13 株式会社村田製作所 チップ型電子部品内蔵型多層基板及びその製造方法
JP2006173270A (ja) * 2004-12-14 2006-06-29 Tdk Corp チップ型電子部品
KR100691146B1 (ko) * 2004-12-24 2007-03-09 삼성전기주식회사 적층형 캐패시터 및 적층형 캐패시터가 내장된 인쇄회로기판
US7414857B2 (en) * 2005-10-31 2008-08-19 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
US7292429B2 (en) * 2006-01-18 2007-11-06 Kemet Electronics Corporation Low inductance capacitor

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978522B2 (en) 2013-01-02 2018-05-22 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and mounting board therefor
US10242804B2 (en) 2013-01-02 2019-03-26 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and mounting board therefor
CN110648846A (zh) * 2018-06-27 2020-01-03 株式会社村田制作所 层叠陶瓷电子部件
CN110648846B (zh) * 2018-06-27 2022-03-29 株式会社村田制作所 层叠陶瓷电子部件
US11410816B2 (en) 2018-06-27 2022-08-09 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component including metal terminals connected to outer electrodes
CN112530710A (zh) * 2019-09-17 2021-03-19 三星电机株式会社 多层电子组件
CN112530710B (zh) * 2019-09-17 2022-07-05 三星电机株式会社 多层电子组件
US11581138B2 (en) 2019-09-17 2023-02-14 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component

Also Published As

Publication number Publication date
US20080144253A1 (en) 2008-06-19
JP2008153294A (ja) 2008-07-03
KR20080055651A (ko) 2008-06-19
KR101401641B1 (ko) 2014-06-02
US8310808B2 (en) 2012-11-13
JP4385385B2 (ja) 2009-12-16
CN101206952B (zh) 2011-09-07

Similar Documents

Publication Publication Date Title
CN101206952B (zh) 叠层电容器
US7145429B1 (en) Multilayer capacitor
JP3337018B2 (ja) 積層コンデンサ、配線基板、デカップリング回路および高周波回路
CN101154503B (zh) 叠层电容器
KR100702642B1 (ko) 적층 커패시터
JP6027058B2 (ja) 積層セラミックキャパシタ及びその実装基板
JP4374041B2 (ja) 積層コンデンサ
KR101018254B1 (ko) 적층형 칩 캐패시터
JP4000701B2 (ja) 積層コンデンサ
US20030102502A1 (en) Multilayer capacitor
US20060028785A1 (en) Multilayer capacitor
KR101052437B1 (ko) 적층 콘덴서 및 적층 콘덴서의 실장 구조
KR101983128B1 (ko) 적층 세라믹 전자 부품
WO2007084658A1 (en) Low inductance capacitor
JP2001118746A (ja) 積層コンデンサ、配線基板および高周波回路
KR101386540B1 (ko) 적층 콘덴서
KR20070092150A (ko) 적층 콘덴서 및 그 실장 구조
JP4911036B2 (ja) 積層コンデンサおよびその実装構造
JP2001185441A (ja) 積層コンデンサ、配線基板、デカップリング回路および高周波回路
KR101051620B1 (ko) 적층 콘덴서
JP2008193062A (ja) 積層型チップキャパシタ
CN107408931A (zh) 电路基板、使用其的滤波器电路以及电容器元件
KR101066299B1 (ko) 전도성 물질의 패턴 공간이 있는 판을 가지는 커패시터 및그것을 제조하는 방법
CN107454734A (zh) 层叠电容器的安装构造以及层叠电容器的安装方法
KR100951292B1 (ko) 적층형 칩 캐패시터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant