CN101188140A - 包括双极晶体管存取装置的电阻式存储器 - Google Patents

包括双极晶体管存取装置的电阻式存储器 Download PDF

Info

Publication number
CN101188140A
CN101188140A CNA2007101875119A CN200710187511A CN101188140A CN 101188140 A CN101188140 A CN 101188140A CN A2007101875119 A CNA2007101875119 A CN A2007101875119A CN 200710187511 A CN200710187511 A CN 200710187511A CN 101188140 A CN101188140 A CN 101188140A
Authority
CN
China
Prior art keywords
phase
bipolar transistor
memory element
resistive memory
change element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101875119A
Other languages
English (en)
Other versions
CN101188140B (zh
Inventor
克劳斯·奥芬格
托马斯·哈普
托马斯·尼尔希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Qimonda AG
Qimonda North America Corp
Original Assignee
Infineon Technologies AG
Qimonda North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, Qimonda North America Corp filed Critical Infineon Technologies AG
Publication of CN101188140A publication Critical patent/CN101188140A/zh
Application granted granted Critical
Publication of CN101188140B publication Critical patent/CN101188140B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/32—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the bipolar type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Abstract

一种存储器，包括第一双极晶体管、第一位线、和连接在第一双极晶体管的集电极和第一位线之间的第一电阻式存储元件。存储器包括第二位线、连接在第一双极晶体管的发射极和第二位线之间的第二电阻式存储元件、以及连接至第一双极晶体管的基极的字线。

Description

包括双极晶体管存取装置的电阻式存储器
背景技术
存储器的一种类型是电阻式存储器。电阻式存储器利用存储元件的阻值来存储一个或多个比特的数据。例如，被编程为具有大阻值的存储单元可表示逻辑“1”数据比特值，而被编程为具有小阻值的存储元件可表示逻辑“0”数据比特值。典型地，通过将电压脉冲或电流脉冲施加于存储元件来电切换存储元件的阻值。
电阻式存储器的一种类型是相变存储器。相变存储器将相变材料用于电阻存储元件中。相变材料呈现至少两种不同状态。相变材料的状态可被称为非晶态和晶态，其中，非晶态涉及更加无序的原子结构，而晶态涉及更加有序的晶格。非晶态通常比晶态呈现更高的电阻率。一些相变材料也呈现出多晶态，例如，面心立方(FCC)状态和六方最密堆积(HCP)状态，这两种晶态具有不同的电阻率，并且都可以用于存储数据比特。在以下描述中，非晶态通常是指具有较大电阻率的状态，而晶态通常是指具有较小电阻率的状态。
可以可逆地感应相变材料中的相变。这样，响应于温度变化，存储器可从非晶态转变为晶态以及从晶态转变为非晶态。由穿过相变材料本身的驱动电流或者由穿过与相变材料相邻的电阻加热器的驱动电流来实现相变材料的温度改变。利用这两种方法，相变材料的可控加热会导致相变材料中的可控相变。
可对包括具有由相变材料制成的多个存储单元的存储阵列的相变存储器进行编程，以利用相变材料的存储状态来存储数据。一种在这种相变存储器件中读取和写入数据的方式是控制施加于相变材料的电流和/或电压脉冲。电流和/或电压的水平通常与每个存储单元的相变材料中所感应的温度相对应。
为了实现较高密度的相变存储器，相变存储单元可以存储多个比特的数据。在相变存储单元中的多比特存储可以通过将相变材料编程为具有中间阻值或者状态来实现，其中，多比特或者多级相变存储单元可以被写入超过两种状态。如果将相变存储单元编程为三个不同电阻等级中的一个，则可以存储每单元1.5比特的数据。如果将相变存储单元编程为四个不同电阻等级中的一个，则可以存储每单元2比特的数据，依此类推。为了将相变存储单元编程为中间阻值，通过使用适当的写入策略来控制与非晶材料共存的结晶材料的量以及单元的电阻。
也可以通过减小存储器的物理尺寸来实现较高密度的相变存储器。随着相变存储器密度的增加，可被存储在存储器内部的数据量也增加了，而同时典型地降低了存储器的成本。
由于这些以及其他原因，存在对本发明的需求。
发明内容
本发明的一个实施例提供了一种存储器。该存储器包括第一双极晶体管、第一位线、和连接在第一双极晶体管的集电极与第一位线之间的第一电阻式存储元件。存储器包括第二位线、连接在第一双极晶体管的发射极和第二位线之间的第二电阻式存储元件、以及连接至第一双极晶体管的基极的字线。
附图说明
所包括的附图是为了进一步理解本发明，并且结合该附图且构成本说明书的一部分。附图示出了本发明的实施例，并且与描述一起用于解释本发明的原理。由于参考以下详细描述更好地理解本发明，所以将会容易地理解本发明的其它实施例和本发明的一些预期优点。附图中的元件不必彼此成比例。相同的参考标号表示对应的相似部件。
图1是示出了存储器件的一个实施例的框图。
图2A是示出了用于读取操作的施加到存储阵列的第一位线的电压信号的一个实施例的示图。
图2B是示出了用于读取操作的施加到存储阵列的第二位线的电压信号的一个实施例的示图。
图2C是示出了用于读取操作的施加到存储阵列的第三位线的电压信号的一个实施例的示图。
图3A是示出了响应于读取操作的来自于两个相变元件的读取信号的一个实施例的示图。
图3B是示出了响应于读取操作的来自于两个相变元件的读取信号的另一个实施例的示图。
图3C是示出了响应于读取操作的来自于两个相变元件的读取信号的另一实施例的示图。
图3D是示出了响应于读取操作的来自于两个相变元件的读取信号的另一实施例的示图。
图4是示出了相变存储阵列的一个实施例的示意图。
图5A是示出了图4所示相变存储阵列的一个实施例的简化截面图。
图5B是示出了图4所示相变存储阵列的另一实施例的简化截面图。
图5C是示出了图4所示相变存储阵列的另一实施例的简化截面图。
图5D是示出了图4所示相变存储阵列的另一实施例的简化截面图。
图6是示出了相变存储阵列的另一实施例的示意图。
图7A是示出了图6所示相变存储阵列的一个实施例的简化截面图。
图7B是示出了图6所示相变存储阵列的另一实施例的简化截面图。
图7C是示出了图6所示相变存储阵列的另一实施例的简化截面图。
图7D是示出了图6所示相变存储阵列的另一实施例的简化截面图。
图8是示出了相变存储阵列的另一实施例的示意图。
图9是示出了图8所示的相变存储阵列的一个实施例的简化截面图。
图10是示出了相变存储阵列的另一实施例的示意图。
图11A是示出了图10所示相变存储阵列的一个实施例的简化截面图。
图11B是示出了图10所示相变存储阵列的另一实施例的简化截面图。
具体实施方式
在以下的详细描述中，参考构成本文一部分的附图，其中，通过可以实现本发明的示例性具体实施例示出了附图。对此，参考所描述图的方向使用方向术语(例如，“顶部”、“底部”、“正面”、“背面”、“前端”、“尾部”等)。由于本发明实施例中的元件可以定位于许多不同的方向，因此，方向术语是用来说明而不是用来限制的。可以理解，可利用其它实施例，并且在不背离本发明范围的情况下，可对结构或逻辑进行改变。因此，以下详细的描述不是用来限制本发明的，本发明的范围由所附权利要求限定。
图1是示出了存储器件100的一个实施例的框图。存储器件100包括控制器102、写入电路106、存储阵列110、和读取电路116。存储阵列110包括存储阵列部112。存储阵列部分112包括第一位线(BL1)120a、第二位线(BL2)120b、字线(WL)122、双极晶体管124、第一相变元件(R1)126、和第二相变元件(R2)128。第一相变元件126和第二相变元件128根据相变元件中的相变材料的非晶态和晶态来存储数据。存储阵列110的其他部分(未示出)与存储阵列部112相似。
在一个实施例中，可以通过将相变材料编程为非晶态或者晶态中的一种，来将第一相变元件126和第二相变元件128中的每一个编程为这两种状态中的一种。在另一个实施例中，可以通过将相变材料编程为具有中间阻值，来将第一相变元件126和第二相变元件128中的每一个编程为三种或者更多种状态中的一种。为了将第一相变元件126或第二相变元件128编程为中间阻值，使用适当的写入策略来控制与非晶材料共存的结晶材料的量，从而，控制相变元件的电阻。
通过用于读和写存取的双极晶体管124来对第一相变元件126和第二相变元件128进行存取。第一相变元件126被独立地编程和写入，而不影响第二相变元件128的电阻状态。同样，第二相变元件128被独立地编程和写入，而不影响第一相变元件126的电阻状态。
如这里所使用的，术语“电连接(electrically coupled，电耦合)”不意味着元件必须直接连接在一起，而是在“电连接”的元件之间可以设置插入元件。
控制器102通过信号通道104电连接至写入电路106并通过信号通道118电连接至读取电路116。写入电路106通过信号通道108电连接至存储阵列110。存储阵列110通过信号通道114电连接至读取电路116。第一位线120a电连接至第一相变元件126的一侧。第一相变元件126的另一侧电连接至双极晶体管124的发射极。双极晶体管124的基极电连接至字线122。双极晶体管124的集电极电连接至第二相变元件128的一侧。第二相变元件128的另一侧电连接至第二位线120b。在另一个实施例中，第一相变元件126电连接至双极晶体管124的集电极，以及第二相变元件128电连接至双极晶体管124的发射极。虽然在所示的实施例中的双极晶体管124是pnp晶体管，但在其他实施例中，双极晶体管124是npn晶体管。
在一个实施例中，第一相变元件126和第二相变元件128中的一个均包括相变材料，这些相变材料在温度变化的影响下可以从非晶态变为晶态或者从晶态变成非晶态。因此，在第一相变元件126和第二相变元件128的每一个中与非晶态相变材料共存的晶态相变材料的量限定了用于将数据存储到存储阵列110中的两种或更多种状态。
在非晶态下，相变材料呈现出远大于在晶态下的电阻率。因此，第一相变元件126和第二相变元件128的两种或更多种状态的电阻率是不同的。在一个实施例中，两种或更多种状态包括两种状态并且使用二进制，其中，两个状态被分配给位值“0”和“1”。在另一实施例中，两种或更多种状态包括三种状态，并使用三进制，其中，三种状态被分配给位值“0”、“1”、和“2”。在另一实施例中，两种或更多种状态包括四种状态，其中，四种状态被分配给位值“00”、“01”、“10”、和“11”。在其它实施例中，第一相变元件126和第二相变元件128可以包括任意适当数量的状态。
根据本发明，第一相变元件126和第二相变元件128的相变材料可由多种材料构成。通常，包括来自周期表的第VI族的一个或多个元素的硫族化合物合金(chalcogenide alloy)可用作这种材料。在一个实施例中，相变材料由硫族化合物复合材料(例如，GeSbTe、SbTe、GeTe、或AgInSbTe)制成。在另一个实施例中，相变材料为硫族化物自由基(chalcogen free)，例如，GeSb、GaSb、InSb、或GeGaInSb。在其它实施例中，相变材料由包括元素Ge、Sb、Te、Ga、As、In、Se、和S中的一种或多种的任何适当材料制成。
控制器102包括微处理器、微控制器、或者其他用于控制存储器电路100操作的适当逻辑电路。控制器102控制存储器电路100的读和写操作，该读和写操作包括通过写入电路106和读取电路116将控制信号的数据信号施加到存储阵列110。
写入电路106通过信号通道108将电压和/或电流脉冲提供给字线122以及位线120a和120b，以对第一相变元件126和第二相变元件128进行编程。为了对第一相变元件126进行编程，写入电路106在第一位线120a和字线122之间产生偏压，以生成穿过第一相变元件126可对第一相变元件126进行编程的写入电流。同时，写入电路106保持在第二位线120b和字线122之间没有偏压，从而不产生穿过第二相变元件128可对第二相变元件128进行编程的电流。为了对第二相变元件128进行编程，写入电路106在第二位线120b和字线122之间产生偏压，以产生穿过第二相变元件128可对第二相变元件128进行编程的写入电流。同时，写入电路106保持在第一位线120a和字线122之间没有偏压，从而不产生穿过第一相变元件126可以对第一相变元件126进行编程的电流。
在写入操作期间生成的穿过第一相变元件126或者第二相变元件128的写入电流加热在目标相变元件中的相变材料。根据相变元件是否被设置或重置来控制电流脉冲的幅度和周期。通常，相变元件的“设置”操作是将目标相变元件的相变材料加热到高于其结晶温度(但低于其熔化温度)足够长时间，直至实现晶态或者部分晶态和部分非晶态。通常，相变元件的“重置”操作是将目标相变元件的相变材料加热到高于其熔化温度，然后快速淬火冷却材料，从而实现非晶态或者部分非晶态和部分晶态。
读取电路116通过信号通道114读取第一相变元件126和第二相变元件128的两种或更多种状态中的每一种状态。为了读取第一相变元件126和第二相变元件128中的一个的电阻状态，读取电路116向字线122和位线120a和120b提供电压脉冲并读取在位线120a和120b上的电流。为了读取第一相变元件126的电阻状态，读取电路116在第一位线120a和字线122之间产生偏压，以生成表示第一相变元件126的电阻状态的穿过第一相变材料126的电流。同时，读取电路116保持在第二位线120b和字线122之间没有偏压，从而不产生可以干扰第二相变元件128的电阻状态的穿过第二相变元件128的电流。为了读取第二相变元件128的电阻状态，读取电路116在第二位线120b和字线122之间产生偏压，以生成表示第二相变元件128的电阻状态的穿过第二相变元件128的电流。同时，读取电路116保持在第一位线120a和字线122之间没有偏压，从而不产生可以干扰第一相变元件126的电阻状态的穿过第一相变元件126的电流。
图2A是示出了用于读取操作而施加到存储阵列110的第一位线120a的电压信号154的一个实施例的示图148a。图2B是示出了用于读取操作而施加到存储阵列110的第二位线120b的电压信号156的一个实施例的示图148b。图2C是示出了用于读取操作而施加到相邻于第二位线120b的存储阵列110的第三位线(图1中未示出)上的电压信号158的一个实施例的示图148c。每个示图148a-148c包括在x轴150上以秒为单位的时间与在y轴152上的电压(V)的关系曲线。在0ns到10ns之间感测第一相变元件126的电阻状态。在10ns到20ns之间感测第二相变元件128的电阻状态。通过适当地向双极晶体管124施加偏压，可以感测第一相变元件126和第二相变元件128中的一个的电阻状态，而不影响第一相变元件126和第二相变元件128中的另一个的电阻状态。
图2A示出了在读取操作期间施加到第一位线120a的电压信号154。在0ns处，电压信号154从0V转变为1.8V。如176处所示，在大约0ns到8ns之间，电压信号154被保持1.8V。在大约8ns处，电压信号154转变回到0V，此处，如178处所示，保持电压信号。
图2B示出了在读取操作期间施加到第二位线120b的电压信号156。在大约0ns到10ns之间，如170处所示，电压信号156被保持在0V。在大约10ns处，电压信号156转变到1.8V，此处，如172处所示，保持电压信号。电压信号156在大约18ns处转变回0V，此处，如174处所示，保持电压信号。在一个实施例中，在读取和写入操作期间，对字线122和第二位线120b施加不同值的偏压，其中，施加到第二位线120b和/或字线122的电压对于整个循环不是恒定的，而是作为时间或任何其他被测量的阻值的函数而改变的。
图2C示出了施加到相邻于第二位线120b的第三位线的电压信号158。在大约0ns到2.5ns之间，如160处所示，电压信号154保持1.8V。在大约2.5ns处，电压信号158从1.8V转变为0V，此处，如162处所示，保持电压信号。在大约6.5ns处，电压信号158变回到1.8V，此处，如164处所示，保持电压信号。在大约12.5ns处，电压信号158变回到0V，此处，如166处所示，保持电压信号。在大约16.5ns处，电压信号158变回到1.8V，此处，如168处所示，保持电压信号。
图3A是示出了响应于读取操作的来自第一相变元件126和第二相变元件128的读取信号的一个实施例的示图198a。图3B是示出了响应于读取操作的来自第一相变元件126和第二相变元件128的读取信号的另一实施例的示图198b。图3C是示出了响应于读取操作的来自第一相变元件126和第二相变元件128的读取信号的另一实施例的示图198c。图3D是示出了响应于读取操作的来自第一相变元件126和第二相变元件128的读取信号的另一实施例的示图198d。
每个示图198a-198d都包括在x轴150上以秒为单位的时间与在y轴200上以安培(A)为单位的电流的关系曲线。对于每个示图198a-198d，在如202处所示的0ns与10ns之间感测第一相变元件126的电阻状态。对于每个示图198a-198d，在如204处所示的10ns与20ns之间感测第二相变元件128的电阻状态。每个示图198a-198d都包括在第一位线120a上的电流信号208和在第二位线120b上的电流信号206。响应于如前参考图2A-2C描述和示出的施加到位线的电压信号154、156和158来提供电流信号208和电流信号206。
图3A示出了响应于在202处感测的第一相变元件126的低电阻或者“0”状态的电流信号208，以及响应于在204处感测的第二相变元件128的低电阻或者“0”状态的电流信号206。响应于在176处的电压信号154、在170处的电压信号156、和在162处的电压信号158，如在212处所示，穿过第一相变元件126的电流大约为-100μA；而如在210处所示，穿过第二相变元件128的电流大约为0μA。读取电路116感测在212处的电流信号208。基于电流信号，读取电路116确定第一相变元件126被编程为“0”状态。
响应于在178处的电压信号154、在172处的电压信号156、和在166处的电压信号158，如在216处所示，穿过第二相变元件128的电流大约为-100μA；而如在214处所示，穿过第一相变元件126的电流大约为60μA。读取电路116感测在216处的电流信号206。基于电流信号，读取电路116确定第二相变元件128被编程为“0”状态。在214处穿过第一相变元件126的电流忽略不计，并且不够大以至于足够改变第一相变元件126的电阻状态。
图3B示出了响应于在202处感测的第一相变元件126的低电阻或者“0”状态的电流信号208以及响应于在204处感测的第二相变元件128的高电阻或者“1”状态的电流信号206。响应于在176处的电压信号154、在170处的电压信号156、和在162处的电压信号158，如在222处所示，穿过第一相变元件126的电流大约为-100μA；而如在220处所示，穿过第二相变元件128的电流大约为0μA。读取电路116感测在222处的电流信号208。基于电流信号，读取电路116确定第一相变元件126被编程为“0”状态。
响应于在178处的电压信号154、在172处的电压信号156、和在166处的电压信号158，如在226处所示，穿过第二相变元件128的电流大约为-1μA；而如在224处所示，穿过第一相变元件126的电流大约为1μA。读取电路116感测在226处的电流信号206。基于电流信号，读取电路116确定第二相变元件128被编程为“1”状态。在224处穿过第一相变元件126的电流忽略不计，并且不够大以至于足够改变第一相变元件126的电阻状态。
图3C示出了响应于在202处感测的第一相变元件126的高电阻或者“1”状态的电流信号208以及响应于在204处感测的第二相变元件128的低电阻或者“0”状态的电流信号206。响应于在176处的电压信号154、在170处的电压信号156、和在162处的电压信号158，如在232处所示，穿过第一相变元件126的电流大约为-1μA；而如在230处所示，穿过第二相变元件128的电流大约为0μA。读取电路116感测在232处的电流信号208。基于电流信号，读取电路116确定第一相变元件126被编程为“1”状态。
响应于在178处的电压信号154、在172处的电压信号156、和在166处的电压信号158，如在236处所示，穿过第二相变元件128的电流大约为-100μA；而如在234处所示，穿过第一相变元件126的电流大约为1μA。读取电路116感测在236处的电流信号206。基于电流信号，读取电路116确定第二相变元件128被编程为“0”状态。在234处穿过第一相变元件126的电流忽略不计，并且不够大以至于足够改变第一相变元件126的电阻状态。
图3D示出了响应于在202处感测的第一相变元件126的高电阻或者“1”状态的电流信号208以及响应于在204处感测的第二相变元件128的高电阻或者“1”状态的电流信号206。响应于在176处的电压信号154、在170处的电压信号156、和在162处的电压信号158，如在242处所示，穿过第一相变元件126的电流大约为-1μA；而如在240处所示，穿过第二相变元件128的电流大约为0μA。读取电路116感测在242处的电流信号208。基于电流信号，读取电路116确定第一相变元件126被编程为“1”状态。
响应于在178处的电压信号154、在172处的电压信号156、和在166处的电压信号158，如在246处所示，穿过第二相变元件128的电流大约为-1μA；而如在244处所示，穿过第一相变元件126的电流大约为1μA。读取电路116感测在246处的电流信号206。基于电流信号，读取电路116确定第二相变元件128被编程为“1”状态。在244处穿过第一相变元件126的电流忽略不计，并且不够大以至于足够改变第一相变元件126的电阻状态。
如在示图198a-198d中所示，响应于呈低电阻状态的相变元件和呈高电阻状态的相变元件而感测的电流的差异为大约9μA。此外，针对于每种电阻状态从第一相变元件126和第二相变元件128的一个中感测的电流独立于第一相变元件126和第二相变元件128中的另一个的电阻状态。在其他的实施例中，如图2A-2C中所示的施加到位线上的特定电压以及如图3A-3D中所示的响应于施加的电压而感测的特定电流根据特定的存储阵列组件和使用的外围电路而改变。感测的特定电流等级还取决于所选存储元件的被编程状态。本发明的实施例应用单比特和多比特存储元件。
图4是示出了相变存储阵列110a的一个实施例的示意图。在一个实施例中，存储阵列110与相变存储阵列110a相似。存储阵列110a包括位线120a-120d、字线122a-122b、双极晶体管124a-124f、第一相变元件126a-126f、以及第二相变元件128a-128f。每条位线120都电连接至多个第一相变元件126和多个第二相变元件128。每个双极晶体管124都电连接至一个第一相变元件126、一个第二相变元件128、和一个字线122。
位线120a电连接至第一相变元件126a的一侧。第一相变元件126a的另一侧电连接至双极晶体管124a的发射极。双极晶体管124a的基极电连接至字线122a。双极晶体管124a的集电极电连接至第二相变元件128a的一侧。第二相变元件128a的另一侧电连接至位线120b。
位线120b电连接至第一相变元件126b的一侧。第一相变元件126b的另一侧电连接至双极晶体管124b的发射极。双极晶体管124b的基极电连接至字线122a。双极晶体管124b的集电极电连接至第二相变元件128b的一侧。第二相变元件128b的另一侧电连接至位线120c。
位线120c电连接至第一相变元件126c的一侧。第一相变元件126c的另一侧电连接至双极晶体管124c的发射极。双极晶体管124c的基极电连接至字线122a。双极晶体管124c的集电极电连接至第二相变元件128c的一侧。第二相变元件128c的另一侧电连接至位线120d。
位线120a电连接至第一相变元件126d的一侧。第一相变元件126d的另一侧电连接至双极晶体管124d的发射极。双极晶体管124d的基极电连接至字线122b。双极晶体管124d的集电极电连接至第二相变元件128d的一侧。第二相变元件128d的另一侧电连接至位线120b。
位线120b电连接至第一相变元件126e的一侧。第一相变元件126e的另一侧电连接至双极晶体管124e的发射极。双极晶体管124e的基极电连接至字线122b。双极晶体管124e的集电极电连接至第二相变元件128e的一侧。第二相变元件128e的另一侧电连接至位线120c。
位线120c电连接至第一相变元件126f的一侧。第一相变元件126f的另一侧电连接至双极晶体管124f的发射极。双极晶体管124f的基极电连接至字线122b。双极晶体管124f的集电极电连接至第二相变元件128f的一侧。第二相变元件128f的另一侧电连接至位线120d。
在另一实施例中，每个第一相变元件126都电连接至双极晶体管124的集电极；并且每个第二相变元件128都电连接至双极晶体管124的发射极。虽然在所示实施例中双极晶体管124是npn晶体管，但在其他实施例中双极晶体管124为pnp晶体管。
在该实施例中，如前参考图1中的存储阵列部112所描述和所示的，每个双极晶体管124均被用于对一个第一相变元件126和一个第二相变元件128进行存取。相变存储阵列110a相似于存储阵列110来工作。
图5A是示出了参考之前图4所描述和示出的相变存储阵列110a的一个实施例200a的简化截面图。实施例200a包括位线120a-120e、字线122a、字线接触(contact)204a-204b、接触和相变元件202a-202e、双极晶体管124的n型集电极/发射极区206a-206e、双极晶体管124的p型基极区208a-208b、绝缘区210、以及p型衬底212。在该实施例中，每个双极晶体管124都是npn晶体管，并且都与相邻的双极晶体管分享共基极区208。
位线120a电连接至接触和相变元件202a。接触和相变元件202a包括第一相变元件126a和第二相变元件128。接触和相变元件202a电连接至集电极/发射极区206a。位线120b电连接至接触和相变元件202b。接触和相变元件202b包括第一相变元件126b和第二相变元件128a。接触和相变元件202b电连接至集电极/发射极区206b。字线122a通过字线接触204a电连接至基极区208a。集电极/发射极区206a和206b以及基极区208a形成双极晶体管124a。
位线120c电连接至接触和相变元件202c。接触和相变元件202c包括第一相变元件126c和第二相变元件128b。接触和相变元件202c电连接至集电极/发射极区206c。集电极/发射极区206b和206c以及基极区208a形成双极晶体管124b。
位线120d电连接至接触和相变元件202d。接触和相变元件202d包括第二相变元件128c和第一相变元件126。接触和相变元件202d电连接至集电极/发射极区206d。字线122a通过字线接触204b电连接至基极区208b。集电极/发射极区206c和206d以及基极区208b形成双极晶体管124c。
位线120e电连接至接触和相变元件202e。接触和相变元件202e包括第一相变元件126和第二相变元件128。接触和相变元件202e电连接至集电极/发射极区206e。集电极/发射极区206d和206e以及基极区208b形成双极晶体管124。
位线120a-120e形成在字线122a上。集电极/发射极区206b直接形成在基极区208a上并由基极区208围绕。集电极/发射极区206d直接形成在基极区208b上并由基极区208b围绕。集电极/发射极区206a形成在基极区208a附近。集电极/发射极区206c形成在基极区208a和基极区208b之间。集电极/发射极区206e形成在基极区208b附近。该实施例中，使用绝缘硅(silicon on insulator，SOI)制造技术。绝缘区210使集电极/发射极区206a、206c、和206e彼此绝缘并形成衬底212。绝缘区210也使基极区208a和208b彼此绝缘并形成衬底212。
图5B是示出了参考之前图4所描述和示出的相变存储阵列110a的另一实施例200b的简化截面图。实施例200b包括位线120a-120c、字线122a、字线接触204a-204b、接触和相变元件202a-202c、双极晶体管124的n型集电极/发射极区206a-206c、双极晶体管124的p型基极区208a-208b、绝缘区210、以及p型衬底212。在该实施例中，每个双极晶体管124都是npn晶体管。
位线120a电连接至接触和相变元件202a。接触和相变元件202a包括第一相变元件126a和第二相变元件128。接触和相变元件202a电连接至集电极/发射极区206a。字线122a通过字线接触204a电连接至基极区208a。位线120b电连接至接触和相变元件202b。接触和相变元件202b包括第一相变元件126b和第二相变元件128a。接触和相变元件202b电连接至集电极/发射极区206b。集电极/发射极区206a和206b以及基极区208a形成双极晶体管124a。
字线122a通过字线接触204b电连接至基极区208b。位线120c电连接至接触和相变元件202c。接触和相变元件202c包括第一相变元件126c和第二相变元件128b。接触和相变元件202c电连接至集电极/发射极区206c。集电极/发射极区206b和206c以及基极区208b形成双极晶体管124b。
位线120a-120c形成在字线122a上。每个集电极/发射极区206都相邻于两个基极区208并在两个基极区208之间形成。例如，集电极/发射极区206b相邻于基极区208a和基极区208b并在基极区208a和基极区208b之间形成。在该实施例中，使用SOI制造技术。绝缘区210使集电极/发射极区206a-206c彼此绝缘并形成衬底212。绝缘区210也使基极区208a和208b彼此绝缘并形成衬底212。
图5C示出了参考之前图4所描述和示出的相变存储阵列110a的另一实施例200c的简化截面图。实施例200c包括位线120a-120d、字线122a、字线接触204a-204e、接触和相变元件202a-202d、双极晶体管124的n型集电极/发射极区206a-206d、双极晶体管124的p型基极区208a-208e、绝缘区210、介电材料214、以及p型衬底212。在该实施例中，每个双极晶体管124都是npn晶体管。
字线122a通过字线接触204a电连接至基极区208a。位线120a电连接至接触和相变元件202a。接触和相变元件202a包括第一相变元件126a和第二相变元件128。接触和相变元件202a电连接至集电极/发射极区206a。字线122a通过字线接触204b电连接至基极区208b。位线120b电连接至接触和相变元件202b。接触和相变元件202b包括第一相变元件126b和第二相变元件128a。接触和相变元件202b电连接至集电极/发射极区206b。集电极/发射极区206a和206b以及基极区208b形成双极晶体管124a。
字线122a通过字线接触204c电连接至基极区208c。位线120c电连接至接触和相变元件202c。接触和相变元件202c包括第一相变元件126c和第二相变元件128b。接触和相变元件202c电连接至集电极/发射极区206c。集电极/发射极区206b和206c以及基极区208c形成双极晶体管124b。
字线122a通过字线接触204d电连接至基极区208d。位线120d电连接至接触和相变元件202d。接触和相变元件202d包括第二相变元件128c和第一相变元件126。接触和相变元件202d电连接至集电极/发射极区206d。集电极/发射极区206c和206d以及基极区208d形成双极晶体管124c。字线122a通过字线接触204e电连接至基极区208e。
位线120a-120d形成在字线122a之下。每条位线120a-120d以及每个接触和相变元件202a-202d都被介电材料214侧面围绕，以使其与字线接触204a-204e电绝缘。每个集电极/发射极区206都相邻于两个基极区208并在两个基极区208之间形成。例如，集电极/发射极区206b相邻于基极区208b和基极区208c并在基极区208b和基极区208c之间形成。在该实施例中，使用SOI制造技术。绝缘区210使集电极/发射极区206a-206d彼此绝缘并形成衬底212。绝缘区210也使基极区208a-208e彼此绝缘并形成衬底212。
图5D是示出了参考之前图4所描述和示出的相变存储阵列110a的另一实施例200d的简化截面图。实施例200d与参考之前图5C描述和示出的实施例200c相似，除了在实施例200d中以pnp晶体管来替代npn晶体管。集电极/发射极区206a-206d为p型，并且基极区208a-208e为n型。
图6是示出了相变存储阵列110b的另一个实施例的示意图。在一个实施例中，存储阵列110与存储阵列110b相似。存储阵列110b包括位线120a-120d、字线122a-122b、双极晶体管124a-124d、第一相变元件126a-126d、以及第二相变元件128a-128d。每条位线120都电连接至多个相变元件126或128。每个双极晶体管124都电连接至一个第一相变元件126、一个第二相变元件128、和一条字线122。
位线120a电连接至第一相变元件126a的一侧。第一相变元件126a的另一侧电连接至双极晶体管124a的发射极。双极晶体管124a的基极电连接至字线122a。双极晶体管124a的集电极电连接至第二相变元件128a的一侧。第二相变元件128a的另一侧电连接至位线120b。
位线120c电连接至第一相变元件126b的一侧。第一相变元件126b的另一侧电连接至双极晶体管124b的发射极。双极晶体管124b的基极电连接至字线122a。双极晶体管124b的集电极电连接至第二相变元件128b的一侧。第二相变元件128b的另一侧电连接至位线120d。
位线120a电连接至第一相变元件126c的一侧。第一相变元件126c的另一侧电连接至双极晶体管124c的发射极。双极晶体管124c的基极电连接至字线122b。双极晶体管124c的集电极电连接至第二相变元件128c的一侧。第二相变元件128c的另一侧电连接至位线120b。
位线120c电连接至第一相变元件126d的一侧。第一相变元件126d的另一侧电连接至双极晶体管124d的发射极。双极晶体管124d的基极电连接至字线122b。双极晶体管124d的集电极电连接至第二相变元件128d的一侧。第二相变元件128d的另一侧电连接至位线120d。
在另一个实施例中，每个第一相变元件126都电连接至双极晶体管124的集电极，并且每个第二相变元件128都电连接至双极晶体管124的发射极。虽然在示出的实施例中双极晶体管124是npn晶体管，但在其他的实施例中双极晶体管124为pnp晶体管。
在该实施例中，如参考之前在图1中的存储阵列部112所描述和所示的，每个双极晶体管124均被用于对一个第一相变元件126和一个第二相变元件128进行存取。相变存储阵列110b与存储阵列110相似地工作。
图7A是示出了参考之前图6所描述和示出的相变存储阵列110b的一个实施例220a的简化截面图。实施例220a包括位线120a-120d、字线122a、字线接触204a-204b、接触和相变元件202a-202d、双极晶体管124的n型集电极/发射极区206a-206d、双极晶体管124的p型基极区208a-208b、绝缘区210、以及p型衬底212。在该实施例中，每个双极晶体管124都是npn晶体管。
位线120a电连接至接触和相变元件202a。接触和相变元件202a包括第一相变元件126a。接触和相变元件202a电连接至集电极/发射极区206a。字线122a通过字线接触204a电连接至基极区208a。位线120b电连接至接触和相变元件202b。接触和相变元件202b包括第二相变元件128a。接触和相变元件202b电连接至集电极/发射极区206b。集电极/发射极区206a和206b以及基极区208a形成双极晶体管124a。
位线120c电连接至接触和相变元件202c。接触和相变元件202c包括第一相变元件126b。接触和相变元件202c电连接至集电极/发射极区206c。字线122a通过字线接触204b电连接至基极区208b。位线120d电连接至接触和相变元件202d。接触和相变元件202d包括第二相变元件128b。接触和相变元件202d电连接至集电极/发射极区206d。集电极/发射极区206c和206d以及基极区208b形成双极晶体管124b。
位线120a-120d形成在字线122a上。每个基极区208相邻于两个集电极/发射极区206并在两个集电极/发射极区206之间形成。例如，基极区208a相邻于集电极/发射极区206a和集电极/发射极区206b以及在集电极/发射极区206a和集电极/发射极区206b之间形成。在该实施例中，使用SOI制造技术和浅沟槽绝缘(STI)。绝缘区210使集电极/发射极区206a-206c彼此绝缘并形成衬底212。绝缘区210也使基极区208a和208b彼此绝缘并形成衬底212。
图7B是示出了参考之前图6所描述和示出的相变存储阵列110b的另一实施例220b的简化截面图。实施例220b包括位线120a-120d、字线122a、字线接触204a-204b、接触和相变元件202a-202d、双极晶体管124的n型集电极/发射极区206a-206d、双极晶体管124的p型基极区208a-208b、以及p型衬底212。在该实施例中，每个双极晶体管124都是npn晶体管。如参考之前图7A所描述和示出的那样，位线120a-120d、字线122a、字线接触204a-204b、接触和相变元件202a-202d、集电极/发射极区206a-206d、和基极区208a-208b被电连接。
位线120a-120d形成在字线122a上。集电极/发射极区206a直接形成在基极区208a上并由基极区208a围绕。基极区208a直接形成在集电极/发射极区206b上并由集电极/发射极区206b围绕。集电极/发射极区206c直接形成在基极区208b上并由基极区208b围绕。基极区208b直接形成在集电极/发射极区206d上并由集电极/发射极区206d围绕。在该实施例中，使用结绝缘。衬底212使集电极/发射极区206b与集电极/发射极区206d绝缘。
图7C示出了参考之前图6所描述和示出的相变存储阵列110b的另一实施例220c的简化截面图。实施例220c与参考之前图7B描述和示出的实施例220b相似，除了在实施例220c中以pnp晶体管来替代npn晶体管。集电极/发射极区206a-206d为p型，并且基极区208a和208b为n型。集电极/发射极区206b直接形成在n型区域222a上并由n型区域222a围绕。集电极/发射极区206d直接形成在n型区域222b上并由n型区域222b围绕。区域222a和222b使集电极/发射极区206b和206d与衬底212绝缘。
图7D示出了参考之前图6所描述和示出的相变存储阵列110b的另一实施例220d的简化截面图。实施例220d包括位线120a-120d、字线122a、字线接触204a-204b、接触和相变元件202a-202d、双极晶体管124的n型集电极/发射极区206a-206d、双极晶体管124的p型基极区208a-208b、绝缘区210、以及p型衬底212。在该实施例中，每个双极晶体管124都是npn晶体管。如参考之前图7A所描述和示出的那样，位线120a-120d、字线122a、字线接触204a-204b、接触和相变元件202a-202d、集电极/发射极区206a-206d、和基极区208a-208b被电连接。
位线120a-120d形成在字线122a上。在该实施例中，使用SOI制造技术和STI。集电极/发射极区206a直接形成在基极区208a上并且一侧由基极区208a围绕而另一侧由绝缘区210围绕。基极区208a在一侧与集电极/发射极区206b相邻并且在另一侧与绝缘区210相邻。集电极/发射极区206c直接形成在基极区208b上并且一侧由基极区208b围绕而另一侧由绝缘区210围绕。基极区208b在一侧与集电极/发射极区206d相邻并且在另一侧与绝缘区210相邻。集电极/发射极区206b相邻于基极区208a和绝缘区210并在基极区208a和绝缘区210之间形成。集电极/发射极区206d相邻于基极区208b和绝缘区210并在基极区208b和绝缘区210之间形成。绝缘区210也使集电极/发射极区206a和206d之间以及集电极/发射极区206a和206d与衬底212之间彼此绝缘，并且使基极区208a和208b之间以及基极区208a和208b与衬底212之间彼此绝缘。
图8示出了相变存储阵列110c的另一个实施例的示意图。在一个实施例中，存储阵列110与存储阵列110c相似。存储阵列110c包括位线120a-120f、字线122a-122b、双极晶体管124a-124d、第一相变元件126a-126h、以及第二相变元件128a-128d。每条位线120都电连接至多个相变元件126或128。每个双极晶体管124都电连接至一个第一相变元件126、一个第二相变元件128、和一条字线122。每个双极晶体管124都包括共享的基极和共享的发射极，用于单独对三个相变元件进行存取。
位线120a电连接至第一相变元件126a的一侧。位线120b电连接至第一相变元件126b的一侧。第一相变元件126a的另一侧以及第一相变元件126b的另一侧电连接至双极晶体管124a的共享的发射极。双极晶体管124a的基极电连接至字线122a。双极晶体管124a的集电极电连接至第二相变元件128a的一侧。第二相变元件128a的另一侧电连接至位线120c。
位线120d电连接至第一相变元件126c的一侧。位线120e电连接至第一相变元件126d的一侧。第一相变元件126c的另一侧以及第一相变元件126d的另一侧电连接至双极晶体管124b的共享的发射极。双极晶体管124b的基极电连接至字线122a。双极晶体管124b的集电极电连接至第二相变元件128b的一侧。第二相变元件128b的另一侧电连接至位线120f。
位线120a电连接至第一相变元件126e的一侧。位线120b电连接至第一相变元件126f的一侧。第一相变元件126e的另一侧以及第一相变元件126f的另一侧电连接至双极晶体管124c的共享的发射极。双极晶体管124c的基极电连接至字线122b。双极晶体管124c的集电极电连接至第二相变元件128c的一侧。第二相变元件128c的另一侧电连接至位线120c。
位线120d电连接至第一相变元件126g的一侧。位线120e电连接至第一相变元件126h的一侧。第一相变元件126g的另一侧以及第一相变元件126h的另一侧电连接至双极晶体管124d的共享的发射极。双极晶体管124d的基极电连接至字线122b。双极晶体管124d的集电极电连接至第二相变元件128d的一侧。第二相变元件128d的另一侧电连接至位线120f。
在另一个实施例中，每个第一相变元件126都电连接至双极晶体管124的共享的集电极，并且每个第二相变元件128都电连接至双极晶体管124的发射极。虽然在示出的实施例中双极晶体管124是npn晶体管，但在其他的实施例中双极晶体管124为pnp晶体管。
在该实施例中，每个共享的双极晶体管124均被用于对两个第一相变元件126和一个第二相变元件128进行存取。如参考之前图1中的存储阵列部112所描述和示出的那样来对每个相变元件进行存取。相变存储阵列110c与存储阵列110相似地工作。
图9是示出了参考之前图8所描述和示出的相变存储阵列110c的一个实施例240的简化截面图。实施例240包括位线120a-120f、字线122a、字线接触204a-204b、接触和相变元件202a-202f、双极晶体管124的n型集电极/发射极区206a-206f、双极晶体管124的p型基极区208a-208b、绝缘区210、以及p型衬底212。在该实施例中，每个双极晶体管124都是npn晶体管并且分享共基极区208。
位线120a电连接至接触和相变元件202a。接触和相变元件202a包括第一相变元件126a。接触和相变元件202a电连接至集电极/发射极区206a。位线120c电连接至接触和相变元件202c。接触和相变元件202c包括第二相变元件128a。接触和相变元件202c电连接至集电极/发射极区206c。字线122a通过字线接触204a电连接至基极区208a。集电极/发射极区206a和206c以及基极区208a形成双极晶体管124a。
位线120b电连接至接触和相变元件202b。接触和相变元件202b包括第一相变元件126b。接触和相变元件202b电连接至集电极/发射极区206b。集电极/发射极区206b和206c以及基极区208a形成双极晶体管124a。
位线120d电连接至接触和相变元件202d。接触和相变元件202d包括第一相变元件126c。接触和相变元件202d电连接至集电极/发射极区206d。位线120f电连接至接触和相变元件202f。接触和相变元件202f包括第二相变元件128b。接触和相变元件202f电连接至集电极/发射极区206f。字线122a通过字线接触204b电连接至基极区208b。集电极/发射极区206d和206f以及基极区208b形成双极晶体管124b。
位线120e电连接至接触和相变元件202e。接触和相变元件202e包括第一相变元件126d。接触和相变元件202e电连接至集电极/发射极区206e。集电极/发射极区206e和206f以及基极区208b形成双极晶体管124b。
位线120a-120f形成在字线122a上。在该实施例中，使用SOI制造技术和STI。集电极/发射极区206c直接形成在基极区208a上并由基极区208a围绕。集电极/发射极区206a相邻于基极区208a和绝缘区210并在基极区208a和绝缘区210之间形成。集电极/发射极区206b相邻于基极区208a和绝缘区210以及在基极区208a和绝缘区210之间形成。集电极/发射极区206f直接形成在基极区208b上并由基极区208b围绕。集电极/发射极区206d相邻于基极区208b和绝缘区210并在基极区208b和绝缘区210之间形成。集电极/发射极区206e相邻于基极区208b和绝缘区210并在基极区208b和绝缘区210之间形成。绝缘区210也使集电极/发射极区206a、206b、206d和206e之间以及集电极/发射极区206a、206b、206d和206e与衬底212之间彼此绝缘，并且使基极区208a和208b之间以及基极区208a和208b与衬底212之间彼此绝缘。
图10是示出了相变存储阵列110d的另一个实施例的示意图。在一个实施例中，存储阵列110与存储阵列110d相似。存储阵列110d包括位线120a-120h、字线122a-122b、双极晶体管124a-124d、第一相变元件126a-126h、以及第二相变元件128a-128h。每条位线120都电连接至多个相变元件126或128。每个双极晶体管124都电连接至一个第一相变元件126、一个第二相变元件128、和一条字线122。每个双极晶体管124都包括共享的基极、共享的发射极、以及共享的集电极，用于单独对四个相变元件进行存取。
位线120a电连接至第一相变元件126a的一侧。位线120b电连接至第一相变元件126b的一侧。第一相变元件126a的另一侧以及第一相变元件126b的另一侧电连接至双极晶体管124a的共享的发射极。双极晶体管124a的基极电连接至字线122a。双极晶体管124a的共享的集电极电连接至第二相变元件128a的一侧和第二相变元件128b的一侧。第二相变元件128a的另一侧电连接至位线120d。第二相变元件128b的另一侧电连接至位线120c。
位线120e电连接至第一相变元件126c的一侧。位线120f电连接至第一相变元件126d的一侧。第一相变元件126c的另一侧以及第一相变元件126d的另一侧电连接至双极晶体管124b的共享的发射极。双极晶体管124b的基极电连接至字线122a。双极晶体管124b的共享的集电极电连接至第二相变元件128c的一侧和第二相变元件128d的一侧。第二相变元件128c的另一侧电连接至位线120h。第二相变元件128d的另一侧电连接至位线120g。
位线120a电连接至第一相变元件126e的一侧。位线120b电连接至第一相变元件126f的一侧。第一相变元件126e的另一侧以及第一相变元件126f的另一侧电连接至双极晶体管124c的共享的发射极。双极晶体管124c的基极电连接至字线122b。双极晶体管124c的共享的集电极电连接至第二相变元件128e的一侧和第二相变元件128f的一侧。第二相变元件128e的另一侧电连接至位线120d。第二相变元件128f的另一侧电连接至位线120c。
位线120e电连接至第一相变元件126g的一侧。位线120f电连接至第一相变元件126h的一侧。第一相变元件126g的另一侧以及第一相变元件126h的另一侧电连接至双极晶体管124d的共享的发射极。双极晶体管124d的基极电连接至字线122b。双极晶体管124d的共享的集电极电连接至第二相变元件128g的一侧和第二相变元件128h的一侧。第二相变元件128g的另一侧电连接至位线120h。第二相变元件128h的另一侧电连接至位线120g。
在另一个实施例中，每个第一相变元件126都电连接至双极晶体管124的共享的集电极，并且每个第二相变元件128都电连接至双极晶体管124的共享的发射极。虽然在示出的实施例中双极晶体管124是npn晶体管，但在其他实施例中双极晶体管124为pnp晶体管。
在该实施例中，每个共享的双极晶体管124被用于对两个第一相变元件126和两个第二相变元件128进行存取。如参考之前图1中的存储阵列部112所描述和示出的那样来对每个相变元件进行存取。相变存储阵列110d与存储阵列110相似地工作。
图11A是示出了参考之前图10所描述和示出的相变存储阵列110d的一个实施例260a的简化截面图。实施例260a包括位线120a-120h、字线122a、字线接触204a-204b、接触和相变元件202a-202h、双极晶体管124的n型集电极/发射极区206a-206h、双极晶体管124的p型基极区208a-208b、绝缘区210、以及p型衬底212。在该实施例中，每个双极晶体管124都是npn晶体管，并且分享共基极区208。
位线120a电连接至接触和相变元件202a。接触和相变元件202a包括第一相变元件126a。接触和相变元件202a电连接至集电极/发射极区206a。位线120d电连接至接触和相变元件202d。接触和相变元件202d包括第二相变元件128a。接触和相变元件202d电连接至集电极/发射极区206d。位线120b电连接至接触和相变元件202b。接触和相变元件202b包括第一相变元件126b。接触和相变元件202b电连接至集电极/发射极区206b。字线122a通过字线接触204a电连接至基极区208a。位线120c电连接至接触和相变元件202c。接触和相变元件202c包括第二相变元件128b。接触和相变元件202c电连接至集电极/发射极区206c。集电极/发射极区206a和206d以及基极区208a形成双极晶体管124a。集电极/发射极区206b和206c以及基极区208a形成双极晶体管124a。
位线120e电连接至接触和相变元件202e。接触和相变元件202e包括第一相变元件126c。接触和相变元件202e电连接至集电极/发射极区206e。位线120h电连接至接触和相变元件202h。接触和相变元件202h包括第二相变元件128c。接触和相变元件202h电连接至集电极/发射极区206h。位线120f电连接至接触和相变元件202f。接触和相变元件202f包括第一相变元件126d。接触和相变元件202f电连接至集电极/发射极区206f。字线122a通过字线接触204b电连接至基极区208b。位线120g电连接至接触和相变元件202g。接触和相变元件202g包括第二相变元件128d。接触和相变元件202g电连接至集电极/发射极区206g。集电极/发射极区206e和206h以及基极区208b形成双极晶体管124b。集电极/发射极区206f和206g以及基极区208b形成双极晶体管124b。
位线120a-120h形成在字线122a上。在该实施例中，使用SOI制造技术和STI。集电极/发射极区206b通过绝缘区210与集电极/发射极区206d绝缘。集电极/发射极区206b和206d直接形成在基极区208a上并由基极区208a围绕。集电极/发射极区206a相邻于基极区208a和绝缘区210并在基极区208a和绝缘区210之间形成。集电极/发射极区206c相邻于基极区208a和绝缘区210并在基极区208a和绝缘区210之间形成。
集电极/发射极区206f通过绝缘区210与集电极/发射极区206h绝缘。集电极/发射极区206f和206h直接形成在基极区208b上并由基极区208b围绕。集电极/发射极区206e相邻于基极区208b和绝缘区210并在基极区208b和绝缘区210之间形成。集电极/发射极区206g相邻于基极区208b和绝缘区210并在基极区208b和绝缘区210之间形成。绝缘区210也使集电极/发射极区206a、206c、206e和206g之间以及集电极/发射极区206a、206c、206e和206g与衬底212之间彼此绝缘，并且使基极区208a和208b之间以及基极区208a和208b与衬底212之间彼此绝缘。
图11B示出了参考之前图10所描述和示出的相变存储阵列110d的另一个实施例260b的简化截面图。实施例260b包括位线120a-120h、字线122a、字线接触204a-204b、接触和相变元件202a-202h、双极晶体管124的n型集电极/发射极区206a-206h、双极晶体管124的p型基极区208a-208b、绝缘区210、以及p型衬底212。实施例260b与参考之前图11A描述和示出的实施例260a相似，除了在实施例260b中字线122a通过字线接触204a和p型接触区262a电连接至基极区208a；以及通过字线接触204b和p型接触区262b电连接至基极区208b。接触区262a使集电极/发射极区206b与集电极/发射极区206d绝缘。接触区262b使集电极/发射极区206f与集电极/发射极区206h绝缘。
根据本发明的实施例提出了一种使用多个双极晶体管的相变存储器，该多个双极晶体管中的每一个对两个相变元件进行存取。通过控制穿过字线和位线的每个双极晶体管的偏压，每个相变元件可以被单独地编程和单独地读取，而不影响其他的相变元件。以这种方式，可以提高相变存储器的密度。虽然在此描述的特定实施例基本上着重于使用相变存储元件，但本发明的可以被应用于包括单极存储元件(例如，二元氧化物电阻式存储元件(binary oxideresistive memory element))的任意合适类型的电阻式存储器中。
尽管于此已示出并且描述了特定的实施例，但本领域技术人员应当意识到，在不背离本发明范围的情况下，不同的替换和/或等同的实现可以替代已示出和描述的特定实施例。该应用应当覆盖这里论述的特定实施例的任何改编或者变化。因此，意味着本发明仅仅由权利要求及其等同物所限制。

Claims (37)

1.一种存储器，包括：
第一双极晶体管；
第一位线；
第一电阻式存储元件，连接在所述第一双极晶体管的集电极和所述第一位线之间；
第二位线；
第二电阻式存储元件，连接在所述第一双极晶体管的发射极和所述第二位线之间；以及
字线，连接到所述第一双极晶体管的基极。
2.根据权利要求1所述的存储器，其中，所述第一电阻式存储元件包括第一相变元件，以及其中，所述第二电阻式存储元件包括第二相变元件。
3.根据权利要求1所述的存储器，其中，所述第一电阻式存储元件包括第一单极存储元件，以及其中，所述第二电阻式存储元件包括第二单极存储元件。
4.根据权利要求1所述的存储器，还包括：
用于通过对所述第一双极晶体管施加偏压以产生通过所述第一电阻式存储元件的读取电流来读取所述第一电阻式存储元件的状态的电路。
5.根据权利要求1所述的存储器，还包括：
用于通过对所述第一双极晶体管施加偏压以产生通过所述第二电阻式存储元件的读取电流来读取所述第二电阻式存储元件的状态的电路。
6.根据权利要求1所述的存储器，还包括：
用于通过对所述第一双极晶体管施加偏压以产生通过所述第一电阻式存储元件的写入电流来对所述第一电阻式存储元件进行编程的电路。
7.根据权利要求1所述的存储器，还包括：
用于通过对所述第一双极晶体管施加偏压以产生通过所述第二电阻式存储元件的写入电流来对所述第二电阻式存储元件进行编程的电路。
8.根据权利要求1所述的存储器，还包括：
第二双极晶体管；
第三电阻式存储元件，连接在所述第二双极晶体管的集电极和所述第二位线之间；
第三位线，以及
第四电阻式存储元件，连接在所述第二双极晶体管的发射极和所述第三位线之间，
其中，所述字线连接到所述第二双极晶体管的基极。
9.根据权利要求1所述的存储器，还包括：
第二双极晶体管，与所述第一双极晶体管共享基极、集电极、和发射极；
第三位线；
第三电阻式存储元件，连接在所述第二双极晶体管的集极和所述第三位线之间；
第四位线；以及
第四电阻式存储元件，连接在所述第二双极晶体管的发射极和所述第四位线之间。
10.根据权利要求1所述的存储器，还包括：
第二双极晶体管，与所述第一双极晶体管共享基极、以及集电极和发射极中的一个；
第三位线；以及
第三电阻式存储元件，连接在所述第二双极晶体管的共享的集电极和发射极中的一个与所述第三位线之间。
11.一种存储器，包括：
多个布置成一条线的双极晶体管；
多条第一位线；
多个第一电阻式存储元件，每个所述第一电阻式存储元件都连接在一个双极晶体管的集电极和一条第一位线之间；
多条第二位线；
多个第二电阻式存储元件，每个所述第二电阻式存储元件都连接在一个双极晶体管的发射极和一个第二位线之间；以及
字线，连接到每个双极晶体管的基极。
12.根据权利要求11所述的存储器，其中，所述多个第一电阻式存储元件包括多个第一相变元件，以及其中，所述多个第二电阻式存储元件包括多个第二相变元件。
13.根据权利要求11所述的存储器，其中，通过使用结绝缘来使相邻的双极晶体管彼此绝缘。
14.根据权利要求11所述的存储器，其中，通过使用浅沟槽绝缘技术来使相邻的双极晶体管彼此绝缘。
15.根据权利要求11所述的存储器，其中，通过使用绝缘硅技术来使相邻的双极晶体管彼此绝缘。
16.根据权利要求11所述的存储器，其中，通过使用结绝缘、浅沟槽绝缘技术、和绝缘硅技术中的至少两种来使相邻的双极晶体管彼此绝缘。
17.根据权利要求11所述的存储器，其中，每个双极晶体管的所述集电极、所述基极、和所述发射极都被水平地设置。
18.根据权利要求11所述的存储器，其中，每个双极晶体管的所述集电极、所述基极、和所述发射极都被垂直地设置。
19.根据权利要求11所述的存储器，其中，每个双极晶体管的所述集电极、所述基极、和所述发射极被水平和垂直相结合地设置。
20.一种存储器，包括：
双极晶体管；
第一电阻式存储元件，连接至所述双极晶体管的集电极；
第二电阻式存储元件，连接至所述双极晶体管的发射极；
以及
用于单独地对所述第一电阻式存储元件和所述第二电阻式存储元件进行存取以执行读取操作和写入操作的装置。
21.根据权利要求20所述的存储器，其中，所述第一电阻式存储元件包括第一相变元件，以及其中，所述第二电阻式存储元件包括第二相变元件。
22.根据权利要求20所述的存储器，其中，所述双极晶体管包括pnp晶体管。
23.根据权利要求20所述的存储器，其中，所述双极晶体管包括npn晶体管。
24.根据权利要求20所述的存储器，其中，所述第一电阻式存储元件包括多位电阻式存储元件，以及其中，所述第二电阻式存储元件包括多位电阻式存储元件。
25.一种制造存储器的方法，所述方法包括：
提供第一双极晶体管；
提供第一位线；
将第一电阻式存储元件连接在所述第一双极晶体管的集电极和所述第一位线之间；
提供第二位线；
将第二电阻式存储元件连接在所述第一双极晶体管的发射极和所述第二位线之间；以及
将字线连接到所述第一双极晶体管的基极。
26.根据权利要求25所述的方法，其中，连接所述第一电阻式存储元件包括连接第一相变元件，以及其中，连接所述第二电阻式存储元件包括连接第二相变元件。
27.根据权利要求25所述的方法，还包括：
提供用于通过对所述第一双极晶体管施加偏压以产生通过所述第一电阻式存储元件的读取电流来读取所述第一电阻式存储元件的状态的电路。
28.根据权利要求25所述的方法，还包括：
提供用于通过对所述第一双极晶体管施加偏压以产生通过所述第二电阻式存储元件的读取电流来读取所述第二电阻式存储元件的状态的电路。
29.根据权利要求25所述的方法，还包括：
提供用于通过对所述第一双极晶体管施加偏压以产生通过所述第一电阻式存储元件的写入电流来对所述第一电阻式存储元件进行编程的电路。
30.根据权利要求25所述的方法，还包括：
提供用于通过对所述第一双极晶体管施加偏压以产生穿过所述第二电阻式存储元件的写入电流来对所述第二电阻式存储元件进行编程的电路。
31.根据权利要求25所述的方法，还包括：
提供第二双极晶体管；
将第三电阻式存储元件连接在所述第二双极晶体管的集电极和所述第二位线之间；
提供第三位线；
将第四电阻式存储元件连接在所述第二双极晶体管的发射极和所述第三位线之间；以及
将所述字线连接到所述第二双极晶体管的基极。
32.根据权利要求25所述的方法，还包括：
提供与所述第一双极晶体管共享基极、集电极、和发射极的第二双极晶体管；
提供第三位线；
将第三电阻式存储元件连接在所述第二双极晶体管的集电极和所述第三位线之间；
提供第四位线；以及
将第四电阻式存储元件连接在所述第二双极晶体管的发射极和所述第四位线之间。
33.根据权利要求25所述的方法，还包括：
提供与所述第一双极晶体管共享基极、以及集电极和发射极中的一个的第二双极晶体管；
提供第三位线；以及
将第三电阻式存储元件连接在所述第二双极晶体管的共享的集电极和发射极中的一个与所述第三位线之间。
34.一种制造存储器的方法，所述方法包括：
提供多个布置成一条线的双极晶体管；
提供多条第一位线；
将多个第一电阻式存储元件中的每一个的一端连接到一个双极晶体管的集电极和一条第一位线之间；
提供多条第二位线；
将多个第二电阻式存储元件中的每一个的一端连接在一个双极晶体管的发射极和一条第二位线之间；以及将字线连接至每个晶体管的基极。
35.根据权利要求34所述的方法，其中，连接所述多个第一电阻式存储元件中的每一个的一端包括连接多个第一相变元件中的每一个的一端，以及其中，连接所述多个第二电阻式存储元件中的每一个的一端包括连接多个第二相变元件中的每一个的一端。
36.根据权利要求34所述的方法，其中，提供所述多个双极晶体管包括提供多个pnp晶体管。
37.根据权利要求34所述的方法，其中，提供所述多个双极晶体管包括提供多个npn晶体管。
CN2007101875119A 2006-11-21 2007-11-21 包括双极晶体管存取装置的电阻式存储器及其制造方法 Expired - Fee Related CN101188140B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/602,720 US7436695B2 (en) 2006-11-21 2006-11-21 Resistive memory including bipolar transistor access devices
US11/602,720 2006-11-21

Publications (2)

Publication Number Publication Date
CN101188140A true CN101188140A (zh) 2008-05-28
CN101188140B CN101188140B (zh) 2010-07-21

Family

ID=39156484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101875119A Expired - Fee Related CN101188140B (zh) 2006-11-21 2007-11-21 包括双极晶体管存取装置的电阻式存储器及其制造方法

Country Status (5)

Country Link
US (1) US7436695B2 (zh)
EP (1) EP1927991B1 (zh)
JP (1) JP2008234813A (zh)
KR (1) KR20080046123A (zh)
CN (1) CN101188140B (zh)

Cited By (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102385917A (zh) * 2010-08-20 2012-03-21 庄建祥 相变记忆体、电子系统、可逆性电阻存储单元及提供方法
CN102714057A (zh) * 2009-10-26 2012-10-03 桑迪士克3D有限责任公司 合并1t-1r近4f2存储器单元的非易失性存储器阵列体系结构
US8760904B2 (en) 2010-08-20 2014-06-24 Shine C. Chung One-Time Programmable memories using junction diodes as program selectors
US8804398B2 (en) 2010-08-20 2014-08-12 Shine C. Chung Reversible resistive memory using diodes formed in CMOS processes as program selectors
US8830720B2 (en) 2010-08-20 2014-09-09 Shine C. Chung Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US8861249B2 (en) 2012-02-06 2014-10-14 Shine C. Chung Circuit and system of a low density one-time programmable memory
US8913449B2 (en) 2012-03-11 2014-12-16 Shine C. Chung System and method of in-system repairs or configurations for memories
US8913415B2 (en) 2010-08-20 2014-12-16 Shine C. Chung Circuit and system for using junction diode as program selector for one-time programmable devices
US8912576B2 (en) 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US8917533B2 (en) 2012-02-06 2014-12-23 Shine C. Chung Circuit and system for testing a one-time programmable (OTP) memory
US8923085B2 (en) 2010-11-03 2014-12-30 Shine C. Chung Low-pin-count non-volatile memory embedded in a integrated circuit without any additional pins for access
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
US9007804B2 (en) 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
US9025357B2 (en) 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
CN104659203A (zh) * 2013-11-21 2015-05-27 华邦电子股份有限公司 电阻式存储元件及其操作方法
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
US9431127B2 (en) 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US9496265B2 (en) 2010-12-08 2016-11-15 Attopsemi Technology Co., Ltd Circuit and system of a high density anti-fuse
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619936B2 (en) * 2006-11-16 2009-11-17 Qimonda North America Corp. System that prevents reduction in data retention
US8085615B2 (en) 2006-12-29 2011-12-27 Spansion Llc Multi-state resistance changing memory with a word line driver for applying a same program voltage to the word line
US7755922B2 (en) * 2006-12-29 2010-07-13 Spansion Llc Non-volatile resistance changing for advanced memory applications
US7800093B2 (en) * 2007-02-01 2010-09-21 Qimonda North America Corp. Resistive memory including buried word lines
US7847338B2 (en) 2007-10-24 2010-12-07 Yuniarto Widjaja Semiconductor memory having both volatile and non-volatile functionality and method of operating
US8362821B2 (en) * 2007-11-22 2013-01-29 Nxp B.V. Charge carrier stream generating electronic device and method
US7985959B2 (en) * 2008-07-11 2011-07-26 Intel Corporation Self-aligned vertical bipolar junction transistor for phase change memories
US8320159B2 (en) * 2009-03-25 2012-11-27 Panasonic Corporation Resistance variable nonvolatile memory device
US8270199B2 (en) * 2009-04-03 2012-09-18 Sandisk 3D Llc Cross point non-volatile memory cell
US7978498B2 (en) * 2009-04-03 2011-07-12 Sandisk 3D, Llc Programming non-volatile storage element using current from other element
US8139391B2 (en) * 2009-04-03 2012-03-20 Sandisk 3D Llc Multi-bit resistance-switching memory cell
KR20110061912A (ko) * 2009-12-02 2011-06-10 삼성전자주식회사 비휘발성 메모리 셀 및 이를 포함하는 비휘발성 메모리 장치
KR20110074354A (ko) * 2009-12-24 2011-06-30 삼성전자주식회사 메모리소자 및 그 동작방법
JP5968868B2 (ja) * 2010-03-30 2016-08-10 エイチジーエスティーネザーランドビーブイ 少なくとも１つのマルチレベル相変化メモリ（ｐｃｍ）セルをプログラミングするための方法、コンピュータ・プログラム、および装置
JP2012089741A (ja) * 2010-10-21 2012-05-10 Toshiba Corp 抵抗変化型メモリ
US8582359B2 (en) * 2010-11-16 2013-11-12 Zeno Semiconductor, Inc. Dual-port semiconductor memory and first-in first-out (FIFO) memory having electrically floating body transistor
KR102154076B1 (ko) 2014-04-10 2020-09-10 에스케이하이닉스 주식회사 전자 장치
KR20150124033A (ko) 2014-04-25 2015-11-05 에스케이하이닉스 주식회사 전자 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6721203B1 (en) 2001-02-23 2004-04-13 Western Digital (Fremont), Inc. Designs of reference cells for magnetic tunnel junction (MTJ) MRAM
EP1450373B1 (en) * 2003-02-21 2008-08-27 STMicroelectronics S.r.l. Phase change memory device
JP4660095B2 (ja) * 2002-04-04 2011-03-30 株式会社東芝 相変化メモリ装置
US7064970B2 (en) 2003-11-04 2006-06-20 Micron Technology, Inc. Serial transistor-cell array architecture
US7286378B2 (en) * 2003-11-04 2007-10-23 Micron Technology, Inc. Serial transistor-cell array architecture
SE526386C2 (sv) * 2003-11-10 2005-09-06 Infineon Technologies Ag Spänning-till-strömomvandlare och förfarande för att omvandla
DE102004026003B3 (de) 2004-05-27 2006-01-19 Infineon Technologies Ag Resistive Speicherzellen-Anordnung
KR101118652B1 (ko) * 2004-12-17 2012-03-07 삼성전자주식회사 씨모스 공정과 통합될 수 있는 높은 이득을 갖는 바이폴라접합 트랜지스터 및 그 형성 방법
TWI261356B (en) 2005-01-03 2006-09-01 Macronix Int Co Ltd Phase-change multi-level cell and operating method thereof
JP4646634B2 (ja) * 2005-01-05 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US8653495B2 (en) 2005-04-11 2014-02-18 Micron Technology, Inc. Heating phase change material

Cited By (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102714057B (zh) * 2009-10-26 2015-03-25 桑迪士克3D有限责任公司 合并1t-1r近4f2存储器单元的非易失性存储器阵列体系结构
CN102714057A (zh) * 2009-10-26 2012-10-03 桑迪士克3D有限责任公司 合并1t-1r近4f2存储器单元的非易失性存储器阵列体系结构
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
CN102385917A (zh) * 2010-08-20 2012-03-21 庄建祥 相变记忆体、电子系统、可逆性电阻存储单元及提供方法
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US8817563B2 (en) 2010-08-20 2014-08-26 Shine C. Chung Sensing circuit for programmable resistive device using diode as program selector
US8830720B2 (en) 2010-08-20 2014-09-09 Shine C. Chung Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US8854859B2 (en) 2010-08-20 2014-10-07 Shine C. Chung Programmably reversible resistive device cells using CMOS logic processes
US8760916B2 (en) 2010-08-20 2014-06-24 Shine C. Chung Circuit and system of using at least one junction diode as program selector for memories
US8873268B2 (en) 2010-08-20 2014-10-28 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
CN102385917B (zh) * 2010-08-20 2014-11-26 庄建祥 相变记忆体、电子系统、可逆性电阻存储单元及提供方法
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US8913415B2 (en) 2010-08-20 2014-12-16 Shine C. Chung Circuit and system for using junction diode as program selector for one-time programmable devices
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US10127992B2 (en) 2010-08-20 2018-11-13 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US9305973B2 (en) 2010-08-20 2016-04-05 Shine C. Chung One-time programmable memories using polysilicon diodes as program selectors
US9349773B2 (en) 2010-08-20 2016-05-24 Shine C. Chung Memory devices using a plurality of diodes as program selectors for memory cells
US8804398B2 (en) 2010-08-20 2014-08-12 Shine C. Chung Reversible resistive memory using diodes formed in CMOS processes as program selectors
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US9754679B2 (en) 2010-08-20 2017-09-05 Attopsemi Technology Co., Ltd One-time programmable memory devices using FinFET technology
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US9025357B2 (en) 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US9478306B2 (en) 2010-08-20 2016-10-25 Attopsemi Technology Co., Ltd. Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US9431127B2 (en) 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US9385162B2 (en) 2010-08-20 2016-07-05 Shine C. Chung Programmably reversible resistive device cells using CMOS logic processes
US8760904B2 (en) 2010-08-20 2014-06-24 Shine C. Chung One-Time Programmable memories using junction diodes as program selectors
US9767915B2 (en) 2010-08-20 2017-09-19 Attopsemi Technology Co., Ltd One-time programmable device with integrated heat sink
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US8929122B2 (en) 2010-08-20 2015-01-06 Shine C. Chung Circuit and system of using a junction diode as program selector for resistive devices
US8923085B2 (en) 2010-11-03 2014-12-30 Shine C. Chung Low-pin-count non-volatile memory embedded in a integrated circuit without any additional pins for access
US9076513B2 (en) 2010-11-03 2015-07-07 Shine C. Chung Low-pin-count non-volatile memory interface with soft programming capability
US9293220B2 (en) 2010-11-03 2016-03-22 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
US9343176B2 (en) 2010-11-03 2016-05-17 Shine C. Chung Low-pin-count non-volatile memory interface with soft programming capability
US9281038B2 (en) 2010-11-03 2016-03-08 Shine C. Chung Low-pin-count non-volatile memory interface
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
US9496265B2 (en) 2010-12-08 2016-11-15 Attopsemi Technology Co., Ltd Circuit and system of a high density anti-fuse
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US11011577B2 (en) 2011-02-14 2021-05-18 Attopsemi Technology Co., Ltd One-time programmable memory using gate-all-around structures
US9548109B2 (en) 2011-02-14 2017-01-17 Attopsemi Technology Co., Ltd Circuit and system of using FinFET for building programmable resistive devices
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US9881970B2 (en) 2011-02-14 2018-01-30 Attopsemi Technology Co. LTD. Programmable resistive devices using Finfet structures for selectors
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US8912576B2 (en) 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US9007804B2 (en) 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
US8861249B2 (en) 2012-02-06 2014-10-14 Shine C. Chung Circuit and system of a low density one-time programmable memory
US8917533B2 (en) 2012-02-06 2014-12-23 Shine C. Chung Circuit and system for testing a one-time programmable (OTP) memory
US8913449B2 (en) 2012-03-11 2014-12-16 Shine C. Chung System and method of in-system repairs or configurations for memories
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US10586593B2 (en) 2012-12-07 2020-03-10 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
CN104659203B (zh) * 2013-11-21 2018-01-05 华邦电子股份有限公司 电阻式存储元件及其操作方法
CN104659203A (zh) * 2013-11-21 2015-05-27 华邦电子股份有限公司 电阻式存储元件及其操作方法
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library

Also Published As

Publication number Publication date
US20080117667A1 (en) 2008-05-22
EP1927991A2 (en) 2008-06-04
US7436695B2 (en) 2008-10-14
CN101188140B (zh) 2010-07-21
JP2008234813A (ja) 2008-10-02
EP1927991A3 (en) 2009-09-02
KR20080046123A (ko) 2008-05-26
EP1927991B1 (en) 2014-05-07

Similar Documents

Publication Publication Date Title
CN101188140B (zh) 包括双极晶体管存取装置的电阻式存储器及其制造方法
CN104584133B (zh) 存储器阵列平面选择
US6937507B2 (en) Memory device and method of operating same
CN1050937C (zh) 小电流耐热性好的电可擦存储元件
CN101369597B (zh) 具有相变化元件及非对称热边界的多级存储单元
US5933365A (en) Memory element with energy control mechanism
CN104520995B (zh) 具有围绕栅极的垂直开关的三维存储器及其方法
US7738279B2 (en) Integrated circuit and method of operating an integrated circuit
CN108806746A (zh) 混合式交叉点存储器装置及其操作方法
US8130537B2 (en) Phase change memory cell with MOSFET driven bipolar access device
US20090085121A1 (en) Condensed Memory Cell Structure Using a FinFET
KR20190108174A (ko) 메모리 다이 영역의 효율적 이용
US20090127536A1 (en) Integrated circuit having dielectric layer including nanocrystals
TW201106360A (en) Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture
KR20220162815A (ko) 활성 경계 퀼트 아키텍처 메모리
CN101140800A (zh) 利用来自存取器件的电流编程的存储器单元
TW201230041A (en) Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof
CN101188139A (zh) 包括选择性刷新操作的电阻式存储器
US8039299B2 (en) Method for fabricating an integrated circuit including resistivity changing material having a planarized surface
CN101145392A (zh) 具有分流存储单元的电阻存储器
US20090267042A1 (en) Integrated Circuit and Method of Manufacturing an Integrated Circuit
CN102832338B (zh) 一种限制结构相变存储器及其制作方法
CN104051491B (zh) 具有贯穿硅中介/硅导孔应用的非易失性内存器件
US11862668B2 (en) Single-crystal transistors for memory devices
TWI506649B (zh) 記憶體陣列平面選擇

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: North Carolina

Patentee after: Qimonda North America Corp.

Patentee after: Infineon Technologies AG

Address before: North Carolina

Patentee before: Qimonda North America Corp.

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20160720

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

Patentee before: Infineon Technologies AG

Effective date of registration: 20160720

Address after: Munich, Germany

Patentee after: QIMONDA AG

Patentee after: Infineon Technologies AG

Address before: North Carolina

Patentee before: Qimonda North America Corp.

Patentee before: Infineon Technologies AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100721

Termination date: 20171121

CF01 Termination of patent right due to non-payment of annual fee