CN1050937C - 小电流耐热性好的电可擦存储元件 - Google Patents

小电流耐热性好的电可擦存储元件 Download PDF

Info

Publication number
CN1050937C
CN1050937C CN93105038A CN93105038A CN1050937C CN 1050937 C CN1050937 C CN 1050937C CN 93105038 A CN93105038 A CN 93105038A CN 93105038 A CN93105038 A CN 93105038A CN 1050937 C CN1050937 C CN 1050937C
Authority
CN
China
Prior art keywords
memory element
storage medium
memory
resistance
transition metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN93105038A
Other languages
English (en)
Other versions
CN1078574A (zh
Inventor
S·R·奥夫申斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Energy Conversion Devices Inc
Original Assignee
Energy Conversion Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Energy Conversion Devices Inc filed Critical Energy Conversion Devices Inc
Publication of CN1078574A publication Critical patent/CN1078574A/zh
Application granted granted Critical
Publication of CN1050937C publication Critical patent/CN1050937C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/04—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及小电流耐热性好的电可擦存储元件。该存储元件包括硫族改进的过渡金属存储材料体。存储元件在明显低的转换能级转换速度呈成数量级的高。因而本发明的存储元件的特征在于，至少两个稳定非易失可检测的局部原子和/或电子有序的结构，该结构用指定的能级电输入信号可选择可重复地存取。该存储元件的特征还在于，增加了数据保持期的热稳定性，这稳定性是制作前述存储元件的材料，用元素改进的Te-Ge-Sb半导体材料实现的。

Description

小电流耐热性好的电可擦存储元件
本发明涉及改进的固态、电操作、可直接改写、极低能耗、超快速转换、非易失性的单一单元存储元件并涉及由这些存储元件制成的高密度并联电路和高密度电存储阵列(下文也称作“双向EEPROM”)。这些改进的存储元件是用独特的材料制作的，其特征在于降低了开关需用的电流并增大了在元件内的比先前元件可能具有的、数据存储的热稳定性。
本申请是序号为07/789,234美国申请的部分继续申请，我们的登录号为NO.2024.5，1991.11.7递交。
双向EEPROM是一种新颖、专有、高性能、非易失性的薄膜电子存储器件。在这种器件内，信息可按模拟形式或二进制形式(1比特/单元)，或以多态形式(多比特/存储单元)储存。双向EEPROM的优点包括：非易失性的数据存储、高比特密度的潜力以及随之而来的低成本，这是由于其焊盘小和简单的双端器件结构、长的程序重调周期，低的编程能耗以及高速度。对于这两种类型存储器件来说，在结构上和所采用的材料上有微小的差别，这种差别增强了二进制或多态效能特性。对于本发明来说，术语“存储元件”和“控制元件”将被当作同义语。
在详述本发明的这种新颖和基本的独特双向EEPROM器件的操作和结构之前，先讨论一下某些与一般半导体结构和操作有关的重要且适当的思想。大多数半导体器件的操作取决于对可移动的电荷载流子偏离热平衡值的浓度差的控制。在本发明的双向EEPROM之前，只有四种普通的用以控制和调节过剩的或自由的(在通篇讨论中，这两个词可相互替换使用)载流子在固态半导体器件中的浓度的方法是公知的。这四种公知方法已在前面所述的本申请中介绍过，其公开的内容做为参考收入本文，而无须在本文再做进一步讨论。然而，为正确评估本发明优点所必须的半导体器件的那些基本操作机制的一般讨论如下文。
在一个无杂质或无晶格缺陷的完整半导体晶格--一个本征半导体--中，在零开尔文无载流子存在，那是因为，价带充满电子，而导带是空的。然而，在高一点的温度，因价带电子通过带隙热激发到导带，而产生电子-空穴对。这种热产生的电子-空穴对是存在于本征半导体材料中的唯一的载流子。当然，因电子和空穴是成对产生的，导带电子的浓度(电子数/厘米3)等于价带中空穴的浓度(空穴数/厘米3)。这是公知的，但值得强调，若要保持稳态载流子浓度，电荷载流子必须以产生率相同的速率进行复合。当导带中的电子形成到价带中的空态(空穴)的跃迁，就发生了或直接，或通过隙间复合中心媒介的间接复合，使电子-空穴对湮灭。
除热产生载流子外，可以有目的地将某些杂质引入到晶格中，使半导体材料产生载流子。这一过程被称为掺杂，并代表着一种常用的改变半导体导电类型的方法。借助于掺杂，半导体材料的导电类型是可变换的，以使其或电子或空穴占优势，即，或是n型，或是p型。当一晶格被掺杂，使平衡载流子浓度有别于本征载流子浓度时，该半导体材料则被称为“非本征”。当杂质或晶格缺陷被引入到原来是完整晶格的晶体时，在能带结构，通常在带隙中产生一附加的能级。例如，在硅或储中引入磷便产生一个很接近导带的能级。这个新能级在开氏零度充满电子，且将这些电子激发到导带只需很小的热能。因而，在大约50-100K，所有杂质能级的电子实际上都贡献给导带。掺以施主杂质的半导体材料，即使当温度太低使本征载流子浓度不显著时，在导带也可具有相当可观的电子浓度。因为，读者可理解导电的过剩载流子存在的意义，应注意，这些载流子可以用光激发来产生，或可以通过加正向偏置的p-n结或肖特基势垒来注入。且不论产生过剩载流子的这些方式如何，它们均可使导电过程在半导体材料中占优势。
使用电可写可擦相变材料(即在普通非晶态和普通晶态间可作电转换的材料)用作电子存储器的一般原则是本领域中公知的，且如例如在均转让给本发明同一受让人的美国专利US-3,271,591(1966，9，6授予Ovshinsky)和美国专利US-3,530,441(1970，9，22授予Ovshinsky)中公开的，两专利公开的内容均被本文收入并参考(下文称“Ovshinsky专利”)。
如在Ovshinsky专利中公开的，此种相变材料可在普通非晶和普通晶体的局部有序的结构态间作电转变，或在跨越完全非晶和完全晶态间的全范围上的局部有序的可检测出不同的状态间转变。亦即，Ovshinsky专利描述了这种材料的电转变不需要在完全非晶和完全晶态间发生，但是在增加步骤中颇能反映出局部有序的变化，以提供由跨越在完全非晶和完全晶态间的范围上的多种局部有序条件所代表的“灰度”。早先由Ovshinsky专利介绍的材料也能仅在普通的非晶和普通晶体的局部有序的两种结构态间作转变，以适应二进制编码信息的单比特存储和恢复。
在Ovshinsky专利中描述的电可擦相变存储器被用在许多商业上的重大用途上。然而，由于为使Ovshinsky存储器商品化，随后在固态电子存储器的其它领域的发展最终在市场上更换那些早先的电可擦相变技术所需的资金不足，阻碍了将这些相变电存储器用于电装置，诸如个人计算机上。
在一般的个人计算机内，常有四个层次存储器。数据库信息被存储在便宜的、低速、大存储量、非易失的器件中，诸如磁带和软盘中。当需要时，将这些信息传递到较快的而较贵的、但仍是非易失的硬盘存储器上。依次，信息再从硬盘上传递到更贵、更快的、使用半导体动态RAM(DRAM)器件的易失性系统存储器。超高速计算机还将存储在DRAM内的小部信息再与更快更昂贵的静态RAM(SRAM)器件来回传递，以使微处理器不会因从相对低的DRAM取数据所需时间而降低速度。信息在存储器分级结构的各层间的传递占据一些计算机的能力，这种“开销”的需要降低了性能，并导致计算机结构的复杂化。然而，分级结构的使用是受易失性存储器件的性能和价格支配的，这就需要以最低的成本使计算机发挥最大的效益。
Ovshinsky专利描述的电可擦相变存储器，以及随后的电固态存储器有若干局限性，这防碍了它作为对现有计算机存储器应用，如磁带、软盘、磁或光硬盘驱动器，固态盘、快速(flash)DRAM、SRAM、接插式快速存储器的直接和通用替换的广泛使用。具体地说，下述代表了最值得注意的局限性：I)相对慢(按现有标准)的电转换速度，特别是当在较大的局部有序的方向(增加结晶的方向)上转换时；II)相对高的启动可检测的局部有序的变化所必需的输入能量；以及III)相对高的每兆字节存储信息的成本(特别是与现有的硬盘驱动器介质比较)。
这些局限性中最值得注意的是相对高的为得到可检测的硫族化物材料的化学和/或电子键合的变化，以启动可检测的部分有序变化所需的输入能量。再一个值得注意是Ovshinsky专利描述的电存储器材料的转换时间。这些材料的置位时间(将材料从非晶态转换到结晶态所需的时间)，一般需要的时间在数毫秒的范围内；而复位时间(将材料从结晶态转换回到非晶态所需的时间)近似一微秒。转换这些材料所需的电能一般测出约在一微焦耳的范围内。
应该注意：该能量总和必须交付给存储单元行与列固态矩阵中的每个存储元件。这种高能级转化成承担与每个独立存储元件有关的地址线和单元隔离/地址器件所需的大电流。考虑到这种能量要求，对本领域的技术人员来说，存储单元隔离元件的选择就被限于超大单晶的二极管和晶体管隔离器件，这就使得微米级光刻的使用且因而使得存储元件的高密度封装是不可能的。因而，由此种材料制成的矩阵阵列的低比特密度将导致每兆字节存储信息要花费很高成本。
通过有效地缩小数据库、非易失性的大容量存储器和快速、易失性系统存储器之间的价格和性能上的差异，本发明的存储元件将具有允许形成新颖、非分级结构的“通用存储系统”的能力。基本上所有在系统中的存储器都可以是低成本、数据库式和快速的。与原始的Ovshinsky型的相变电存储器相比，本文描述的存储器材料，其编程时间快6个量级以上(低于30纳秒)，所用的编程能量异常低(低于50皮焦)，具有被验证的长期稳定性和可重复性(在超过20兆周期中)。而且，实验结果证明，元件尺寸的进一步减小可增加转换速度和循环寿命。
一般，对硫族化物类存储材料的开发及优选尚未以与其它类型固态存储器相同的速度做下去，后者现已具有基本上较快的转换时间和基本上较低的置位和复位能量。这些其它形式的存储器一般为每个存储比特使用数个固态微电子电路元件，例如，在某些存储器中使用的晶体管，每个比特有三或四个之多。在此种固态存储器中的原始“非易失”存储元件，如EEPROM，一般是浮棚场效应晶体管(FET)器件，它限制可再编程性，而且在FET的栅极上要为存储每个存储比特保持一个电荷。因为这种电荷会随时间的流逝而泄漏，存储的信息不是真的非易失，因为在已有技术的相变介质中，信息是借助电荷存储在制成元件的硫族化物材料的实际原子结构中或电子结构中。存储器的其它形式在市场上享有某些有限的认可。
与DRAM和SRAM易失性存储器件相反，不像其它：“快速”器件，如浮栅结构那样，在本发明的电存储器件中不需要FET器件。事实上，本发明的电可擦直接改写存储元件代表最简单可能制作的电存储器件，只包括两个到薄膜硫族化物材料单片体的电接触点和一个半导体隔离二极管。因而为存储1比特信息只需要很小芯片“不动产(即电路区--校者注)”，所以提供了固有的高密度存储器芯片的结构。再有，如下所述，通过在每个独立的存储单元中使用多比特存储，在本发明的存储元件中可以实现信息密度的额外增加。
制作固态、现用的电子存储器还是比较贵的，其成本一般两倍于存储在磁盘中的每一比特容量的成本。另一方面，固态电子存储器提供某些胜于磁盘存储器的优点，因为，它们没有可移动的部件，要求极小的工作电能，易于运送和存储，更通用且适用于便携式计算机和其它便携式电子装置。事实上，硬驱动器的制作者正在预见到在便携计算机领域对更加小的硬驱动器的使用会迅速增长，且最终是固态存储器存储。另外，这些固态存储器通常是真的随机选取系统，与为选取所要的存储位置，盘头需要在固有数据轨迹上作机械运动的磁盘类型相反。然而，不管这些优点，较高的固态电可擦存储器的成本已防碍它们享有现在由磁盘型存储系统占据市场的基本份额。虽然，固态电可擦存储器的制作成本有降低的潜力，但这些材料的全部性能参数尚不足以全部替换磁盘系统。
简而言之，在本发明之前，不管其制作材料如何，还没有开发出便宜的；易于制造的；用低输入能量实施电可写和直接可擦(改写)的；有在单个单元(有一个灰度)的多比特存储能力的；非易失性的；以及有很高的封装密度的固态存储系统。下文所描述的存储系统，由于它注意到所有已知存储系统的缺陷，会立刻发现它广泛作为目前市场上所有实际类型计算机存储器的通用替代物使用。还有，因为本发明的存储器可以制成全薄膜形式，对高速、高密度神经网络及人工智能的使用，三维阵列是可做得到的。所以本发明的存储系统是可无与伦比地用到神经网络和人工智能系统上，因为其多层、三维阵列设置大量的可快速寻址的信息存储量，因而容许存储的信息获取。
由上面的讨论中理解到，与已有技术的相变存储器相比，在本发明的存储器的转换速度和所需的能量上的数量变化说明，这些材料明确了一种全新类型的可调制的半导体材料。此外，已有技术没有本发明的存储元件对直接改写的模拟、广泛的动态范围及多比特存储能力。还有，本发明的半导体材料的操作只发生在结晶态，因而与全部已有技术的或者依靠晶体到非晶的相转换，或者依赖电流放大电场的连续使用的电存储元件的操作大不相同。而且，这种区别在本发明的半导体材料制成的器件的操作中是一重要手段，按此法不仅自由电荷的浓度尤其可用电场来调制，而且在去掉电场后，仍可将器件被调制到的自由电荷新的浓度保持恒定。这种特性代表第五种基本的新的调制半导体器件中自由电荷浓度的机理，并可能存在一种新的而简单的转换和放大技术系列，对半导体工业会有巨大的影响力。
对普通技术人员应该是很清楚的，为寻找快速(Flash)EEPROM市场，并慎重将其作为通用存储器，存储元件必需确实是非易失的。极其重要的是存储元件是否要求保护占有多比特存储容量。如果一置位阻值被丢失或甚至发现超时的巨大漂移，存储于此的信息消失，用户会失掉对存储器数据库容量的信任，该技术失掉了全部可信性。随着时间的漂移，不管有多小，都是存储器件的致命敌人，这将是这类新型存储元件开发中的一个焦点。确实如此，因为随后为了改善转换速度、能量等等而开发的其它组合物也将要求对稳定性进行优选。
除置位电阻稳定性外，另一很重要的通用存储器所要求的因素是低转换电流。当EEPROM被用作大规模数据库存储器时，这是极为重要的。按此方法使用时，EEPROM将代替现有计算机系统的机械硬驱动器(诸如，磁或光硬驱动器)。用EEPROM“硬驱动器”代替常规机械硬驱动器的主要原因之一是要减少机械系统较大的功耗。在膝上计算机的情况下，这就特别有益处，因为机械硬盘驱动器是其中的最大功率消耗件。所以，减少这种功率负载是特别有利的，因而从根本上增加了功率单元每电荷的计算机使用时间。然而，若用EEPROM代替机械硬驱动器有高转换电流的需求(因而需要高功率)，则节省功率可能是不合逻辑的或是不现实的。所以，简而言之，任何被用作通用存储器的EEPROM要求低的转换电流。
对EEPROM通用存储器的再一个要求是存储于此的信息的高热稳定性。现代计算机，特别是个人计算机经常承受高温。这类高温可由内部产生的热，如来自电源的或其它产生热的内部元件引起。这些高温也可由环境因素引起，如在热带使用计算机或在直接或间接受热至高于常温的环境中计算机的存储。不管温度升高的起因如何，目前的计算机存储系统，特别是“硬”或数据库存储器，即使在相对高的温度下也必须是热稳定的。没有热稳定性，可能发生数据漏失，导致上述可靠性的丧失。所以，任何EEPROM的替换都要求至少可与现有存储系统热稳定性相比的热稳定性。
本发明的根本目的是开发存储元件，其特征在于，低转换电流及高的存储数据的热稳定性。这是通过对新颖的存储材料的改进而实现的。上述材料已在本公开的基础母专利申请和祖专利申请中首次被描述。
本文公开一种基本上新的固态、直接改写、电子的、非易失、高密度、低成本、易于制作的、具有降低的转换电流需求和较高的存储于其内数据的热稳定性的单个单元存储元件。这些存储元件使用按新的化合结构的独特类型的硫族化物存储材料。该独特存储材料以显著降低的能量，使转换速度呈现成数量级的提高。新颖的形成本发明的存储元件和阵列的存储材料之特征尤其在于稳定的和真正非易失的用变化脉冲电压、电流和周期的电输入信号有选择地且可重复地建立局部的原子和/或电子有序的可检测的结构。所以本发明的存储器件是可在单结晶态中的原子和/或电子不同的局部有序结构间转换，因而提供至少两个稳定的置位。
当人们紧张地研究这些存储材料时，尚没有解释观察到的这种特别的电转换行为。特别是，该半导体材料可用皮焦耳的能量输入，在纳秒周期内，在许多电可检测的状态之间转换。该存储材料确实是非易失的且可无限地循环(写入和改写)，同时保持存储单元存储的信号的完整性，而无需定期刷新信号。该存储材料是可直接重写的，因此存储在其它存储元件中的信号不必擦掉(如用铁电和其它快速(flash)存储系统是需要的)，以便改变存储在存储元件的某一给定置位中的信息。而且，采用本发明的新颖材料的存储器结构已被描述，由它构成的存储器元件的比特密度已大大超过已有技术结构的密度。
在本发明的优选实施例中，一种直接改写、单个单元存储元件包括一块存储材料体和间隔开设置于其间的一对电极。该电极为读出存入所说的存储元件的信息和将信息写入所说的存储元件提供接线端。存储元件还包括施加所说的电输入信号的装置以将所说的那片存储材料置位到一选择的阻值。该块存储材料体是由多种组分原子元素，包括至少一种硫族元素和至少一种过渡金属构成。这种存储元件，不管所说的存储材料预先被置位于何阻值，可响应于一选择的输入信号，而被置位到至少两个电可检测的电阻值。该存储材料保持置位在所说的选定阻值，在输入信号终了后也不漂移。该存储材料的另一特征在于降低转换电流需求并增大存储于其内的数据的热稳定性。
本发明的其它实施例和特性，以及其它优点和目的在下文阐述，特别是结合附图对本发明作详细的描述，会使其变得更加清楚。
图1是表明集成电路一部分的局部剖面图，所说的电路描述本发明第一优选实施例的一种电可擦、直接重写多级存储器的结构；
图2是解释图1的集成电路的一部分的平面顶视图；
图3是表明与图1集成电路结构的存储元件相结合的隔离元件的X-Y矩阵阵列一部分的电路原理图；
图4表明带有如图1所示的本发明集成存储矩阵与实施固化了的地址/驱动器/译码器的集成电路芯片电耦合的单晶半导体衬底示意图；
图5是形成本发明存储元件主要成分的Ge：Sb：Te系的三元合金相图，所说的相图表示这些元素由于迅速固化而分凝成各种混合状态；
图6描绘出图5的Ge-Sb-Te系的三种三元合金的原子结构层以及Ge-Te二元原子结构，以便解释该系的各向异性结构；
图7是取自一片具有标称化学组成为(Te58Ge22Sb22)90Ni5Se5的存储材料的周期数据，特别描绘出器件电阻(标于纵座标)对写/擦循环次数(标于横座标)的曲线图；以及
图8是取自本发明的具有标称化学组成为(Te55Ge22Sb22)90Ni5Se5(即改性材料)的存储材料及包括一片具有标称化学组成为Te58Ge22Sb22(即标准材料)的存储材料的存储元件，特别描绘出数据记忆时间(标于纵座标)对器件温度(标于横座标)的曲线图。
过去，电可擦存储器是用硫族化物材料制作的。然而，那些已有材料采用了由某些原子种类在材料内的运动所提供的结构变化，以允许当材料从非晶态转换到结晶态的相变化。例如，就由Te和Ge形成的电可转换硫族化物合金而言，如包括80-85％的碲、15％的储以及少量的每种约1-2％的其它元素，如硫和砷的合金，比较有序或结晶态之特征一般是在存储材料的可转换孔隙内形成高电导的结晶碲细丝。这种已有技术材料的典型组成例如是Te81Ge15S2As2或Te81Ge15S2Sb2。因为Te在其结晶态有这样高的电导，通过在较为有序或结晶态中的Te丝建立起很低电阻条件；此电阻比较为无序或非晶态的孔隙电阻低若干数量级。
然而，形成导电的呈结晶态的Te丝要求Te原子从其非晶态原子结构迁移到新的局部集中呈结晶Te丝态的原子结构。同理，当硫族化物丝状材料转换回到非晶态时，要求从结晶丝析出的Te迁移进入从其局部集中呈丝状形式返回到其原子呈非晶态结构的材料。原子在非晶和结晶态间的迁移、扩散或重排列，在每种情况下，都要求一个适应迁移需要的充分长的保持或停留时间，因而提供必需的转换时间和相对高的能量。
本发明人现公开确定的新原理，它允许对主要基于一种新型硫族化物半导体材料的改善的和根本不同类型的电可擦、可直接重写的存储器显著降低所要求的时间和输入能量。再有，本发明的现象特殊的硫族化物材料主要基于新的物理现象，它的工作，虽然还不完全清楚，但它以显著低的能量输入、显著快的速度提供了或在给定的晶格结构中的稳定态的广泛动态范围内的转换，或在不同结晶态之间的转换，以便这种新公开的半导体材料类可用来制作改善的电存储元件。在工作中，这些新材料是基于在可被设计的窄带隙半导体材料中产生很高非易失且可调节的自由电荷的浓度的能力。这些材料不同于普通非晶和结晶材料，因为该晶体类似于更无序的非晶态并对电子导电率的转换有很大影响。
特别是本发明的存储材料可以在用微微焦耳的输入能量在毫微秒期间改变电阻的许多电可检测的状态间转换。这种存储材料是非易失的，并将(在选定的误差容限内)保持用存储单元存储的信号完整性，而无需定期刷新信号。与许多至今专门作存储使用的其它半导体材料和系统相对照，本发明的半导体存储材料和系统是直接改写的，以致为了改变存储于此的信息，独立的存储元件无需擦掉(置位于特殊的起始点)。实验证明指出，之所以能以显著的快和低的能量转换到任何不同的阻值，其原因在于，所说的转换的发生不需转换材料的全体原子完全重新排列。我们现在的理解，假定存储合金材料呈微晶相存在，实验资料也说明，本文描述的微晶半导体材料和该材料对低能信号的使用能快速承担稳定态的能力是相符的。
即使下面介绍了尤其适用于存储使用的半导体材料的特例，但本发明的存储元件仍可用任何借助移动费米能级相对带隙的位置满足可调节的自由电荷浓度要求的半导体材料来制作。特别是，对新公开的半导体族，当用于电存储器时，其结果是高速、低能、直接改写的操作。包括于本发明的存储材料中的一块半导体材料体是由多种组成原子元素形成的，其中每种元素遍布于整块。该多种组分原子元素包括至少一种硫族元素和至少一种过渡金属元素。本文使用的术语“过渡金属”包括元素21-30、39-48、57以及72-80。更好的形成存储材料体的多种组分原子元素包括Te、Se、Ge、Sb、Bi、Pb、Sn、As、S、Si、P、O及其混合物或合金。更好的过渡金属包括Cr、Fe、Ni及其混合物或合金，更好的硫族元素包括Te和Se。最好的过渡金属是Ni。这种多元素系的特例，关于掺有Ni和/或Se的Te：Ge：Sb系，将于下文介绍。
如本领域技术人员所周知的，类似其它的半导体的硫族化物半导体材料的特征在于，把其导带和价带分隔开的禁带能区或带隙(参见描述硫族化物半导体材料迁移隙的Cohen、Frizsche、Ovshin-sky模型)。费米能级的位置，即能级被占据的几率为50％的能量，部分地确定着半导体材料的电导率，当它在带隙中移动到显著不同的位置时，电导率的动态范围就可能变得很大。且不管对存储材料工作方式的解释，本发明提供一种此前在单个存储元件中未曾有的、有重要的电转换特性的组合。必须指出，实验结果已经证明，硫族化物的构成，研究至今，是占用空穴导电。
因而用于制作该存储器件的特殊半导体合金包括硫族化物。该硫族化物化合物/合金特别要注意“孤对”电子的存在。所以，必须讨论那些孤对电子在现有的化学键结构中的作用和性质。简而言之，一个孤对是一个原子价层中的一对一般不参与键合作用的电子。这种孤对电子在结构上和化学上都是重要的。由于它们对相邻的参与键合结构的电子对和对其它孤对电子强的排斥力而影响分子形状和晶格结构。因而孤对电子不被第二个核束缚在键合范围，它们能影响和促进低能电子跃迁。如Ovshinsky首先指出的，该孤对可以有1和3个中心键，且如Kastiner、Adler和Fritzsche所说明的，该孤对具有价变换对。
特别地本文描述的Te合金具有由孤对态建立起的价带。因为Te中存在4P层电子，而Te原子被二个P层这种键电子化学键合，另二个电子(孤对)未用于键合作用，所以系的原子能基本不变化。在这一点上，注意，最高填充分子轨道是包含该孤独对电子的轨道。然而这是明显的，因为在Te和Ge的理想化学当量晶体中，由于在形成晶粒的晶格中的某些内应力的作用，价带可被加宽且向上移到原有费米能级的位置。但TeGe晶体必然是“自补偿”的，即晶体要择优地呈现富Te(52％的Te和48％的Ge)组合物。化学当量晶体是一个面心立方体，但附加最小量的能量，晶体可以呈现菱形六面体晶格结构，可减小TeGe合金中的晶格应力，降低材料的能态，费米能级移向价带。
虽然我们仅说明了菱形六面体晶体结构中存在稳定的中间阻值，但系统是微晶的，其晶粒尺寸很小，表层可以起很大的作用。因而若无需在小范围局部有序模型上再叠加局部有序非晶模型，若不完全预先解释原子的行为是可接受的。当考虑非晶材料的性质时，注意，在带尾的缺陷态密度，邻近带边缘最大，而捕获电荷载流子的复合中心深度，距带边缘越远越深。这些深陷阱和尾态的存在会对位于费米能级位置和带边缘之间的中间稳定阻值提供一可能的解释。且不管理论如何，本发明的半导体材料是一种呈现金属导电的简并半导体。
更相信，存在于本发明的半导体和存储材料中的晶粒尺寸是相对的小，最好小于约2000埃，更好的在50-500埃之间，最好的在约200-约400埃量级。而且认为这些晶粒是被非晶表层包围着的，它促进了快速形成材料的许多费米能级位置，若电阻不同则可检测到，并且对在这些可检测的电阻/反射值之间的、材料得以可靠的和可重复地置位跃迁所要求的较低能量有所贡献。
按本发明的另一种方式，可以发现，由本发明的微晶材料所制成的两端或三端半导体器件转换特性的调节可被控制，以实现可重复的且可检测的阻值。人们发现，为了本发明的、用低能输入信号被快速置位到一所要的(由费米能级确定的)电导率的材料，只需所说的材料能够以至少两个不同的费米能级位置的稳态(或长寿命的亚稳态)存在，其费米能级位置之特征在于带隙基本上恒定而电导率不同。当用这些性质表征时，制作器件的所说的材料可被调节以使转换效能呈现所要求的等级。
如上所述，还认为相对小的晶粒尺寸能促进可检测的阻值间的快速跃变。现在假定，微晶结构在阻值间的转换来得更快，因为微结构能在原子能级迅速进行调节。例如，当孤对电子是快速转换的原因时，为提供增加的电导率，Ge或Sb原子键甚至不必被电脉冲打破。
本发明的半导体材料的一个特性是它有在每单位材料体积内形成更多和更小的晶粒的倾向。已经发现，有代表性的材料晶粒尺寸的最宽优先范围远小于2000埃，一般小于2000-5000埃这一已有技术材料的特性。本文将晶粒尺寸定义为晶粒的直径，或当晶粒不是球形时，其等价于直径的“特征尺寸”的直径。
已经判定，处于高阻态的满足本发明标准的、TeGeSb材料类的组合物之一般特征在于，相对于已有技术中现有的电可擦存储材料的浓度，根本降低Te的浓度。此类提供了根本改善的电转换效能特性的一种组合物中，在淀积的材料中Te的平均浓度远低于70％，一般低于约60％，一般在低至约23％至约58％的范围的Te，而最好含约48％-58％的Te。Ge的浓度高于约5％，在材料中均匀分布从约8％至40％，一般保持低于50％的Ge，在此组合物中主要组成元素的余量是Sb。给出的百分比是原子百分比，其总和为组成元素原子的100％。所以此组合物可以表征为TeaGebSb100-(a+b)，其中的a等于或小于70％，最好在约48％至58％，b高于约5％，小于50％，优选在约8％至40％，而余量为Sb。这些三元Te-Ge-Sb合金，除了是有用的存储材料外，被证明作为开发另外的甚至有更好电特性存储材料的开端(Starting)材料是很有用的。
Te：Ge：Sb系的三元相图示于图5。熔化物是用Te、Ge和Sb的名种混合物制备的。对这些快速固熔体的分析指出有十种不同的相(不完全存在于任何一种快速固熔体中)。这些相是：元素的Ge、Te和Sb，二元化合物GeTe和Sb2Te3以及五种不同的三元相。元素组合物的全部三元相均在类二元GeTe-Sb2Te3线上，且在图5所示的三元相图上用参考字母A、B、C、D和E指示。各元素在5种三元相中的原子比例列于表1。下文提供对图5的更详细的描述。
                 表1
      观测到的Te Ge Sb系三元晶相
编号    Ge(％)   Sb(％)   Te(％)
 A      40       10       50
 B      26       18       56
 C      18       26       56
 D      14       29       57
 E      8        35       56
本发明的新颖存储元件包括一块存储材料体，所说的存储材料包括至少一种硫族化物和至少一种过渡金属。这些改善的存储材料是对我们早先公开的呈Te-Ge-Sb三元系的存储材料的根本的改性型。即，本发明的存储材料构成对公开于母和祖申请的Te-Ge-Sb存储合金的根本改进型。该根本改进是将过渡金属掺到基础Te-Ge-Sb三元系(含有或不含另一种硫族元素，如Se)中实现的。一般已有的存储材料归属两种类型。
第一种类型是包括按(TeaGebSb100-(a+b))cTM100-c比率的Te、Ge、Sb和一种过渡金属的存储材料，此处脚标是原子百分比，其总和是组成元素的100％，其中TM是一种或多种过渡金属，a和b在本文前段为基础Te-Ge-Sb三元系已陈述，而c大约在90％和99.5％之间。过渡金属优选包括Cr、FeNi及其合金的混合物。该系所包括的具体例子应包括(Te56Ge22Sb22)95Ni5，(Te56Ge22Sb22)90Ni10，(Te56Ge22Sb22)95Cr5，(Te56Ge22Sb22)90Cr10，(Te56Ge22Sb22)95Fe5，(Te56Ge22Sb22)90Fe10，(Te56Ge22Sb22)90Ni5Cr5，(Te56Ge22Sb22)90Ni5Fe5，(Te56Ge22Sb22)90Cr5Fe5，。
第二种类型是包括按(TeaGebSb100-(a+b))cTMdSe100-(c+d)比率的Te、Ge、Sb、Se和一种过度金属的存储材料，此处脚标是原子百分比，其总和是组成元素的100％，TM是一种或多种过渡金属，a和b在本文前段为基础Te-Ge-Sb三元系已陈述，C在约80％至约99％之间，d在约0.5至约10％之间。过渡金属优选包括Cr、Fe、Ni及其合金混合物。该系所包含的存储材料的具体例子应包括(Te56Ge22Sb22)90Ni5Se5，(Te56Ge22Sb22)80Ni10Se10，(Te56Ge22Sb22)90Cr5Se5，(Te56Ge22Sb22)80Cr10Se10，(Te56Ge22Sb22)90Fe5Se5，(Te56Ge22Sb22)80Fe10Se10，(Te56Ge22Sb22)85Ni5Cr5Se5，(Te56Ge22Sb22)80Ni5Fe5Se10，(Te56Ge22Sb22)85Cr5Fe5Se5，
本专利申请的存储元件呈现具有非易失置位电阻值。然而，本存储元件的阻值，在某些情况下，若从其原始置位值漂移，首先出现于母申请，并又描述和编入后文作参考的“组成改进”可用来补偿该漂移。若本文引用，当涉及本发明的电存储器时，术语“非易失”系指置位电阻值在数据库时间周期内大体保持恒定，而不失掉存储其内信息的完整性。当然，软件(包括下文讨论的反馈系统)可以与本发明的存储元件联合使用，以确保不发生超出选定的误差容限的“漂移”。因为存储元件阻值的漂移，若避不开妨碍，可以妨碍信息的灰度存储，这就要求尽量减小漂移。
按最一般的常识“组成改变”的定义包括任何组成上改变存储材料体的方法，以产生基本上稳定的阻值，包括附加展宽带隙的元素，以增加材料的固有电阻。组成改变的一个例子和一优选实施例是形成存储材料体，以便包括渐变组成的多相性。例如，存储材料体可以从材料一端的Te-Ge-Sb合金渐变到另一端的组成不同的Te-Ge-Sb合金。组成的渐变可以采用能产生所要结果(减少置位阻值漂移)的任何形式。例如，组成渐变无须限制第一和第二合金是同一合金系。还有渐变可以用两种以上的合金实施。渐变可以是均匀、连续的，但也可以是不均匀、不连续的。大体上，任何能产生电阻长期基本稳定的存储元件的组成渐变形式都可采用。一个能使电阻漂移减小的组成渐变特例是存储材料体，从一表面Ge14Sb29Te57均匀、连续渐变到另一表面的Ge22Sb22Te56。
减少电阻漂移改变组成的另一方法是将存储材料体分层。就是，该存储材料体可以是用多个分立的，相对薄的组成不同的层形成。例如，存储材料体可以包括一或多个层对，其中的每一对是由不同的Te-Ge-Sb合金形成的。再有，若系渐变组成的情形，可以采用任何能基本减小阻值漂移的层的结合。各层的厚度可以是相同的，也可以是不同的。多少层都可用，相同的合金也可以在存储材料体中有多层，或是连接的，或是相互间接的。还有，多少层不同合金组成均可使用。组成分层的特例是包括Ge14Sb28Te57和Ge22Sb22Te58交替的层对。
减小电阻漂移的另一种组成不均匀的形式是用组成渐变与组成分层结合以形成存储材料体而实现的。更具体地说，前述的组成渐变可以是与上述任何组成分层技术的结合，以形成一块稳定的存储材料体。采用这种结合的存储材料体实例有1)包括分立层Ge22Sb22Te55后接一渐变组成Ge14Sb29Te57和Ge22Sb22Te56的存储材料体以及2)包括分立层Ge14Sb29Te57后接一渐变组成Ge14Sb28Te57和Ge22Sb22Te58的存储材料体。
现在参照图1，图中表示本发明形成在单晶硅半导体片子10上的电可擦存储器的部分结构的剖面视图，硅片是p掺杂并形成用于淀积所示结构的余下元件的p衬底。在p树底10中形成n+沟道12，可用本领域公知的方法扩散掺杂。这些n+沟道在垂直图平面方向延伸穿过片子，形成寻址单独存储元件的x-y电极网格的一组电极，在此情况下为y组电极。
再用本领域公知的技术在n+网格结构的顶上形成一层n掺杂结晶外延层14，n掺杂外延层14可以是，例如大约5000埃厚。然后用公知的掩模和掺杂技术，在n外延层14中形成p掺杂隔离沟道16。这些p掺杂隔离沟道16一直延伸到如图1所示的p衬底10，并完全包围、隔离以及确定n外延层14的隔离岛18。该岛18在图2的顶视图看得更清楚，其中的隔离沟道表示形成对n外延材料的岛18的限定和隔离的隔离网格。可以用SiO2隔离槽代替p掺杂隔离沟道对岛18的隔离。这种形成SiO2隔离槽的技术对本领域的技术人员是公知的。然后在刚提及的结构上形成热生长的SiO2层20，经腐蚀形成位于岛18上方的孔22。然后，如图1所示在孔22限定的区域内形成P+材料的扩散区24。P+区和n外延层的半导体结确定与n外延层的由SiO2层20的孔露出的每个区相串联的p-n结二极管26。
然后，在P+区24上淀积存储元件30，独自与二极管26呈欧姆电串联接触。存储元件30包括：高抗蚀金属(如钼)的下薄电接触层32和导电扩散阻挡层(如碳)34，由如前所述的材料形成的存储层36，以及高抗蚀金属钼的上薄电接触层40和碳的导电扩散阻挡层38。碳和钼的接触层32、34、38和40与存储层36形成良好的电接触，而碳又形成一扩散势垒，有效阻挡钼金属和/或任选的外接触网格材料向硫族化物存储材料体36内扩散。碳层34和38具有相当高的电阻率，难腐蚀，所以最好相对薄，一般在约100-1000埃范围。钼层32和40应厚些，约在1000-2000埃的范围。
存诸材料层36由多元半导体材料，如本文公开的硫族化物形成。层36可用下列方法淀积，有用等离子技术如RF辉光放电增强的溅射、蒸发或用化学汽相淀积(CVD)。本发明的硫族化物存储材料最好用RF溅射和蒸发。用于溅射和蒸发硫族化物层36的典型淀积参数分别列于下面的表2和表3中。
          表2
       RF溅射淀积参数
参数                  一般范围
本底压力              8×10-7-1×10-6乇
溅射气体(Ar)压力      4-8毫乇
溅射功率              40-60瓦
频率                  13-14MHz
淀积速度              0.5-1埃/S
淀积时间              20-25分
薄膜厚度              750-1250埃
衬底温度              常温-300℃
            表3
          蒸发淀积参数
参数               一般范围
本底压力          1×10-6-5×10-6乇
蒸发温度          450-600℃
淀积速度          0.5-3.5埃/S
淀积时间          3-20分
薄膜厚度          750-1250埃
衬底温度          常温-300℃
对依表3所列蒸发参数所淀积的薄膜作分析得到的实验数据表明，fcc相的费米能级位置已移动接近价带边缘(即fcc相表现为具有0e(V)激活能的半金属)。注意“类淀积”蒸发薄膜是非晶，随后进行退火，以便得到结晶面心立方晶格结构。与此相反，六方晶系的晶体结构的费米能级位置(通过附加电脉冲得到)实际已移动进入价带(即该位置呈现六方晶系相表现为金属的“简单半导体”性能)。对溅射淀积薄膜和蒸发淀积薄膜之间在转换过程上的差别的原因尚未完全了解。实验数据证明，由溅射膜中存在氧所引起的杂质是费米能级位置不同的原因。然而，值得注意，氧存在于阴极靶材中。它的存在是在后面分析发现的。还要充分注意，淀积在热衬底上的蒸发膜将呈现各向异性生长特性(参见图6)，以此成功地淀积了硫族化物元素的取向层。这是否表明对电学应用是否有效尚有待证明，然而，这类膜对其它领域，如热电现象(因为对这些组合物已测得的高热功率，即比对铋系测得的大四倍)。或对特种半导体和超导应用也大有前途。
存储材料层36较好淀积到约200-约5000埃的厚度，更好为约400埃-约2,500埃，而最好在约250埃-约1,250埃厚。半导体材料36孔隙的横向尺寸或直径可在小于1μm的范围，虽然对横向尺寸几乎无限制。已经确定，高导材料的实际导电通路显著小于1μm。因而，孔隙直径可以小到光刻分辨率容许的限度，事实上，孔隙越小，电转换所要求的能量越低。
在本发明优选的实施例中，孔径是这样选择的，使它基本上与当材料转换到低阻态时所形成的低阻通路的直径一致。所以存储材料36的孔径优选在小于约1μm，以便将存储材料36的体积，在光刻可能的范围，限制在各种电阻状态间实际转换的材料36的体积。这进一步降低了转换时间和启动可检测的电阻变化所要求的电能。本文所用的术语“孔隙直径”是指在由存储层36与下P+层及与上导电体42所形成的接触区间延伸的存储材料层36的横截面的尺寸，如图1所示。最好存储元件30的孔隙区在热学上是隔热的和被控制的，只是与上电极和下电极，为存储元件因有操作所要求，有电接触。这进一步限制、限定、控制了从转换的孔隙体积传出的热和电阻转变所要求的能量。这是按图1的实施例，用包围着存储元件30的横向周围部分的氧化层20和39实现的。因此，为了尽量减小置位的能量/电流/电压，可以采用小至250埃的小孔隙直径。
腐蚀各层32、34、36、38和40，在其上形成氧化层39，经腐蚀，在存储元件30上留下如图的开口。或者，可按两步腐蚀过程形成存储元件，首先淀积层32和34，然后腐蚀，在其顶上再淀积余下的层36、38和40，然后单独腐蚀至选定的大小。在由层32、34、36、38和40形成的整个结构顶上，淀积由铝导条42形成的、在垂直于导条12的方向上延伸的第二电极网格结构，完成与各个存储元件的x-y网格连接。在完成的集成结构上设有一个由适当密封材料，如Si3N4或塑料材料，如聚酰胺形成的顶部密封层44，将结构密封起来，防止潮湿，和其它可能引起特别是存储层36中的相变材料性能恶化和退化的外界因素。例如可用低温等离子淀积工艺淀积Si3N4密封材料。可用旋涂法淀积聚酰胺，在用公知的技术淀积后烘焙，以形成密封层44。
复杂的任务，如图形识别、文件分类或辅助学习等的快速效能要求类似的工艺以及多维存储阵列结构。进一步对类似工艺的使用和描述记载在美国专利申请(序号为No.594,387，1990，10，5申请)中，它转让给本申请的受让人，公开的内容特此被参考引入。然而，用如图1的实施例所示的集成结构形成一个存储元件及其隔离二极管的完全垂直集成结构，这样就尽量减小了每个存储元件和二极管的联合体在衬底上所占的面积。这就意味着芯片中存储元件的密度基本上只受光刻分辨能力限制。
这样形成的集成结构是如图2所示的连成一个x-y矩阵，每个存储元件30与二极管26被串接在水平x线42和垂直y线12之间的矩阵中。二极管26用来把每个存储元件30隔离开。当然，本发明的用于电可擦存储器的其它电路结构是可行的且可能完成的。一种特别有用的结构是一种三维的多层矩阵，多个存储器或控制元件及其各自的隔离器件的平面一层一层叠置于三维多层矩阵内。每一存储元件平面被排成多个存储元件的行和列，供x-y寻址用。这种多平面的叠置，除增加存储器的存储密度外，还提供了附加的正方向的互连。这种布局对模拟实际智能计算机用的神经网络特别有用。
图3是图1的一种程式化的部分存储单元实施例的示意电路图。该电路包括一个x-y网格，将每个存储元件30与隔离二极管26电串接在x地址线42和y地址线12的交点上，见图。按本领域的技术人员公知的方式，将地址线12和42连到外寻址电路。x-y矩阵存储元件与隔离元件结合的目的在于使每个独立的存储元件之读写不受存储在矩阵邻近的或远程存储元件内信息的干扰。
图4是以框图表明一单晶半导体50的一部分，其上具有形成本发明的存储元件矩阵51，在同一衬底50上，还形成一个寻址矩阵52，用集成电路连接线53将寻址矩阵52适当地与存储矩阵51相连接。寻址矩阵52包括限制和控制施加到存储矩阵51的置位和读取信号的信号产生装置。当然，寻址矩阵52可以与固态存储矩阵51集成且同时形成。
在已有的具有对多数应用所需要的相对高的转换速度和低的转换能量的半导体存储器中，每个存储元件的工作至少需要一个晶体管和一个电容器。这种在集成电路形式中的存储器的信息还至少需要三条连线，它与其它复杂结构一道，不管集成电路如何布局，都要占据一定的最小衬底面积。本发明的电可擦存储器的集成电路结构只需要到每个存储元件的两条连线，这些连线可垂直设置。每个包括隔离二极管和一对接触的完整存储元件本身是完全竖直集成的、以使比特密度能明显地比已有技术执行相同或类似功能的集成电路高。实际上，本发明的存储器提供一个大于即使固态动态随机存取存储器(DRAMs)也可得到的比特密度，而DRAMs是易失的，因而不具有由本发明可达到的非易失的更多的优点。由本发明可达到的比特密度的增加转化为制作成本的降低，因为减少了集成电路结构每比特所占据的片子面积。这就允许本发明的存储器，在更宽的应用范围，不仅以电学效能和存储器的存储容量的观点，而且就成本而论，都优于其它现有的存储器。与已有技术的每比特至少由一个晶体管和一个电容器组成的半导体存储器相比较，本发明的集成电路结构，如图1所示，可以形成在一个芯片上，与采用相同光刻分辨率的已有技术相比，具有更高的比特密度。较高的比特密度，除使得成本低的优点之外，本发明的集成电路中的存储器效能参数因而也被进一步改善，由于元件是密集设置的，引出线长度、电容量以及其它有关参数进一步被减小，因而增强了效能。
由于使用本发明的新颖半导体材料，写起费米能级位置变化及电导率相应的变化所需的能量已成数量级地降低。而且，在实验室中已经证实，甚至本发明的皮焦耳的能量也能借助材料厚度的减薄进一步降低。
下段的详细描述旨在解释，使对公开的发现物的范围和分支的了解得以进化的方法，它的进化史在为本发明付诸实施提供全面解释上是至关重要的，特别是关于硫族化物材料，除对存储元件的冲击外，对一般类型的电子器件也有冲击。同时，本发明的新颖半导体材料可适用于广泛类型的元素和组合物，为了便于说明，接下的讨论将涉及一特例，即Ge-Sb-Te系。
由熔体生长的结晶的GeTe在室温有菱形六面体畸变(88.2°而不是90°的NaCl〔即面心立方〕)结构。这种结构在400℃以上变为面心立方结构。菱形六面体畸变的起因和特别是这种畸变与Ge空格点在高导电P-型GeTe中的浓度的关系尚不清楚。处于菱形六面体畸变结晶态，GeTe呈现金属导电(≈103～104/Ωcm)。处于薄膜形式，GeTe可以生长成非晶相，而约在200℃结晶化成为面心立方结构。因薄膜的微晶结构，亚稳面心立方相在室温下是稳定的。然而，在400℃以上的退火温度，根据Sb的含量，面心立方结构将变成稳定的六方和菱形六面体结构。
在三元Ge-Sb-Te系中，GeTe中代替Ge的Sb导致类似纯GeTe晶体的性能。处于体块形式时，稳定的室温相是六方晶相，但确信，在更高的温度它变成面心立方相。在退火时，非晶薄膜首先在大约200℃的温度结晶成面心立方相，然而随着退火到更高的温度，它变成六方晶相。在依赖于薄膜特殊组成的温度下发生这种结构转变。非晶和结晶的Ge-Sb-Te材料薄膜的电学性质已被描述过。在非晶态，根据光学测量表明，其光学带隙为0.7eV，对浓度为0-35原子百分比的Sb是不敏感的。材料的电激活能从微晶GeTe系的约0.4eV稍微降到Ge22Sb22Te58系的约0.35eV。
随着退火，非晶膜，不管其组成，结晶成为面心立方晶相。这些膜的电导率从非晶相的约10-3/Ωcm增加到面心立方结晶相的1/Ωcm。在180℃发生这种转变。面心立方晶格的费米能级位置在约0.18eV，近似测得的约0.4eV光学带隙的一半。进一步在约180°到约300℃的退火，材料的电导率和光学跃迁均不变化。在1-50μm测得的红外吸收可忽略不计，这表明面心立方结构中自由载流子浓度相当低。在350℃的热处理，导致进一步相转变到六方晶系晶格结构。在这种晶格状态中，电导率进一步增加到约100/Ωcm，而强自由载流子吸收服从下列公知的关系式α＝Aλ20，这里的α是吸收系数，λ是入射光的波长，A是正比于载流子数目的常数。根据我们的测量，材料的光学带隙在面心立方和六方晶态间发生相转变后无明显变化。然而，已测到反射率增加很多(≈25％)。
为使本发明的新颖存储元件循环，要求一个过程，按此过程将一相当高能级的能量，在其启用前，施加给材料，使材料转换到第一晶态。该晶态的费米能级位置约在0.18eV量级，与上面报告的面心立方结构的费米能级相同，提出一个结论，材料已经受从非晶到面心立方晶格结构的相转变。根据外加的能量越低，费米能级越低，指明材料又经受到上述的六方晶格相的晶相转变。因而，这就确立了，本发明的微晶半导体材料结晶的稳定调节，进入和穿过不同费米能级的范围，是借助改变和循环这种材料晶粒结晶结构来实现的。
至少在材料的一个晶相内可提供由这种微晶半导体材料显现的电导率的可逆变化。电导率的变化大约为两个数量级，它与在实验室对体材料测量的本发明电存储元件电阻动态范围的差值很相符。
为了将材料从结晶态，如面心立方态，转换到不同阻值的状态，必须使用一较短较高能的电脉冲。相信它是本发明实施例中的电转换机理。例如，按这种解释，30纳秒的脉冲就能把薄膜微晶硫族化物材料从六方晶格结构转变为面心立方晶格结构。在退火之前和之后测量自由电荷的密度，发现无明显自由载流子吸收发生。这暗示着，呈面心立方结构的结晶薄膜的热激发自由电荷(空穴)浓度是较低的，与六方晶相，可认为是P型高简并化半导体材料(因费米能级已移到接近或完全进入价带)的薄膜相反。
注意，在本发明中记载的电导率的动态范围的灵敏点(由费米能级位置确定)不一定对应于结晶态在面心立方和六方晶格结构之间的一种变化。更重要的是，本发明的材料从不需要反转到非晶结构，因而电导率动态范围的灵敏点可由一种或多种晶格结构引起，所以可用相当低的能量、以很高的速度实现。
若考虑到自由电荷浓度和晶格结构多少有些脱节，可采用一种可接受的机理，以提供有助于了解多个稳定中间态存在的资料，众所周知，外加电场的存在会引起电荷的漂移，并因此使晶格变形，这两种反应是独立的。为了改变Te-Sb基质中空格点的数目，必须移动Ge和/或Sb原子。可能是，在施加外电场时变形的晶格的反应或是打破某些键和产生附加受主能级(在晶格中空穴浓度较高)或是在其局部环境内简单移动非键孤对电子和/或有孤对的相互作用，以产生或失掉能隙中的态。总之，最终结果与前述的材料的非晶或结晶态无关。
通过实验，本发明人已指明，诸多因素，如孔隙尺寸(直径、厚度和体积)硫族化物组分、热制备(淀积后退火)、信号持续时间、杂质如组分中存在的氧、晶粒大小以及信号脉冲波形对电阻的动态范围幅度、所说的动态范围的绝对灵敏点电阻以及将器件置位于这些电阻所要求的电压都有影响。例如，相对厚的硫族化物膜(即约4000埃)将导致要求较高的置位电压(及要求较大电流密度)，而相对薄的硫族化物层(即约250埃)会导致要求较低的置位电压(及电流密度)。当然，晶粒大小的潜在含义，因而以及表面原子数目相对于体原子数目之比值早先已有描述。
将存储元件置位到要求的电阻值所需的信号脉冲持续时间依赖于所有的前述诸因素以及信号电压。一般，将存储元件置位于低阻值，信号脉冲持续时间短于约400纳秒，将材料置位于高阻值，将短于约40纳秒。确信，脉冲周期可大大缩短，而不防碍存储器转变的操作。事实上，当降低输入能量时，只会增加元件的循环寿命。
一个用于读取，且当需要时，调节给定的存储元件的电阻的反馈环可组装到本发明的存储系统中。例如，一个存储元件起初可以置位于要求值；然而，随着时间的推移，元件的电阻可能稍微漂离原来置位的阻值。在此情况下，该反馈环应计算并提供给存储元件一个所需电压和定期地刷新信号脉冲，使元件恢复预定的阻值。给存储元件提供的置位脉冲可能未导致元件置位在要求的阻值之情况也可能存在。对此情况，反馈环应给元件提供另外的信号脉冲，直至达到要求电阻值。这组置位/调解周期的总持续时间短于约1000纳秒，最好短于约500纳秒。
本发明人推测，材料实际工作在六方晶格结构极灵敏点，所以很低的能量输入可引起费米能级位置和阻值的显著变化是不意外的。本发明人还推测，从面心立方晶相到六方/菱形六面体晶相的变化，可用从晶粒移出2％之少的Ge和/或Se原子，按它们的意图呈现优选的组分比(Te52Ge48是最佳二元组合物)来解释。因每失掉一个原子为晶粒提供一个额外的空穴，将在1021量级增加每立方厘米的自由电荷浓度，一个不会被窄带隙材料的热产生所掩没的值。它是这样一类自由电荷浓度的增加，在本文被称作“自掺杂”或“自补偿”。再一点值得注意的是，这些半导体组合物的带隙可借助与其它半导体材料，诸如硅、硫或碳的合金而被展宽或变窄。而且，置位电流的降低也可用与其它半导体材料，如硒形成合金而实现。
如本文上面所指明的，图5是Ge-Te-Sb半导体合金系的三元相图。除前先讨论的十个相的信息外，其中的二元和三元相用方块(■)标出，该图提供关于其它合金分凝的数据。这些其它合金用三角(▲)、菱形(◆)和圆点(●)标出，由于从熔体快速固化合金分凝的这些相用线(实线或虚线)表示并由此延伸。两种富Te熔体的起始组分用圆点标在三元相图上。由于快速固化，这些混合相分凝成元素Te加上相B、C和D。
在类二元线的右边，用菱形标出的具有组合物的熔体固化成用相图上的线标出的相。另外的混合物，用三角标于相图中，固化成元素的Ge和Sb，成为相A。在所有其组成接近相A的组成的熔体的快速固化中，在用相图中的三角标号标出的组成中也发现了相A。熔化的其组成与相A相同的混合物由于快速固化形成接近纯的相A。这种相是表示这种特性的唯一的相。一种特别有益的、用于本发明改进的存储元件的合金是Ge22Sb22Te58，也用Ge2Sb2Te5或2-2-5来指代。这种2-2-5合金，由于快速固化，相分凝成两种不同的标于图5相图中的组成为B(Ge26Sb18Te58)和C(Ge18Sb28Te56)的混合物。另一种特别有用的合金是Ge14Sb29Te57(也用GeSb2Te4或1-2-4来指代)，它是GeTe-Sb2Te3伪二元线上的组D。该2-2-5和1-2-4合金，如上文所讨论的，是有益于以组成上渐变的、分层的、或渐变/分层结合的形式形成存储材料体的。
图6描绘三个Ge-Sb-Te系三元合金的原子结构以及Ge-Te二元合金的原子结构。三个三元合金中的两个是1-2-4(图5的三元相图上的组成D)和本文前面描述的2-2-5组成。第三个三元合金是Ge8Sb33Te59，也称做GeSb4Te7或1-4-7。这种1-4-7合金对应于图5的三元相图上的组成E。在这些合金的原子结构的描绘中，空心圆代表Ge原子，条纹圆代表Sb，而麻点圆描绘Te原子。如用图6所示，每种合金的原子结构，当按面心立方晶体结构时，是有序、重复的原子层。FCC结构形成图6标出的A、B和C的三个不同类型的层。类型B和C的层是三个原子的层，而类型A层是七个原子的层。
图6中描绘的1-4-7、1-2-4和2-2-5合金是有用的基材，用于以元素调节的本发明的存储材料上。过渡金属与Se，当存在时，一道被相对均匀地掺到整个Te-Ge-Sb基质中，增强了电子/原子结构，以致引起降低转换电流要求并增加数据保存的热稳定性。电流分析表明，Se替代结构中的Te，而过渡金属的精确位置是未知的，这可以看出，过渡金属与硫族元素键合。
而且，如上所述，当Ge-Sb-Te合金材料是用蒸发淀积在加热的衬底上时，材料是各向异性形式淀积的。即，当用此种方法淀积时，合金材料的晶粒是有序，以致由原子元素构成的各层基本上是平行于衬底表面的一列直线。当然，这将导致电流的各向异性，但使材料的原子排列合理，以致在低阻方向采用置位和复位脉冲，因而获得更低的置位和复位电流、电压和/或能量。
图7是由取自具有标称化学组成为(Te55G22Sb22)80Ni5Se5的存储元件的数据表达的，特别描绘器件电阻(标于纵座标)对写/擦周期数(标于横座标)的曲线图。用40ns周期，3.1V和2mA电流的脉冲使元件置位于高阻值，用400ns周期，1.9V和1mA电流的脉冲使元件置位于低阻值，使元件转换。该图表明，用电流相当低的转换脉冲在两个可检测阻值之间的高稳定转换以及大于105写/擦周期的寿命。
平均来说，本发明的存储元件可用选定的周期约为100-500纳秒间、电压约在1-2V间，电流约为0.5-1mA间的脉冲置位于低阻值，可用选定的周期为约30-50ns，电压约为2-3V，电流约为0.75-5mA的脉冲置位于高阻值。转换电流明显低于已有技术存储元件的转换电流，与现有机械硬驱动存储器存储相比大大节省了功率。
图8是由取自具有标称化学组成为(Te58Ge22Sb22)90Ni5Se5(即改性材料)的存储元件和具有标称化学组成为Te56Ge22Sb22(即标准材料)的存储元件的数据表达的、特别描绘数据保持时间(标于纵座标)对器件温度(或其作用，标于横座标)的曲线图。数据的保持试验包括，将器件加热至一要求的测试温度，然后施加一电脉冲，使器件转换至高阻态。然后立刻读取器件的电阻多次，评估增温的效果。一般，电阻在短时间内上升，然后开始下降。用于确定数据漏失的判据是过一段时间之后器件电阻跌到一个低于在施加电脉冲后立刻测得的电阻值的点。
图8的曲线表明由标准存储材料构成的器件，在定态温度90℃下，其数据将保持10年，而由改性存储材料构成的本发明的存储器件在大约110℃温度下，其数据将保持10年。这表示比标准存储材料有显著提高，并使由改性存储材料构成的存储元件在高温使用，更加可靠。
由于本文公开了专有材料的使用和器件的结构，已开发出一种电可擦直接重写的存储元件，它提供了快的接近SRAM器件的读、写速度，EEPROM的非易失和随机存取的重编程容量以及每存储一兆字节接近硬盘存储器的价格。本发明材料的自由电荷浓度的调节能力，在半导体器件领域将有巨大的经济效益。如前文背景技术一节详述的，本文公开的载流子调节代表着第五种载流子调节，代表从根本上不同于已有技术的一种调节。简而言之，在本发明的材料中，即使撤去电场后，费米能级位置、电导率以及自由电荷的浓度仍保持固定不变。因而，建立一类新的使用三端或二端的半导体器件，而器件可被预编程到预选的电阻率值。编程电压和/或电流显著的低，反应速度显著的快。这是因为，本发明的半导体材料具有内在的由发生于一种或多种不同晶相内的调节引起的速度和能量本能。
有一个与双向EEPROM编程相关的阈值转换现象，所以双向EEPROM编程电压表明了硫族化物合金薄膜厚度的依存关系。事实上，在双向EEPROM中，阈值转换电压起到使读出过程与编程过程分离开；减小读出干扰；以及提供在读出过程中的良好的工作范围的作用。我们的器件，当外加电场低的时侯表现为线性电阻特性，随后当电场增大时电阻逐渐减小，直到阈值电压。一旦超过阈值电压，器件呈现一个到高电导的负阻转变，“动态开”态。当撤去外加电场时，器件返到非易失的被编程的电阻状态，其阻值依赖于当处于动态开态时，在其“存储平衡时间”器件已经受的电流/能量分布。虽然，阈值电压与器件的电阻有关，但在阈值电压的器件电流对所有器件电阻是相对恒定的。阈值电压与厚度有近似的线性关系表明一个正比例因子小于1，它给具有相同的标称厚度的器件提供一个宽的工作范围。
当减小器件的厚度时，器件的绝对电阻以相同的百分率减小。然而，在某些厚度，预期接触电阻要支配存储材料的较小阻值。我们通常用非晶碳，它的接触电阻影响显著小于低电导率硅化物，如硅化钯或硅化钨，这些片子是制造厂更常用的电极材料。如本文前面所述，碳是最初选中的，因为它有防止互扩散的能力，然而，当使用一种接触，如硅化钨时，钨扩散进入硫族化物，这将提供一附加的P-轨道，因而增强本文提及的电子转换。
应予以理解，本文描述的公开是以详细描述实施例的形式出现的，旨在使本发明达到充分、完全的公开，而这种详细描述不应解释做对本发明如权利要求记载并限定的真实范围的限制。

Claims (32)

1、一种直接重写单一单元存储元件包括：
一块限定一个单一单元存储元件的存储材料体，所说的存储材料包括至少一种硫族元素和至少一种过渡金属，所说的存储材料其特征在于1)至少两种可电检测的电阻值；2)能响应于一选定的输入电信号置位于所说的可检测值之一以致为所说的单一单元提供数据存储性能；
用于施加一输入信号，将所说的存储材料置位于一选定的电阻值的装置；所说的输入装置包括两个间隔开设置的接触点，所说的两个接触点提供用于读出存储于所说的存储材料的信息和写入信息到所说的存储材料的端点；以及
所说的存储材料的单一单元是用所说的选定输入信号置位在一要求的电阻值，而与所说的存储被置位的先前值无关，以及所说的材料在置位信号终了之后仍能保持置位于所说的值。
2、如权利要求1的存储元件，其特征在于所说的硫族元素是，选自Te，Se及其混合物的组。
3、如权利要求2的存储元件，其特征在于所说的硫族元素是Te和Se的混合物。
4、如权利要求1的存储元件，其特征在于所说的至少一种过渡金属是选自由Cr、Fe、Ni和它们的混合物或合金组成的组
5、如权利要求4的存储元件，其特征在于所说的至少一种过渡金属是Ni。
6、如权利要求1的存储元件，其特征在于一种或多种元素在整块存储材料体的组成是渐变的，以致减小置位电阻漂移。
7、如权利要求1的存储元件，其特征在于所说的存储材料还包括自由Ge、Sb、Bi、Pb、Sn、As、S、Si、BiP、O及其混合物或合金组成的组选出的一种或多种元素。
8、如权利要求2的存储元件，其特征在于所说的的存储材料包括Te、Ge、Sb及一种过渡金属，其比率为(TeaGebSb100-(a+b))cTM100-c，此处的脚标为原子百分比，构成元素百分比总和为100％，其中的TM是一种或多种过渡金属；以及
a≤70，
5≤b≤50，以及
90≤c≤99.5。
9、如权利要求7的存储元件，其特征在于
48≤a≤58以及  8≤b≤40。
10、如权利要求8的存储元件，其特征在于所说的一种或多种过渡金属是选自Cr、Fe、Ni及其合金的混合物。
11、如权利要求10的存储元件，其特征在于所说的一种或多种过渡金属包括Ni。
12、如权利要求8的存储元件，其特征在于一种或多种元素在整块存储材料体的组成是渐变的，以致减小置位电阻漂移。
13、如权利要求3的存储元件，其特征在于所说的存储材料包括Te、Ge、Sb、Se和一种过渡金属，其比率为(TeaGebSb100-(a+b))cTMdSe100-(c+d)此处的脚标为原子百分比，构成元素百分比总和为100％，其中的TM是一种或多种过渡金属；以及
a≤70，
5≤b≤50
80≤c≤99以及
0.5≤d≤10
14、如权利要求13的存储元件，其特征在于
48≤a≤58以及8≤b≤40。
15、如权利要求13的存储元件，其特征在于所说的一种或多种过渡元素是选自由Cr、Fe、Ni及其混合物或合金组成的组。
16、如权利要求15的存储元件，其特征在于所说的过渡金属是Ni。
17、如权利要求13的存储元件，其特征在于一种或多种元素在整块存储材料体的组成是渐变的，以致减小置位电阻的漂移。
18、如权利要求1的存储元件，其特征在于所说的存储材料体被有效地设置在孔隙里。
19、如权利要求18的存储元件，其特征在于所说的孔隙的直径小于约1μm。
20、如权利要求1的存储元件，其特征在于所说的将存储材料置位于要求的电阻值的选定输入电信号是至少一种选定电压、电流和持续时间的脉冲。
21、如权利要求20的存储元件，其特征在于所说的存储材料可用一选定的为100-200ns的脉冲持续时间，使用为1-2V的脉冲电压和为0.5-1mA的脉冲电流被置位于一低电阻值。
22、如权利要求20的存储元件，其特征在于所说的存储材料可用一选定的为30-50ns的脉冲持续时间，使用为2-3V的脉冲电压和为0.75-5mA的脉冲电流被置位于一高电阻值。
23、如权利要求20的存储元件，其特征在于所说的选定的输入信号包括多个能量脉冲，以及为引发附加的脉冲提供一反馈系统，以保证所说的存储元件被置于要求的电阻值。
24、如权利要求23的存储元件，其特征在于所说的反馈系统中的多个能量脉冲的总持续时间小于500ns。
25、如权利要求1的存储元件，其特征在于所说的存储材料体和所说的接触被形成，以便限定一个薄膜材料的矩阵阵列。
26、如权利要求25的存储元件，其特征在于所说的阵列中的每个存储元件可编址地用薄膜隔离器件与阵列中其它存储元件隔开。
27、如权利要求26的存储元件，其特征在于薄膜存储元件与隔离器件的结合限定一个审慎编址的高密度存储单元的三维多层阵列。
28、如权利要求1的存储元件，其特征在于存储材料体的厚度是100埃-5000埃。
29、如权利要求28的存储元件，其特征在于存储材料体的厚度是1500埃。
30、如权利要求1的存储元件，其特征在于所说的两个间隔开设置的接触的每一个包括一碳材料薄膜层。
31、如权利要求30的存储元件，其特征在于所说的两个间隔开设置的接触的每一个还包括一钼材料薄膜层。
32、如权利要求30的存储元件，其特征在于所说的薄膜碳最初呈非晶态，而之后在初次形成/转换当中，使所说的薄膜非晶碳材料的一部分结晶化。
CN93105038A 1992-05-08 1993-05-08 小电流耐热性好的电可擦存储元件 Expired - Fee Related CN1050937C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US880,763 1992-05-08
US07/880,763 US5359205A (en) 1991-11-07 1992-05-08 Electrically erasable memory elements characterized by reduced current and improved thermal stability

Publications (2)

Publication Number Publication Date
CN1078574A CN1078574A (zh) 1993-11-17
CN1050937C true CN1050937C (zh) 2000-03-29

Family

ID=25377018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN93105038A Expired - Fee Related CN1050937C (zh) 1992-05-08 1993-05-08 小电流耐热性好的电可擦存储元件

Country Status (4)

Country Link
US (1) US5359205A (zh)
CN (1) CN1050937C (zh)
MX (1) MX9302731A (zh)
TW (1) TW238418B (zh)

Families Citing this family (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229326A (en) * 1992-06-23 1993-07-20 Micron Technology, Inc. Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device
USRE40790E1 (en) * 1992-06-23 2009-06-23 Micron Technology, Inc. Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device
US5822781A (en) * 1992-10-30 1998-10-13 Intel Corporation Sector-based storage device emulator having variable-sized sector
US5753947A (en) * 1995-01-20 1998-05-19 Micron Technology, Inc. Very high-density DRAM cell structure and method for fabricating it
US5751012A (en) * 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
KR100253029B1 (ko) * 1995-06-07 2000-04-15 로데릭 더블류 루이스 불휘발성 메모리 셀내에서 다중 상태의 물질을 이용하는 스택·트랜치형 다이오드
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5789758A (en) * 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US5869843A (en) * 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5837564A (en) * 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
US6653733B1 (en) 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US5687112A (en) * 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5985698A (en) * 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US6337266B1 (en) 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US5814527A (en) * 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5998244A (en) * 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US5812441A (en) * 1996-10-21 1998-09-22 Micron Technology, Inc. MOS diode for use in a non-volatile memory cell
US5825046A (en) * 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US6015977A (en) * 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) * 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6087689A (en) * 1997-06-16 2000-07-11 Micron Technology, Inc. Memory cell having a reduced active area and a memory array incorporating the same
US6031287A (en) * 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US20030075778A1 (en) * 1997-10-01 2003-04-24 Patrick Klersy Programmable resistance memory element and method for making same
US6091652A (en) * 1998-12-11 2000-07-18 Lsi Logic Corporation Testing semiconductor devices for data retention
US7260051B1 (en) 1998-12-18 2007-08-21 Nanochip, Inc. Molecular memory medium and molecular memory integrated circuit
US6075719A (en) * 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6563156B2 (en) * 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6638820B2 (en) 2001-02-08 2003-10-28 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices
US6727192B2 (en) 2001-03-01 2004-04-27 Micron Technology, Inc. Methods of metal doping a chalcogenide material
US6734455B2 (en) 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
US7102150B2 (en) 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
US6951805B2 (en) 2001-08-01 2005-10-04 Micron Technology, Inc. Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry
US6737312B2 (en) 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6784018B2 (en) 2001-08-29 2004-08-31 Micron Technology, Inc. Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry
US6881623B2 (en) 2001-08-29 2005-04-19 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device
US6955940B2 (en) 2001-08-29 2005-10-18 Micron Technology, Inc. Method of forming chalcogenide comprising devices
US20030047765A1 (en) 2001-08-30 2003-03-13 Campbell Kristy A. Stoichiometry for chalcogenide glasses useful for memory devices and method of formation
US6448576B1 (en) 2001-08-30 2002-09-10 Bae Systems Information And Electronic Systems Integration, Inc. Programmable chalcogenide fuse within a semiconductor device
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6992365B2 (en) * 2001-10-12 2006-01-31 Ovonyx, Inc. Reducing leakage currents in memories with phase-change material
US6815818B2 (en) 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6873538B2 (en) 2001-12-20 2005-03-29 Micron Technology, Inc. Programmable conductor random access memory and a method for writing thereto
US6909656B2 (en) 2002-01-04 2005-06-21 Micron Technology, Inc. PCRAM rewrite prevention
US20030143782A1 (en) 2002-01-31 2003-07-31 Gilton Terry L. Methods of forming germanium selenide comprising devices and methods of forming silver selenide comprising structures
US6867064B2 (en) 2002-02-15 2005-03-15 Micron Technology, Inc. Method to alter chalcogenide glass for improved switching characteristics
US6791885B2 (en) 2002-02-19 2004-09-14 Micron Technology, Inc. Programmable conductor random access memory and method for sensing same
US6891749B2 (en) 2002-02-20 2005-05-10 Micron Technology, Inc. Resistance variable ‘on ’ memory
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US7087919B2 (en) 2002-02-20 2006-08-08 Micron Technology, Inc. Layered resistance variable memory device and method of fabrication
US6809362B2 (en) 2002-02-20 2004-10-26 Micron Technology, Inc. Multiple data state memory cell
US6937528B2 (en) 2002-03-05 2005-08-30 Micron Technology, Inc. Variable resistance memory and method for sensing same
US6849868B2 (en) 2002-03-14 2005-02-01 Micron Technology, Inc. Methods and apparatus for resistance variable material cells
US6855975B2 (en) 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
US6858482B2 (en) 2002-04-10 2005-02-22 Micron Technology, Inc. Method of manufacture of programmable switching circuits and memory cells employing a glass layer
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6825135B2 (en) 2002-06-06 2004-11-30 Micron Technology, Inc. Elimination of dendrite formation during metal/chalcogenide glass deposition
US6890790B2 (en) 2002-06-06 2005-05-10 Micron Technology, Inc. Co-sputter deposition of metal-doped chalcogenides
US7015494B2 (en) * 2002-07-10 2006-03-21 Micron Technology, Inc. Assemblies displaying differential negative resistance
US7209378B2 (en) 2002-08-08 2007-04-24 Micron Technology, Inc. Columnar 1T-N memory cell structure
US7018863B2 (en) 2002-08-22 2006-03-28 Micron Technology, Inc. Method of manufacture of a resistance variable memory cell
US6856002B2 (en) * 2002-08-29 2005-02-15 Micron Technology, Inc. Graded GexSe100-x concentration in PCRAM
US6867996B2 (en) 2002-08-29 2005-03-15 Micron Technology, Inc. Single-polarity programmable resistance-variable memory element
US6831019B1 (en) 2002-08-29 2004-12-14 Micron Technology, Inc. Plasma etching methods and methods of forming memory devices comprising a chalcogenide comprising layer received operably proximate conductive electrodes
US7294527B2 (en) 2002-08-29 2007-11-13 Micron Technology Inc. Method of forming a memory cell
US7364644B2 (en) 2002-08-29 2008-04-29 Micron Technology, Inc. Silver selenide film stoichiometry and morphology control in sputter deposition
US6867114B2 (en) 2002-08-29 2005-03-15 Micron Technology Inc. Methods to form a memory cell with metal-rich metal chalcogenide
US7010644B2 (en) 2002-08-29 2006-03-07 Micron Technology, Inc. Software refreshed memory device and method
US6864521B2 (en) 2002-08-29 2005-03-08 Micron Technology, Inc. Method to control silver concentration in a resistance variable memory element
US7163837B2 (en) 2002-08-29 2007-01-16 Micron Technology, Inc. Method of forming a resistance variable memory element
US6985377B2 (en) 2002-10-15 2006-01-10 Nanochip, Inc. Phase change media for high density data storage
US7233517B2 (en) 2002-10-15 2007-06-19 Nanochip, Inc. Atomic probes and media for high density data storage
US7589343B2 (en) * 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
US6813178B2 (en) 2003-03-12 2004-11-02 Micron Technology, Inc. Chalcogenide glass constant current device, and its method of fabrication and operation
US7022579B2 (en) 2003-03-14 2006-04-04 Micron Technology, Inc. Method for filling via with metal
US7050327B2 (en) 2003-04-10 2006-05-23 Micron Technology, Inc. Differential negative resistance memory
US6930909B2 (en) * 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
US6961277B2 (en) 2003-07-08 2005-11-01 Micron Technology, Inc. Method of refreshing a PCRAM memory device
US7061004B2 (en) 2003-07-21 2006-06-13 Micron Technology, Inc. Resistance variable memory elements and methods of formation
US7106120B1 (en) 2003-07-22 2006-09-12 Sharp Laboratories Of America, Inc. PCMO resistor trimmer
US6903361B2 (en) 2003-09-17 2005-06-07 Micron Technology, Inc. Non-volatile memory structure
US7153721B2 (en) * 2004-01-28 2006-12-26 Micron Technology, Inc. Resistance variable memory elements based on polarized silver-selenide network growth
US7105864B2 (en) * 2004-01-29 2006-09-12 Micron Technology, Inc. Non-volatile zero field splitting resonance memory
US7098068B2 (en) 2004-03-10 2006-08-29 Micron Technology, Inc. Method of forming a chalcogenide material containing device
US7583551B2 (en) 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US7379412B2 (en) 2004-04-16 2008-05-27 Nanochip, Inc. Methods for writing and reading highly resolved domains for high density data storage
US7301887B2 (en) 2004-04-16 2007-11-27 Nanochip, Inc. Methods for erasing bit cells in a high density data storage device
US20050232061A1 (en) 2004-04-16 2005-10-20 Rust Thomas F Systems for writing and reading highly resolved domains for high density data storage
US7326950B2 (en) 2004-07-19 2008-02-05 Micron Technology, Inc. Memory device with switching glass layer
US7190048B2 (en) 2004-07-19 2007-03-13 Micron Technology, Inc. Resistance variable memory device and method of fabrication
US7354793B2 (en) 2004-08-12 2008-04-08 Micron Technology, Inc. Method of forming a PCRAM device incorporating a resistance-variable chalocogenide element
US7084691B2 (en) * 2004-07-21 2006-08-01 Sharp Laboratories Of America, Inc. Mono-polarity switchable PCMO resistor trimmer
US7365411B2 (en) 2004-08-12 2008-04-29 Micron Technology, Inc. Resistance variable memory with temperature tolerant materials
US7151688B2 (en) 2004-09-01 2006-12-19 Micron Technology, Inc. Sensing of resistance variable memory devices
US7646630B2 (en) * 2004-11-08 2010-01-12 Ovonyx, Inc. Programmable matrix array with chalcogenide material
US7374174B2 (en) 2004-12-22 2008-05-20 Micron Technology, Inc. Small electrode for resistance variable devices
KR100585175B1 (ko) * 2005-01-31 2006-05-30 삼성전자주식회사 화학 기상 증착법에 의한 ＧｅＳｂＴｅ 박막의 제조방법
US7317200B2 (en) 2005-02-23 2008-01-08 Micron Technology, Inc. SnSe-based limited reprogrammable cell
US7427770B2 (en) 2005-04-22 2008-09-23 Micron Technology, Inc. Memory array for increased bit density
US7709289B2 (en) 2005-04-22 2010-05-04 Micron Technology, Inc. Memory elements having patterned electrodes and method of forming the same
US7269044B2 (en) 2005-04-22 2007-09-11 Micron Technology, Inc. Method and apparatus for accessing a memory array
EP1717817B8 (en) * 2005-04-29 2016-05-18 Micron Technology, Inc. A semiconductor memory device with information loss self-detect capability
US7269079B2 (en) 2005-05-16 2007-09-11 Micron Technology, Inc. Power circuits for reducing a number of power supply voltage taps required for sensing a resistive memory
US7463573B2 (en) 2005-06-24 2008-12-09 Nanochip, Inc. Patterned media for a high density data storage device
US7367119B2 (en) 2005-06-24 2008-05-06 Nanochip, Inc. Method for forming a reinforced tip for a probe storage device
KR100642645B1 (ko) * 2005-07-01 2006-11-10 삼성전자주식회사 고집적 셀 구조를 갖는 메모리 소자 및 그 제조방법
US7309630B2 (en) 2005-07-08 2007-12-18 Nanochip, Inc. Method for forming patterned media for a high density data storage device
US7233520B2 (en) 2005-07-08 2007-06-19 Micron Technology, Inc. Process for erasing chalcogenide variable resistance memory bits
US7274034B2 (en) 2005-08-01 2007-09-25 Micron Technology, Inc. Resistance variable memory device with sputtered metal-chalcogenide region and method of fabrication
US7332735B2 (en) 2005-08-02 2008-02-19 Micron Technology, Inc. Phase change memory cell and method of formation
US7317567B2 (en) 2005-08-02 2008-01-08 Micron Technology, Inc. Method and apparatus for providing color changing thin film material
US7525117B2 (en) * 2005-08-09 2009-04-28 Ovonyx, Inc. Chalcogenide devices and materials having reduced germanium or telluruim content
US20070034850A1 (en) * 2005-08-09 2007-02-15 Ovonyx, Inc. Chalcogenide devices incorporating chalcogenide materials having reduced germanium or telluruim content
US7579615B2 (en) 2005-08-09 2009-08-25 Micron Technology, Inc. Access transistor for memory device
US7304368B2 (en) 2005-08-11 2007-12-04 Micron Technology, Inc. Chalcogenide-based electrokinetic memory element and method of forming the same
US7251154B2 (en) 2005-08-15 2007-07-31 Micron Technology, Inc. Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
KR100704124B1 (ko) * 2005-08-24 2007-04-06 주식회사 아이피에스 Ｇｅ-Ｓｂ-Ｔｅ 박막증착방법
DE102006038885B4 (de) * 2005-08-24 2013-10-10 Wonik Ips Co., Ltd. Verfahren zum Abscheiden einer Ge-Sb-Te-Dünnschicht
US7277313B2 (en) 2005-08-31 2007-10-02 Micron Technology, Inc. Resistance variable memory element with threshold device and method of forming the same
GB2433647B (en) * 2005-12-20 2008-05-28 Univ Southampton Phase change memory materials, devices and methods
US7560723B2 (en) 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
KR100851548B1 (ko) * 2007-01-23 2008-08-11 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
US7504675B2 (en) * 2007-02-22 2009-03-17 Intel Corporation Phase change memories with improved programming characteristics
US7969769B2 (en) * 2007-03-15 2011-06-28 Ovonyx, Inc. Multi-terminal chalcogenide logic circuits
US20110198555A1 (en) * 2007-10-02 2011-08-18 Ulvac, Inc. Chalcogenide film and manufacturing method thereof
SG152203A1 (en) * 2007-10-31 2009-05-29 Advanced Tech Materials Amorphous ge/te deposition process
US7715258B2 (en) * 2007-12-21 2010-05-11 Qimonda Ag Retention test system and method for resistively switching memory devices
KR101071705B1 (ko) * 2007-12-28 2011-10-11 한국과학기술연구원 쓰기/지우기 내구성 특성이 향상된 상변화 메모리 장치 및 그 프로그래밍 방법
US20090215225A1 (en) 2008-02-24 2009-08-27 Advanced Technology Materials, Inc. Tellurium compounds useful for deposition of tellurium containing materials
US7961507B2 (en) 2008-03-11 2011-06-14 Micron Technology, Inc. Non-volatile memory with resistive access component
US8467236B2 (en) 2008-08-01 2013-06-18 Boise State University Continuously variable resistor
US7830701B2 (en) * 2008-09-19 2010-11-09 Unity Semiconductor Corporation Contemporaneous margin verification and memory access for memory cells in cross point memory arrays
US8111546B2 (en) * 2008-11-13 2012-02-07 Ovonyx, Inc. Optical ovonic threshold switch
US8148707B2 (en) 2008-12-30 2012-04-03 Stmicroelectronics S.R.L. Ovonic threshold switch film composition for TSLAGS material
US8184491B2 (en) * 2009-08-17 2012-05-22 Industrial Technology Research Institute Method for reading memory cell
US9728584B2 (en) * 2013-06-11 2017-08-08 Micron Technology, Inc. Three dimensional memory array with select device
US11133461B2 (en) * 2014-09-26 2021-09-28 Intel Corporation Laminate diffusion barriers and related devices and methods
KR102673120B1 (ko) * 2016-12-05 2024-06-05 삼성전자주식회사 반도체 장치 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4203123A (en) * 1977-12-12 1980-05-13 Burroughs Corporation Thin film memory device employing amorphous semiconductor materials

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) * 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US4177475A (en) * 1977-10-31 1979-12-04 Burroughs Corporation High temperature amorphous memory device for an electrically alterable read-only memory
US4433342A (en) * 1981-04-06 1984-02-21 Harris Corporation Amorphous switching device with residual crystallization retardation
US5166758A (en) * 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4203123A (en) * 1977-12-12 1980-05-13 Burroughs Corporation Thin film memory device employing amorphous semiconductor materials

Also Published As

Publication number Publication date
CN1078574A (zh) 1993-11-17
US5359205A (en) 1994-10-25
TW238418B (zh) 1995-01-11
MX9302731A (es) 1994-08-31

Similar Documents

Publication Publication Date Title
CN1050937C (zh) 小电流耐热性好的电可擦存储元件
KR100254246B1 (ko) 전기적으로 소거가능하고 직접 중복기록가능한 다중비트 단일 셀 메모리요소 및 그로부터 제조되는 어레이
US5536947A (en) Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
EP0694214B1 (en) Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5534711A (en) Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5825046A (en) Composite memory material comprising a mixture of phase-change memory material and dielectric material
USRE37259E1 (en) Multibit single cell memory element having tapered contact
EP0846343B1 (en) Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5596522A (en) Homogeneous compositions of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements
US5933365A (en) Memory element with energy control mechanism
US5335219A (en) Homogeneous composition of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements
US5341328A (en) Electrically erasable memory elements having reduced switching current requirements and increased write/erase cycle life
US5414271A (en) Electrically erasable memory elements having improved set resistance stability
CN100435374C (zh) 多位单个单元存储元件及其制造的阵列
CN100370555C (zh) 多位存储元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee