CN101188139A - 包括选择性刷新操作的电阻式存储器 - Google Patents

包括选择性刷新操作的电阻式存储器 Download PDF

Info

Publication number
CN101188139A
CN101188139A CNA2007101664989A CN200710166498A CN101188139A CN 101188139 A CN101188139 A CN 101188139A CN A2007101664989 A CNA2007101664989 A CN A2007101664989A CN 200710166498 A CN200710166498 A CN 200710166498A CN 101188139 A CN101188139 A CN 101188139A
Authority
CN
China
Prior art keywords
phase
storage unit
state
memory cell
cell array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101664989A
Other languages
English (en)
Inventor
托马斯·哈普
扬·鲍里斯·菲利普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda North America Corp
Original Assignee
Qimonda North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda North America Corp filed Critical Qimonda North America Corp
Publication of CN101188139A publication Critical patent/CN101188139A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

一种存储器包括相变存储单元阵列和第一电路。该第一电路是用于响应于刷新操作请求来刷新相变存储单元阵列中的仅被编程为非晶态的存储单元。

Description

包括选择性刷新操作的电阻式存储器
背景技术
一类存储器是电阻式存储器。电阻式存储器利用存储单元的电阻值来存储一位或多位数据。例如，被编程为具有高阻值的存储元件可以表示逻辑“1”数据比特值，以及被编程为具有低电阻值的存储元件可以表示逻辑“0”数据比特值。典型地，通过将电压脉冲或电流脉冲施加到存储元件来电切换存储元件的电阻值。
一类电阻式存储器是相变存储器。相变存储器在电阻式存储元件中使用相变材料。相变材料呈现至少两种不同的状态。相变材料的状态可以被称为非晶态和晶态，非晶态涉及更无序的原子结构，以及晶态涉及更有序的晶格。非晶态通常比晶态呈现更高的电阻率。并且，一些相变材料呈现多晶态(例如，面心立方晶格(FCC)状态和六方密堆积(HCP)状态)，其具有不同的电阻率且可以被用于存储数据比特。在以下描述中，非晶态通常指具有较高电阻率的状态，而晶态通常指具有较低电阻率的状态。
可以可逆地引起相变材料中的相变。以这种方式，响应于温度变化，存储器可以从非晶态转变为晶态，以及从晶态转变为非晶态。可以通过驱动电流穿过相变材料自身或通过驱动电流穿过临近相变材料的电阻加热器来实现相变材料的温度变化。用这两种方法，相变材料的可控加热导致相变材料中可控的相变。
包括具有由相变材料所制成的多个存储单元的存储阵列的相变存储器可被编程以利用相变材料的存储状态来存储数据。一种在这种相变存储装置中读取和写入数据的方式是控制被施加到相变材料的电流和/或电压脉冲。电流和/或电压的级别通常对应于每个存储单元中的相变材料内所感应的温度。
为了得到较高密度的相变存储器，相变存储单元可以存储多比特数据。可以通过将相变材料编程为具有中间电阻值或状态来实现相变存储单元中的多比特存储，多比特或多级相变存储单元可以被写成两种以上的状态。如果相变存储单元被编程为三个不同电阻级别中的一个，则每个单元可以存储1.5比特的数据。如果相变存储单元被编程为四个不同电阻级别中的一个，则每个单元可以存储两个比特的数据，等等诸如此类。为了将相变存储单元编程为中间电阻值，通过适当的写入策略，控制与非晶态材料共存的晶态材料的总量，由此控制单元电阻。为了简单起见，在此公开中多级操作的描述基本上集中在四个不同电阻级别或状态并且每个单元两个比特数据。这仅是为了示例性的目的，然而，并不意味着限制本发明的范围。原则上，存储三个或多个状态是可能的。
相变存储器的数据保持性能强烈地取决于存储器的温度随时间的变化。典型地，对于非易失性存储器，在操作温度达到85℃的情况下，确保数据保持十年以上。数据保持主要是材料的特性，且取决于相变材料的结晶温度。例如，对于Ge2Sb2Te5，在操作温度达到105℃至110℃情况下，数据保持性能是大约十年。然而，对于许多应用，这个温度规范是不够的。例如，在汽车应用中，可能超出这个温度规范。同样，通常存储装置不仅是在恒定的环境温度下被操作，而且要经历环境温度中的巨大改变。例如，用于汽车的发动机控制器的存储装置基于发动机是否运转而经历温度极限。在这种情况下，存储装置的数据保持并不受瞬间的温度(在一定限度内)或平均温度如此强烈地影响，而是被由存储装置所增加的温度收支所影响。此外，数据保持在多比特相变存储单元中比在单比特相变存储单元中更关键。
出于这些和其他原因，存在本发明的需求。
发明内容
一个实施例提供了存储器。存储器包括相变存储单元阵列和第一电路。第一电路是用于响应于刷新操作请求，仅刷新相变存储单元阵列中的被编程为非晶态的存储单元。
附图说明
附图被包括以提供对本发明的进一步理解，并且这些附图被并入且构成该说明书的一部分。附图示出了本发明的实施例，并且与描述一起用于解释本发明的原理。本发明的其它实施例以及本发明的许多预期的优点将很容易理解，通过参照以下详细描述其变得更易于理解。附图中的元件未必彼此按比例绘出。相同的参考标号表示相应的相似部件。
图1是示出存储装置的一个实施例的示意图；
图2是示出处于四种不同状态中的多比特或多级相变存储单元的一个实施例的示意图；
图3是示出置位相变存储单元的电阻状态的一个实施例的曲线图；
图4是示出两个不同试验的保持时间相对于温度的一个实施例的图表；
图5是示出用于刷新相变存储单元的方法的一个实施例的流程图；
图6是示出存储装置的另一个实施例的示意图；
图7是示出用于刷新相变存储单元的方法的另一个实施例的流程图；以及
图8是示出依次复位多个相变存储单元的一个实施例的时序图。
具体实施方式
在以下详细描述中，参考构成其一部分的附图，其中，通过示出可实施本发明的特定实施例而示出了具体实施方式。关于这点，参考被描述的附图的方向，使用方向术语，例如“顶部”、“底部”、“前面”、“后面”、“前端”、“尾端”等。因为本发明的实施例的元件能够被放置于多个不同的方位，所以出于示例性的目的使用方向术语但并不够成对本发明的限制。应当理解，在不背离本发明的范围的情况下，可以采用其它实施例，并且可以进行结构或逻辑上的改变。因此，以下详细描述不应当被认为是出于限制的目的，并且本发明的范围由所附权利要求进行限定。
图1是示出存储装置100a的一个实施例的示意图。存储装置100a包括写入电路124a、控制器120、存储阵列101以及读出电路126a。存储阵列101包括多个相变存储单元104a-104d(共同地被称作相变存储单元104)、多条位线(BL)112a-112b(共同地被称作位线112)以及多条字线(WL)110a-110b(共同地被称作字线110)。
周期性地刷新相变存储单元104以保存它们的值。响应于刷新操作的请求，每个相变存储单元104的电阻状态被读取。如果相变存储单元104处于非晶态(即，非晶态或部分非晶态和部分晶态)，则将相变存储单元104复位到其被编程的电阻状态。处于全晶态的相变存储单元104不被刷新，因为温度变化仅能不可逆转地进一步降低处于全晶态的被编程的电阻。被编程电阻的进一步降低不是有害的，相反地，这增强了读出窗口(sensing window)。
复位操作比置位操作使用较少的能量和较少的时间。例如，在一个实施例中，一个存储单元104的复位操作在0.75V下使用600μA即450μW持续30ns。一个存储单元104的置位操作使用用于持续150ns的复位操作的功率的50％。因此，用于置位一个存储单元104的能量等于34pJ，而用于复位一个存储单元104的能量等于14pJ。通过仅刷新未处于全晶态的存储单元104，消耗较少的能量，并且以比如果所有存储单元104都被刷新所需时间少的时间完成刷新操作。
如这里用到的，术语“电连接”并不意味着元件必须被直接地连接在一起，并且可以在“电连接”的元件之间设置插入元件。
经由信号通道125将存储阵列101电连接至写入电路124a、经由信号通道121电连接至控制器120，以及经由信号通道127电连接至读出电路126a。经由信号通道128将控制器120电连接至写入电路124a，以及经由信号通道130电连接至读出电路126a。将每个相变存储单元104电连接至字线110、位线112以及公共端或地114。将相变存储单元104a电连接至位线112a、字线110a以及公共端或地114，以及将相变存储单元104b电连接至位线112a、字线110b以及公共端或地114。将相变存储单元104c电连接至位线112b、字线110a以及公共端或地114，以及将相变存储单元104d电连接至位线112b、字线110b以及公共端或地114。
每个相变存储单元104包括相变元件106和晶体管108。虽然在示出的实施例中，晶体管108是场效应晶体管(FET)，在其它实施例中，晶体管108可以是另外的合适的器件(例如，双极晶体管或3D晶体管结构)。在其它实施例中，类似二极管的结构可以被用于取代晶体管108。相变存储单元104a包括相变元件106a和晶体管108a。将相变元件106a的一侧电连接至位线112a，且将相变元件106a的另一侧电连接至晶体管108a的源漏通道的一侧。将晶体管108a的源漏通道的另一侧电连接至公共端或地114。将晶体管108a的栅极电连接至字线110a。
相变存储单元104b包括相变元件106b和晶体管108b。将相变元件106b的一侧电连接至位线112a，且将相变元件106b的另一侧电连接至晶体管108b的源漏通道的一侧。将晶体管108b的源漏通道的另一侧电连接至公共端或地114。将晶体管108b的栅极电连接至字线110b。
相变存储单元104c包括相变元件106c和晶体管108c。将相变元件106c的一侧电连接至位线112b，且将相变元件106c的另一侧电连接至晶体管108c的源漏通道的一侧。将晶体管108c的源漏通道的另一侧电连接至公共端或地114。将晶体管108c的栅极电连接至字线110a。
相变存储单元104d包括相变元件106d和晶体管108d。将相变元件106d的一侧电连接至位线112b，且将相变元件106d的另一侧电连接至晶体管108d的源漏通道的一侧。将晶体管108d的源漏通道的另一侧电连接至公共端或地114。将晶体管108d的栅极电连接至字线110b。
在另一个实施例中，将每个相变元件106都电连接至公共端或地114，以及将每个晶体管108都电连接至位线112。例如，对于相变存储单元106a，将相变元件106a的一侧电连接至公共端或地114。将相变元件106a的另一侧电连接至晶体管108a的源漏通道的一侧。将晶体管108a的源漏通道的另一侧电连接至位线112a。
根据本发明，每个相变元件106都包括可由多种材料制成的相变材料。通常，作为这种材料，包含来自周期表第VI族的一个或多个元素的硫族化物合金(chalcogenide alloy)是有用的。在一个实施例中，相变元件106的相变材料是由硫族化物的化合物材料(例如，GeSbTe、SbTe、GeTe或AgInSbTe)所制成。在另一个实施例中，相变材料是无硫族元素，例如，GeSb、GaSb、InSb或GeGaInSb。在其它实施例中，相变材料是由包括Ge、Sb、Te、Ga、As、In、Se和S中一个或多个元素的任意合适的材料所制成的。
在温度变化的影响下，每个相变元件106可以从非晶态转变为晶态或从晶态转变为非晶态。因此，在相变元件106a-106d中的一个相变元件的相变材料中，与非晶态材料共存的晶态材料的数量确定了用于在存储装置100a中存储数据的两个或多个状态。在非晶态下，相变材料比晶态下呈现明显较高的电阻率。因此，相变元件106a-106d的两个或多个状态的电阻率不同。在一个实施例中，两个或多个状态是两个状态，且使用二进制系统，其中，这两个状态被赋值为比特值“0”和“1”。在另一个实施例中，两个或多个状态可以是三个状态，且可以使用三进制系统，其中，这三个状态被赋值为比特值“0”、“1”和“2”。在另一个实施例中，两个或多个状态是四个状态，其可以被分配多个比特值，例如，“00”、“01”、“10”以及“11”。在其它实施例中，两个或多个状态可以是相变元件的相变材料中的任何适当数量的状态。
控制器120包括微处理器、微控制器或其它用于控制存储电路100a的操作的适当的逻辑电路。控制器120控制包括经由写入电路124a和读出电路126a将控制和数据信号施加到存储阵列101的存储电路100a的读取和写入操作。在一个实施例中，写入电路124a经由信号通道125和位线112将电压脉冲提供给存储单元104以对存储单元编程。在其它实施例中，写入电路124a经由信号通道125和位线112将电流脉冲提供给存储单元104以对存储单元编程。
读出电路126a经由位线112和信号通道127读取存储单元104的两个或多个状态中的每一个状态。在一个实施例中，为了读取存储单元104之一的电阻，读出电路126a提供流过存储单元104之一的电流。然后，读出电路126a读取该存储单元104之一的两端的电压。在一个实施例中，读出电路126a提供存储单元104之一的两端的电压，且读取流过该存储单元104之一的电流。在一个实施例中，写入电路124a提供跨越存储单元104之一的电压，且读出电路126a读取流过该存储单元104之一的电流。在一个实施例中，写入电路124a提供流过存储单元104之一的电流，且读出电路126a读取该存储单元104之一的两端的电压。
在相变存储单元104a的置位操作期间，通过写入电路124a，一个或多个置位电流或电压脉冲被选择性地使能，且经由位线112a被发送至相变元件106a，因此，用被选择以激活晶体管108a的字线110a将相变元件106a加热至高于其结晶温度(但通常低于其熔化温度)。以这种方式，在这个置位操作期间，相变元件106a达到其晶态或部分晶态和部分非晶态。在相变存储单元104a的复位操作期间，通过写入电路124a，复位电流或电压脉冲被选择性地使能，且经由位线112a被发送至相变元件106a。复位电流或电压快速地加热相变元件106a至高于其熔化温度。在电流或电压脉冲被关闭后，相变元件106a快速地淬火冷却至非晶态或部分非晶态和部分晶态。类似于相变存储单元104a，使用类似的电流或电压脉冲，置位和复位相变存储单元104b-104d和存储阵列100a中的其它相变存储单元104。
图2是示出处于四种不同状态200a、200b、200c和200d的多比特或多级相变元件106的一个实施例的示意图。相变元件106包括由绝缘材料206侧向包围的相变材料204。相变元件106可以具有包括处于任何合适的几何结构的相变材料204和处于任何合适的几何结构的绝缘材料206的任何合适的几何结构。
相变材料204在一端电连接至第一电极208，且在另一端，电连接至第二电极210。经由第一电极208和第二电极210将脉冲提供给相变元件106。通过相变材料204的电流通道是从第一电极208和第二电极210中的一个至第一电极208和第二电极210中的另一个。相变元件106提供用于存储数据比特的存储位置。
绝缘材料206可以是任何合适的绝缘体，例如，SiO2、SiOx、SiN、氟化的石英玻璃(FSG)或硼磷硅酸盐玻璃(BPSG)。第一电极208和第二电极210可以是任何合适的电极材料，例如，TiN、TiSiN、TiAlN、TaN、TaSiN、TaAlN、W、WN、Al或Cu。
将相变材料204编程为四种电阻状态中的一种以存储两比特数据。将写入电路(例如，写入电路124a)电连接至第一电极208以将脉冲提供给相变材料204。脉冲将相变材料204复位或将其它三种电阻状态中的一种编程到相变材料204中。在200b中，通过相变，相变材料204的小部分212已经被编程为晶态以改变相变元件106的电阻。在200c中，通过相变，相变材料204的中等大小部分214已经被编程为晶态以改变相变元件106的电阻。在200d中，大部分216，其基本上是所有的相变材料204，通过相变，已经被编程为晶态以改变相变元件106的电阻。
被编程的部分的大小与相变材料204和相变元件106的电阻有关。200b-200d的三个不同的相变部分加上200a的初始状态提供了相变材料204中的四种电阻状态，且相变元件106提供用于存储两比特数据的存储位置。在一个实施例中，200a的相变元件106的状态是“00”，200b的相变元件106的状态是“01”，200c的相变元件106的状态是“10”，以及200d的相变元件106的状态是“11”。在另一个实施例中，200a的相变元件106的状态是“11”，200b的相变元件106的状态是“10”，200c的相变元件106的状态是“01”，以及200d的相变元件106的状态是“00”。
在200a，将相变材料204复位至基本上的非晶态。在相变元件106的复位操作期间，经由写入电路124a提供复位电流脉冲通过第一电极208和相变材料204。复位电流脉冲加热相变材料204至高于其熔化温度，且相变材料204被快速地冷却以在200a实现基本上的非晶态。在复位操作之后，相变材料204包括218和220处的晶态相变材料和222处的非晶态相变材料。200a处的基本上的非晶态，在这里被称作为非晶态之一，是相变元件106的高阻状态。
为了将相变材料204编程为其它三种状态200b-200d中的一种，经由写入电路124a提供置位电流通过第一电极208和相变材料204。在200b处，写入电路124a提供置位电流脉冲以将小体积部分212编程为晶态。晶态比非晶态具有较小的阻抗，且200b处的相变元件106比200a处的基本上非晶态的相变元件106具有较低的电阻。200b处的部分晶态和部分非晶态，在这里被称作为非晶态之一，是相变元件106的次高阻状态。
在200c处，写入电路124a提供置位电流脉冲以将中等体积部分214编程为晶态。因为晶态部分214比晶态部分212大，且晶态比非晶态具有较小的阻抗，所以200c处的相变元件106比200b处的相变元件106和200a处的非晶态相变元件106具有较低的电阻。200c处的部分晶态和部分非晶态，这里被称为非晶态之一，是相变元件106的次最低电阻状态。
在200d，写入电路124a提供置位电流脉冲以将基本上所有的相变材料216编程为晶态。因为晶态比非晶态具有较小的阻抗，所以200d处的相变元件106具有比200c处的相变元件106、200b处的相变元件106、以及200a处的非晶态的相变元件106更低的电阻。200d处的基本上的晶态是相变元件106的最低电阻状态。在其它实施例中，相变元件106可以被编程为任何适当数量的电阻值或状态。在其它实施例中，相变元件106可以被置位到基本上的晶态，且复位脉冲可以被用于将相变元件106编程为所需的电阻值或状态。
图3是示出置位相变元件106的电阻状态的一个实施例的曲线图250。曲线图250包括在x轴254上的被施加到相变元件的以安培(A)为单位的电流相对于在施加指定电流之后在y轴252上的相变元件的以欧姆为单位的电阻。如256所表示的，从完全复位的相变元件开始，在大约0A和0.3x10-3A之间的电流不改变全复位状态的相变元件的电阻状态。在大约0.3x10-3A和0.5x10-3A之间的电流将相变元件的电阻状态改变至如260所表示的部分置位状态。在大约0.5x10-3A和1.4x10-3A之间的电流将相变元件的电阻状态改变至如258所表示的全置位状态。在大约1.4x10-3A和1.6x10-3A之间的电流将相变元件的电阻状态改变至如262所表示的部分复位状态。比大约1.6x10-3A大的电流将相变元件的电阻状态变回至如256所表示的全复位状态。为获得部分置位、全置位、部分复位以及全复位状态的具体电流的范围基于所使用的相变材料、所使用的存储单元原理以及所使用的存储单元尺寸而改变。
从如256所表示的全复位状态开始，通过控制电流将相变元件106编程为四种电阻状态中的一个。如果没有施加电流，则相变元件保持在全复位状态。如果施加了小电流脉冲，则相变元件被编程至如264所表示的第一状态。这个状态在图2中的200a处被示出。在一个实施例中，这个状态是“11”状态。如果施加了较高的电流脉冲，相变元件被编程为如266所表示的第二状态。这个状态在图2中的200b处被示出。在一个实施例中，这个状态是“10”状态。如果施加了超过第二状态的较高的电流，相变元件被编程为如268所表示的第三状态。这个状态在图2中200c处被示出。在一个实施例中，这个状态是“01”状态。如果施加了超过第三状态的较高的电流，相变元件被编程为如270所表示的全置位状态。这个状态在图2中200d处被示出。在一个实施例中，这个状态是“00”状态。
从如258所表示的全置位状态开始，还可以通过控制电流将相变元件编程为四种电阻状态中的一种。例如，如果施加了第一电流，则相变元件被编程为如272所表示的第一状态。在一个实施例中，这个状态是“00”状态。如果施加了超过第一状态的较高的电流，则相变元件被编程为如274所表示的第二状态。在一个实施例中，这个状态是“01”状态。如果施加了超过第二状态的较高的电流，则相变元件被编程为如276所表示的第三状态。在一个实施例中，这个状态是“10”状态。如果施加了超过第三状态的较高的电流，则相变元件被编程为如278所表示的全复位状态。在一个实施例中，这个状态是“11”状态。
图4是示出两个不同试验的保持时间相对温度的一个实施例的图表280。图表280包括在x轴284上的以开氏温标(K)为单位和在x轴286上以1/kT(eV-1)的为单位的温度(T)，以及在Y轴282上以秒(s)为单位的保持时间(tret)。线288a示出了第一试验中的单比特存储单元的保持时间相对温度的关系，以及线288b示出了第二试验中的单比特存储单元的保持时间相对温度的关系。对于单比特相变存储单元，数据保持时间是关键的，且对于多比特相变存储单元来说，问题更突出。
如图表280中所示出的，在298处表示，在105℃下，数据保持在存储装置100a中10年的规范。如果存储装置100a的相变元件106如296所表示的每年刷新一次，可以在接近120℃(393 K)的温度下操作存储装置100a。如果存储装置100a的相变元件106如294所表示的每月刷新一次，则可以在接近130℃(403 K)的温度下操作存储装置100a。如果存储装置100a的相变元件106如292所表示的每天刷新一次，则可以在接近150℃(423 K)的温度下操作存储装置100a。如果存储装置100a的相变元件106如290所表示的每小时刷新一次，则可以在接近170℃(443 K)的温度下操作存储装置100a。当缩短刷新周期时，可以增加存储装置100a能够经受的温度。
图5是示出用于刷新相变存储单元104(例如，存储装置100a中的相变存储单元104)的方法300的一个实施例的流程图。在302中，控制器120接收或发出刷新操作请求。在304中，通过激活字线以导通所选存储单元104的晶体管108，来选择字线110上或存储单元块104中的第一存储单元104。在306中，读出电路126a读取所选存储单元104的电阻状态。在308中，读出电路126a和/或控制器120确定所选存储单元104是处于晶态还是非晶态。如果所选存储单元104处于晶态，那么，在310中，对于所选存储单元104不执行进一步操作。如果所选存储单元104处于非晶态，那么在312中，写入电路124a通过将所选存储单元104复位至其所编程的电阻状态，来刷新所选存储单元。
在314中，控制器120确定字线110上或存储单元块104中的所有存储单元104是否已经进行了潜在刷新检查。如果字线110上或存储单元块104中的所有存储单元104都没有进行过潜在刷新检查，则选择字线110上或存储单元块104中的下一个存储单元104。随着下一个存储单元104被选择，控制返回到方框306，在此读出电路126a读取所选存储单元104的电阻状态并且重复这个过程。如果字线110上或存储单元块104中的所有存储单元104都已经进行了潜在刷新检查，那么，在318中，完成对当前字线110或存储单元104的当前块的刷新操作。然后，重复方法300的方框304-318以检查下一条字线110或存储单元104的下一块，直到存储阵列101中的每个存储单元104已经进行过潜在刷新检查。
图6是示出存储装置100b的另一个实施例的示意图。存储装置100b类似于前面描述的且参考图1所示出的存储装置100a，除了在存储装置100b中，用写入电路124b取代写入电路124a，且用读出电路126b取代读出电路126a。读出电路126b包括多个读出放大器(SA)132a-132b(共同地被称为读出放大器132)和多个缓冲器136a-136b(共同地被称为缓冲器136)。存储装置100b使能对于字线110上的所有存储单元的并行刷新操作。
经由信号通道125将写入电路124b电连接至位线112。经由信号通道125a将写入电路124b电连接至位线112a，以及经由信号通道125b将写入电路124b电连接至位线112b。经由信号通道127将读出放大器132的输入端电连接至位线112。经由信号通道127a将读出放大器132a的输入端电连接至位线112a，以及经由信号通道127b将读出放大器132b的输入端电连接至位线112b。
经由信号通道134将读出放大器132的输出端电连接至缓冲器136的输入端。经由信号通道134a将读出放大器132a的输出端电连接至缓冲器136a的输入端，以及经由信号通道134b将读出放大器132b的输出端电连接至缓冲器136b的输入端。经由信号通道138将缓冲器136的输出端电连接至写入电路124b的输入端。经由信号通道138a将缓冲器136a的输出端电连接至写入电路124b的输入端，以及经由信号通道138b将缓冲器136b的输出端电连接至写入电路124b的输入端。
读出放大器132a经由位线112a和信号通道127a读取所选存储单元104a-104b的两个或多个状态中的每一个。在刷新操作期间，缓冲器136a临时地存储由读出放大器132a所传递的所选存储单元104a-104b的状态。响应于非晶态的所选存储单元104a-104b的状态，缓冲器136a将写使能信号传递给写入电路124b。响应于写使能信号，写入电路124b经由信号通道125a和位线112a将所选存储单元104a-104b再编程为其所编程的电阻状态。
读出放大器132b经由位线112b和信号通道127b读取所选存储单元104c-104d的两个或多个状态中的每一个。在刷新操作期间，缓冲器136b临时地存储由读出放大器132b所传递的所选存储单元104c-104d的状态。响应于非晶态的所选存储单元104c-104d的状态，缓冲器136b将写使能信号传递给写入电路124b。响应于写使能信号，写入电路124b经由信号通道125b和位线112b将所选存储单元104c-104d再编程为其所编程的电阻状态。
图7是示出用于刷新相变存储单元104(例如，存储装置100b中的相变存储单元104)的方法400的另一个实施例的流程图。在402中，控制器120接收或发出刷新操作的请求。在404中，激活字线110以读取字线110上的存储单元104的电阻状态。在406中，读出放大器132读取字线110上的所有存储单元104的状态，且将状态传递至缓冲器136。
在408中，如果存储在缓冲器136中的状态是非晶态，则在410中，缓冲器136激活用于该位线112的写使能信号。如果存储在缓冲器136中的状态是晶态，则在412中，缓冲器136将用于该位线112的写使能信号保持为去激活。在414中，写入电路124b基于写使能信号施加位线脉冲以仅复位处于非晶态的存储单元104。在一个实施例中，每次都以簇(subgroup)(例如，一次两条、三条、四条或其它适当数量的位线112)的方式提供位线脉冲。在416中，完成对当前字线的刷新操作。重复方法400的方框404-416以检查下一个字线110上的存储单元104的电阻状态，直到存储阵列101中的每个存储单元104都已经进行过潜在刷新检查。
图8是示出在刷新操作期间依次复位多个相变存储单元104的一个实施例的时序图500。时序图500包括字线110上的字线(WL)信号502、第一位线112上的第一位线(BL1)信号504、第二位线112上的第二位线(BL2)信号506、第三位线112上的第三位线(BL3)信号508以及第四位线112上的第四位线(BL4)信号510。
对于存储单元104的典型的置位和复位操作，如512处所表示的，激活字线信号502。在514处表示出，存储单元104的典型置位操作时间，限制了存储单元104的写入周期时间。在典型的写入周期时间内，复位脉冲516、518、520、522和被施加到其他位线112的其他复位脉冲相对于彼此具有时移。通过移动复位脉冲，使得它们不重叠，避免了刷新操作期间电流消耗的增加。此外，通过在典型的写入周期时间内连续地施加多个复位脉冲而不是仅一个复位脉冲，在刷新操作期间节省了时间。
本发明的实施例提供了包括刷新操作的相变存储器。刷新操作仅刷新处于非晶态的存储单元。通过不刷新处于晶态的不呈现数据保持时间问题的存储单元，在刷新操作期间，时间和能量都被节省了。
虽然在此描述的具体实施例基本上集中在使用相变存储单元，但是本发明可以被应用到任何适当类型的电阻式存储单元。
尽管在此已经示出且描述了具体的实施例，本领域普通技术人员将意识到，在不背离本发明范围的情况下，大量的替换和/或等同的实施方式可以替换所示出和描述的具体实施例。该申请旨在覆盖在此论述的具体实施例的任何修改或变化。因此，本发明仅由权利要求和其等同所限制。

Claims (28)

1.一种存储器，包括：
相变存储单元阵列；以及
第一电路，用于响应于刷新操作请求来仅刷新所述相变存储单元阵列中的被编程为非晶态的存储单元。
2.根据权利要求1所述的存储器，还包括：
第二电路，用于在刷新操作期间读取所述相变存储单元阵列中的每个存储单元以确定每个存储单元是否被编程为非晶态。
3.根据权利要求1所述的存储器，其中，所述第一电路通过在置位操作时间内连续地复位至少两个存储单元来刷新所述相变存储单元阵列中的所述至少两个存储单元。
4.根据权利要求1所述的存储器，其中，所述第一电路通过如下步骤刷新所述存储单元：
激活字线以读取所述字线上的每个存储单元的状态；
读取所述字线上的每个存储单元的所述状态，且临时存储每个存储单元的所述状态；
响应于包括非晶态的每个临时存储的状态来提供写使能信号；以及
响应于每个写使能信号来刷新存储单元。
5.根据权利要求1所述的存储器，其中，所述相变存储单元阵列包括单比特相变存储单元阵列。
6.根据权利要求1所述的存储器，其中，所述相变存储单元阵列包括多比特相变存储单元阵列。
7.一种存储器，包括：
电阻式存储单元阵列；
读出电路，被配置为用于读出所述电阻式存储单元阵列中的每个存储单元的状态；
写入电路，被配置为用于编程所述电阻式存储单元阵列中的每个存储单元；以及
控制器，被配置为用于控制刷新操作，其中，所述读出电路读出每个存储单元的所述状态，以及所述写入电路仅刷新被读出为处于比最低电阻状态高的电阻状态的每个存储单元的所述状态。
8.根据权利要求7所述的存储器，其中，所述读出电路包括用于在刷新操作期间临时存储每个存储单元的所述读出状态的缓冲器，所述缓冲器将指示哪些存储单元处于比所述最低电阻状态高的电阻状态的信号提供给所述写入电路。
9.根据权利要求7所述的存储器，其中，所述电阻式存储单元阵列包括字线，以及所述刷新操作并行地刷新一条字线上的所有存储单元。
10.根据权利要求7所述的存储器，其中，所述写入电路通过在置位操作时间内连续地复位至少两个存储单元来刷新所述至少两个存储单元。
11.根据权利要求7所述的存储器，其中，所述电阻式存储单元阵列包括单比特电阻式存储单元阵列。
12.根据权利要求7所述的存储器，其中，所述电阻式存储单元阵列包括多级电阻式存储单元阵列。
13.根据权利要求7所述的存储器，其中，所述电阻式存储单元阵列包括相变存储单元阵列。
14.一种存储器，包括：
相变存储单元阵列；以及
用于响应于刷新操作请求来仅刷新处于非晶态的存储单元的装置。
15.根据权利要求14所述的存储器，其中，所述用于仅刷新处于非晶态的存储单元的装置包括用于并行地刷新至少两个存储单元的装置。
16.根据权利要求14所述的存储器，其中，所述用于刷新仅处于非晶态的存储单元的装置包括在置位操作时间内连续地复位至少两个存储单元。
17.根据权利要求14所述的存储器，其中，所述相变存储单元阵列包括单比特相变存储单元阵列。
18.根据权利要求14所述的存储器，其中，所述相变存储单元阵列包括多比特相变存储单元阵列。
19.一种用于刷新存储器的方法，所述方法包括：
读取相变存储单元阵列中的第一存储单元的第一状态；
确定所述第一状态是否是非晶态；以及
响应于确定所述第一状态是非晶态来刷新所述第一存储单元的所述状态。
20.根据权利要求19所述的方法，还包括：
读取所述相变存储单元阵列中的第二存储单元的第二状态；
确定所述第二状态是否是非晶态；以及
响应于确定所述第二状态是非晶态来刷新所述第二存储单元的所述状态。
21.根据权利要求20所述的方法，其中，与刷新所述第一存储单元的所述状态并行地执行刷新所述第二存储单元的所述状态。
22.根据权利要求20所述的方法，其中，在置位操作时间内连续地执行刷新所述第二存储单元的所述状态和刷新所述第一存储单元的所述状态。
23.根据权利要求19所述的方法，其中，读取所述第一存储单元的所述第一状态包括读取单比特相变存储单元阵列中的所述第一存储单元的所述第一状态。
24.根据权利要求19所述的方法，其中，读取所述第一存储单元的所述第一状态包括读取多比特相变存储单元阵列中的所述第一存储单元的所述第一状态。
25.一种用于刷新存储单元的方法，所述方法包括：
激活相变存储单元阵列中的字线；
将所述字线上的每个存储单元的状态读取至缓冲器中；
激活来自存储非晶态的每个缓冲器的写使能信号；以及
对应于激活的写使能信号，刷新所述字线上的存储单元。
26.根据权利要求25所述的方法，其中，刷新存储单元包括对应于激活的写使能信号，复位所述字线上的存储单元。
27.根据权利要求25所述的方法，其中，激活所述相变存储单元阵列中的所述字线包括激活单比特相变存储单元阵列中的所述字线。
28.根据权利要求25所述的方法，其中，激活所述相变存储单元阵列中的所述字线包括激活多级相变存储单元阵列中的所述字线。
CNA2007101664989A 2006-11-21 2007-11-20 包括选择性刷新操作的电阻式存储器 Pending CN101188139A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/602,719 2006-11-21
US11/602,719 US7679980B2 (en) 2006-11-21 2006-11-21 Resistive memory including selective refresh operation

Publications (1)

Publication Number Publication Date
CN101188139A true CN101188139A (zh) 2008-05-28

Family

ID=39156488

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101664989A Pending CN101188139A (zh) 2006-11-21 2007-11-20 包括选择性刷新操作的电阻式存储器

Country Status (5)

Country Link
US (1) US7679980B2 (zh)
EP (1) EP1927990A3 (zh)
JP (1) JP2008192278A (zh)
KR (1) KR20080046122A (zh)
CN (1) CN101188139A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104115230A (zh) * 2011-12-22 2014-10-22 英特尔公司 高效pcms刷新机制背景
CN105280222A (zh) * 2015-10-27 2016-01-27 中国科学院微电子研究所 一种提高阻变存储器可靠性的低功耗刷新系统及方法
CN105474323A (zh) * 2013-09-26 2016-04-06 英特尔公司 存储在交叉点非易失性存储器中的数据的刷新
CN108062961A (zh) * 2016-11-09 2018-05-22 爱思开海力士有限公司 用于刷新存储单元的方法以及存储系统

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090016199A (ko) * 2007-08-10 2009-02-13 주식회사 하이닉스반도체 상 변화 메모리 장치 및 그 동작방법
KR101291222B1 (ko) * 2007-11-29 2013-07-31 삼성전자주식회사 상변화 메모리 소자의 동작 방법
JP5262402B2 (ja) * 2008-08-04 2013-08-14 富士通株式会社 記憶装置及びデータ保持方法
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
DE112009005413B4 (de) 2009-12-02 2018-11-29 Micron Technology, Inc. Verfahren zur Aktualisierung für nichtflüchtige Speicher und Nichtflüchtiger-Speicher-Vorrichtung
US8351289B1 (en) * 2009-12-30 2013-01-08 Micron Technology, Inc. Apparatuses and methods for sensing a phase-change test cell and determining changes to the test cell resistance due to thermal exposure
US9218876B2 (en) 2012-05-08 2015-12-22 Micron Technology, Inc. Methods, articles and devices for pulse adjustments to program a memory cell
US10157657B2 (en) 2012-08-28 2018-12-18 Rambus Inc. Selective refresh with software components
US9183929B2 (en) 2012-08-29 2015-11-10 Micron Technology, Inc. Systems, methods and devices for programming a multilevel resistive memory cell
KR101431215B1 (ko) * 2012-12-04 2014-08-19 성균관대학교산학협력단 반도체 메모리 장치, 리프레쉬 방법 및 시스템
JP6149598B2 (ja) * 2013-08-19 2017-06-21 ソニー株式会社 記憶制御装置、記憶装置、情報処理システムおよび記憶制御方法
US9269432B2 (en) 2014-01-09 2016-02-23 Micron Technology, Inc. Memory systems and memory programming methods
US9530523B2 (en) * 2014-06-25 2016-12-27 Intel Corporation Thermal disturb as heater in cross-point memory
KR102178832B1 (ko) 2014-07-22 2020-11-13 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
US10438658B2 (en) * 2014-12-26 2019-10-08 Intel Corporation Refresh logic to refresh only memory cells having a first value
US9472274B1 (en) * 2015-07-01 2016-10-18 Macronix International Co., Ltd. Refresh of nonvolatile memory cells and reference cells with resistance drift
KR102362605B1 (ko) * 2015-08-06 2022-02-15 에스케이하이닉스 주식회사 메모리 장치
KR102401183B1 (ko) 2017-12-05 2022-05-24 삼성전자주식회사 메모리 장치 및 그 동작 방법
US11404120B2 (en) 2020-05-13 2022-08-02 Micron Technology, Inc. Refresh operation of a memory cell
US20230253039A1 (en) * 2022-02-07 2023-08-10 Macronix International Co., Ltd. Memory device and method for operating the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768665B2 (en) * 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
EP1420412B1 (en) 2002-11-18 2008-07-09 STMicroelectronics S.r.l. Circuit and method for temperature tracing of devices including an element of chalcogenic material, in particular phase change memory devices
JP4540352B2 (ja) * 2003-09-12 2010-09-08 ルネサスエレクトロニクス株式会社 記憶装置
JP4322645B2 (ja) * 2003-11-28 2009-09-02 株式会社日立製作所 半導体集積回路装置
KR100587702B1 (ko) * 2004-07-09 2006-06-08 삼성전자주식회사 피크 전류의 감소 특성을 갖는 상변화 메모리 장치 및그에 따른 데이터 라이팅 방법
US20060056251A1 (en) * 2004-09-10 2006-03-16 Parkinson Ward D Using a phase change memory as a replacement for a dynamic random access memory
JP2008515127A (ja) * 2004-09-30 2008-05-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ プログラム可能な抵抗を備えるメモリセルを有する集積回路、及び、プログラム可能な抵抗を備えるメモリセルをアドレス指定するための方法
JP4282612B2 (ja) * 2005-01-19 2009-06-24 エルピーダメモリ株式会社 メモリ装置及びそのリフレッシュ方法
US8036013B2 (en) * 2005-03-30 2011-10-11 Ovonyx, Inc. Using higher current to read a triggered phase change memory
JP4701807B2 (ja) * 2005-04-21 2011-06-15 パナソニック株式会社 メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム
EP1717817B8 (en) * 2005-04-29 2016-05-18 Micron Technology, Inc. A semiconductor memory device with information loss self-detect capability
US20070279975A1 (en) * 2006-06-06 2007-12-06 Hudgens Stephen J Refreshing a phase change memory

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104115230A (zh) * 2011-12-22 2014-10-22 英特尔公司 高效pcms刷新机制背景
CN104115230B (zh) * 2011-12-22 2018-02-16 英特尔公司 基于高效pcms刷新机制的计算装置、方法和系统
CN105474323A (zh) * 2013-09-26 2016-04-06 英特尔公司 存储在交叉点非易失性存储器中的数据的刷新
CN105474323B (zh) * 2013-09-26 2019-07-16 英特尔公司 刷新存储器单元的电压值的存储器控制器和方法
CN105280222A (zh) * 2015-10-27 2016-01-27 中国科学院微电子研究所 一种提高阻变存储器可靠性的低功耗刷新系统及方法
CN108062961A (zh) * 2016-11-09 2018-05-22 爱思开海力士有限公司 用于刷新存储单元的方法以及存储系统

Also Published As

Publication number Publication date
US7679980B2 (en) 2010-03-16
JP2008192278A (ja) 2008-08-21
US20080117704A1 (en) 2008-05-22
EP1927990A2 (en) 2008-06-04
EP1927990A3 (en) 2008-12-24
KR20080046122A (ko) 2008-05-26

Similar Documents

Publication Publication Date Title
CN101188139A (zh) 包括选择性刷新操作的电阻式存储器
CN101188141B (zh) 包括刷新操作的电阻式存储器及其刷新方法
US10482954B2 (en) Phase change memory device
CN101159164B (zh) 半导体器件、存储器、以及操作存储器的方法
CN101958146B (zh) 一种存储器装置及其操作方法
CN101093723B (zh) 使用温控置位脉冲进行编程的存储单元
CN101958147B (zh) 一种相变化存储装置及其操作方法
CN101930793B (zh) 用于感测及确定边限存储单元的存储器装置及其操作方法
CN101577141B (zh) 存储器装置及其操作方法
CN101140800A (zh) 利用来自存取器件的电流编程的存储器单元
US7692949B2 (en) Multi-bit resistive memory
CN101183564A (zh) 防止数据保持性降低的系统
TWI685844B (zh) 用於更新非揮發性記憶體中之一修整參數之技術
CN101106174B (zh) 用于减小相变存储器件重置电流的方法
CN101145392A (zh) 具有分流存储单元的电阻存储器
US7551476B2 (en) Resistive memory having shunted memory cells
US20090175072A1 (en) Phase-change random access memory devices and related methods of operation
US20090027943A1 (en) Resistive memory including bidirectional write operation
Kiouseloglou Characterization and design of architectures for phase-change memories based on alternative-to-GST materials

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080528