CN101183564A - 防止数据保持性降低的系统 - Google Patents

防止数据保持性降低的系统 Download PDF

Info

Publication number
CN101183564A
CN101183564A CNA2007101703625A CN200710170362A CN101183564A CN 101183564 A CN101183564 A CN 101183564A CN A2007101703625 A CNA2007101703625 A CN A2007101703625A CN 200710170362 A CN200710170362 A CN 200710170362A CN 101183564 A CN101183564 A CN 101183564A
Authority
CN
China
Prior art keywords
phase transition
transition storage
configuration data
processed
post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101703625A
Other languages
English (en)
Inventor
托马斯·哈普
扬·鲍里斯·菲利普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda North America Corp filed Critical Qimonda North America Corp
Publication of CN101183564A publication Critical patent/CN101183564A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明的一个实施例提供了一种包括测试仪和后期制造系统的防止数据保持性降低的系统。该测试仪测试电阻式存储器并获得关于电阻式存储器的配置数据。后期制造系统防止后期处理中的温度降低电阻式存储器中配置数据的数据保持时间。从而，防止了后期处理过程中的温度使数据保持时间缩短。

Description

防止数据保持性降低的系统
背景技术
一种类型的存储器是电阻式存储器。电阻式存储器利用存储元件的阻值来存储一个或多个比特的数据。例如，被编程为具有大阻值的存储单元可表示逻辑“1”，而被编程为具有小阻值的存储元件可表示逻辑“0”。通常，通过施加电压脉冲或电流脉冲来电动转换存储元件的电阻值。
一种类型的电阻式存储器是相变存储器。相变存储器在电阻式存储器元件中使用相变材料。相变存储器呈现至少两种不同状态，包括被称作非晶态和晶态的状态。非晶态涉及更加无序的原子结构，而晶态涉及更加有序的晶格。通常，非晶态呈现出比晶态更高的电阻率。此外，一些相变材料呈现出多晶态，例如，面心立方体(FCC)状态和最接近六方紧密填集(HCP)状态，这两个晶态具有不同的电阻率并且可用于存储数据。在以下描述中，非晶态指具有较高电阻率的状态，而晶态指具有较低电阻率的状态。
可以可逆地感应相变材料中的相变。这样，响应于温度的改变，存储器可以从非晶态变为晶态以及从晶态变为非晶态。通过流过相变材料本身的驱动电流或者通过流过与相变材料相邻的电阻加热器的驱动电流，可以实现相变材料的温度改变。通过这两种方法，相变材料的可控加热会引起相变材料内的可控相变。
可以对包括由相变材料制成的存储单元阵列的相变存储器进行编程，以利用相变材料的存储状态来存储数据。一种在这种相变存储装置中读取和写入数据的方式是控制施加给相变材料的电流和/或电压脉冲。电流和/或电压的电平通常对应于在存储单元的相变材料内所感应的温度。
为了实现更高密度的相变存储器，相变存储单元可存储多个比特的数据。可以通过将相变材料编程为具有中间电阻值或状态来实现相变存储单元中的多比特存储，其中，可以至少两种状态对多比特相变存储单元或者多级相变存储单元进行写入。如果将相变存储单元编程为三个不同电阻级别中的一个，则每个单元可以存储1.5比特的数据。如果将相变存储单元编程为四个不同电阻级别中的一个，则每个单元可以存储2比特的数据等等。为了将相变存储单元编程为中间电阻值，通过适当的写入策略来控制与非晶材料共存的结晶材料的量，从而控制单元电阻。
相变存储器的数据保持性能主要取决于存储器的温度历程(history)。通常，对于非易失性存储器，在达到85℃的操作温度下，数据保持性(data retention，数据保持)会保证至少十年。在相变存储器中，数据保持性主要是相变材料的特性，并且取决于相变材料的结晶温度。对于Ge2Sb2Te5，在达到110℃的操作温度下，数据保持性约为十年。在高于150℃的温度下，相变材料可能更快开始结晶。
通常，存储器件在恒定的环境温度下不工作，除非经历环境温度的显著变化。例如，用于车辆的引擎控制器的存储器件会基于引擎是否运转而经历温度的极端变化。在这种情况下，相变存储器件的数据保持性会受到用于存储器件的积聚温度累积(budget)的影响。另外，在多比特相变存储单元中的数据保持性比在一位相变存储单元中更加重要。
通常，相变存储器的制造包括测试，以及被称为后期(back end)处理的封装和焊接。在测试中，测试相变存储器管芯(die)，并且经由测试仪获得诸如冗余激活数据和坏块管理数据的芯片配置数据。在测试期间，可以将这些配置数据存储在相变存储器中。后期处理包括相变存储器在相变存储器的封装和焊接期间的温度处理。通常，在温度处理期间，温度是175℃或更高，这会马上影响数据保持性或影响相变存储器的温度累积。在相变存储器件正常操作的整个使用寿命中都需要在相变存储器中保留在测试期间获得的配置数据。
鉴于这些和其它的原因，需要本发明。
发明内容
本发明提供了一种防止后期处理过程中的温度使数据保持时间缩短的系统。本发明的一个实施例提供了一种包括测试仪和后期制造系统的系统。测试仪测试电阻存储器并获得该电阻式存储器的配置数据。后期制造系统防止后期处理过程中的温度使电阻式存储器中的配置数据的数据保持时间缩短。
附图说明
包括用以提供本发明的进一步理解的附图，以及结合该附图并构成该说明书的一部分。附图示出了本发明的实施例，并且与描述一起用于解释本发明的原理。本发明的其它实施例以及本发明的一些预期优点将会被更好地领会，这是由于通过参照以下详细描述使其更易于理解。附图的元件彼此不必成比例。相同的参考标号表示相应的相似部件。
图1是示出了根据本发明的相变存储器制造系统的一个实施例的框图。
图2是示出了存储器件的一个实施例的框图。
图3是示出了关于各种相变材料的电阻系数相对于温度的一个实施例的图表。
图4是示出了在温度处理之前冷却相变存储器管芯的后期处理设备的一个实施例的视图。
图5是示出了在温度处理之前冷却相变存储器管芯的系统的一个实施例的流程图。
图6是示出了在封装或焊接管芯之前冷却相变存储器管芯的系统的一个实施例的流程图。
图7是示出了在温度处理之后读取配置数据并在温度处理之后读取配置数据并在温度处理之后将配置数据写回相变存储器管芯中的系统的一个实施例的流程图。
图8是示出了在封装之后从相变存储器管芯中读取配置数据并在焊接之前将配置数据写回管芯中，然后在焊接之后从管芯中读取配置数据并将该配置数据写回管芯中的系统的一个实施例的流程图。
图9是示出了在温度处理之前读取配置数据并在温度处理之后将配置数据写回相变存储器管芯中的系统的一个实施例的流程图。
图10是示出了在封装之前从相变存储器管芯中读取配置数据并在封装之后将配置数据写回管芯中，然后在焊接之前从管芯中读取配置数据并在焊接之后将配置数据写回管芯中的系统的一个实施例的流程图。
图11是示出了将配置数据写入数据库的系统的一个实施例的流程图。
图12是示出了将配置数据写入数据库并在封装之后将配置数据从数据库写入相变存储器管芯中，然后在焊接之后将配置数据从数据库写入管芯中的系统的一个实施例的流程图。
具体实施方式
在以下详细描述中，参考构成其一部分的附图，其中，通过可实施本发明的示例性特定实施例来示出本发明。关于这点，参考附图描述的方向使用方向术语(例如“顶部”、“底部”、“前面”、“后面”、“前端”、“尾端”等)。因为本发明实施例的元件能够被放置于多个不同的方位，所以出于示例性的目的使用定向术语但不够成对本发明的限制。应当理解，在不背离本发明的范围的情况下，可以采用其它实施例，并且可以进行结构或逻辑上的改变。因此，以下详细描述不是出于限制的目的，并且本发明的范围通过所附权利要求进行限定。
图1是示出了根据本发明的相变存储器制造系统20的一个实施例的框图。系统20包括测试仪22和后期处理设备24。测试仪22测试每个相变存储器管芯26并获得每个相变存储器管芯26的对应配置数据，例如，冗余激活数据和坏块管理数据。在一个实施例中，测试仪22是被配置为测试晶片形式的各个相变存储器管芯的晶片测试仪。在其它实施例中，测试仪22可以是任何适当类型的测试仪。
后期处理设备24处理测试过的相变存储器管芯26，以生成封装的相变存储器件28。在后期处理期间，每个相变存储器管芯26都会在相变存储器管芯26的封装和焊接期间暴露给温度处理。经由测试仪22或后期处理设备24来将对应的配置数据写入每个相变存储器管芯26中，并且在相变存储器管芯26的整个使用寿命期间，由相变存储器管芯26使用。系统20降低了温度处理对数据保持性的影响和/或提高了数据保持性，从而实现了相变存储器件28中的配置数据的完整数据保持性。
每个相变存储器管芯26包括用于存储数据的相变存储元件，并且每个相变存储元件包括可被写为至少两个不同状态(包括非晶态和晶态)的相变材料。可以响应于温度的改变可逆地感应相变材料的相变。然而，约等于相变材料结晶温度的处理温度可以在非晶材料中形成结晶分子，这降低了数据保持性。此外，超过相变材料的结晶温度的处理温度会导致数据丢失。
在一个实施例中，每个相变存储元件使用非晶态和晶态来存储一比特数据。在一个实施例中，每个相变存储元件使用非晶态、晶态、以及一个或多个中间电阻状态来存储一比特以上的数据。在一个实施例中，每个相变存储元件使用非晶态、晶态、以及两个中间电阻状态来存储二比特数据。在其它实施例中，每个相变存储器管芯26包括可以在任何适当状态下存储任何适当数量数据比特的任何适当类型的相变存储元件。
在系统20的一个实施例中，测试仪22在后期处理之前，将对应的配置数据写入每个相变存储器管芯26中。在后期处理期间，将相变存储器管芯26冷却至低温，例如，低于0℃或降至负20℃、或更低。此外，后期处理设备24包括冷却芯片固定器，用于在焊接和/或封装期间固定每个相变存储器管芯26。相变存储器管芯26的低启动温度和热容量将相变存储元件的温度保持在相变存储元件的结晶温度以下。通过冷却芯片固定器提高了效果。
在系统20的一个实施例中，测试仪22在后期处理之前，将对应的配置数据写入每个相变存储器管芯26中。在后期处理过程中，相变存储器管芯26暴露于接近相变存储元件的结晶温度的温度，这会降低数据保持性。为了提高数据保持性并实现完整的数据保持性，在温度处理之后，从相变存储器管芯26中读取配置数据，然后将配置数据写回对应的相变存储器管芯26中。
在系统20的一个实施例中，测试仪22在包括封装和焊接的后期处理之前，将对应的配置数据写入每个相变存储器管芯26中。在后期处理过程中，相变存储器管芯26暴露于接近相变存储元件的结晶温度的温度，这会降低数据保持性。为了提高数据保持性并实现完整的数据保持性，在封装之后，从相变存储器管芯26中读取配置数据，然后在焊接之前，将该配置数据写回对应的相变存储器管芯26中。接下来，在焊接之后，从相变存储器管芯26中读取配置数据，然后将配置数据写回对应的相变存储器管芯26中。
在系统20的一个实施例中，测试仪22在后期处理之前，将对应的配置数据写入每个相变存储器管芯26中。在后期处理过程中，在温度处理之前，从每个相变存储器管芯26中读取配置数据。相变存储器管芯26暴露于接近或超过相变存储元件的结晶温度的温度，这降低了数据保持时间或者导致数据丢失。为了提高数据保持性并实现完整的数据保持性，在温度处理之后，将配置数据写回对应的相变存储器管芯26中。
在系统20的一个实施例中，测试仪22在包括封装和焊接的后期处理之前，将对应的配置数据写入每个相变存储器管芯26中。相变存储器管芯26暴露于接近或超过相变存储元件的结晶温度的温度，这降低了数据保持时间或者导致数据丢失。为了提高数据保持性并实现完整的数据保持性，在封装之前，从每个相变存储器管芯26中读取配置数据。在封装之后，将该配置数据写回对应的相变存储器管芯26中。接下来，在焊接之前，从每个相变存储器管芯26中读取配置数据，并在焊接之后，将其写回对应的相变存储器管芯26中。
在系统20的一个实施例中，测试仪22将配置数据写入数据库中。在后期处理过程中，相变存储器管芯26暴露于接近或超过相变存储元件的结晶温度的温度，这降低了数据保持时间或者导致数据丢失。从数据库中读取配置数据，并在温度处理之后经由后期处理设备24将该配置数据写入对应的相变存储器管芯26中。
在系统20的一个实施例中，测试仪22将配置数据写入数据库中。在后期处理过程中，相变存储器管芯26暴露于接近或超过相变存储元件的结晶温度的温度，这降低了数据保持时间或者导致数据丢失。从数据库中读取配置数据，并在封装之后经由后期处理设备24将其写入对应的相变存储器管芯26中。此外，从数据库中读取配置数据，并且在焊接之后经由后期处理设备24将配置数据写入对应的相变存储器管芯26中。
后期处理设备24包括封装设备30和焊接设备32。封装设备30封装相变存储器管芯26，其包括粘合和模型固化。焊接设备32焊接相变存储器管芯26以使封装管脚电接触，并且包括焊球回流和芯片焊接。在封装期间的温度处理包括用于粘合和模型固化的温度升高，以及在焊接期间的温度处理包括在焊球回流和芯片焊接期间的温度升高。在一个实施例中，在用于粘合和模型固化的后期处理过程中的热累积大于设置在175℃下一个半小时。在一个实施例中，在用于焊球回流和芯片焊接的后期处理过程中的热累积小于设置在180℃下20分钟。在任一实施例中，在后期温度处理过程中的温度可以足够高，从而降低数据保持性或导致相变存储器管芯26中的数据丢失。
在操作过程中，将相变存储器管芯26被传送至测试仪22并进行测试。在测试过程中，获得每个相变存储器管芯26的芯片配置数据。将所测试的相变存储器管芯26传送至后期处理设备24，在该后期处理设备中，经由封装设备30来封装相变存储器管芯26，并经由焊接设备32进行焊接。经由系统20将配置数据保存或者写入到相变存储器管芯26中。所得到的每个封装相变存储器管芯28都包括其对应的配置数据并且具有提高的数据保持性和/或完整的数据保持性。
图2是示出了与相变存储器管芯26中的一个相似的存储器件100的一个实施例的框图。存储器件100包括写入电路102、分配电路104、存储单元106a、106b、和106c、控制器108、和读出电路110。在一个实施例中，存储单元106a-106c是多比特存储单元，也称作多级存储单元。在多级存储单元中，通过在单元中共存非晶和结晶材料来实现中间电阻值。在其它实施例中，存储单元106a-106c可以是任何适当类型的电阻式存储单元。
如下定义与相变存储器中的数据保持性相关的温度累积(TB)：
等式I
TB＝∫α(T)T(t)dt
其中：α(T)＝灵敏系数；
T＝温度；以及
t＝时间。
灵敏系统α(T)对于存储单元106a-106c的两个或多个状态中的每个状态来说是不同的，并且灵敏系统α(T)约以保持时间(tret -1)的倒数成比例。另外，存储单元106a-106c中的数据保持性不仅取决于暴露的温度累积，而且还取决于存储单元106a-106c的循环年龄。一旦存储器件100的温度累积(TB)超过最大阈值，则会危害存储在存储单元106a-106c中的数据。
如本文中所用的，术语“电耦合”并不意味着元件必需直接耦合在一起，而是在“电耦合”元件之间可以设置插入元件。
写入电路102经由信号路径112电耦合至分配电路104，并且经由信号路径114连接至控制器108。控制器108经由信号路径116电耦合至分配电路104，以及分配电路104经由信号路径120电耦合至读出电路110。读出电路110经由信号路径122电耦合至控制器108。
分配电路104经由信号路径118a-118c电耦合至每个存储单元106a-106c。分配电路104经由信号路径118a电耦合至存储单元106a。分配电路104经由信号路径118b电耦合至存储单元106b，以及分配电路104经由信号路径118c电耦合至存储单元106c。在一个实施例中，存储单元106a-106c是在存储单元阵列中的存储单元，其中，存储单元阵列包括任何适当数量的存储单元。
每个存储单元106a-106c均包括可以在温度改变的影响下从非晶态变为晶态或者从晶态变为非晶态的相变材料。
存储单元106a-106c的相变材料可以由根据本发明的多种材料组成。通常，包含来自元素周期表的VI族的一个和多个元素的硫族化物合金可用作这样的材料。在一个实施例中，相变材料由诸如GeSbTe、SbTe、GeTe、和AgInSbTe的硫族化物化合物材料组成。在另一个实施例中，相变材料是诸如GeSb、GaSb、InSb、和GeGaInSb的硫族化物自由基。在其他实施例中，相变材料由包括Ge、Sb、Te、Ga、As、In、Se、和S元素中的一种和多种的任何适当材料组成。
控制器108控制写入电路102和读出电路110的操作。控制器108包括微处理器、微控制器、和其他用于控制写入电路102和读出电路110的工作的适当逻辑电路。控制器108控制用于对存储单元106a-106c的电阻状态进行编程的写入电路102。控制器108控制用于读取存储单元106a-106c的电阻状态的读出电路110。
写入电路102向存储单元106a-106c提供脉冲，并为每个存储单元106a-106c相变材料中的电阻级别和状态编程。在一个实施例中，写入电路102通过信号路径112向分配电路104提供电压脉冲，以及分配电路104通过信号路径118a-118c将电压脉冲可控地引导到存储单元106a-106c。在一个实施例中，分配电路104包括多个晶体管，这些晶体管将电压脉冲可控地引导到每个存储单元106a-106c。在其他实施例中，写入电路102通过信号路径112向分配电路104提供电流脉冲，以及分配电路104通过信号路径118a-118c将电流脉冲可控地引导到存储单元106a-106c。
为了对存储单元106a-106c中的一个存储单元的相变存储单元进行编程，写入电路102生成用于加热目标相变存储单元中的相变材料的电流或电压脉冲。在一个实施例中，写入电路102生成流入分配电路104并分配给适当目标单元的适当电流或电压脉冲。根据目标单元将要编程的特定状态，通过控制108来控制电流或电压脉冲的幅度和持续时间。通常，存储单元的“设置”操作是将目标单元的相变材料加热到其结晶温度(但是在其融化温度下)足够长时间，直到实现晶态或者部分晶态和部分非晶态。通常，存储单元的“重设”操作是将目标单元的相变材料加热到其融化温度之上，然后快速淬火冷却材料，从而实现非晶态或者部分非晶态和部分晶态。可以通过向存储单元施加部分“设置”或部分“重设”脉冲以提供相变材料的非晶和结晶分馏(fraction)来，将存储单元编程为非晶态和晶态之间的电阻状态。
读出电路110感测相变材料的电阻，并且提供表示存储单元106a-106c中的相变材料的电阻状态的信号。读出电路110经由信号路径120读取存储单元106a-106c的状态。分配电路104经由信号路径118a-118c可控地引导在读出电路110和存储单元106a-106c之间的读取信号。在一个实施例中，读出电路104包括多个晶体管，这些晶体管可控地引导在读出电路110和存储单元106a-106c之间的读取信号。
读出电路110可以读取在每个存储单元106a-106c中的相变材料的两个和多个状态中的每个状态。在一个实施例中，为了读取相变材料的电阻，读出电路110提供流过所选单元的相变材料的电流，以及读出电路110读取跨在所选单元两端的电压。在一个实施例中，读出电路110提供跨在所选单元的相变材料两端的电压，以及读出电路110读取流过所选单元的电流。在一个实施例中，写入电路102提供跨在所选单元两端的电压，以及读出电路110读取流过所选单元的电流。在一个实施例中，写入电路102提供通过所选单元的电流，以及读出电路110读取跨在所选单元两端的电压。
图3是示出了关于各种相变材料的电阻系数相对于温度的一个实施例的图表250。图表250包括在x轴252上以摄氏度为单位的温度和在y轴254上以对数分度为单位的电阻系数。具有20sccm氮掺杂的GeSb以256表示。具有20sccm氮掺杂的AgInSbTe以258表示。掺杂有6.0％硅的GeSbTe以260表示。掺杂有11.5％硅的GeSbTe以262表示。掺杂有14.3％硅的GeSbTe以264表示。在其他实施例中，可使用其他相变材料和掺杂材料来提供具有类似于图4中所示特性的特性的相变材料。
随着温度升高，掺杂有6.0％硅的GeSbTe具有使结晶在从约175℃到260℃的温度范围基本增加的结晶温度。掺杂有11.5％硅的GeSbTe和掺杂有14.3％硅的GeSbTe具有使结晶在从约185℃到260℃的温度范围基本增加的结晶温度。具有20sccm氮掺杂的AgInSbTe具有使结晶在从约250℃到275℃的温度范围基本增加的结晶温度。具有20sccm氮掺杂的GeSb具有使结晶在从约300℃到325℃的温度范围基本增加的结晶温度。
在封装过程中的温度处理包括用于粘合和模型固化的增加的温度。此外，在焊接过程中的温度处理包括在焊球回流和芯片焊接过程中的增加的温度。在后期处理过程中实现的温度可以足够高以导致相变材料中的结晶并降低数据保持性，或者导致存储单元管芯26中的数据丢失。在一个实施例中，用于粘合和模型固化的热累积大于设置在175℃处一个半小时。在一个实施例中，用于粘合和模型固化的热累积小于设置在180℃处20分钟。
图4是示出了在温度处理之前冷却相变存储器管芯26的后期处理设备300的一个实施例的视图。后期处理设备300封装并焊接冷却的相变存储器管芯26，从而生成封装的相变存储器件28。每个封装相变存储器件28的配置数据都具有提高的数据保持性和/或完整的数据保持性。后期处理设备300类似于后期处理设备24(图1所示)。
后期处理设备300包括封装设备302、焊接设备304、冷却单元306、和冷却芯片固定器308。冷却单元306将相变存储器管芯26冷却到低温，例如，低于0℃或降至负20℃、或更低。冷却芯片固定器308支撑并固定冷却的相变存储器管芯26，从而封装和焊接冷却后的相变存储器管芯26。
封装设备302封装冷却的相变存储器管芯26，以及焊接设备304焊接相变存储器管芯26，以电接触封装管脚。在封装过程中的温度处理包括用于粘合和模型固化的升高温度，以及在焊接过程中的温度处理包括在焊球回流和芯片焊接过程中的升高温度。在一个实施例中，用于粘合和模型固化的热累积大于设置在175℃处一个半小时。在一个实施例中，用于焊球回流和芯片焊接的热累积小于设置在180℃处20分钟。
在操作中，在后期处理之前，经由测试仪22(图1所示)将配置数据写入到每个相变存储器管芯26中。在后期处理过程中，冷却单元306将相变存储器管芯26冷却到低温，并且冷却的芯片固定器308在焊接和/或封装过程中支撑并固定冷却的相变存储器管芯26中的每一个。封装设备302封装冷却的相变存储器管芯26，这包括用于粘合和模型固化的温度处理。焊接设备304焊接相变存储器管芯26，以电接触封装管脚，这包括用于焊球回流和芯片焊接的温度处理。相变存储器管芯26的低启动温度和热容量使相变存储元件的温度在温度处理过程中保持在低于相变存储元件的结晶温度。通过冷却的芯片固定器308提高这个效果。
后期处理设备300降低了温度处理对相变存储器件38中的配置数据的数据保持性的影响。每个得到的封装相变存储器件28的配置数据都具有提高的数据保持性和/或完整的数据保持性。
图5是示出了在温度处理之前冷却相变存储器管芯26的系统20的一个实施例的流程图。在400，测试仪22测试每个相变存储器管芯26，并获得关于每个相变存储器管芯26的对应配置数据，例如，冗余激活数据和坏块管理数据。在402，测试仪22在后期处理之前将对应的配置数据写入每个相变存储器管芯26中。
在后期处理过程中，在404，冷却单元306将相变存储器管芯26冷却到低温，例如，低于0℃或降至负20℃、或更低。在406，冷却的芯片固定器308支撑并固定冷却的相变存储器管芯26，用于封装和焊接冷却的相变存储器管芯26。在408，封装设备302封装冷却的相变存储器管芯26，其包括用于粘合和模型固化的温度处理，以及焊接设备304焊接相变存储器管芯26，以电接触封装管脚，其包括用于焊球回流和芯片焊接的温度处理。
相变存储器管芯26的低启动温度和热容量使相变存储器件的温度在温度处理过程中保持在相变存储器件的结晶温度之下。通过冷却后的芯片固定器308提高这个效果。在410，每个封装相变存储器件28的配置数据均具有提高的数据保持性和/或完整的数据保持性。
图6是示出了在温度处理之前冷却相变存储器管芯26的系统20的一个实施例的流程图。在420，测试仪22测试每个相变存储器管芯26，并获得关于每个相变存储器管芯26的对应配置数据，例如，冗余激活数据和坏块管理数据。在422，测试仪22在后期处理之前将对应的配置数据写入每个相变存储器管芯26中。
在后期处理过程中，在424，冷却单元306将相变存储器管芯26冷却到低温，例如，低于0℃或降至负20℃、或更低。在426，封装或焊接冷却的相变存储器管芯26。相变存储器管芯26的低启动温度和热容量使相变存储器件的温度在温度处理过程中保持在相变存储器件的结晶温度之下。在428，每个封装的相变存储器件28的配置数据均具有提高的数据保持性和/或完整的数据保持性。
图7是示出了在温度处理之后读取配置数据并在温度处理之后将配置数据写回相变存储器管芯26的系统20的一个实施例的流程图。在500，测试仪22测试每个相变存储器管芯26，并获得关于每个相变存储器管芯26的对应配置数据，例如，冗余激活数据和坏块管理数据。在502，测试仪22在后期处理之前将对应的配置数据写入每个相变存储器管芯26中。
在504，封装设备30封装相变存储器管芯26，这包括用于粘合和模型固化的温度处理，以及焊接设备32焊接相变存储器管芯26，以电接触封装管脚，这包括用于焊球回流和芯片焊接的温度处理。在一个实施例中，相变存储器管芯26暴露于接近相变存储元件的结晶温度的温度，这可以降低数据保持性。
在506，后期处理设备24在温度处理之后从相变存储器管芯26中读取配置数据。在508，后期处理设备24将配置数据写回对应的相变存储器管芯26中。在510，每个封装的相变存储器件28的配置数据均具有完整的数据保持性。
在512的可选处理中，后期处理设备24对封装的相变存储器件28执行后期测试，以获得关于每个相变存储器件28的附加配置数据。如果在封装的相变存储器件28中检测到附加比特失效，则还要在封装的相变存储器件28中激活芯片冗余。
此外，在高温测试(burn-in，高温老化测试)程序之后可以使用类似策略，其包括在温度和电压升高的情况下操作封装后的相变存储器件28。在514的可选处理中，对封装的相变存储器件28进行高温测试。在506，后期处理设备24在高温测试程序之后从相变存储器管芯26中读取配置数据。在508，后期处理设备24在高温测试程序之后将配置数据写回对应的相变存储器管芯26中。在510，每个经高温测试的封装相变存储器件28的配置数据具有完整的数据保持性。
图8是示出了在封装和焊接的每个处理之后读取配置数据并在封装和焊接的每个处理之后将配置数据写回相变存储器管芯26中的系统20的一个实施例的流程图。在520，测试仪22测试每个相变存储器管芯26，并获得关于每个相变存储器管芯26的对应配置数据，例如，冗余激活数据和坏块管理数据。在522，测试仪22在封装处理之前将对应的配置数据写入每个相变存储器管芯26中。
在524，封装设备30封装相变存储器管芯26，这包括用于粘合和模型固化的温度处理。在一个实施例中，相变存储器管芯26暴露于接近相变存储元件的结晶温度的温度，这可以降低数据保持性。在526，后期处理设备24在封装之后从相变存储器管芯26中读取配置数据。在528，后期处理设备24将配置数据写回对应的相变存储器管芯26。
在530，焊接设备32焊接相变存储器管芯26，以电接触封装管脚，这包括用于焊球回流和芯片焊接的温度处理。在一个实施例中，相变存储器管芯26暴露于接近相变存储元件的结晶温度的温度，这可以降低数据保持性。在532，后期处理设备24在焊接之后从相变存储器管芯26中读取配置数据。在534，后期处理设备24将配置数据写回对应的相变存储器管芯26。在536，每个封装的相变存储器管芯26的配置数据具有完整的数据保持性。
图9是示出了在温度处理之前读取配置数据并在温度处理之后重写配置数据的系统20的一个实施例的流程图。在600，测试仪22测试每个相变存储器管芯26，并获得关于每个相变存储器管芯26的对应配置数据，例如，冗余激活数据和坏块管理数据。在602，测试仪22在后期处理之前将对应的配置数据写入每个相变存储器管芯26中。
在604，后期处理设备24在温度处理之前从相变存储器管芯26中读取配置数据。在606，封装设备30封装相变存储器管芯26，这包括用于粘合和模型固化的温度处理；以及焊接设备32焊接相变存储器管芯26，以电接触封装管脚，这包括用于焊球回流和芯片焊接的温度处理。在一个实施例中，相变存储器管芯26暴露于接近相变存储元件的结晶温度的温度，这可以降低数据保持性。在一个实施例中，相变存储器管芯26暴露于超过相变存储元件的结晶温度的温度，这会导致数据丢失。
在608，后期处理设备24将配置数据写回对应的相变存储器管芯26。在610，每个封装的相变存储器管芯26的配置数据具有完整的数据保持性。
图10是在封装和焊接的每个处理之前读取配置数据并在封装和焊接的每个处理之后将重写配置数据的系统20的一个实施例的流程图。在620，测试仪22测试每个相变存储器管芯26，并获得关于每个相变存储器管芯26的对应配置数据，例如，冗余激活数据和坏块管理数据。在622，测试仪22将对应的配置数据写入每个相变存储器管芯26中。
在624，后期处理设备24在封装之前从相变存储器管芯26中读取配置数据。在626，封装设备30封装相变存储器管芯26，这包括用于粘合和模型固化的温度处理。在一个实施例中，相变存储器管芯26暴露于接近相变存储元件的结晶温度的温度，这可以降低数据保持性。在一个实施例中，相变存储器管芯26暴露于超过相变存储元件的结晶温度的温度，这会导致数据丢失。
在628，后期处理设备24在封装之后将配置数据写回对应的相变存储器管芯26。在630，后期处理设备24在焊接之前从相变存储器管芯26中读取配置数据。在632，焊接设备32焊接相变存储器管芯26，以电接触封装管脚，这包括用于焊球回流和芯片焊接的温度处理。在一个实施例中，相变存储器管芯26暴露于接近相变存储元件的结晶温度的温度，这可以降低数据保持性。在一个实施例中，相变存储器管芯26暴露于超过相变存储元件的结晶温度的温度，这会导致数据丢失。
在634，后期处理设备24在焊接之后将配置数据写回对应的相变存储器管芯26。在636，每个封装的相变存储器管芯26的配置数据具有完整的数据保持性。
图11是示出了将配置数据写入数据库的系统20的一个实施例的流程图。从数据库中读取配置数据并在温度处理之后将其写入相变存储器管芯26中。
在700，测试仪22测试每个相变存储器管芯26，并获得关于每个相变存储器管芯26的对应配置数据，例如，冗余激活数据和坏块管理数据。在702，测试仪22将对应的配置数据写入数据库中。
在704，封装设备30封装相变存储器管芯26，这包括用于粘合和模型固化的温度处理，以及焊接设备32焊接相变存储器管芯26，以电接触封装管脚，这包括用于焊球回流和芯片焊接的温度处理。在一个实施例中，相变存储器管芯26暴露于接近相变存储元件的结晶温度的温度，这可以降低数据保持性。在一个实施例中，相变存储器管芯26暴露于超过相变存储元件的结晶温度的温度，这会导致数据丢失。
在706，后期处理设备24从数据库中读取配置数据。在708，后期处理设备24将配置数据写回对应的相变存储器管芯26中。在710，每个封装的相变存储器件28的配置数据均具有完整的数据保持性。
图12是示出了将配置数据写入数据库的系统20的一个实施例的流程图。从数据库中读取配置数据并在封装和焊接的每个处理之后将其写入相变存储器管芯26中。
在720，测试仪22测试每个相变存储器管芯26，并获得关于每个相变存储器管芯26的对应配置数据，例如，冗余激活数据和坏块管理数据。在722，测试仪22将对应的配置数据写入数据库中。
在724，封装设备30封装相变存储器管芯26，这包括用于粘合和模型固化的温度处理。在一个实施例中，相变存储器管芯26暴露于接近相变存储元件的结晶温度的温度，这可以降低数据保持性。在一个实施例中，相变存储器管芯26暴露于超过相变存储元件的结晶温度的温度，这会导致数据丢失。
在726，后期处理设备24在封装之后从数据库中读取配置数据。在728，后期处理设备24将配置数据写回对应的相变存储器管芯26中。
在730，焊接设备32焊接相变存储器管芯26，以电接触封装管脚，这包括用于焊球回流和芯片焊接的温度处理。在一个实施例中，相变存储器管芯26暴露于接近相变存储元件的结晶温度的温度，这可以降低数据保持性。在一个实施例中，相变存储器管芯26暴露于超过相变存储元件的结晶温度的温度，这会导致数据丢失。
在732，后期处理设备24在焊接之后从数据库中读取配置数据。在734，后期处理设备24将配置数据写回对应的相变存储器管芯26中。在736，每个封装的相变存储器件28的配置数据均具有完整的数据保持性。
虽然本文中已示出并描述了具体实施例，但是本领域的技术人员应了解，在不脱离本发明范围的情况下，可以有多种替代和/或等效实现方式来替代这些具体实施例。本应用意欲覆盖本文中所讨论的具体实施例的任何修改或变化。因此，本发明仅受权利要求及其等效物的限制。

Claims (41)

1.一种系统，包括：
测试仪，测试电阻式存储器，并获得关于所述电阻式存储器的配置数据；以及
后期制造系统，防止在后期处理中的温度降低所述电阻式存储器中所述配置数据的数据保持时间。
2.根据权利要求1所述的系统，其中，所述后期制造系统包括：
冷却系统，在所述后期处理之前冷却所述电阻式存储器。
3.根据权利要求2所述的系统，其中，所述后期制造系统包括：
冷却设备，在所述后期处理期间接触所述电阻式存储器。
4.根据权利要求1所述的系统，其中，所述后期制造系统在至少一些所述后期处理之后从所述电阻式存储器中读取所述配置数据，并将从所述电阻式存储器中读取的所述配置数据写回所述电阻式存储器中，以提高数据保持性。
5.根据权利要求1所述的系统，其中，所述测试仪将所述配置数据写入外部数据库，以及所述后期制造系统从所述外部数据库中取回所述配置数据并在至少一些所述后期处理之后将从所述外部数据库取回的所述配置数据写回所述电阻式存储器。
6.根据权利要求1所述的系统，其中，所述测试仪将所述配置数据写入所述电阻式存储器，以及所述后期制造系统在所述后期处理之前从所述电阻式存储器中读取所述配置数据，并在至少一些所述后期处理之后将从所述电阻式存储器中读取的所述配置数据写回所述电阻式存储器。
7.根据权利要求1所述的系统，其中，所述电阻式存储器包括相变存储单元，其中，每个所述相变存储单元包括Ge、Sb、Te、Ga、As、In、Se、和S中的至少一种。
8.一种系统，包括：
测试仪，测试相变存储器，并获得关于所述相变存储器的配置数据；以及
后期制造系统，防止在后期处理中的温度降低所述相变存储器中所述配置数据的数据保持时间。
9.根据权利要求8所述的系统，其中，所述后期制造系统包括：
冷却系统，在所述后期处理之前冷却所述相变存储器。
10.根据权利要求9所述的系统，其中，所述冷却系统将所述相变存储器冷却到大约负20摄氏度。
11.根据权利要求9所述的系统，其中，所述后期制造系统包括：
冷却设备，在所述后期处理期间接触所述相变存储器。
12.根据权利要求11所述的系统，其中，所述冷却设备包括：冷
却芯片固定器，在所述后期处理期间固定所述相变存储器。
13.根据权利要求8所述的系统，其中，所述后期制造系统在至少一些所述后期处理之后从所述相变存储器中读取所述配置数据，并将从所述相变存储器中读取的所述配置数据写回所述相变存储器，以提高数据保持性。
14.根据权利要求8所述的系统，其中，所述后期制造系统在封装所述相变存储器之后测试所述相变存储器，并且响应于附加比特失效来激活芯片冗余。
15.根据权利要求8所述的系统，其中，所述后期制造系统高温测试所述相变存储器并且在高温测试所述相变存储器之后从所述相变存储器中读取所述配置数据，以及将从所述相变存储器中读取的所述配置数据写回所述相变存储器，以提高数据保持性。
16.根据权利要求8所述的系统，其中，所述相变存储器包括：具有近似等于在所述后期处理中的焊接温度的结晶温度的相变材料。
17.根据权利要求8所述的系统，其中，所述测试仪将所述配置数据写入外部数据库，以及所述后期制造系统从所述外部数据库中取回所述配置数据并在至少一些所述后期处理之后将从所述外部数据库取回的所述配置数据写回所述相变存储器。
18.根据权利要求8所述的系统，其中，所述测试仪将所述配置数据写入所述相变存储器，以及所述后期制造系统在所述后期处理之前从所述相变存储器中读取所述配置数据并在至少一些所述后期处理之后将从所述相变存储器读取的所述配置数据写回所述相变存储器中。
19.根据权利要求8所述的系统，其中，所述相变存储器包括：具有小于在所述后期处理中的焊接温度的结晶温度的相变材料。
20.根据权利要求8所述的系统，其中，所述相变存储器包括相变存储单元，其中，每个所述相变存储单元均包括Ge、Sb、Te、Ga、As、In、Se、和S中的至少一种。
21.一种系统，包括：
用于获得相变存储器的配置数据的装置；以及
用于防止在后期处理中的温度降低所述相变存储器中所述配置数据的数据保持时间的装置。
22.根据权利要求21所述的系统，其中，所述用于防止的装置包括：
用于在所述后期处理之前冷却所述相变存储器的装置。
23.根据权利要求22所述的系统，其中，所述用于防止的装置包括：
用于在所述后期处理期间接触所述相变存储器以冷却所述相变存储器的装置。
24.根据权利要求21所述的系统，其中，所述用于防止的装置包括：
用于在至少一些所述后期处理之后从所述相变存储器中读取所述配置数据的装置；以及
用于将从所述相变存储器中读取的所述配置数据写回所述相变存储器以提高数据保持性的装置。
25.根据权利要求21所述的系统，其中，所述用于获得的装置包括用于将所述配置数据写入外部数据库的装置，以及其中，所述用于防止的装置包括：
用于从所述外部数据库中取回所述配置数据的装置；以及
用于在至少一些所述后期处理之后将从所述外部数据库取回的所述配置数据写入所述相变存储器的装置。
26.根据权利要求21所述的系统，其中，所述用于获得的装置包括用于将所述配置数据写入所述相变存储器的装置，以及其中，所述用于防止的装置包括：
用于在所述后期处理之前从所述相变存储器中读取所述配置数据的装置；以及
用于在至少一些所述后期处理之后将从所述相变存储器中读取的所述配置数据写入所述相变存储器的装置
27.一种制造相变存储器的方法，包括：
获得所述相变存储器的配置数据；以及
防止在后期处理中的温度降低所述相变存储器中所述配置数据的保持时间。
28.根据权利要求27所述的方法，其中，防止包括：
在所述后期处理之前冷却所述相变存储器；以及
在所述后期处理期间接触所述相变存储器以冷却所述相变存储器。
29.根据权利要求28所述的方法，其中，接触包括：
固定所述相变存储器，以在所述后期处理期间冷却所述相变存储器。
30.根据权利要求27所述的方法，其中，防止包括：
在至少一些所述后期处理之后从所述相变存储器中读取所述配置数据；以及
将从所述相变存储器中读取的所述配置数据写入所述相变存储器以提高数据保持性。
31.根据权利要求27所述的方法，其中，获得所述配置数据包括将所述配置数据写入外部数据库，以及其中，防止包括：
从所述外部数据库中取回所述配置数据；以及
在至少一些所述后期处理之后将从所述外部数据库取回的所述配置数据写入所述相变存储器。
32.根据权利要求27所述的方法，其中，获得所述配置数据包括将所述配置数据写入所述相变存储器，以及其中，防止包括：
在所述后期处理之前从所述相变存储器中读取所述配置数据；以及
在至少一些所述后期处理之后将从所述相变存储器中读取的所述配置数据写入所述相变存储器。
33.一种用于在后期处理的温度处理期间保持在相变存储器中的数据的方法，包括：
在所述温度处理之前冷却所述相变存储器；以及
在所述后期处理期间，经由冷却设备接触所述相变存储器。
34.根据权利要求33所述的方法，其中，冷却包括：
将所述相变存储器冷却到低于0摄氏度。
35.根据权利要求33所述的方法，其中，接触包括：
在所述后期处理期间，经由冷却的芯片固定器来固定所述相变存储器。
36.一种提高存储在相变存储器中的配置数据的数据保持的方法，包括：
在后期处理期间，焊接所述相变存储器；
在焊接所述相变存储器之后，从所述相变存储器中读取
所述配置数据；以及
将焊接后从所述相变存储器中读取的所述配置数据写回所述相变存储器，以提高所述相变存储器中所述配置数据的数据保持。
37.根据权利要求36所述的方法，包括：
在封装所述相变存储器之后，测试所述相变存储器；以及
响应于附加比特失效，激活芯片冗余。
38.根据权利要求36所述的方法，包括：
高温测试所述相变存储器；
在高温测试所述相变存储器之后，从所述相变存储器中读取所述配置数据；以及
将高温测试所述相变存储器之后从所述相变存储器中读取的所述配置数据写回所述相变存储器中，以得到完整的数据保持。
39.一种提高存储在相变存储器中的配置数据的数据保持的方法，包括：
测试所述相变存储器；
获得在测试所述相变存储器期间的所述配置数据；
存储所述配置数据；以及
在所述后期处理中的所述温度处理之后，将所述配置数据写入所述相变存储器。
40.根据权利要求39所述的方法，其中，存储所述配置数据包括将所述配置数据存储在外部数据库中，以及其中，写入所述配置数据包括：
从所述外部数据库中取回所述配置数据；以及
在所述后期处理中的所述温度处理之后，将从所述外部数据库取回的所述配置数据写入所述相变存储器。
41.根据权利要求39所述的方法，其中，存储所述配置数据包括将所述配置数据存储在所述相变存储器中，以及其中，写入所述配置数据包括：
在所述后期处理中的所述温度处理之前，从所述相变存储器中读取所述配置数据；以及
在所述后期处理中的所述温度处理之后，将从所述相变存储器中读取的所述配置数据写入所述相变存储器中。
CNA2007101703625A 2006-11-16 2007-11-15 防止数据保持性降低的系统 Pending CN101183564A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/600,354 2006-11-16
US11/600,354 US7619936B2 (en) 2006-11-16 2006-11-16 System that prevents reduction in data retention

Publications (1)

Publication Number Publication Date
CN101183564A true CN101183564A (zh) 2008-05-21

Family

ID=39103765

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101703625A Pending CN101183564A (zh) 2006-11-16 2007-11-15 防止数据保持性降低的系统

Country Status (5)

Country Link
US (1) US7619936B2 (zh)
EP (1) EP1923892A1 (zh)
JP (1) JP2008176906A (zh)
KR (1) KR20080044792A (zh)
CN (1) CN101183564A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012031489A1 (zh) * 2010-09-08 2012-03-15 北京大学 测试阻变随机访问存储器件的数据保持特性的方法
CN104051013A (zh) * 2013-03-11 2014-09-17 旺宏电子股份有限公司 存储器和存储器操作方法
CN105023606A (zh) * 2015-08-14 2015-11-04 中国科学院上海微系统与信息技术研究所 一种相变存储器及其恢复数据的方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009266258A (ja) 2008-04-22 2009-11-12 Hitachi Ltd 半導体装置
US7813193B2 (en) * 2008-06-19 2010-10-12 Texas Instruments Incorporated Ferroelectric memory brake for screening and repairing bits
US8176232B2 (en) * 2009-05-11 2012-05-08 Micron Technology, Inc. Dedicated interface to factory program phase-change memories
US8634235B2 (en) * 2010-06-25 2014-01-21 Macronix International Co., Ltd. Phase change memory coding
US8233345B2 (en) 2010-09-08 2012-07-31 International Business Machines Corporation Phase change memory cycle timer and method
KR101724084B1 (ko) 2011-03-03 2017-04-07 삼성전자 주식회사 반도체 소자의 제조방법
KR20120137867A (ko) 2011-06-13 2012-12-24 삼성전자주식회사 상변화 물질을 포함하는 비휘발성 메모리 장치 및 이의 제조 방법
KR20130127686A (ko) * 2012-05-15 2013-11-25 삼성전자주식회사 비휘발성 메모리 장치의 데이터 프로그래밍 수행 방법 및 장치와 이에 이용되는 데이터 프로그래밍 모드 설정 방법 및 장치
KR101650481B1 (ko) * 2015-01-21 2016-08-23 서울대학교 산학협력단 상변화 메모리소자의 세트시간 및 데이터 유지시간의 예측방법
US9625325B2 (en) * 2015-02-18 2017-04-18 Globalfoundries Inc. System and method for identifying operating temperatures and modifying of integrated circuits

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770826B2 (ja) * 1984-08-31 1995-07-31 株式会社日立製作所 不活性ガス流によるｉｃ実装法
JPH0769393B2 (ja) * 1987-03-23 1995-07-31 日本電気株式会社 リアルチツプシミユレ−タ
JPH03200393A (ja) * 1989-12-27 1991-09-02 Fujitsu Ltd 印刷配線板及びその製造方法
JP3412114B2 (ja) * 1995-07-26 2003-06-03 株式会社アドバンテスト Ｉｃ試験装置
US5852581A (en) * 1996-06-13 1998-12-22 Micron Technology, Inc. Method of stress testing memory integrated circuits
HU224150B1 (hu) * 1997-04-24 2005-06-28 Paulik Edit Bessenyeyné Hőmérsékletszabályozó eljárás és berendezés termikus fázisátalakulás vizsgálatára
JP2000100193A (ja) * 1998-09-28 2000-04-07 Sanyo Electric Co Ltd 不揮発性メモリ及びその冗長データの書き込み方法
US6599762B1 (en) * 2000-03-08 2003-07-29 Advanced Micro Devices, Inc. Defect detection using liquid crystal and internal heat source
JP4413448B2 (ja) * 2001-04-25 2010-02-10 古河電気工業株式会社 光モジュールへのフェルール固定方法及びフェルールの把持部材
US6830938B1 (en) * 2003-06-24 2004-12-14 Texas Instruments Incorporated Method for improving retention reliability of ferroelectric RAM
KR100505709B1 (ko) * 2003-09-08 2005-08-03 삼성전자주식회사 상 변화 메모리 장치의 파이어링 방법 및 효율적인파이어링을 수행할 수 있는 상 변화 메모리 장치
JP2005161334A (ja) * 2003-12-01 2005-06-23 Yaskawa Electric Corp 半田付け装置
EP1587137A1 (en) * 2004-04-16 2005-10-19 International Business Machines Corporation Deposition process for non-volatile resistance switching memory
JP2006073679A (ja) * 2004-08-31 2006-03-16 Citizen Watch Co Ltd 電子部品封止体の製造方法および製造装置
JP5176042B2 (ja) * 2004-11-05 2013-04-03 Ｄｏｗａメタルテック株式会社 電子部品搭載基板の製造装置および製造方法
US7113424B2 (en) * 2004-11-23 2006-09-26 Infineon Technologies Ag Energy adjusted write pulses in phase-change memories
JP4530962B2 (ja) * 2005-09-28 2010-08-25 シャープ株式会社 半導体レーザ装置の製造方法および製造装置
JP2007165365A (ja) * 2005-12-09 2007-06-28 Toshiba Corp 半導体装置及びそのテスト方法
US7436695B2 (en) * 2006-11-21 2008-10-14 Infineon Technologies Ag Resistive memory including bipolar transistor access devices
US20080224305A1 (en) * 2007-03-14 2008-09-18 Shah Amip J Method, apparatus, and system for phase change memory packaging

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012031489A1 (zh) * 2010-09-08 2012-03-15 北京大学 测试阻变随机访问存储器件的数据保持特性的方法
US9196380B2 (en) 2010-09-08 2015-11-24 Peking University Method for measuring data retention characteristic of resistive random access memory device
CN104051013A (zh) * 2013-03-11 2014-09-17 旺宏电子股份有限公司 存储器和存储器操作方法
CN105023606A (zh) * 2015-08-14 2015-11-04 中国科学院上海微系统与信息技术研究所 一种相变存储器及其恢复数据的方法
CN105023606B (zh) * 2015-08-14 2018-06-26 中国科学院上海微系统与信息技术研究所 一种相变存储器及其恢复数据的方法

Also Published As

Publication number Publication date
KR20080044792A (ko) 2008-05-21
US7619936B2 (en) 2009-11-17
US20080117697A1 (en) 2008-05-22
EP1923892A1 (en) 2008-05-21
JP2008176906A (ja) 2008-07-31

Similar Documents

Publication Publication Date Title
CN101183564A (zh) 防止数据保持性降低的系统
Gallagher et al. 22nm STT-MRAM for reflow and automotive uses with high yield, reliability, and magnetic immunity and with performance and shielding options
US7539050B2 (en) Resistive memory including refresh operation
US7679980B2 (en) Resistive memory including selective refresh operation
US7623401B2 (en) Semiconductor device including multi-bit memory cells and a temperature budget sensor
US20090268513A1 (en) Memory device with different types of phase change memory
US7460394B2 (en) Phase change memory having temperature budget sensor
KR100816752B1 (ko) 프로그램 루프 동작을 수행하는 상 변화 메모리 장치 및그것의 프로그램 방법
US7646632B2 (en) Integrated circuit for setting a memory cell based on a reset current distribution
CN101620884B (zh) 使用相变器件的高密度内容寻址存储器
US7646625B2 (en) Conditioning operations for memory cells
US7692949B2 (en) Multi-bit resistive memory
KR20150064108A (ko) 가변 저항 메모리 내 드리프트 가속
JP2010157306A (ja) 相変化メモリセルの低ストレスマルチレベル読み取り方法及びマルチレベル相変化メモリデバイス
US10839929B2 (en) Memory device
US8467239B2 (en) Reversible low-energy data storage in phase change memory
US20090235036A1 (en) Phase-change random access memory and method of setting boot block therein
Salamon et al. An electrical simulation model for the chalcogenide phase-change memory cell
CN112447203A (zh) 半导体存储装置
KR20180118839A (ko) 메모리장치의 스케줄러 및 스케줄링 방법
KR20100008627A (ko) 상 변화 메모리 장치 및 제어 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: QIMONDA NORTH AMERICA CORP.

Effective date: 20110620

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: NORTH CAROLINA, THE USA TO: MUNICH, GERMANY

TA01 Transfer of patent application right

Effective date of registration: 20110620

Address after: Munich, Germany

Applicant after: QIMONDA AG

Address before: North Carolina

Applicant before: Qimonda North America Corp.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080521