KR20100008627A - 상 변화 메모리 장치 및 제어 방법 - Google Patents

상 변화 메모리 장치 및 제어 방법 Download PDF

Info

Publication number
KR20100008627A
KR20100008627A KR1020080069194A KR20080069194A KR20100008627A KR 20100008627 A KR20100008627 A KR 20100008627A KR 1020080069194 A KR1020080069194 A KR 1020080069194A KR 20080069194 A KR20080069194 A KR 20080069194A KR 20100008627 A KR20100008627 A KR 20100008627A
Authority
KR
South Korea
Prior art keywords
phase change
code data
change memory
processing means
data processing
Prior art date
Application number
KR1020080069194A
Other languages
English (en)
Inventor
강희복
홍석경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080069194A priority Critical patent/KR20100008627A/ko
Publication of KR20100008627A publication Critical patent/KR20100008627A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 상 변화 메모리 장치 및 제어 방법에 관한 것으로서, JTAG(Joint Test Action Group)을 이용하여 상 변화 메모리 칩에 코드 데이터(code data)를 라이트할 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 상 변화 저항 소자를 포함하여 데이터의 리드/라이트가 이루어지는 상 변화 메모리부, 및 제이텍(JTAG) 기능을 제공하는 제이텍 인터페이스부를 이용하여 상 변화 메모리부의 일정 영역에 운영 프로그램 코드 데이터를 프로그램하는 코드 데이터 처리 수단을 포함한다.

Description

상 변화 메모리 장치 및 제어 방법{Phase change memory device and controlling method thereof}
본 발명은 상 변화 메모리 장치 및 제어 방법에 관한 것으로서, JTAG(Joint Test Action Group)을 이용하여 상 변화 메모리 칩에 코드 데이터(code data)를 라이트할 수 있도록 하는 기술이다.
일반적으로 마그네틱 메모리(Magnetic memory) 및 위상 변화 메모리(Phase Change Memory : PCM) 등의 비휘발성 메모리는 휘발성 램(RAM;Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이터가 보존되는 특성을 갖는다.
도 1a 및 도 1b는 종래의 상 변화 저항(PCR : Phase Change Resistor) 소자(4)를 설명하기 위한 도면이다.
상 변화 저항 소자(4)는 탑(Top)전극(1)과 버텀(Bottom)전극(3) 사이에 위상 변화층(PCM; Phase Change Material;2)을 삽입하여 전압과 전류를 인가하면, 위상 변화층(2)에 고온이 유기되어 저항의 변화에 따른 전기 전도 상태가 변하게 된다.
여기서, 위상 변화층(2)의 재료로는 AglnSbTe가 주로 사용된다. 그리고, 위 상 변화층(2)은 칼코겐(chalcogen) 원소 (S, Se, Te)를 주성분으로 하는 화합물(chalcogenide)을 이용하는데, 구체적으로 Ge-Sb-Te로 이루어진 게르마늄 안티몬 텔루르 합금물질(Ge2Sb2Te5)을 이용한다.
도 2a 및 도 2b는 종래의 상 변화 저항 소자의 원리를 설명하기 위한 도면이다.
도 2a에서와 같이 상 변화 저항 소자(4)에 임계값 이하의 저전류가 흐르면 위상 변화층(2)이 결정화가 되기에 적당한 온도가 된다. 이에 따라, 위상 변화층(2)이 결정 상태(Crystalline phase)가 되어 저저항 상태의 물질이 된다.
반면에, 도 2b에서와 같이 상 변화 저항 소자(4)에 임계값 이상의 고전류가 흐르면 위상 변화층(2)이 녹는 점(Melting Point) 이상의 온도가 된다. 이에 따라, 위상 변화층(2)이 비결정 상태(Amorphous phase)가 되어 고저항 상태의 물질이 된다.
이와 같이 상 변화 저항 소자(4)는 두 저항의 상태에 대응하는 데이터를 불휘발성으로 저장할 수 있게 된다. 즉, 상 변화 저항 소자(4)가 저저항 상태일 경우를 데이터 "1"이라 하고, 고저항 상태일 경우를 데이터 "0"이라 하면 두 데이터의 로직 상태를 저장할 수 있다.
도 3은 종래의 상 변화 저항 셀의 라이트 동작을 설명하기 위한 도면이다.
상 변화 저항 소자(4)의 탑 전극(1)과 버텀 전극(3) 사이에 일정 시간 동안 전류를 흘리게 되면 고 열이 발생하게 된다. 이에 따라, 탑 전극(1)과 버텀 전극(3)에 가해 준 온도 상태에 의해 위상 변화층(2)의 상태가 결정상과 비결정상으 로 변하게 된다.
이때, 일정 시간 동안 저 전류를 흘리게 되면 저온 가열 상태에 의해 결정상이 형성되어 저 저항 소자인 상 변화 저항 소자(4)가 세트(SET) 상태가 된다. 반대로, 일정 시간 동안 고 전류를 흘리게 되면 고온 가열 상태에 의해 비결정상이 형성되어 고 저항 소자인 상 변화 저항 소자(4)가 리셋(RESET) 상태가 된다. 따라서, 이 두 개의 상(Phase) 차이가 전기적인 저항 변화로 표현되어 나타나게 된다.
이에 따라, 라이트 동작 모드시 세트(Set) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 낮은 전압을 긴 시간 동안 인가하게 된다. 반면에, 라이트 동작 모드시 리셋(Reset) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 높은 전압을 짧은 시간 동안 인가하게 된다.
도 4는 종래의 상 변화 메모리 장치의 셀 어레이에 관한 구성도이다.
종래의 셀 어레이는 복수개의 비트라인 BL1~BL4과 복수개의 워드라인 WL1~WL4이 교차하는 영역에 단위 셀 C을 포함한다. 단위 셀 C은 상 변화 저항 소자 PCR와 다이오드 D를 포함한다. 여기서, 다이오드 D는 PN 다이오드 소자로 이루어진다.
상 변화 저항 소자 PCR의 한쪽 전극은 비트라인 BL과 연결되고, 다른 한쪽 전극은 다이오드 D의 P형 영역에 연결된다. 다이오드 D의 N형 영역은 워드라인 WL에 연결된다.
이러한 본 발명은 리드 모드시 선택된 워드라인 WL에는 로우 전압이 인가된다. 그리고, 비트라인 BL에는 리드전압(Vread)이 인가되어 비트라인 BL, 상 변화 저항 소자 PCR 및 다이오드 D를 통해 세트(Set) 상태의 리드전류 Iset 또는 리셋 상태의 리드전류 Ireset가 워드라인 WL 쪽으로 흐르게 된다.
센스앰프 S/A는 비트라인 BL을 통해 인가되는 셀 데이터를 감지하고 기준전압 ref과 비교하여 데이터 "1"과 데이터 "0"을 구별한다. 기준전압 ref 인가단에는 레퍼런스 전류 Iref가 흐르게 된다. 그리고, 라이트 구동부 W/D는 셀에 데이터를 라이트 할 때 비트라인 BL에 라이트 데이터에 대응하는 구동 전압을 공급한다.
도 5는 종래의 상 변화 메모리 장치에서 코드 데이터의 프로그램 방법을 설명하기 위한 도면이다.
먼저, 종래의 상 변화 메모리 장치에 코드 데이터를 프로그램하기 위한 방법은, 패키지(Package) 상태에서 상 변화 메모리 칩에 리셋(Reset) 데이터와 세트(Set) 데이터를 포함하는 코드 데이터를 (A)와 같이 프로그램한다.
그리고, 인쇄회로 기판(PCB; Printed Circuit Board) 상에 상 변화 메모리(PRAM) 칩을 포함하는 여러 종류의 집적 회로(IC;Integrated Circuit) 칩들을 (B)에서와 같이 배치하게 된다.
이후에, (C)에서와 같이 IR(Infrared) 리플로우(Reflow) 공정을 통해 상 변화 메모리 칩을 인쇄회로 기판상에 고정시킨다. 이때, IR 리플로우 공정은 고온(약, 250℃)에서 적외선(Infrared) 히팅(Heating)을 통해 접속 볼(Ball)을 리플로우 시키게 된다.
그런데, 종래의 상 변화 메모리 장치는 고온(약, 170℃ 이상)에서 IR 리플로우 공정을 수행할 경우, 상 변화 메모리 칩에 가해지는 열로 인해 (D)에서와 같이 리셋 데이터가 세트 데이터로 변경되는 문제점이 있다.
즉, 어닐링(Annealing) 온도가 170℃~210℃ 사이의 범위에서는 비결정(Amorphous) 상태의 상변화 물질(GST; Ge-Sb-Te)이 결정 상태로 변화된다.
이에 따라, 상 변화 메모리 칩의 인쇄회로 기판상에서 리셋 데이터와 세트 데이터를 포함하는 코드 데이터를 다시 프로그램해야 하는 문제점이 있다. 이러한 경우 초기의 프로그램 코드 동작시 라이트 시간이 길어지게 될 뿐만 아니라 많은 전력 소모가 발생하게 되는 단점이 있다.
즉, 종래의 상 변화 메모리 장치는 리셋 데이터의 라이트 모드가 종료될 경우 리셋 펄스가 디스에이블 되는데 일정 시간이 걸리게 된다. 이에 따라, 리셋 펄스의 용융(Quench) 시간이 길어질 경우 전력 소모가 커지게 되고 라이트 시간이 길어지게 되어 리셋 데이터의 라이트 특성이 감소하게 된다.
또한, 종래의 상 변화 메모리 장치는 세트 데이터의 라이트 동작시 세트 데이터의 펄스 형태가 일정 시간 동안 인에이블 되는 단일 펄스의 형태를 가지게 된다. 이러한 경우 세트 데이터의 라이트 동작시 동일한 라이트 전압이 계속적으로 공급되어 라이트 특성이 감소하게 될 뿐만 아니라 전력 소모가 커지게 된다.
본 발명은 다음과 같은 목적을 갖는다.
첫째, JTAG(Joint Test Action Group)을 이용하여 상 변화 메모리 칩에 코드 데이터(code data)를 라이트 할 수 있도록 하여 프로그램 시간 및 비용을 줄일 수 있도록 한다.
둘째, 상 변화 메모리 칩의 일부 영역에 JTAG을 이용한 운영 프로그램 코드 데이터를 라이트하고, 중앙 처리 장치(CPU;Central Processing Unit)의 영역에 나머지 코드데이터를 고속으로 라이트 하여 프로그램 속도를 향상시킬 수 있도록 한다.
셋째, 패키지 레벨에서 코드 데이터를 프로그램하는 과정을 생략하게 되어 프로그램 속도 및 효율을 향상시킬 수 있도록 한다.
상기한 목적을 달성하기 위한 본 발명의 상 변화 메모리 장치는, 상 변화 저항 소자를 포함하여 데이터의 리드/라이트가 이루어지는 상 변화 메모리부; 및 제이텍(JTAG) 기능을 제공하는 제이텍 인터페이스부를 이용하여 상 변화 메모리부의 일정 영역에 운영 프로그램 코드 데이터를 프로그램하는 코드 데이터 처리 수단을 포함하는 것을 특징으로 한다.
또한, 상 변화 메모리 장치의 제어 방법은, 제이텍(JTAG) 기능을 제공하는 JTAG 인터페이스부를 통해 상 변화 메모리의 일부 영역에 운영 프로그램 코드 데이 터를 프로그램하는 단계; 및 코드 데이터 처리 수단을 통해 상 변화 메모리의 나머지 영역에 코드 데이터를 프로그램하는 단계를 포함하는 것을 특징으로 한다.
본 발명은 다음과 같은 효과를 제공한다.
첫째, JTAG(Joint Test Action Group)을 이용하여 상 변화 메모리 칩에 코드 데이터(code data)를 라이트 할 수 있도록 하여 프로그램 시간 및 비용을 줄일 수 있도록 한다.
둘째, 상 변화 메모리 칩의 일부 영역에 JTAG을 이용한 운영 프로그램 코드 데이터를 라이트하고, 중앙 처리 장치(CPU;Central Processing Unit)의 영역에 나머지 코드데이터를 고속으로 라이트 하여 프로그램 속도를 향상시킬 수 있도록 한다.
셋째, 패키지 레벨에서 코드 데이터를 프로그램하는 과정을 생략하게 되어 프로그램 속도 및 효율을 향상시킬 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 6은 본 발명에 따른 상 변화 메모리 장치의 구성도이다.
본 발명은 인쇄회로 기판(PCB;Printed Circuit Board) 상에 형성되며, 제이텍(JTAG;Joint Test Action Group) 인터페이스부(100)와, 중앙 처리 장치(CPU;Central Processing Unit;200) 및 상 변화 메모리(300)를 포함한다.
여기서, JTAG은 임베디드(Embedded) 시스템을 개발하기 위해 통합 회로로 사용되는 IEEE 1149.1의 일반적인 이름으로 디버거(Debugger)를 나타낸다.
JTAG 인터페이스부(100)는 중앙 처리 장치(200)의 신호 입/출력단에 접속되어 운용자가 테스트 장비(미도시)를 통해 중앙 처리 장치(200)의 상태를 점검하기 위해 테스트 명령을 입력하면 중앙 처리 장치(200)의 상태를 테스트한 후 그 결과값을 테스트 장비(미도시)로 전송한다. 그리고, 운용자가 시스템 프로그램을 다운로딩 하면 이를 중앙 처리 장치(200)에 다운로딩 시키는 역할을 한다.
이러한 JTAG 인터페이스부(100)는 입력핀(TDI;data in), 출력핀(TDO;data out), 클록핀(TCK), 및 모드설정핀(TMS) 등을 포함하여 외부와 인터페이스를 수행한다.
그리고, JTAG 인터페이스부(100)는 바운더리 스캔 셀(Boundary Scan Cell) BSC로 이루어진 JTAG 라인(Line)을 통해 칩 내부를 조사(Capture) 및 제어(Intest) 할 수 있다.
이때, JTAG 인터페이스부(100)의 데이터 라인은 한 개만 유효하기 때문에 직렬 시리얼 방식의 프로토콜을 사용하게 된다. 그리고, 동작 주파수는 10~100㎒(10~100㎱/bit)가 사용되는 것이 바람직하다.
그 외에도, JTAG 인터페이스부(100)는 테스트(EXTEST) 기능을 이용하여 임베디드 시스템의 다른 칩을 제어할 수도 있다. 예를 들어, 임베디드 시스템의 롬(ROM, NOR 플래시일 경우), 낸드 플래시(NAND flash) 등의 내용을 기록하거나 읽어낼 수 있다. 또한, 리눅스(LINUX)의 부트로더(Boot loader) 등을 다운로드 하여 아무런 코드도 없는 임베디드 시스템을 부팅 하도록 할 수 있다.
그리고, JTAG 기능을 제공하는 JTAG 인터페이스부(100)는 중앙 처리 장치(200)의 일부 영역(예를 들면, 입/출력단)에 형성되는 것이 바람직하다. 이러한 중앙 처리 장치(200)는 상 변화 메모리(300)의 셀에 코드 데이터를 라이트 하는 기능을 수행한다.
본 발명의 실시예에서 JTAG 인터페이스부(100)가 형성된 코드 데이터 처리수단을 중앙 처리 장치(CPU)로 설명하였지만, 본 발명은 이에 한정되지 않는다. 즉, 본 발명의 코드 데이터 처리수단은 마이크로 컨트롤러 유닛(MCU;Micro Controller Unit), ASIC(Application Specific Integrated Circuit), 및 프로그래머블 로직 디바이스(PLD;Programmable Logic Device) 중 어느 하나로 이루어질 수도 있다.
또한, 상 변화 메모리(300)는 전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이터를 저장하는 상 변화 저항 소자를 포함하는 메모리부에 해당한다.
도 7은 도 6의 상 변화 메모리(300)에 관한 상세 구성도이다.
상 변화 메모리(300)는 CPU 프로그램 영역(310)과, JTAG 프로그램 영역(320)으로 구분된다.
여기서, CPU 프로그램 영역(310)은 JTAG 인터페이스부(100)를 사용하지 않고 중앙 처리 장치(200)의 자체 동작에 의해 상 변화 메모리(300)의 셀에 코드 데이터를 프로그램하기 위한 영역이다. 그리고, JTAG 프로그램 영역(320)은 JTAG 인터페이스부(100)에 의해 상 변화 메모리(300)의 셀에 코드 데이터를 프로그램하기 위한 영역이다.
즉, JTAG 프로그램 영역(320)에는 JTAG을 이용한 운영 프로그램 코드 데이터가 라이트 되고, CPU 프로그램 영역(310)에는 JTAG 프로그램 영역(320)에 라이트 된 운영 프로그램 코드 데이터에 따라 나머지 코드 데이터 및 컨피그레이션 데이터(Configuration data)를 고속으로 라이트 하여 프로그램 속도를 향상시킬 수 있도록 한다.
이러한 구성을 갖는 본 발명의 상 변화 메모리 장치에 관한 동작을 도 8의 흐름도를 참조하여 설명하면 다음과 같다.
먼저, 인쇄회로 기판(PCB; Printed Circuit Board) 상에 상 변화 메모리(PRAM) 칩을 포함하는 여러 종류의 집적 회로(IC;Integrated Circuit) 칩들을 배치하게 된다. 그리고, IR(Infrared) 리플로우(Reflow) 공정을 통해 인쇄회로 기판에 상 변화 메모리 칩을 고정시킨다.
이때, IR 리플로우 공정은 고온(약, 250℃)에서 적외선(Infrared) 히팅(Heating)을 통해 접속 볼(Ball)을 리플로우 시키게 된다.
그리고, 고온에서 IR 리플로우 공정을 수행할 경우, 상 변화 메모리 칩에 가해지는 열로 인해 리셋 데이터가 파괴되어 리셋 데이터가 세트 데이터의 상태로 변 경된다.
즉, 어닐링(Annealing) 온도가 170℃~210℃ 사이의 범위에서는 비결정(Amorphous) 상태의 상변화 물질(GST; Ge-Sb-Te)이 결정 상태로 변화된다.
이 상태에서 JTAG 모드가 활성화되면(단계 S1), JTAG 인터페이스부(100)가 활성화된다. 이에 따라, JTAG 인터페이스부(100)를 통해 상 변화 메모리(300)의 JTAG 프로그램 영역(320)에 시스템의 운영 프로그램 코드 데이터를 프로그래밍하게 된다.(단계 S2)
그리고, JTAG 프로그램 영역(320)에 운영 프로그램 코드 데이터가 모두 프로그래밍 되면, JTAG 모드가 비활성화된다.(단계 S3)
이후에, CPU 시스템이 활성화되면, 중앙 처리 장치(200)의 시스템이 활성화 된다.(단계 S4) 이에 따라, 중앙 처리 장치(200)의 자체 동작에 의해 상 변화 메모리(300)의 CPU 프로그램 영역(310)에 나머지 코드 데이터를 프로그래밍하게 된다.(단계 S5)
이러한 본 발명은 시스템을 구성하는 최소한의 운영 프로그램은 JTAG 인터페이스부(100)를 통해 상 변화 메모리(300)의 JTAG 프로그램 영역(320)에 라이트 하게 된다. 그리고, 나머지 코드 데이터는 JTAG 프로그램 영역(320)에 라이트 된 운영 프로그램 코드 데이터에 따라 중앙 처리 장치(200)를 이용하여 상 변화 메모리(300)의 CPU 프로그램 영역(310)에 고속으로 라이트 함으로써 프로그램 속도를 향상시킬 수 있도록 한다.
또한, 본 발명은 패키지(Package) 상태에서 상 변화 메모리(300)에 리 셋(Reset) 데이터와 세트(Set) 데이터를 포함하는 코드 데이터를 프로그래밍하지 않는다. 그리고, 인쇄회로 기판(PCB; Printed Circuit Board) 상에서만 코드 데이터를 프로그램하게 된다.
도 1a 및 도 1b는 종래의 상 변화 저항 소자를 설명하기 위한 도면.
도 2a 및 도 2b는 종래의 상 변화 저항 소자의 원리를 설명하기 위한 도면.
도 3은 종래의 상 변화 저항 셀의 라이트 동작을 설명하기 위한 도면.
도 4는 종래의 상 변화 메모리 장치의 셀 어레이에 관한 구성도.
도 5는 종래의 상 변화 메모리 장치에서 코드 데이터의 프로그램 방법을 설명하기 위한 도면.
도 6은 본 발명에 따른 상 변화 메모리 장치의 구성도.
도 7은 도 6의 상 변화 메모리에 관한 상세 구성도.
도 8은 본 발명의 상 변화 메모리 장치에서 코드 데이터의 프로그램 방법을 설명하기 위한 도면.

Claims (14)

  1. 상 변화 저항 소자를 포함하여 데이터의 리드/라이트가 이루어지는 상 변화 메모리부; 및
    제이텍(JTAG) 기능을 제공하는 제이텍 인터페이스부를 이용하여 상기 상 변화 메모리부의 일정 영역에 운영 프로그램 코드 데이터를 프로그램하는 코드 데이터 처리 수단을 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  2. 제 1항에 있어서, 상기 상 변화 메모리부와 상기 코드 데이터 처리 수단은 인쇄회로 기판상에 형성되는 것을 특징으로 하는 상 변화 메모리 장치.
  3. 제 1항에 있어서, 상기 코드 데이터 처리 수단은 중앙 처리 장치(CPU)를 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  4. 제 1항에 있어서, 상기 코드 데이터 처리 수단은 마이크로 컨트롤러 유닛(MCU)을 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  5. 제 1항에 있어서, 상기 코드 데이터 처리 수단은 ASIC(Application Specific Integrated Circuit)을 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  6. 제 1항에 있어서, 상기 코드 데이터 처리 수단은 프로그래머블 로직 디바이스를 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  7. 제 1항에 있어서, 상기 상 변화 메모리는
    상기 제이텍 인터페이스부를 통해 상기 운영 프로그램 코드 데이터가 프로그램되는 제이텍 프로그램 영역; 및
    상기 제이텍 인터페이스부와 무관하게 상기 코드 데이터 처리 수단의 자체 동작을 통해 코드 데이터가 프로그램되는 중앙 처리 장치 프로그램 영역을 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  8. 제이텍(JTAG) 기능을 제공하는 JTAG 인터페이스부를 통해 상 변화 메모리의 일부 영역에 운영 프로그램 코드 데이터를 프로그램하는 단계; 및
    코드 데이터 처리 수단을 통해 상기 상 변화 메모리의 나머지 영역에 코드 데이터를 프로그램하는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 제어 방법.
  9. 제 8항에 있어서, 상기 운영 프로그램 코드 데이터 및 상기 코드 데이터가 프로그램 되는 단계는 인쇄회로 기판상에서 수행되는 것을 특징으로 하는 상 변화 메모리 장치의 제어 방법.
  10. 제 8항에 있어서, 상기 코드 데이터를 프로그램 하는 단계는 상기 제이텍 인터페이스부와 무관하게 상기 코드 데이터 처리 수단의 자체 동작을 통해 이루어지는 것을 특징으로 하는 상 변화 메모리 장치의 제어 방법.
  11. 제 8항에 있어서, 상기 코드 데이터 처리 수단은 중앙 처리 장치(CPU)를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 제어 방법.
  12. 제 8항에 있어서, 상기 코드 데이터 처리 수단은 마이크로 컨트롤러 유닛(MCU)을 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 제어 방법.
  13. 제 8항에 있어서, 상기 코드 데이터 처리 수단은 ASIC(Application Specific Integrated Circuit)을 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 제어 방법.
  14. 제 8항에 있어서, 상기 코드 데이터 처리 수단은 프로그래머블 로직 디바이스를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 제어 방법.
KR1020080069194A 2008-07-16 2008-07-16 상 변화 메모리 장치 및 제어 방법 KR20100008627A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080069194A KR20100008627A (ko) 2008-07-16 2008-07-16 상 변화 메모리 장치 및 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080069194A KR20100008627A (ko) 2008-07-16 2008-07-16 상 변화 메모리 장치 및 제어 방법

Publications (1)

Publication Number Publication Date
KR20100008627A true KR20100008627A (ko) 2010-01-26

Family

ID=41817213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080069194A KR20100008627A (ko) 2008-07-16 2008-07-16 상 변화 메모리 장치 및 제어 방법

Country Status (1)

Country Link
KR (1) KR20100008627A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9058874B2 (en) 2012-05-18 2015-06-16 Samsung Electronics Co., Ltd. Sensing circuits and phase change memory devices including the same
KR101875406B1 (ko) * 2018-02-19 2018-07-06 장영권 J-tag 작업의 자동화 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9058874B2 (en) 2012-05-18 2015-06-16 Samsung Electronics Co., Ltd. Sensing circuits and phase change memory devices including the same
KR101875406B1 (ko) * 2018-02-19 2018-07-06 장영권 J-tag 작업의 자동화 방법

Similar Documents

Publication Publication Date Title
CN1897156B (zh) 具有可变驱动电压的相变随机存取存储器
US7283387B2 (en) Phase change random access memory device having variable drive voltage circuit
US7646632B2 (en) Integrated circuit for setting a memory cell based on a reset current distribution
US7791935B2 (en) Method for driving a phase change memory device using various write conditions
US8891323B2 (en) Semiconductor memory device capable of measuring write current and method for measuring write current
US7817465B2 (en) Phase change random access memory
US7417887B2 (en) Phase change memory device and method of driving word line thereof
US7961495B2 (en) Programmable resistance memory with feedback control
US7751233B2 (en) Method for efficiently driving a phase change memory device
US7768823B2 (en) Phase change memory device and operating method thereof
TWI609374B (zh) 記憶體裝置與其操作方法
US7791934B2 (en) Method for driving multi-level data to a phase change memory device
US8238147B2 (en) Multi-level phase change memory device, program method thereof, and method and system including the same
JP2008276928A (ja) プリ読み出し動作抵抗移動回復を有するマルチプルレベルセル相変化メモリ装置、そのメモリ装置を搭載したメモリシステム、そのメモリ装置を読み出す方法
CN1574093A (zh) 在相变存储器件中的用于脉冲宽度控制的器件和方法
US20100244023A1 (en) Programmable resistance memory
KR20080044792A (ko) 데이터 보유의 감소를 방지하는 시스템
KR101201858B1 (ko) 반도체 메모리 장치
US8194440B2 (en) Phase change memory device having multiple reset signals and operating method thereof
CN109754835B (zh) 存储装置
KR20100008627A (ko) 상 변화 메모리 장치 및 제어 방법
KR100929297B1 (ko) 상 변화 메모리 장치, 형성 방법 및 이를 이용한멀티미디어 저장 장치
KR100905169B1 (ko) 상 변화 메모리 장치의 동작방법
KR20130123908A (ko) 비휘발성 반도체 장치
KR20100015196A (ko) 상 변화 메모리의 번인 테스트 제어 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination