CN101185239B - 信号转换电路 - Google Patents

Abstract

本发明提供一种信号转换电路(2)，该信号转换电路(2)具有差分放大器部(10)和源跟随器部(20)。当第1输入端子(5)和第2输入端子(6)被输入差分电压信号(INp和Inn)时，根据差分电压信号(INp和Inn)的电平进行以下任一模式的动作，即，仅差分放大器部(10)动作，差分放大部(10)器和源跟随器部(20)双方动作，仅源跟随器部(20)动作。差分放大器部(10)和源跟随器部(20)与由两个差分放大器电路构成的电路相比，元件数量少。由此，能够减小电路面积，减小消耗电流。并且，源跟随器部(20)以正转方式放大差分电压信号(INp和Inn)，所以能够实现高速化。

Description

信号转换电路 

技术领域

本发明涉及一种信号转换电路，特别涉及转换差分电压信号的同相电压的信号转换电路。 

背景技术

在接收差分电压信号的接收装置中，为了应对依赖于发送装置和传输线路状况的同相电压偏置和低压接口，要求较宽的输入同相电压。在这种接收装置中设有把输入差分信号的同相电压转换为预定的电压电平的信号转换电路。例如，在通过改变以电阻为终端的一对差分传输线路中的电流方向来收发数字信号的小振幅差分信号方式(LVDS：Low-Voltage Differential Signaling)的接收装置中，信号转换电路把输入同相电压转换为高于在NMOS晶体管的阈值(Vthn)上相加上预定的偏置电压而得到的值的电压，以使后级的高速NMOS差分放大器动作。并且，在推进低电源电压化的电子设备中，为了对电路确保动态范围，要求进行所谓的轨到轨(Rail to Rail)动作。 

专利文献1记载的输入轨到轨信号转换电路具有：n型晶体管接收输入信号的第1差分放大电路，和p型晶体管接收输入信号的第2差分放大电路。该信号转换电路中，第1放大电路在输入电压电平高于预定的阈值电压的区域动作，第2放大电路在输入电压电平低于预定的上限电压的区域动作，由此互补地实现输入轨到轨。 

专利文献1：日本特开2000-114892号公报 

在专利文献1记载的放大电路中，根据晶体管的负荷电容，动作速度受到限制，所以存在难以使电路的动作高速化的问题。并且，为了转换输入同相电压，必须准备两个差分放大电路，所以存在电路面积增大而且消耗电流增多的问题。 

发明内容

因此，本发明提供一种可以减小电路面积并且减小消耗电流，而且可以实现高速动作的信号转换电路。 

本发明的第1信号转换电路向第1输入端子和第2输入端子输入差分电压信号，对该差分电压信号的同相电压电平进行转换，从第1输出端子和第2输出端子输出同相电压电平被转换后的差分电压信号，其特征在于，该第1信号转换电路具有：第1电阻器，其一端连接到高电位侧的电源，另一端连接到所述第1输出端子；第2电阻器，其一端连接到所述高电位侧的电源，另一端连接到所述第2输出端子；第1NMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极连接到所述第1输出端子，该栅电极连接到所述第2输入端子；第2NMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极连接到所述第2输出端子，该栅电极连接到所述第1输入端子；第1PMOS晶体管，其具有源电极、栅电极、以及漏电极，该源电极连接到所述第1输出端子，该栅电极连接到所述第1输入端子，该漏电极连接到低电位侧的电源；第2PMOS晶体管，其具有源电极、栅电极、以及漏电极，该源电极连接到所述第2输出端子，该栅电极连接到所述第2输入端子，该漏电极连接到所述低电位侧的电源；以及电流源，其设在所述第1NMOS晶体管的源电极与所述低电位侧的电源之间且所述第2NMOS晶体管的源电极与所述低电位侧的电源之间的位置，用于产生恒定电流。 

在该第1信号转换电路中，第1电阻器、第2电阻器、第1NMOS晶体管和第2NMOS晶体管构成差分放大器。并且，第1PMOS晶体管和第2PMOS晶体管成为源跟随器(source follower)。第1输入端子和第2输入端子连接到差分放大器和源跟随器。因此，在第1输入端子和第2输入端子被输入差分电压信号时，根据该差分电压信号的电平，进行以下任一模式的动作，即，仅差分放大器动作，差分放大器和源跟随器双方动作，仅源跟随器动作。在差分放大器进行了动作时，从电流源产生的恒定电流流向差分放大器。结果，从第1输出端子和第2输出端子输出预定电平的差分电压信号。在源跟随器进行了动作时，从第1输出端子和第2输出端子 输出电平比所输入的差分电压信号高的差分电压信号。这样，本发明的第1信号转换电路由NMOS晶体管的差分放大器和PMOS晶体管的源跟随器构成，所以能够以输入轨到轨进行高速动作。并且，由差分放大器和源跟随器构成的本发明的第1信号转换电路与具有两个差分放大器的电路相比，由于由数量较少的元件构成，所以能够减小电路面积，并且减小消耗电流。 

本发明的第2信号转换电路向第1输入端子和第2输入端子输入差分电压信号，对该差分电压信号的同相电压电平进行转换，从第1输出端子和第2输出端子输出同相电压电平被转换后的差分电压信号，其特征在于，该第2信号转换电路具有：第1电阻器，其一端连接至低电位侧的电源，另一端连接至所述第1输出端子；第2电阻器，其一端连接至所述低电位侧的电源，另一端连接至所述第2输出端子；第1PMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极连接至所述第1输出端子，该栅电极连接至所述第2输入端子；第2PMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极连接至所述第2输出端子，该栅电极连接至所述第1输入端子；第1NMOS晶体管，其具有源电极、栅电极、以及漏电极，该源电极连接至所述第1输出端子，该栅电极连接至所述第1输入端子，该漏电极连接至高电位侧的电源；第2NMOS晶体管，其具有源电极、栅电极、以及漏电极，该源电极连接至所述第2输出端子，该栅电极连接至所述第2输入端子，该漏电极连接至所述高电位侧的电源；以及电流源，其设在所述第1PMOS晶体管的源电极与所述高电位侧的电源之间且所述第2PMOS晶体管的源电极与所述高电位侧的电源之间的位置，用于产生恒定电流。 

在该第2信号转换电路中，第1电阻器、第2电阻器、第1NMOS晶体管和第2NMOS晶体管构成差分放大器。并且，第1PMOS晶体管和第2PMOS晶体管成为源跟随器。从第1输入端子和第2输入端子向差分放大器和源跟随器输入差分电压信号。与前面叙述的第1信号转换电路相同，与具有两个差分放大器的电路相比，由于由数量较少的元件构成差分放大器和源跟随器，所以能够减小电路面积，并且减小消耗电流。而且，作为源跟随器的第1NMOS晶体管和第2NMOS晶体管以正转方式来放大电压信号，所以能够实现高速化。 

本发明的第3信号转换电路向第1输入端子和第2输入端子输入差分电压信号，对该差分电压信号的同相电压电平进行转换，从第1输出端子和第2输出端子输出同相电压电平被转换后的差分电压信号，其特征在于，该第3信号转换电路具有：第1电阻器，其一端连接至高电位侧的电源，另一端连接至所述第1输出端子；第2电阻器，其一端连接至所述高电位侧的电源，另一端连接至所述第2输出端子；第1NMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极连接至所述第1输出端子，该栅电极连接至所述第2输入端子；第2NMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极连接至所述第2输出端子，该栅电极连接至所述第1输入端子；第3NMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极连接至所述第1输出端子，该栅电极被输入第1偏置电压；第4NMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极连接至所述第2输出端子，该栅电极被输入所述第1偏置电压；第1PMOS晶体管，其具有源电极、栅电极、以及漏电极，该源电极与所述第3NMOS晶体管的所述源电极连接，该栅电极连接至所述第1输入端子，该漏电极连接至低电位侧的电源；第2PMOS晶体管，其具有源电极、栅电极、以及漏电极，该源电极与所述第4NMOS晶体管的所述源电极连接，该栅电极连接至所述第2输入端子，该漏电极连接至所述低电位侧的电源；以及电流源，其设在所述第1NMOS晶体管的源电极与所述低电位侧的电源之间且所述第2NMOS晶体管的源电极与所述低电位侧的电源之间的位置，用于产生恒定电流。 

在该第3信号转换电路中，包括：由第1电阻器、第2电阻器、第1NMOS晶体管和第2NMOS晶体管构成的差分放大器；和由第1PMOS晶体管、第2PMOS晶体管、第3NMOS晶体管和第4NMOS晶体管构成的源跟随器，所以与上述第1信号转换电路相同，可以根据输入到第1输入端子和第2输入端子的差分电压信号的电平，进行以下任一模式的动作，即，仅差分放大器动作，差分放大器和源跟随器双方动作，仅源跟随器动作。因此，根据该第3信号转换电路，能够以输入轨到轨来进行高速动作。并且，在该第3信号转换电路中，与具有两个差分放大器的电路相比，由于由数量 较少的元件构成，所以能够减小电路面积，并且减小消耗电流。 

在源跟随器中，如果输入到第1输入端子的差分电压信号的电平上升、输入到第2输入端子的差分电压信号的电平下降，则通过第1PMOS晶体管和第2PMOS晶体管进行正转放大，从第1输出端子输出的差分电压信号的电平上升，从第2输出端子输出的差分电压信号的电平下降。如果从第1输出端子输出的差分电压信号的电平、即第3NMOS晶体管的漏电压上升，则第3NMOS晶体管的源电压随之上升。这样，第3NMOS晶体管的栅电压被固定为第1偏置电压，所以流过第1PMOS晶体管和第3NMOS晶体管的电流减小，基于第1电阻器的电压下降量减小。结果，从第1输出端子输出的差分电压信号的电平进一步上升。另一方面，如果从第2输出端子输出的差分电压信号的电平、即第4NMOS晶体管的漏电压下降，则第4NMOS晶体管的源电压随之下降。这样，第4NMOS晶体管的栅电压被固定为第1偏置电压，所以流过第2PMOS晶体管和第4NMOS晶体管的电流增大，基于第2电阻器的电压下降量增大。结果，从第2输出端子输出的差分电压信号的电平进一步下降。这样，在源跟随器中，借助第3NMOS晶体管和第4NMOS晶体管的作用，正转放大被增强，正转放大增益增大。 

因此，根据该第3信号转换电路，不必增大第1电阻器的电阻值和第2电阻器的电阻值，即可增大增益。并且，根据该第3信号转换电路，由于电流增大即晶体管尺寸(栅宽度/栅长度)的增大，不必增大差分放大器的晶体管(第1NMOS晶体管和第2NMOS晶体管)和源跟随器的晶体管(第1PMOS晶体管和第2PMOS晶体管)的互导，即可增大增益。因此，根据该第3信号转换电路，可以减小高速特性的降低、电路面积的增大和消耗功率的增大，并且可以增大增益，可以减小差分电压信号的信号质量的下降。 

本发明的第4信号转换电路的特征在于，在上述第3信号转换电路中，还具有：第3PMOS晶体管，其具有源电极、栅电极、以及漏电极，该源电极连接至所述第1输出端子，该栅电极连接至所述第1输入端子；第4PMOS晶体管，其具有源电极、栅电极、以及漏电极，该源电极连接至所述第2输出端子，该栅电极连接至所述第2输入端子；第5NMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极与所述第3PMOS晶 体管的所述漏电极连接，该栅电极被输入第2偏置电压，该源电极连接至所述低电位侧的电源；以及第6NMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极与所述第4PMOS晶体管的所述漏电极连接，该栅电极被输入所述第2偏置电压，该源电极连接至所述低电位侧的电源。 

该第4信号转换电路除了由第1PMOS晶体管、第2PMOS晶体管、第3NMOS晶体管和第4NMOS晶体管构成，用于上述的正转放大增益的放大的第1源跟随器之外，还具有第2源跟随器，其由第3PMOS晶体管、第4PMOS晶体管、第5NMOS晶体管和第6NMOS晶体管构成，用于进行正转放大。 

在第1源跟随器中，为了进行正转放大增益的放大，在第1PMOS晶体管和第2PMOS晶体管的高电位侧分别插入有第3NMOS晶体管和第4NMOS晶体管，所以可动作的差分电压信号的电平上限值比第1偏置电压值(例如高电位侧的电源电压值)低NMOS晶体管的阈值和PMOS晶体管的阈值的相加值的量。在此，当发生伴随低功耗化的电源电压下降、伴随结温上升的晶体管阈值的增大等时，在第1源跟随器中，可动作的差分电压信号的电平上限值有可能在差分放大器的可动作的差分电压信号的电平下限值即NMOS晶体管的阈值以下。即，有可能不存在差分放大器和第1源跟随器双方动作的模式。 

另一方面，在第2源跟随器中，第5NMOS晶体管和第6NMOS晶体管分别被插入于第3PMOS晶体管和第4PMOS晶体管的低电位侧，所以可动作的差分电压信号的电平上限值比第2偏置电压值(例如高电位侧的电源电压值)低PMOS晶体管的阈值的量。在此，在CMOS器件中，可以构成逻辑电路、例如逆变器是其必要条件，所以电源电压值大于NMOS晶体管的阈值和PMOS晶体管的阈值的相加值。因此，在第2源跟随器中，即使发生电源电压下降或晶体管的阈值增大等，可动作的差分电压信号的电平上限值也不会达到差分放大器可动作的差分电压信号的电平下限值以下。即，存在差分放大器和第2源跟随器双方动作的模式。因此，根据该第4信号转换电路，可以借助第1源跟随器的作用而增大增益，并且可以借助第2源跟随器的作用实现输入轨到轨动作。 

本发明的第5信号转换电路向第1输入端子和第2输入端子输入差 分电压信号，对该差分电压信号的同相电压电平进行转换，从第1输出端子和第2输出端子输出同相电压电平被转换后的差分电压信号，其特征在于，该第5信号转换电路具有：第1电阻器，其一端连接到低电位侧的电源，另一端连接到所述第1输出端子；第2电阻器，其一端连接到所述低电位侧的电源，另一端连接到所述第2输出端子；第1PMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极连接到所述第1输出端子，该栅电极连接到所述第2输入端子；第2PMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极连接到所述第2输出端子，该栅电极连接到所述第1输入端子；第3PMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极连接到所述第1输出端子，该栅电极被输入第1偏置电压；第4PMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极连接到所述第2输出端子，该栅电极被输入所述第1偏置电压；第1NMOS晶体管，其具有源电极、栅电极、以及漏电极，该源电极与所述第3PMOS晶体管的所述源电极连接，该栅电极连接到所述第1输入端子，该漏电极连接到高电位侧的电源；第2NMOS晶体管，其具有源电极、栅电极、以及漏电极，该源电极与所述第4PMOS晶体管的所述源电极连接，该栅电极连接到所述第2输入端子，该漏电极连接到所述高电位侧的电源；以及电流源，其设在所述第1PMOS晶体管的源电极与所述高电位侧的电源之间且所述第2PMOS晶体管的源电极与所述高电位侧的电源之间的位置，用于产生恒定电流。 

在该第5信号转换电路中，包括：由第1电阻器、第2电阻器、第1PMOS晶体管和第2PMOS晶体管构成的差分放大器；和由第1NMOS晶体管、第2NMOS晶体管、第3PMOS晶体管和第4PMOS晶体管构成的源跟随器，所以与上述第2信号转换电路相同，根据输入到第1输入端子和第2输入端子的差分电压信号的电平，可以进行以下任一模式的动作，即，仅差分放大器动作，差分放大器和源跟随器双方动作，仅源跟随器动作。因此，根据该第5信号转换电路，能够以输入轨到轨来进行高速动作。并且，在该第5信号转换电路中，与具有两个差分放大器的电路相比，由于由数量较少的元件构成，所以能够减小电路面积，并且减小消耗电流。 

在源跟随器中，如果输入到第1输入端子的差分电压信号的电平下降、输入到第2输入端子的差分电压信号的电平上升，则通过第1NMOS晶体管和第2NMOS晶体管进行正转放大，从第1输出端子输出的差分电压信号的电平下降，从第2输出端子输出的差分电压信号的电平上升。如果从第1输出端子输出的差分电压信号的电平、即第3PMOS晶体管的漏电压下降，则第3PMOS晶体管的源电压随之下降。这样，第3PMOS晶体管的栅电压被固定为第1偏置电压，所以流过第1NMOS晶体管和第3PMOS晶体管的电流减小，基于第1电阻器的电压下降量减小。结果，从第1输出端子输出的差分电压信号的电平进一步下降。另一方面，如果从第2输出端子输出的差分电压信号的电平、即第4PMOS晶体管的漏电压上升，则第4PMOS晶体管的源电压随之上升。这样，第4PMOS晶体管的栅电压被固定为第1偏置电压，所以流过第2NMOS晶体管和第4PMOS晶体管的电流增大，基于第2电阻器的电压下降量增大。结果，从第2输出端子输出的差分电压信号的电平进一步上升。这样，在源跟随器中，借助第3PMOS晶体管和第4PMOS晶体管的作用，正转放大被增强，正转放大增益增大。 

因此，根据该第5信号转换电路，不必增大第1电阻器的电阻值和第2电阻器的电阻值，即可增大增益。并且，根据该第5信号转换电路，由于电流增大即晶体管尺寸(栅宽度/栅长度)的增大，不必增大差分放大器的晶体管(第1PMOS晶体管和第2PMOS晶体管)及源跟随器的晶体管(第1NMOS晶体管和第2NMOS晶体管)的互导，即可增大增益。因此，根据该第5信号转换电路，可以减小高速特性的降低、电路面积的增大和消耗功率的增大，并且可以增大增益，可以减小差分电压信号的信号质量的下降。 

本发明的第6信号转换电路的特征在于，在上述第5信号转换电路中，还具有：第3NMOS晶体管，其具有源电极、栅电极、以及漏电极，该源电极连接至所述第1输出端子，该栅电极连接至所述第1输入端子；第4NMOS晶体管，其具有源电极、栅电极、以及漏电极，该源电极连接至所述第2输出端子，该栅电极连接至所述第2输入端子；第5PMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极与所述第3NMOS晶体管的所述漏电极连接，该栅电极被输入第2偏置电压，该源电极连接到 所述高电位侧的电源；以及第6PMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极与所述第4NMOS晶体管的所述漏电极连接，该栅电极被输入所述第2偏置电压，该源电极连接到所述高电位侧的电源。 

该第6信号转换电路除了由第1NMOS晶体管、第2NMOS晶体管、第3PMOS晶体管和第4PMOS晶体管构成，用于上述的正转放大增益的放大的第1源跟随器之外，还具有第2源跟随器，其由第3NMOS晶体管、第4NMOS晶体管、第5PMOS晶体管和第6PMOS晶体管构成，用于进行正转放大。 

在第1源跟随器中，为了进行正转放大增益的放大，在第1NMOS晶体管和第2NMOS晶体管的低电位侧分别插入有第3PMOS晶体管和第4PMOS晶体管，所以可动作的差分电压信号的电平下限值比第1偏置电压值(例如低电位侧的电源电压值)低PMOS晶体管的阈值和NMOS晶体管的阈值的相加值的量。在此，当发生伴随低功耗化的电源电压绝对值下降、伴随结温上升的晶体管阈值的增大等时，在第1源跟随器中，可动作的差分电压信号的电平下限值有可能在差分放大器的可动作的差分电压信号的电平上限值即PMOS晶体管的阈值以上。即，有可能不存在差分放大器和第1源跟随器双方动作的模式。 

另一方面，在第2源跟随器中，第5PMOS晶体管和第6PMOS晶体管分别插入于第3NMOS晶体管和第4NMOS晶体管的高电位侧，所以可动作的差分电压信号的电平下限值比第2偏置电压值(例如低电位侧的电源电压值)高NMOS晶体管的阈值的量。在此，在CMOS器件中，可以构成逻辑电路、例如逆变器是其必要条件，所以电源电压绝对值大于NMOS晶体管的阈值和PMOS晶体管的阈值的相加值。因此，在第2源跟随器中，即使发生电源电压绝对值的下降或晶体管的阈值增大等，可动作的差分电压信号的电平下限值也不会达到差分放大器的可动作的差分电压信号的电平上限值以上。即，存在差分放大器和第2源跟随器双方动作的模式。因此，根据该第6信号转换电路，可以借助第1源跟随器的作用来增大增益，并且可以借助第2源跟随器的作用来实现输入轨到轨动作。 

如以上说明的那样，根据本发明的信号转换电路，可以减小电路面 积，减小消耗电流，并且可以实现高速动作。 

附图说明

图1是包括本发明的第1实施方式涉及的信号转换电路的轨到轨式差分放大电路的结构图。 

图2是本发明的第1实施方式涉及的信号转换电路的电路图。 

图3是表示信号转换电路的输入同相电压和输出同相电压的关系的曲线图。 

图4是本发明的第2实施方式涉及的信号转换电路的电路图。 

图5是本发明的第3实施方式涉及的信号转换电路的电路图。 

图6是本发明的第4实施方式涉及的信号转换电路的电路图。 

图7是本发明的第5实施方式涉及的信号转换电路的电路图。 

图8是本发明的第6实施方式涉及的信号转换电路的电路图。 

标号说明 

1轨到轨电路；2、30、2A、2B、30A、30B信号转换电路；4差分放大电路；5第1输入端子；6第2输入端子；7第1输出端子；8第2输出端子；10、40差分放大部；11、41第1电阻器；12、42第2电阻器；14、52第1NMOS晶体管；16、54第2NMOS晶体管；18、48电流源；20、50、20A、20B、50A、50B源跟随器部；22、44第1PMOS晶体管；24、46第2PMOS晶体管；23、58第3NMOS晶体管；25、59第4NMOS晶体管；26、53第3PMOS晶体管；27、55第4PMOS晶体管；28第5NMOS晶体管；29第6NMOS晶体管；56第5PMOS晶体管；57第6PMOS晶体管；INp、INn差分电压信号；OUT1p、OUT1n、OUT2p、OUT2n差分电压信号。 

具体实施方式

以下，参照附图说明涉及信号转换电路的本发明的实施方式。在可能的情况下，对相同部分赋予相同标号。 

[第1实施方式] 

图1是包括本发明的第1实施方式涉及的信号转换电路的轨到轨式差分放大电路的结构图。该轨到轨电路1是获取较宽的同相电压范围的输入信号，并进行预定的放大后输出的差分放大电路，例如用于LVDS的接收装置中。轨到轨电路1包括：信号转换电路2，其把所输入的差分电压信号的同相电压电平转换为预定的同相电压电平；差分放大电路4，其将被转换为预定的同相电压电平的转换差分电压信号放大。 

信号转换电路2的第1输入端子5和第2输入端子6分别被输入差分电压信号INp和INn。信号转换电路2把该差分电压信号INp和INn的同相电压电平转换为预定的同相电压电平，并分别作为差分电压信号OUT1p和OUT1n从第1输出端子7和第2输出端子8输出。差分放大电路4分别获取差分电压信号OUT1p和OUT1n，进行电压放大并输出放大后的差分电压信号OUT1p和OUT1n。 

图2是本发明的第1实施方式涉及的信号转换电路2的电路图。信号转换电路2具有进行差分放大动作的差分放大器部10、和进行源跟随动作的源跟随器部20。 

差分放大器部10由第1NMOS晶体管14和第2NMOS晶体管16构成，还具有第1电阻器11、第2电阻器12和电流源18。第1电阻器11的一端连接到高电位侧的电源Vdd，另一端连接到第1输出端子7。第2电阻器12的一端连接到高电位侧的电源Vdd，另一端连接到第2输出端子8。第1NMOS晶体管14的漏电极连接到第1输出端子7，源电极连接到电流源18，栅电极连接到第2输入端子6。第2NMOS晶体管16的漏电极连接到第2输出端子8，源电极连接到电流源18，栅电极连接到第1输入端子5。电流源18设在第1NMOS晶体管14的源电极及第2NMOS晶体管16的源电极与低电位侧的电源Vss之间，用于产生恒定电流Iss。 

源跟随器部20具有作为源跟随器而动作的第1PMOS晶体管22和第2PMOS晶体管24。更加具体地讲，第1PMOS晶体管22的源电极连接到第1输出端子7，栅电极连接到第1输入端子5，漏电极连接到低电位侧的电源Vss。第2PMOS晶体管24的源电极连接到第2输出端子8，栅电极连接到第2输入端子6，漏电极连接到低电位侧的电源Vss。另外， 在图2中为了方便，分开示出第2NMOS晶体管16的栅电极所连接的第1输入端子5、和第1PMOS晶体管22的栅电极所连接的第1输入端子5，但它们是同一端子。关于第1NMOS晶体管14的栅电极所连接的第2输入端子6、和第2PMOS晶体管24的栅电极所连接的第2输入端子6也相同。 

下面，说明信号转换电路2的动作。图3是表示信号转换电路2中的输入同相电压和输出同相电压的关系的曲线图。在此，把第1电阻器11和第2电阻器12的电阻值表示为R。并且，把第1NMOS晶体管14和第2NMOS晶体管16的阈值表示为Vthn，把第1PMOS晶体管22和第2PMOS晶体管24的阈值表示为Vthp。另外，把基于输入到第1输入端子5的差分电压信号INp和输入到第2输入端子6的差分电压信号INn的输入同相电压的电平表示为Vic，把基于从第1输出端子7输出的差分电压信号OUT1p和从第2输出端子8输出的差分电压信号OUT1n的输出同相电压的电平表示为Voc。信号转换电路2在以下区域中分别进行不同的动作，(i)输入同相电压电平Vic在Vdd-Vthp以上Vdd以下的区域A，(ii)输入同相电压电平Vic在Vss以上Vthn以下的区域B，(iii)输入同相电压电平Vic在Vthn以上Vdd-Vthp以下的区域C。以下，说明信号转换电路2在各个区域中的动作。 

(i)输入同相电压电平Vic在Vdd-Vthp以上Vdd以下(区域A)的情况，差分放大器部10的第1NMOS晶体管14和第2NMOS晶体管16动作，源跟随器部20不动作。该情况时，输出同相电压电平Voc可以利用下式(1)表示。 

式(1) 

$\mathrm{Voc}=\mathrm{Vdd}-\frac{\mathrm{RIss}}{2}\·\·\·\left(1\right)$

从第1输出端子7和第2输出端子8分别输出上述电平的同相电压的差分电压信号OUT1p和OUT1n。 

(ii)输入同相电压电平Vic在Vss以上Vthn以下(区域B)的情况，源跟随器部20的第1PMOS晶体管22和第2PMOS晶体管24动作，差分放大器部10不动作。该情况时，第1PMOS晶体管22和第2PMOS 晶体管24构成源跟随器电路，所以输出同相电压电平Voc可以利用下式(2)表示。 

式(2) 

Voc＝Vdd-RI＝Δ+Vic+Vthp  …(2) 

其中，Δ表示被输入了上述电平的差分电压信号的第1PMOS晶体管22或第2PMOS晶体管24的过驱动(over drive)电压，I表示从这种PMOS晶体管的漏电极侧流向源电极侧的电流的值。从第1输出端子7和第2输出端子8分别输出上述电平的同相电压的差分电压信号OUT1p和OUT1n。另外，电流I可以利用下式(3)表示。 

式(3) 

$I=\frac{{\mathrm{\βp\Δ}}^2}{2}\·\·\·\left(3\right)$

其中，βp表示电流放大率。根据式(2)和式(3)，过驱动电压Δ可以利用下式(4)表示。 

式(4) 

$\mathrm{\Δ}=\frac{\sqrt{1+2\mathrm{R\βp}(\mathrm{Vdd}-\mathrm{Vic}-\mathrm{Vthp})}-1}{\mathrm{R\βp}}\·\·\·\left(4\right)$

(iii)输入同相电压电平Vic在Vthn以上Vdd-Vthp以下(区域C)的情况，差分放大器部10和源跟随器部20均动作。即，差分放大器部10和源跟随器部20向第1输出端子7提供分别与输入信号是相同符号的变位电压，向第2输出端子8提供分别与输入信号是相同符号的变位电压，使第1输出端子7和第2输出端子8相互协作动作并产生差分电压信号OUT1p和OUT1n。利用该差分电压信号OUT1p和OUT1n确定输出同相电压电平Voc。 

另外，在信号转换电路2中，电流源18、第1电阻器11、第2电阻器12、第1NMOS晶体管14、第2NMOS晶体管16、第1PMOS晶体管22和第2PMOS晶体管24的尺寸和值分别满足上述的式(1)～(4)，而且被调整为使输出同相电压电平Voc进入差分放大电路4的动作区域。 

如上所述，在信号转换电路2中，当第1输入端子5和第2输入端子6分别被输入差分电压信号INp和INn时，根据输入同相电压电平Vic、 即差分电压信号INp和INn的电平，进行以下任一模式的动作，即，仅差分放大器部10动作，差分放大器部10和源跟随器部20双方动作，仅源跟随器部20动作。当输入同相电压电平Vic在仅差分放大器部10动作的区域A与差分放大器部10和源跟随器部20动作的区域C的边界、即Vdd-Vthp附近变动时，随着差分放大器部10和源跟随器部20中的一方的动作增强，另一方的动作减弱。当输入同相电压电平Vic在仅源跟随器部20动作的区域B与差分放大器部10和源跟随器部20动作的区域C的边界、即电压Vthn附近变动时，随着差分放大器部10和源跟随器部20中的一方的动作增强，另一方的动作减弱。因此，相对于从Vss到Vdd的输入同相电压电平Vic的变化，可以获得平滑且连续的输出同相电压电平Voc。 

构成信号转换电路2的差分放大器部10和源跟随器部20，与由两个差分放大器电路构成的电路相比，由于元件数量少，所以能够减小电路面积，并且减小消耗电流。并且，源跟随器部20的第1PMOS晶体管22和第2PMOS晶体管24将差分电压信号INp和INn正转放大，所以与反转放大电路相比，负荷电容减小，可以实现高速动作。另外，源跟随器的动作速度不依赖于第1PMOS晶体管22和第2PMOS晶体管24的尺寸，所以能够在保持电路的高速性的状态下，减小第1PMOS晶体管22和第2PMOS晶体管24的尺寸。结果，可以减小输入电容，实现高速动作的信号转换电路2。 

[第2实施方式] 

下面，说明本发明的第2实施方式。图4是本发明的第2实施方式涉及的信号转换电路的电路图。信号转换电路30与前面叙述的信号转换电路2同样地，是用于轨到轨式差分放大电路的电路，把所输入的差分电压信号的同相电压电平转换为预定的同相电压电平。信号转换电路30的第1输入端子31和第2输入端子32分别被输入差分电压信号INp和INn。信号转换电路30把该差分电压信号INp和INn的同相电压电平转换为预定的同相电压电平，并分别作为差分电压信号OUT2p和OUT2n从第1输出端子33和第2输出端子34输出。图1所示的差分放大电路4 分别获取差分电压信号OUT2p和OUT2n，进行电压放大并输出放大后的差分电压信号OUT2p和OUT2n。 

信号转换电路30形成在p型半导体基板上，具有进行差分放大动作的差分放大器部40、和进行源跟随动作的源跟随器部50。 

差分放大器部40由第1PMOS晶体管44和第2PMOS晶体管46构成，还具有第1电阻器41、第2电阻器42和电流源48。第1电阻器41的一端连接到低电位侧的电源Vss，另一端连接到第1输出端子33。第2电阻器42的一端连接到低电位侧的电源Vss，另一端连接到第2输出端子34。第1PMOS晶体管44的漏电极连接到第1输出端子33，源电极连接到电流源48，栅电极连接到第2输入端子32。第2PMOS晶体管46的漏电极连接到第2输出端子34，源电极连接到电流源48，栅电极连接到第1输入端子31。电流源48设在第1PMOS晶体管44的源电极及第2PMOS晶体管46的源电极与高电位侧的电源Vdd之间，用于产生恒定电流Iss。 

源跟随器部50具有作为源跟随器而动作的第1NMOS晶体管52和第2NMOS晶体管54。更加具体地讲，第1NMOS晶体管52的源电极连接到第1输出端子33，栅电极连接到第1输入端子31，漏电极连接到高电位侧的电源Vdd。第2NMOS晶体管54的源电极连接到第2输出端子34，栅电极连接到第2输入端子32，漏电极连接到高电位侧的电源Vdd。另外，在图4中为了方便，分开示出第2PMOS晶体管46的栅电极所连接的第1输入端子31、和第1NMOS晶体管52的栅电极所连接的第1输入端子31，但它们是同一端子。关于第1PMOS晶体管44的栅电极所连接的第2输入端子32、和第2NMOS晶体管54的栅电极所连接的第2输入端子32也相同。 

下面，说明信号转换电路30的动作。在此，把第1电阻器41和第2电阻器42的电阻值表示为R。并且，把第1PMOS晶体管44和第2PMOS晶体管46的阈值表示为Vthp，把第1NMOS晶体管52和第2NMOS晶体管54的阈值表示为Vthn。另外，把基于输入到第1输入端子31的差分电压信号INp和输入到第2输入端子32的差分电压信号INn的输入同 相电压的电平表示为Vic，把基于从第1输出端子33输出的差分电压信号OUT2p和从第2输出端子34输出的差分电压信号OUT2n的输出同相电压的电平表示为Voc。信号转换电路30在以下区域中分别进行不同的动作，(i)输入同相电压电平Vic在Vss以上Vthn以下的区域，(ii)输入同相电压电平Vic在Vdd-Vthp以上Vdd以下的区域，(iii)输入同相电压电平Vic在Vthn以上Vdd-Vthp以下的区域。以下，说明信号转换电路30在各个区域中的动作。 

(i)输入同相电压电平Vic在Vss以上Vthn以下的情况，差分放大器部40的第1PMOS晶体管44和第2PMOS晶体管46动作，源跟随器部50不动作。该情况时，输出同相电压电平Voc可以利用下式(5)表示。 

式(5) 

$\mathrm{Voc}=\frac{\mathrm{RIss}}{2}\·\·\·\left(5\right)$

从第1输出端子33和第2输出端子34分别输出上述电平的同相电压的差分电压信号OUT2p和OUT2n。 

(ii)输入同相电压电平Vic在Vdd-Vthp以上Vdd以下的情况，源跟随器部50的第1NMOS晶体管52和第2NMOS晶体管54动作，差分放大器部40不动作。该情况时，第1NMOS晶体管52和第2NMOS晶体管54构成源跟随器电路，所以输出同相电压电平Voc可以利用下式(6)表示。 

式(6) 

Voc＝RI＝Vic-Δ-Vthn         …(6) 

其中，Δ表示被输入了上述电平的差分电压信号的第1NMOS晶体管52或第2NMOS晶体管54的过驱动电压，I表示从这种NMOS晶体管的漏电极侧流向源电极侧的电流的值。从第1输出端子33和第2输出端子34分别输出上述电平的同相电压的差分电压信号OUT2p和OUT2n。另外，电流I可以利用下式(7)表示。 

式(7) 

$I=\frac{{\mathrm{\βn\Δ}}^2}{2}\·\·\·\left(7\right)$

其中，βn表示电流放大率。根据式(6)和式(7)，过驱动电压Δ可以利用下式(8)表示。 

式(8) 

$\mathrm{\Δ}=\frac{\sqrt{1+2\mathrm{R\βn}(\mathrm{Vic}-\mathrm{Vthn})}-1}{\mathrm{R\βn}}\·\·\·\left(8\right)$

(iii)输入同相电压电平Vic在Vthn以上Vdd-Vthp以下的情况，差分放大器部40和源跟随器部50均动作。即，差分放大器部40和源跟随器部50向第1输出端子33提供分别与输入信号是相同符号的变位电压，向第2输出端子34提供分别与输入信号是相同符号的变位电压，使第1输出端子33和第2输出端子34相互协作动作并产生差分电压信号OUT2p和OUT2n。利用该差分电压信号OUT2p和OUT2n确定输出同相电压电平Voc。 

另外，在信号转换电路30中，电流源48、第1电阻器41、第2电阻器42、第1PMOS晶体管44、第2PMOS晶体管46、第1NMOS晶体管52和第2NMOS晶体管54的尺寸和值分别符合上述的式(5)～(8)，而且被调整为使输出同相电压电平Voc进入差分放大电路4的动作区域。 

如上所述，在信号转换电路30中，当第1输入端子31和第2输入端子32分别被输入差分电压信号INp和INn时，根据输入同相电压电平Vic、即差分电压信号INp和INn的电平，进行以下任一模式的动作，即，仅差分放大器部40动作，差分放大器部40和源跟随器部50双方动作，仅源跟随器部50动作。当输入同相电压电平Vic在仅差分放大器部40动作的区域与差分放大器部40和源跟随器部50动作的区域的边界、即Vthn附近变动时，随着差分放大器部40和源跟随器部50中的一方的动作增强，另一方的动作减弱。当输入同相电压电平Vic在仅源跟随器部50动作的区域与差分放大器部40及源跟随器部50动作的区域的边界、即Vdd-Vthp附近变动时，随着差分放大器部40和源跟随器部50中的一方的动作增强，另一方的动作减弱。因此，相对于从Vss到Vdd的输入同相电压电平Vic的变化，可以获得平滑且连续的输出同相电压电平Voc。 

构成信号转换电路30的差分放大器部40和源跟随器部50，与由两个差分放大器电路构成的电路相比，由于元件数量少，所以能够减小电 路面积，并且减小消耗电流。并且，源跟随器部50的第1NMOS晶体管52和第2NMOS晶体管54将差分电压信号INp和INn正转放大，所以与反转放大电路相比，负荷电容减小，可以实现高速动作。另外，源跟随器的动作速度不依赖于第1NMOS晶体管52和第2NMOS晶体管54的尺寸，所以能够在保持电路的高速性的状态下，减小第1NMOS晶体管52和第2NMOS晶体管54的尺寸。结果，可以减小输入电容，实现高速动作的信号转换电路30。 

另外，信号转换电路30形成在p型半导体基板上，所以对于第1PMOS晶体管44和第2PMOS晶体管46，不需要考虑基板偏置效应。因此，可以扩大差分放大器部40的可动作范围，因而在缩小源跟随器部50的动作电压范围的情况下，即提高源跟随器部50的第1NMOS晶体管52和第2NMOS晶体管54的阈值的情况下，也能够充分保证信号转换电路30的动作。通过提高第1NMOS晶体管52和第2NMOS晶体管54的阈值，可以减小源跟随器部50中消耗的功率。结果，可以进一步减小信号转换电路30的消耗功率。 

[第3实施方式] 

图5是本发明的第3实施方式涉及的信号转换电路的电路图。图5所示的信号转换电路2A构成为具有源跟随器部20A，以取代信号转换电路2中的源跟随器部20，这一点与第1实施方式不同。信号转换电路2A的其他结构与信号转换电路2相同。 

源跟随器部20A相对源跟随器部20而言，还具有第3NMOS晶体管23和第4NMOS晶体管25，这一点与源跟随器部20不同。源跟随器部20A的其他结构与源跟随器部20相同。 

第3NMOS晶体管23的漏电极连接到第1输出端子7，第3NMOS晶体管23的源电极连接到第1PMOS晶体管22的源电极。第3NMOS晶体管23的栅电极被输入第1偏置电压。在本实施方式中，第1偏置电压是高电位侧的电源Vdd的电压。第1PMOS晶体管22的漏电极连接到低电位侧的电源Vss，第1PMOS晶体管22的栅电极连接到第1输入端子5。 

同样，第4NMOS晶体管25的漏电极连接到第2输出端子8，第 4NMOS晶体管25的源电极连接到第2PMOS晶体管24的源电极。第4NMOS晶体管25的栅电极被输入第1偏置电压。第2PMOS晶体管24的漏电极连接到低电位侧的电源Vss，第2PMOS晶体管24的栅电极连接到第2输入端子6。 

另外，优选第1PMOS晶体管22的背栅(back gate)端子连接到第1PMOS晶体管22的源电极，优选第2PMOS晶体管24的背栅端子连接到第2PMOS晶体管24的源电极。这样，通过使PMOS晶体管的背栅端子连接到源端子，从而可以相对于输入到栅电极的电压，增大导通电阻的变化。 

下面，说明信号转换电路2A的动作。信号转换电路2A与第1实施方式的信号转换电路2相同，当第1输入端子5和第2输入端子6分别被输入差分电压信号INp和INn时，根据输入同相电压电平Vic、即差分电压信号INp和INn的电压电平进行以下动作。在此，Vthn2表示第3NMOS晶体管23和第4NMOS晶体管25各自的阈值。 

(i)当输入同相电压电平Vic在Vdd-Vthp-Vthn2以上Vdd以下(相当于图3中的区域A)时，差分放大器部10动作，源跟随器部20A不动作，所以输出同相电压电平Voc由差分放大器部10确定。 

(ii)当输入同相电压电平Vic在Vss以上Vthn以下(相当于图3中的区域B)时，源跟随器部20A动作，差分放大器部10不动作，所以输出同相电压电平Voc由源跟随器部20A确定。 

(iii)当输入同相电压电平Vic在Vthn以上Vdd-Vthp-Vthn2以下(相当于图3中的区域C)时，差分放大器部10和源跟随器部20A均动作，所以输出同相电压电平Voc由差分放大器部10和源跟随器部20A双方确定。 

下面，具体说明源跟随器部20A的动作。在上述的(ii)和(iii)中，在源跟随器部20A动作时，如果输入到第1输入端子5的差分电压信号INp的电压电平上升，则第1PMOS晶体管22的栅-源间电压的绝对值减小，第1PMOS晶体管22的漏-源间的导通电阻值增大。这样，在第1PMOS晶体管22的漏-源间以及第3NMOS晶体管23的漏-源间流过 的电流减小，基于第1电阻器11的电压下降量减小。结果，从第1输出端子7输出的差分电压信号OUT1p的电压电平上升。 

另一方面，由于输入到第2输入端子6的差分电压信号INn的电压电平下降，所以第2PMOS晶体管24的栅-源间电压的绝对值增大，第2PMOS晶体管24的漏-源间的导通电阻值减小。这样，在第2PMOS晶体管24的漏-源间以及第4NMOS晶体管25的漏-源间流过的电流增大，基于第2电阻器1 2的电压下降量增大。结果，从第2输出端子8输出的差分电压信号OUT1n的电压电平下降。由此，在源跟随器部20A中进行正转放大动作。 

如上所述，如果从第1输出端子7输出的差分电压信号OUT1p的电压电平、即第3NMOS晶体管23的漏电压上升，则第3NMOS晶体管23的源电压随之上升，第3NMOS晶体管23的栅-源间电压的绝对值减小。这样，第3NMOS晶体管23的漏-源间的导通电阻值增大，在第1PMOS晶体管22的漏-源间以及第3NMOS晶体管23的漏-源间流过的电流进一步减小，基于第1电阻器11的电压下降量进一步减小。结果，从第1输出端子7输出的差分电压信号OUT1p的电压电平进一步上升。 

另一方面，由于从第2输出端子8输出的差分电压信号OUT1n的电压电平、即第4NMOS晶体管25的漏电压下降，所以第4NMOS晶体管25的源电压随之下降，第4NMOS晶体管25的栅-源间电压的绝对值增大。这样，第4NMOS晶体管25的漏-源间的导通电阻值减小，在第2PMOS晶体管24的漏-源间以及第4NMOS晶体管25的漏-源间流过的电流进一步增大，基于第2电阻器12的电压下降量进一步增大。结果，在从第2输出端子8输出的差分电压信号OUT1n的电压电平进一步下降。这样，在源跟随器部20A中，正转放大被增强，正转放大增益增大。 

同样，在源跟随器部20A中，在输入到第1输入端子5的差分电压信号INp的电压电平下降、输入到第2输入端子6的差分电压信号INn的电压电平上升时，正转放大被增强，以使得从第1输出端子7输出的差分电压信号OUT1p的电压电平下降，使得从第2输出端子8输出的差分电压信号OUT1n的电压电平上升。 

这样，在第3实施方式的信号转换电路2A中，由于具有差分放大器部10和源跟随器部20A，所以能够根据输入到第1输入端子5和第2输入端子6的差分电压信号的电压电平，进行以下任一模式的动作，即，仅差分放大器部10动作，差分放大器部10和源跟随器部20A双方动作，仅源跟随器部20A动作，可以获得与第1实施方式相同的优点。 

另外，在第3实施方式的信号转换电路2A中，基于源跟随器部20A中的第1PMOS晶体管22和第2PMOS晶体管24的正转放大，借助于第3NMOS晶体管23和第4NMOS晶体管25的作用而增强。因此，根据第3实施方式的信号转换电路2A，不必增大第1电阻器11的电阻值和第2电阻器12的电阻值，即可增大增益。并且，根据第3实施方式的信号转换电路2A，通过电流增大即晶体管尺寸(栅宽度/栅长度)的增大，不必增大差分放大器部10的晶体管(第1NMOS晶体管14和第2NMOS晶体管16)和源跟随器部20的晶体管(第1PMOS晶体管22和第2PMOS晶体管24)的互导，即可增大增益。因此，根据第3实施方式的信号转换电路2A，可以增大增益，且不会降低高速特性，不会大幅增大电路面积和消耗功率。 

根据具有该第3实施方式的信号转换电路2A的轨到轨电路1，由于在输入级具有高速而且高增益的信号转换电路2A，所以可以减小差分电压信号的信号质量下降。例如，可以缩短从轨到轨电路1输出的差分电压信号的迁移时间(上升时间和下降时间)。结果，在轨到轨电路1的后级的串-并行转换电路和信号识别电路等中，可以减小同步信号间相位的AC定时偏差。该效果在由于降低功耗即低电压化引起差分电压信号的信号质量下降的情况下具有很大的效果。 

[第4实施方式] 

图6是本发明的第4实施方式涉及的信号转换电路的电路图。图6所示的信号转换电路2B构成为具有源跟随器部20B，以取代信号转换电路2A中的源跟随器部20A，这一点与第3实施方式不同。信号转换电路2B的其他结构与信号转换电路2A相同。 

源跟随器部20B相对于源跟随器部20A而言还具有第3PMOS晶体 管26、第4PMOS晶体管27、第5NMOS晶体管28和第6NMOS晶体管29，这一点与源跟随器部20A不同。源跟随器部20B的其他结构与源跟随器部20A相同。 

第3PMOS晶体管26的源电极连接到第3NMOS晶体管23的漏电极和第1输出端子7，第3PMOS晶体管26的栅电极连接到第1PMOS晶体管22的栅电极和第1输入端子5。第3PMOS晶体管26的漏电极连接到第5NMOS晶体管28的漏电极，第5NMOS晶体管28的源电极连接到低电位侧的电源Vss。第5NMOS晶体管28的栅电极被输入第2偏置电压。在本实施方式中，第2偏置电压是高电位侧的电源Vdd的电压，但不限于电源Vdd的电压，只要是使第5NMOS晶体管28导通的电压，不妨碍源跟随器动作的电压即可。 

同样，第4PMOS晶体管27的源电极连接到第4NMOS晶体管25的漏电极和第2输出端子8，第4PMOS晶体管27的栅电极连接到第2PMOS晶体管24的栅电极和第2输入端子6。第4PMOS晶体管27的漏电极连接到第6NMOS晶体管29的漏电极，第6NMOS晶体管29的源电极连接到低电位侧的电源Vss。第6NMOS晶体管29的栅电极被输入第2偏置电压。 

另外，优选第3PMOS晶体管26的背栅端子连接到第3PMOS晶体管26的源电极，优选第4PMOS晶体管27的背栅端子连接到第4PMOS晶体管27的源电极。这样，通过使PMOS晶体管的背栅端子连接到源端子，相对于输入到栅电极的电压，可以增大导通电阻的变化。在以下的说明中，把由第1PMOS晶体管22、第2PMOS晶体管24、第3NMOS晶体管23和第4NMOS晶体管25构成的源跟随器称为第1源跟随器部20c，把由第3PMOS晶体管26、第4PMOS晶体管27、第5NMOS晶体管28和第6NMOS晶体管29构成的源跟随器称为第2源跟随器部20d。 

下面，说明信号转换电路2B的动作。信号转换电路2B与第3实施方式的信号转换电路2A相同，当第1输入端子5和第2输入端子6分别被输入差分电压信号INp和INn时，根据输入同相电压电平Vic、即差分电压信号INp和INn的电压电平进行以下动作。 

(i)当输入同相电压电平Vic在Vdd-Vthp以上Vdd以下(相当于图3中的区域A)时，差分放大器部10动作，源跟随器部20B不动作，所以输出同相电压电平Voc由差分放大器部10确定。 

(ii)当输入同相电压电平Vic在Vss以上Vthn以下(相当于图3中的区域B)时，源跟随器部20B动作，差分放大器部10不动作，所以输出同相电压电平Voc由源跟随器部20B确定。 

(iii)当输入同相电压电平Vic在Vthn以上Vdd-Vthp以下(相当于图3中的区域C)时，差分放大器部10和源跟随器部20B均动作，所以输出同相电压电平Voc由差分放大器部10和源跟随器部20B双方确定。 

下面，具体说明源跟随器部20B的动作。另外，源跟随器部20B中的第1源跟随器部20c的正转放大动作与第3实施方式的源跟随器部20A相同。 

当在上述的(ii)和(iii)中，源跟随器部20B中的第2源跟随器部20d动作时，如果输入到第1输入端子5的差分电压信号INp的电压电平上升，则第3PMOS晶体管26的栅-源间电压的绝对值减小，第3PMOS晶体管26的漏-源间的导通电阻值增大。这样，在第3PMOS晶体管26的漏-源间以及第5NMOS晶体管28的漏-源间流过的电流减小，基于第1电阻器11的电压下降量减小。结果，从第1输出端子7输出的差分电压信号OUT1p的电压电平上升。 

另一方面，由于输入到第2输入端子6的差分电压信号INn的电压电平下降，所以第4PMOS晶体管27的栅-源间电压的绝对值增大，第4PMOS晶体管27的漏-源间的导通电阻值减小。这样，在第4PMOS晶体管27的漏-源间以及第6NMOS晶体管29的漏-源间流过的电流增大，基于第2电阻器12的电压下降量增大。结果，从第2输出端子8输出的差分电压信号OUT1n的电压电平下降。由此，在源跟随器部20B中的第2源跟随器部20d中也进行正转放大动作。 

同样，在源跟随器部20B中的第2源跟随器部20d中，当输入到第1输入端子5的差分电压信号INp的电压电平下降、输入到第2输入端子 6的差分电压信号INn的电压电平上升时，进行正转放大动作，以使得从第1输出端子7输出的差分电压信号OUT1p的电压电平下降，使得从第2输出端子8输出的差分电压信号OUT1n的电压电平上升。 

源跟随器部20B在第1输入端子5和第2输入端子6分别被输入差分电压信号INp和INn时，根据输入同相电压电平Vic、即差分电压信号INp和INn的电压电平进行以下动作。 

(iv)当输入同相电压电平Vic在Vss以上Vdd-Vthp-Vthn2以下时，源跟随器部20B中的第1源跟随器部20c和第2源跟随器部20d均动作。 

(v)当输入同相电压电平Vic在Vdd-Vthp-Vthn2以上Vdd-Vthp以下时，源跟随器部20B中的第2源跟随器部20d动作，但第1源跟随器部20c不动作。 

在此，在发生伴随低功耗化的电源Vdd的电压下降、伴随结温上升的晶体管的阈值Vthn、Vthn2、Vthp增大等时，源跟随器部20B中的第1源跟随器部20c的可动作的输入同相电压电平Vic的上限值Vdd-Vthp-Vthn2有可能小于差分放大器部10的可动作的输入同相电压电平Vic的下限值Vthn。即，在第3实施方式的信号转换电路2A中，不存在差分放大器部10和源跟随器部20A同时动作的输入同相电压区域，有可能不能进行输入轨到轨动作。此时的关系式利用式(9)表示。 

Vdd-Vthp-Vthn2＜Vthn    ......(9) 

如果差分放大器部10中的晶体管与源跟随器部20B中的晶体管是相同类型，则大致Vthn＝Vthn2，所以上述式(9)利用下式(10)表示。 

Vdd＜2Vthn+Vthp    ......(10) 

根据上述式(10)，表示电源电压小于晶体管阈值的3倍的值。 

但是，在CMOS器件中，可以构成逻辑电路、例如逆变器是其必要条件，所以下述条件式成立。 

Vdd≥Vthn+Vthp 

Vdd-Vthp≥Vthn  ......(11) 

根据上述式(11)可知，源跟随器部20B中的第2源跟随器部20d的可动作的输入同相电压电平Vic的上限值Vdd-Vthp，大于差分放大器 部10的可动作的输入同相电压电平Vic的下限值Vthn。即，在第4实施方式中，可知存在差分放大器部10和源跟随器部20B中的第2源跟随器部20d同时动作的输入同相电压区域，能够进行输入轨到轨动作。 

这样，在第4实施方式的信号转换电路2B中，由于具有差分放大器部10和源跟随器部20B，所以能够根据输入到第1输入端子5和第2输入端子6的差分电压信号的电压电平，进行以下任一模式的动作，即，仅差分放大器部10动作，差分放大器部10和源跟随器部20B双方动作，仅源跟随器部20B动作。并且，在第4实施方式的信号转换电路2B中，源跟随器部20B中的第1源跟随器部20c具有第3NMOS晶体管23和第4NMOS晶体管25，所以能够借助这些晶体管的作用而增强正转放大，可以增大正转放大增益。因此，在第4实施方式的信号转换电路2B中，也能够获得与第3实施方式相同的优点。 

另外，根据第4实施方式的信号转换电路2B，由于具有由第3PMOS晶体管26、第4PMOS晶体管27、第5NMOS晶体管28和第6NMOS晶体管29构成的第2源跟随器20d，所以即使由于伴随低功耗化的低电源电压化和温度变动，导致不存在差分放大器部10和源跟随器部20B中的第1源跟随器部20c同时动作的输入同相电压区域，也存在差分放大器部10和源跟随器部20B中的第2源跟随器部20d同时动作的输入同相电压区域。因此，根据第4实施方式的信号转换电路2B，可以进行输入轨到轨动作。 

[第5实施方式] 

图7是本发明的第5实施方式涉及的信号转换电路的电路图。图7所示的信号转换电路30A构成为具有源跟随器部50A，以取代信号转换电路30中的源跟随器部50，这一点与第2实施方式不同。信号转换电路30A的其他结构与信号转换电路30相同。 

源跟随器部50A相对于源跟随器部50而言还具有第3PMOS晶体管53、第4PMOS晶体管55，这一点与源跟随器部50不同。源跟随器部50A的其他结构与源跟随器部50相同。 

第3PMOS晶体管53的漏电极连接到第1输出端子33，第3PMOS 晶体管53的源电极连接到第1NMOS晶体管52的源电极。第3PMOS晶体管53的栅电极被输入第1偏置电压。在本实施方式中，第1偏置电压是低电位侧的电源Vss的电压。第1NMOS晶体管52的漏电极连接到高电位侧的电源Vdd，第1NMOS晶体管52的栅电极连接到第1输入端子31。 

同样，第4PMOS晶体管55的漏电极连接到第2输出端子34，第4PMOS晶体管55的源电极连接到第2NMOS晶体管54的源电极。第4PMOS晶体管55的栅电极被输入第1偏置电压。第2NMOS晶体管54的漏电极连接到高电位侧的电源Vdd，第2NMOS晶体管54的栅电极连接到第2输入端子32。 

另外，优选第1NMOS晶体管52的背栅端子连接到第1NMOS晶体管52的源电极，优选第2NMOS晶体管54的背栅端子连接到第2NMOS晶体管54的源电极。这样，通过将NMOS晶体管的背栅端子连接到源端子，相对于输入到栅电极的电压，可以增大导通电阻的变化。 

下面，说明信号转换电路30A的动作。信号转换电路30A与第2实施方式的信号转换电路30相同，当第1输入端子31和第2输入端子32分别被输入差分电压信号INp和INn时，根据输入同相电压电平Vic、即差分电压信号INp和INn的电压电平进行以下动作。在此，Vthp2表示第3PMOS晶体管53和第4PMOS晶体管55各自的阈值。 

(i)当输入同相电压电平Vic在Vss以上Vthn+Vthp2以下时，差分放大器部40动作，源跟随器部50A不动作，所以输出同相电压电平Voc由差分放大器部40确定。 

(ii)当输入同相电压电平Vic在Vdd-Vthp以上Vdd以下时，源跟随器部50A动作，差分放大器部40不动作，所以输出同相电压电平Voc由源跟随器部50A确定。 

(iii)当输入同相电压电平Vic在Vthn+Vthp2以上Vdd-Vthp以下时，差分放大器部40和源跟随器部50A均动作，所以输出同相电压电平Voc由差分放大器部40和源跟随器部50A双方确定。 

下面，具体说明源跟随器部50A的动作。当在上述的(ii)和(iii) 中，源跟随器部50A动作时，如果输入到第1输入端子31的差分电压信号INp的电压电平下降，则第1NMOS晶体管52的栅-源间电压的绝对值减小，第1NMOS晶体管52的漏-源间的导通电阻值增大。这样，在第1NMOS晶体管52的漏-源间以及第3PMOS晶体管53的漏-源间流过的电流减小，基于第1电阻器41的电压上升量减小。结果，从第1输出端子33输出的差分电压信号OUT2p的电压电平下降。 

另一方面，由于输入到第2输入端子32的差分电压信号INn的电压电平上升，所以第2NMOS晶体管54的栅-源间电压的绝对值增大，第2NMOS晶体管54的漏-源间的导通电阻值减小。这样，在第2NMOS晶体管54的漏-源间以及第4PMOS晶体管55的漏-源间流过的电流增大，基于第2电阻器42的电压上升量增大。结果，从第2输出端子34输出的差分电压信号OUT2n的电压电平上升。由此，在源跟随器部50A中进行正转放大动作。 

如上所述，如果从第1输出端子33输出的差分电压信号OUT2p的电压电平、即第3PMOS晶体管53的漏电压下降，则第3PMOS晶体管53的源电压随之下降，第3PMOS晶体管53的栅-源间电压的绝对值减小。这样，第3PMOS晶体管53的漏-源间的导通电阻值增大，在第1NMOS晶体管52的漏-源间以及第3PMOS晶体管33的漏-源间流过的电流进一步减小，基于第1电阻器41的电压上升量进一步减小。结果，从第1输出端子33输出的差分电压信号OUT2p的电压电平进一步下降。 

另一方面，由于从第2输出端子34输出的差分电压信号OUT2n的电压电平、即第4PMOS晶体管55的漏电压上升，所以第4PMOS晶体管55的源电压随之上升，第4PMOS晶体管55的栅一源间电压的绝对值增大。这样，第4PMOS晶体管55的漏-源间的导通电阻值减小，在第2NMOS晶体管54的漏-源间以及第4PMOS晶体管55的漏-源间流过的电流进一步增大，基于第2电阻器42的电压上升量进一步增大。结果，从第2输出端子34输出的差分电压信号OUT2n的电压电平进一步上升。这样，在源跟随器部50A中，正转放大被增强，正转放大增益增大。 

同样，在源跟随器部50A中，当输入到第1输入端子31的差分电压 信号INp的电压电平上升、输入到第2输入端子32的差分电压信号INn的电压电平下降时，正转放大被增强，以使得从第1输出端子33输出的差分电压信号OUT2p的电压电平上升，使得从第2输出端子34输出的差分电压信号OUT2n的电压电平下降。 

这样，在第5实施方式的信号转换电路30A中，由于具有差分放大器部40和源跟随器部50A，所以能够根据输入到第1输入端子31和第2输入端子32的差分电压信号的电压电平，进行以下任一模式的动作，即，仅差分放大器部40动作，差分放大器部40和源跟随器部50A双方动作，仅源跟随器部50A动作，可以获得与第2实施方式相同的优点。 

另外，在第5实施方式的信号转换电路30A中，基于源跟随器部50A中的第1NMOS晶体管52和第2NMOS晶体管54的正转放大，借助于第3PMOS晶体管53和第4PMOS晶体管55的作用而增强。因此，根据第5实施方式的信号转换电路30A，不必增大第1电阻器41的电阻值和第2电阻器42的电阻值，即可增大增益。并且，根据第5实施方式的信号转换电路30A，由于电流增大即晶体管尺寸(栅宽度/栅长度)的增大，不必增大差分放大器部40的晶体管(第1PMOS晶体管44和第2PMOS晶体管46)和源跟随器部50A的晶体管(第1NMOS晶体管52和第2NMOS晶体管54)的互导，即可增大增益。因此，根据第5实施方式的信号转换电路30A，可以增大增益，且不会降低高速特性，不会大幅增大电路面积和消耗功率。 

并且，根据第5实施方式的信号转换电路30A，可以减小高速特性的下降，而且可以增大增益，所以能够减小差分电压信号的信号质量的下降。 

根据具有该第5实施方式的信号转换电路30A的轨到轨电路1，由于在输入级具有高速而且高增益的信号转换电路30A，所以可以减小差分电压信号的信号质量的下降。例如，可以缩短从轨到轨电路1输出的差分电压信号的迁移时间(上升时间和下降时间)。结果，在轨到轨电路1的后级的串-并行转换电路和信号识别电路等中，可以减小同步信号间相位的AC定时偏差。该效果在由于降低功耗即低电压化导致差分电压 信号的信号质量下降的情况下具有很大效果。 

[第6实施方式] 

图8是本发明的第6实施方式涉及的信号转换电路的电路图。图8所示的信号转换电路30B构成为具有源跟随器部50B，以取代信号转换电路30A中的源跟随器部50A，这一点与第5实施方式不同。信号转换电路30B的其他结构与信号转换电路30A相同。 

源跟随器部50B相对于源跟随器部50A而言还具有第3NMOS晶体管56、第4NMOS晶体管57、第5PMOS晶体管58和第6PMOS晶体管59，这一点与源跟随器部50A不同。源跟随器部50B的其他结构与源跟随器部50A相同。 

第3NMOS晶体管56的源电极连接到第3PMOS晶体管53的漏电极和第1输出端子33，第3NMOS晶体管56的栅电极连接到第1NMOS晶体管52的栅电极和第1输入端子31。第3NMOS晶体管56的漏电极连接到第5PMOS晶体管58的漏电极，第5PMOS晶体管58的源电极连接到高电位侧的电源Vdd。第5PMOS晶体管58的栅电极被输入第2偏置电压。在本实施方式中，第2偏置电压是低电位侧的电源Vss的电压，但不限于电源Vss的电压，只要是使第5NMOS晶体管58导通的电压，不妨碍源跟随器动作的电压即可。 

同样，第4NMOS晶体管57的源电极连接到第4PMOS晶体管55的漏电极和第2输出端子34，第4NMOS晶体管57的栅电极连接到第2NMOS晶体管54的栅电极和第2输入端子32。第4NMOS晶体管57的漏电极连接到第6PMOS晶体管59的漏电极，第6PMOS晶体管59的源电极连接到高电位侧的电源Vdd。第6PMOS晶体管59的栅电极被输入第2偏置电压。 

另外，在以下的说明中，把由第1NMOS晶体管52、第2NMOS晶体管54、第3PMOS晶体管53和第4PMOS晶体管55构成的源跟随器称为第1源跟随器部50c，把由第3NMOS晶体管56、第4NMOS晶体管57、第5PMOS晶体管58和第6PMOS晶体管59构成的源跟随器称为第2源跟随器部50d。 

下面，说明信号转换电路30B的动作。信号转换电路30B与第5实施方式的信号转换电路30A相同，当第1输入端子3 1和第2输入端子32分别被输入差分电压信号INp和INn时，根据输入同相电压电平Vic、即差分电压信号INp和INn的电压电平进行以下动作。 

(i)当输入同相电压电平Vic在Vss以上Vthn以下时，差分放大器部40动作，源跟随器部50B不动作，所以输出同相电压电平Voc由差分放大器部40确定。 

(ii)当输入同相电压电平Vic在Vdd-Vthp以上Vdd以下时，源跟随器部50A动作，差分放大器部40不动作，所以输出同相电压电平Voc由源跟随器部50B确定。 

(iii)当输入同相电压电平Vic在Vthn以上Vdd-Vthp以下时，差分放大器部40和源跟随器部50B均动作，所以输出同相电压电平Voc由差分放大器部40和源跟随器部50B双方确定。 

下面，具体说明源跟随器部50B的动作。另外，源跟随器部50B中的第1源跟随器部50c的正转放大动作与第5实施方式的源跟随器部50A相同。 

当在上述的(ii)和(iii)中，源跟随器部50B中的第2源跟随器部50d动作时，如果输入到第1输入端子31的差分电压信号INp的电压电平下降，则第3NMOS晶体管56的栅-源间电压的绝对值减小，第3NMOS晶体管56的漏-源间的导通电阻值增大。这样，在第3NMOS晶体管56的漏-源间以及第5PMOS晶体管58的漏-源间流过的电流减小，基于第1电阻器41的电压上升量减小。结果，从第1输出端子33输出的差分电压信号OUT2p的电压电平下降。 

另一方面，由于输入到第2输入端子32的差分电压信号INn的电压电平上升，所以第4NMOS晶体管57的栅一源间电压的绝对值增大，第4NMOS晶体管57的漏-源间的导通电阻值减小。这样，在第4NMOS晶体管57的漏-源间以及第6PMOS晶体管59的漏-源间流过的电流增大，基于第2电阻器42的电压上升量增大。结果，从第2输出端子34输出的差分电压信号OUT2n的电压电平上升。由此，在源跟随器部50B 中的第2源跟随器部50d中也进行正转放大动作。 

同样，在源跟随器部50B中的第2源跟随器部50d中，当输入到第1输入端子31的差分电压信号INp的电压电平上升、输入到第2输入端子32的差分电压信号INn的电压电平下降时，也进行正转放大动作，以使得从第1输出端子33输出的差分电压信号OUT2p的电压电平上升，使得从第2输出端子34输出的差分电压信号OUT2n的电压电平下降。 

源跟随器部50B在第1输入端子3 1和第2输入端子32分别被输入差分电压信号INp和INn时，根据输入同相电压电平Vic、即差分电压信号INp和INn的电压电平进行以下动作。 

(iv)当输入同相电压电平Vic在Vthn+Vthp2以上Vdd以下时，源跟随器部50B中的第1源跟随器部50c和第2源跟随器部50d均动作。 

(v)当输入同相电压电平Vic在Vthn以上Vthn+Vthp2以下时，源跟随器部50B中的第2源跟随器部50d动作，但第1源跟随器部50c不动作。 

在以上的说明中，假设了以Vss为基准的正电源Vdd，但在以下的说明中，为了说明的明确，考虑以Vdd为基准的负电源-Vss。换言之，关于上述的(iv)、(v)的情况如下： 

(iv)当输入同相电压电平Vic在-Vss+Vthn+Vthp2以上Vdd以下时，源跟随器部50B中的第1源跟随器部50c和第2源跟随器部50d均动作。 

(v)当输入同相电压电平Vic在-Vss+Vthn以上-Vss+Vthn+Vthp2以下时，源跟随器部50B中的第2源跟随器部50d动作，但第1源跟随器部50c不动作。 

在此，当发生伴随低功耗化的负电源-Vss的电压上升、伴随结温上升的晶体管的阈值Vthn、Vthp、Vthp2增大等时，源跟随器部50B中的第1源跟随器部50c的可动作的输入同相电压电平Vic的下限值-Vss+Vthn+Vthp2，有可能大于差分放大器部40的可动作的输入同相电压电平Vic的上限值-Vthp。即，在第5实施方式的信号转换电路30A中，不存在差分放大器部40和源跟随器部50A同时动作的输入同相电压区域，有可能不能进行输入轨到轨动作。此时的关系式利用式(12)表示。 

-Vss+Vthn+Vthp2＞-Vthp    ......(12) 

如果差分放大器部40中的晶体管与源跟随器部50B中的晶体管是相同类型，则大致Vthp＝Vthp2，所以上述式(12)可利用下式(13)表示。 

Vss＜Vthn+2Vthp           ......(13) 

根据上述式(13)，表示电源电压的绝对值小于晶体管的阈值绝对值的3倍的值。 

但是，在CMOS器件中，可以构成逻辑电路、例如逆变器是其必要条件，所以下述条件式成立。 

Vss≥Vthn+Vthp 

-Vss+Vthn≤-Vthp          ......(14) 

根据上述式(14)可知，源跟随器部50B中的第2源跟随器部50d的可动作的输入同相电压电平Vic的下限值-Vss+Vthn，小于差分放大器部40的可动作的输入同相电压电平Vic的上限值-Vthp。即，在第4实施方式中，可知存在差分放大器部40和源跟随器部50B中的第2源跟随器部50d同时动作的输入同相电压区域，能够进行输入轨到轨动作。 

这样，在第6实施方式的信号转换电路30B中，由于具有差分放大器部40和源跟随器部50B，所以能够根据输入到第1输入端子31和第2输入端子32的差分电压信号的电压电平，进行以下任一模式的动作，即，仅差分放大器部40动作，差分放大器部40和源跟随器部50B双方动作，仅源跟随器部50B动作。并且，在第6实施方式的信号转换电路30B中，由于源跟随器部50B中的第1源跟随器部50c具有第3PMOS晶体管53和第4PMOS晶体管55，所以能够借助这些晶体管的作用而增强正转放大，可以增大正转放大增益。因此，在第6实施方式的信号转换电路30B中，也能够获得与第5实施方式相同的优点。 

另外，根据第6实施方式的信号转换电路30B，由于具有由第3NMOS晶体管56、第4NMOS晶体管57、第5PMOS晶体管58和第6PMOS晶体管59构成的第2源跟随器部50d，所以即使由于伴随低功耗化的低电源电压化和温度变动，导致不存在差分放大器部40与源跟随器部50B中的第1源跟随器部50c同时动作的输入同相电压区域，也存在差分放大 器部40与源跟随器部50B中的第2源跟随器部50d同时动作的输入同相电压区域。因此，根据第6实施方式的信号转换电路30B，可以进行输入轨到轨动作。 

本发明可以适用于需要减小电路面积和消耗电流、需要实现高速动作的用途。 

Claims (6)

1.一种信号转换电路，该信号转换电路中，向第1输入端子和第2输入端子输入差分电压信号，对该差分电压信号的同相电压电平进行转换，从第1输出端子和第2输出端子输出所述同相电压电平被转换后的差分电压信号，其特征在于，该信号转换电路具有：

第1电阻器，其一端连接到高电位侧的电源，另一端连接到所述第1输出端子；

第2电阻器，其一端连接到所述高电位侧的电源，另一端连接到所述第2输出端子；

第1NMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极连接到所述第1输出端子，该栅电极连接到所述第2输入端子；

第2NMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极连接到所述第2输出端子，该栅电极连接到所述第1输入端子；

第1PMOS晶体管，其具有源电极、栅电极、以及漏电极，该源电极连接到所述第1输出端子，该栅电极连接到所述第1输入端子，该漏电极连接到低电位侧的电源；

第2PMOS晶体管，其具有源电极、栅电极、以及漏电极，该源电极连接到所述第2输出端子，该栅电极连接到所述第2输入端子，该漏电极连接到所述低电位侧的电源；以及

电流源，其设在所述第1NMOS晶体管的源电极与所述低电位侧的电源之间且所述第2NMOS晶体管的源电极与所述低电位侧的电源之间的位置，用于产生恒定电流。

2.一种信号转换电路，在该信号转换电路，向第1输入端子和第2输入端子输入差分电压信号，对该差分电压信号的同相电压电平进行转换，从第1输出端子和第2输出端子输出所述同相电压电平被转换后的差分电压信号，其特征在于，该信号转换电路具有：

第1电阻器，其一端连接至低电位侧的电源，另一端连接至所述第1输出端子；

第2电阻器，其一端连接至所述低电位侧的电源，另一端连接至所述第2输出端子；

第1PMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极连接至所述第1输出端子，该栅电极连接至所述第2输入端子；

第2PMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极连接至所述第2输出端子，该栅电极连接至所述第1输入端子；

第1NMOS晶体管，其具有源电极、栅电极、以及漏电极，该源电极连接至所述第1输出端子，该栅电极连接至所述第1输入端子，该漏电极连接至高电位侧的电源；

第2NMOS晶体管，其具有源电极、栅电极、以及漏电极，该源电极连接至所述第2输出端子，该栅电极连接至所述第2输入端子，该漏电极连接至所述高电位侧的电源；以及

电流源，其设在所述第1PMOS晶体管的源电极与所述高电位侧的电源之间且所述第2PMOS晶体管的源电极与所述高电位侧的电源之间的位置，用于产生恒定电流。

3.一种信号转换电路，在该信号转换电路中，向第1输入端子和第2输入端子输入差分电压信号，对该差分电压信号的同相电压电平进行转换，从第1输出端子和第2输出端子输出所述同相电压电平被转换后的差分电压信号，其特征在于，该信号转换电路具有：

第1电阻器，其一端连接至高电位侧的电源，另一端连接至所述第1输出端子；

第2电阻器，其一端连接至所述高电位侧的电源，另一端连接至所述第2输出端子；

第1NMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极连接至所述第1输出端子，该栅电极连接至所述第2输入端子；

第2NMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极连接至所述第2输出端子，该栅电极连接至所述第1输入端子；

第3NMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极连接至所述第1输出端子，该栅电极被输入第1偏置电压；

第4NMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极连接至所述第2输出端子，该栅电极被输入所述第1偏置电压；

第1PMOS晶体管，其具有源电极、栅电极、以及漏电极，该源电极与所述第3NMOS晶体管的所述源电极连接，该栅电极连接至所述第1输入端子，该漏电极连接至低电位侧的电源；

第2PMOS晶体管，其具有源电极、栅电极、以及漏电极，该源电极与所述第4NMOS晶体管的所述源电极连接，该栅电极连接至所述第2输入端子，该漏电极连接至所述低电位侧的电源；以及

电流源，其设在所述第1NMOS晶体管的源电极与所述低电位侧的电源之间且所述第2NMOS晶体管的源电极与所述低电位侧的电源之间的位置，用于产生恒定电流。

4.根据权利要求3所述的信号转换电路，其特征在于，该信号转换电路还具有：

第3PMOS晶体管，其具有源电极、栅电极、以及漏电极，该源电极连接至所述第1输出端子，该栅电极连接至所述第1输入端子；

第4PMOS晶体管，其具有源电极、栅电极、以及漏电极，该源电极连接至所述第2输出端子，该栅电极连接至所述第2输入端子；

第5NMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极与所述第3PMOS晶体管的所述漏电极连接，该栅电极被输入第2偏置电压，该源电极连接至所述低电位侧的电源；以及

第6NMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极与所述第4PMOS晶体管的所述漏电极连接，该栅电极被输入所述第2偏置电压，该源电极连接至所述低电位侧的电源。

5.一种信号转换电路，在该信号转换电路中，向第1输入端子和第2输入端子输入差分电压信号，对该差分电压信号的同相电压电平进行转换，从第1输出端子和第2输出端子输出所述同相电压电平被转换后的差分电压信号，其特征在于，该信号转换电路具有：

第1电阻器，其一端连接到低电位侧的电源，另一端连接到所述第1输出端子；

第2电阻器，其一端连接到所述低电位侧的电源，另一端连接到所述第2输出端子；

第1PMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极连接到所述第1输出端子，该栅电极连接到所述第2输入端子；

第2PMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极连接到所述第2输出端子，该栅电极连接到所述第1输入端子；

第3PMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极连接到所述第1输出端子，该栅电极被输入第1偏置电压；

第4PMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极连接到所述第2输出端子，该栅电极被输入所述第1偏置电压；

第1NMOS晶体管，其具有源电极、栅电极、以及漏电极，该源电极与所述第3PMOS晶体管的所述源电极连接，该栅电极连接到所述第1输入端子，该漏电极连接到高电位侧的电源；

第2NMOS晶体管，其具有源电极、栅电极、以及漏电极，该源电极与所述第4PMOS晶体管的所述源电极连接，该栅电极连接到所述第2输入端子，该漏电极连接到所述高电位侧的电源；以及

电流源，其设在所述第1PMOS晶体管的源电极与所述高电位侧的电源之间且所述第2PMOS晶体管的源电极与所述高电位侧的电源之间的位置，用于产生恒定电流。

6.根据权利要求5所述的信号转换电路，其特征在于，该信号转换电路还具有：

第3NMOS晶体管，其具有源电极、栅电极、以及漏电极，该源电极连接至所述第1输出端子，该栅电极连接至所述第1输入端子；

第4NMOS晶体管，其具有源电极、栅电极、以及漏电极，该源电极连接至所述第2输出端子，该栅电极连接至所述第2输入端子；

第5PMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极与所述第3NMOS晶体管的所述漏电极连接，该栅电极被输入第2偏置电压，该源电极连接到所述高电位侧的电源；以及

第6PMOS晶体管，其具有漏电极、栅电极、以及源电极，该漏电极与所述第4NMOS晶体管的所述漏电极连接，该栅电极被输入所述第2偏置电压，该源电极连接到所述高电位侧的电源。

Images