JP2000114892A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JP2000114892A JP2000114892A JP28178498A JP28178498A JP2000114892A JP 2000114892 A JP2000114892 A JP 2000114892A JP 28178498 A JP28178498 A JP 28178498A JP 28178498 A JP28178498 A JP 28178498A JP 2000114892 A JP2000114892 A JP 2000114892A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- input
- voltage
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 レールツーレール化した入出力を実現でき、
オフセットや特性歪みを低減できる増幅回路を実現す
る。 【解決手段】 信号変換回路１０，２０により、レール
ツーレール化入力信号、即ち（０Ｖ〜ＶCC）の範囲にあ
る入力信号Ｓin1 ，Ｓin2 のレベルを変換し、（ΔＶ〜
ＶCC−ΔＶ）の範囲にある変換信号ＳO1，ＳO2を出力す
る。差動増幅回路３０の非反転入力端子と反転入力端子
にそれぞれ変換信号ＳO1，ＳO2を入力し、これらの変換
信号の差に応じた増幅信号Ｓout を出力する。当該増幅
回路において出力信号Ｓout はレールツーレール化され
ているので、増幅回路全体として入出力側をともにレー
ルツーレール化でき、低電源電圧化の場合広いダイナミ
ックを獲得できる。
オフセットや特性歪みを低減できる増幅回路を実現す
る。 【解決手段】 信号変換回路１０，２０により、レール
ツーレール化入力信号、即ち（０Ｖ〜ＶCC）の範囲にあ
る入力信号Ｓin1 ，Ｓin2 のレベルを変換し、（ΔＶ〜
ＶCC−ΔＶ）の範囲にある変換信号ＳO1，ＳO2を出力す
る。差動増幅回路３０の非反転入力端子と反転入力端子
にそれぞれ変換信号ＳO1，ＳO2を入力し、これらの変換
信号の差に応じた増幅信号Ｓout を出力する。当該増幅
回路において出力信号Ｓout はレールツーレール化され
ているので、増幅回路全体として入出力側をともにレー
ルツーレール化でき、低電源電圧化の場合広いダイナミ
ックを獲得できる。
Description
【０００１】
【発明の属する技術分野】本発明は、入出力信号を電源
電圧とほぼ同じ範囲に設定可能であり、広い入出力ダイ
ナミックレンジを有する増幅回路に関するものである。
電圧とほぼ同じ範囲に設定可能であり、広い入出力ダイ
ナミックレンジを有する増幅回路に関するものである。
【０００２】
【従来の技術】近年、電子機器の低電源電圧化が進むに
つれ、アナログ回路のダイナミックレンジを確保するこ
とが重要な課題となってきている。いわゆるレールツー
レール（Rail to Rail）オペアンプにおいて、入力信号
および出力信号の電圧範囲は接地電位ＧＮＤ（または負
の電源電圧）から電源電圧まで広くとることができ、広
いダイナミックレンジを持つ増幅回路として注目されつ
つある。
つれ、アナログ回路のダイナミックレンジを確保するこ
とが重要な課題となってきている。いわゆるレールツー
レール（Rail to Rail）オペアンプにおいて、入力信号
および出力信号の電圧範囲は接地電位ＧＮＤ（または負
の電源電圧）から電源電圧まで広くとることができ、広
いダイナミックレンジを持つ増幅回路として注目されつ
つある。
【０００３】図７はレールツーレール入力を実現するた
めの増幅回路の構成例を示している。図示のように、本
例の回路はそれぞれｐｎｐトランジスタＰ１，Ｐ２とｎ
ｐｎトランジスタＮ３，Ｎ４からなる二つの差動回路に
より構成されている。
めの増幅回路の構成例を示している。図示のように、本
例の回路はそれぞれｐｎｐトランジスタＰ１，Ｐ２とｎ
ｐｎトランジスタＮ３，Ｎ４からなる二つの差動回路に
より構成されている。
【０００４】ｐｎｐトランジスタＰ１とＰ２により構成
されている差動回路において、トランジスタＰ１のベー
スに入力信号Ｓin1 が印加され、トランジスタＰ２のベ
ースに入力信号Ｓin2 が印加される。トランジスタＰ１
とＰ２のエミッタ同士が接続され、当該接続点と電源電
圧ＶCCの供給線との間に電流源ＩＳ１が接続されてい
る。なお、ｎｐｎトランジスタＮ１とＮ２によりカレン
トミラー回路が構成され、当該カレントミラー回路はト
ランジスタＰ１とＰ２の負荷回路を構成している。ｎｐ
ｎトランジスタＮ３とＮ４により構成されている差動回
路において、トランジスタＮ３のベースに入力信号Ｓ
in1 が印加され、トランジスタＮ４のベースに入力信号
Ｓin2 が印加される。トランジスタＮ３とＮ４のエミッ
タ同士が接続され、当該接続点と接地電位ＧＮＤとの間
に電流源ＩＳ２が接続されている。なお、ｐｎｐトラン
ジスタＰ３とＰ４によりカレントミラー回路が構成さ
れ、当該カレントミラー回路はトランジスタＮ３とＮ４
の負荷回路を構成している。
されている差動回路において、トランジスタＰ１のベー
スに入力信号Ｓin1 が印加され、トランジスタＰ２のベ
ースに入力信号Ｓin2 が印加される。トランジスタＰ１
とＰ２のエミッタ同士が接続され、当該接続点と電源電
圧ＶCCの供給線との間に電流源ＩＳ１が接続されてい
る。なお、ｎｐｎトランジスタＮ１とＮ２によりカレン
トミラー回路が構成され、当該カレントミラー回路はト
ランジスタＰ１とＰ２の負荷回路を構成している。ｎｐ
ｎトランジスタＮ３とＮ４により構成されている差動回
路において、トランジスタＮ３のベースに入力信号Ｓ
in1 が印加され、トランジスタＮ４のベースに入力信号
Ｓin2 が印加される。トランジスタＮ３とＮ４のエミッ
タ同士が接続され、当該接続点と接地電位ＧＮＤとの間
に電流源ＩＳ２が接続されている。なお、ｐｎｐトラン
ジスタＰ３とＰ４によりカレントミラー回路が構成さ
れ、当該カレントミラー回路はトランジスタＮ３とＮ４
の負荷回路を構成している。
【０００５】図７に示す回路において、入力信号Ｓin1
およびＳin2 は例えば、一対の差動入力信号である。こ
の差動入力信号に応じた出力信号Ｓout が出力端子
ＴO1，Ｔ O2に出力される。
およびＳin2 は例えば、一対の差動入力信号である。こ
の差動入力信号に応じた出力信号Ｓout が出力端子
ＴO1，Ｔ O2に出力される。
【０００６】トランジスタＰ１とＰ２のエミッタ側と電
源電圧ＶCCの供給線との間に電流源ＩＳ１が接続されて
いるので、入力信号Ｓin1 ，Ｓin2 の電圧レベルが電源
電圧ＶCCに近づく場合に、電源電圧ＶCCからそれより所
定の電圧ΔＶだけ低い電圧（ＶCC−ΔＶ）までの範囲は
ｐｎｐトランジスタＰ１とＰ２の不感帯となる。なお、
電圧ΔＶは、ｐｎｐトランジスタＰ１とＰ２のベース・
エミッタ間電圧で決まり、例えば１Ｖ程度である。同様
に、入力信号Ｓin1 ，Ｓin2 の電圧レベルが接地電位Ｇ
ＮＤに近づく場合に、ｎｐｎトランジスタＮ３とＮ４の
ベース・エミッタ間電圧により、例えば、０ＶからΔＶ
までの不感帯が存在する。即ち、入力信号のレベルが接
地電位ＧＮＤから電圧ΔＶまでの範囲にあるとき、ｎｐ
ｎトランジスタＮ３とＮ４は動作しない。ｐｎｐトラン
ジスタＰ１，Ｐ２およびｎｐｎトランジスタＮ３，Ｎ４
からなる差動回路の不感帯を図８のグラフにより示して
いる。
源電圧ＶCCの供給線との間に電流源ＩＳ１が接続されて
いるので、入力信号Ｓin1 ，Ｓin2 の電圧レベルが電源
電圧ＶCCに近づく場合に、電源電圧ＶCCからそれより所
定の電圧ΔＶだけ低い電圧（ＶCC−ΔＶ）までの範囲は
ｐｎｐトランジスタＰ１とＰ２の不感帯となる。なお、
電圧ΔＶは、ｐｎｐトランジスタＰ１とＰ２のベース・
エミッタ間電圧で決まり、例えば１Ｖ程度である。同様
に、入力信号Ｓin1 ，Ｓin2 の電圧レベルが接地電位Ｇ
ＮＤに近づく場合に、ｎｐｎトランジスタＮ３とＮ４の
ベース・エミッタ間電圧により、例えば、０ＶからΔＶ
までの不感帯が存在する。即ち、入力信号のレベルが接
地電位ＧＮＤから電圧ΔＶまでの範囲にあるとき、ｎｐ
ｎトランジスタＮ３とＮ４は動作しない。ｐｎｐトラン
ジスタＰ１，Ｐ２およびｎｐｎトランジスタＮ３，Ｎ４
からなる差動回路の不感帯を図８のグラフにより示して
いる。
【０００７】図８に示すように、入力信号Ｓin1 または
Ｓin2 が接地電位ＧＮＤから（ＶCC−ΔＶ）までの範囲
にあるとき、ｐｎｐトランジスタがオン（動作）する。
逆に、入力信号Ｓin1 またはＳin2 がΔＶから電源電圧
ＶCCまでの範囲にあるとき、ｎｐｎトランジスタがオン
（動作）する。（０〜ΔＶ）までの範囲はｎｐｎトラン
ジスタの不感帯となり、（ＶCC−ΔＶ〜ＶCC）までの範
囲はｐｎｐトランジスタの不感帯となる。入力信号Ｓ
in1 ，Ｓin2 が（ΔＶ〜ＶCC−ΔＶ）の範囲内にあると
き、ｐｎｐトランジスタおよびｎｐｎトランジスタの両
方がともにオンする。
Ｓin2 が接地電位ＧＮＤから（ＶCC−ΔＶ）までの範囲
にあるとき、ｐｎｐトランジスタがオン（動作）する。
逆に、入力信号Ｓin1 またはＳin2 がΔＶから電源電圧
ＶCCまでの範囲にあるとき、ｎｐｎトランジスタがオン
（動作）する。（０〜ΔＶ）までの範囲はｎｐｎトラン
ジスタの不感帯となり、（ＶCC−ΔＶ〜ＶCC）までの範
囲はｐｎｐトランジスタの不感帯となる。入力信号Ｓ
in1 ，Ｓin2 が（ΔＶ〜ＶCC−ΔＶ）の範囲内にあると
き、ｐｎｐトランジスタおよびｎｐｎトランジスタの両
方がともにオンする。
【０００８】このように、図７に示す増幅回路におい
て、ｎｐｎトランジスタとｐｎｐトランジスタの両方を
用いて、それぞれ差動回路を構成することによりｎｐｎ
トランジスタとｐｎｐトランジスタは互いに相手側の不
感帯をカバーすることができ、回路全体としてレールツ
ーレールの信号入力を実現できる。なお、図７の増幅回
路の次段には増幅部が接続され、その増幅部においてレ
ールツーレールの信号出力を得る。
て、ｎｐｎトランジスタとｐｎｐトランジスタの両方を
用いて、それぞれ差動回路を構成することによりｎｐｎ
トランジスタとｐｎｐトランジスタは互いに相手側の不
感帯をカバーすることができ、回路全体としてレールツ
ーレールの信号入力を実現できる。なお、図７の増幅回
路の次段には増幅部が接続され、その増幅部においてレ
ールツーレールの信号出力を得る。
【０００９】
【発明が解決しようとする課題】ところで、上述した従
来の増幅回路では、出力側のレールツーレール化が容易
に実現できるが、入力側のレールツーレール化には種々
の問題がある。例えば、入力信号レベルの変化に伴い、
増幅回路においてｐｎｐトランジスタとｎｐｎトランジ
スタで構成された差動回路の切り換えが行われる。この
切り換えにより増幅回路のオフセットや歪みなどが生ず
るという不利益がある。
来の増幅回路では、出力側のレールツーレール化が容易
に実現できるが、入力側のレールツーレール化には種々
の問題がある。例えば、入力信号レベルの変化に伴い、
増幅回路においてｐｎｐトランジスタとｎｐｎトランジ
スタで構成された差動回路の切り換えが行われる。この
切り換えにより増幅回路のオフセットや歪みなどが生ず
るという不利益がある。
【００１０】図９は図７に示す増幅回路のオフセットや
歪みを確認するためのテスト回路である。図示のよう
に、増幅回路ＡＭＰにおいて非反転入力端子（＋）に入
力信号Ｓinが入力される。増幅回路ＡＭＰの反転出力端
子（−）は出力端子に接続されている。即ち、増幅回路
ＡＭＰにより電圧フォロワが構成されている。理想的に
出力端子から入力信号Ｓinと同じレベルの信号ＳO が得
られる。
歪みを確認するためのテスト回路である。図示のよう
に、増幅回路ＡＭＰにおいて非反転入力端子（＋）に入
力信号Ｓinが入力される。増幅回路ＡＭＰの反転出力端
子（−）は出力端子に接続されている。即ち、増幅回路
ＡＭＰにより電圧フォロワが構成されている。理想的に
出力端子から入力信号Ｓinと同じレベルの信号ＳO が得
られる。
【００１１】図１０は図９に示すテスト回路の入出力特
性の一例を示している。図示のように、増幅回路ＡＭＰ
の実際の入出力特性Ｂは、理想的な入出力特性からずれ
ている。即ち、上述したように入力信号Ｓinのレベルに
従って、増幅回路ＡＭＰにおいてｐｎｐトランジスタと
ｎｐｎトランジスタからなる差動回路が切り換わる。当
該切り換えにより生じたオフセットおよび歪みなどによ
り、増幅回路ＡＭＰの入出力特性が劣化する。
性の一例を示している。図示のように、増幅回路ＡＭＰ
の実際の入出力特性Ｂは、理想的な入出力特性からずれ
ている。即ち、上述したように入力信号Ｓinのレベルに
従って、増幅回路ＡＭＰにおいてｐｎｐトランジスタと
ｎｐｎトランジスタからなる差動回路が切り換わる。当
該切り換えにより生じたオフセットおよび歪みなどによ
り、増幅回路ＡＭＰの入出力特性が劣化する。
【００１２】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、レールツーレール入力を実現で
き、オフセットや特性歪みを低減できる増幅回路を提供
することにある。
のであり、その目的は、レールツーレール入力を実現で
き、オフセットや特性歪みを低減できる増幅回路を提供
することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、本発明の増幅回路は、第１の電圧から第２の電圧の
範囲のレベルをとる入力信号を上記第１の電圧と上記第
２の電圧との中間の範囲のレベルをとる第１及び第２の
変換信号に変換して出力する第１及び第２の信号変換回
路と、上記第１及び第２の変換信号をそれぞれ非反転入
力端子と反転入力端子とに入力して上記第１及び第２の
変換信号の差に応じた増幅信号を出力する差動増幅回路
とを有する。
め、本発明の増幅回路は、第１の電圧から第２の電圧の
範囲のレベルをとる入力信号を上記第１の電圧と上記第
２の電圧との中間の範囲のレベルをとる第１及び第２の
変換信号に変換して出力する第１及び第２の信号変換回
路と、上記第１及び第２の変換信号をそれぞれ非反転入
力端子と反転入力端子とに入力して上記第１及び第２の
変換信号の差に応じた増幅信号を出力する差動増幅回路
とを有する。
【００１４】また、本発明では、好適には、上記第１及
び第２の信号変換回路は１対１対応の単調な変換関数に
より上記入力信号を上記第１及び第２の変換信号に変換
する。
び第２の信号変換回路は１対１対応の単調な変換関数に
より上記入力信号を上記第１及び第２の変換信号に変換
する。
【００１５】また、本発明では、上記第１及び第２の信
号変換回路は、それぞれ、第１の電圧供給端と第２の電
圧供給端との間に直列に接続されている第１導電型の第
１のトランジスタ、第１の抵抗素子及び第２の抵抗素子
と、上記第１の電圧供給端と上記第２の電圧供給端との
間に直列に接続されている第１の電流源及び第２導電型
の第２のトランジスタと、上記第１の電圧供給端と上記
第２の電圧供給端との間に直列に接続されている第３の
抵抗素子、第４の抵抗素子及び第２導電型の第３のトラ
ンジスタと、上記第１の電圧供給端と上記第２の電圧供
給端との間に直列に接続されている第１導電型の第４の
トランジスタ及び第２の電流源と、上記第１の電流源と
上記第２のトランジスタとの接続中点と上記第４のトラ
ンジスタと上記第２の電流源との接続中点との間に直列
に接続されている第５の抵抗素子及び第６の抵抗素子と
を含み、上記第１及び第３のトランジスタの制御端子は
上記入力信号の入力端に接続されており、上記第２のト
ランジスタの制御端子は上記第１の抵抗素子と第２の抵
抗素子との接続中点に接続されており、上記第４のトラ
ンジスタの制御端子は上記第３の抵抗素子と第４の抵抗
素子との接続中点に接続されており、上記第５の抵抗素
子と上記第６の抵抗素子との接続中点から変換信号を出
力する。
号変換回路は、それぞれ、第１の電圧供給端と第２の電
圧供給端との間に直列に接続されている第１導電型の第
１のトランジスタ、第１の抵抗素子及び第２の抵抗素子
と、上記第１の電圧供給端と上記第２の電圧供給端との
間に直列に接続されている第１の電流源及び第２導電型
の第２のトランジスタと、上記第１の電圧供給端と上記
第２の電圧供給端との間に直列に接続されている第３の
抵抗素子、第４の抵抗素子及び第２導電型の第３のトラ
ンジスタと、上記第１の電圧供給端と上記第２の電圧供
給端との間に直列に接続されている第１導電型の第４の
トランジスタ及び第２の電流源と、上記第１の電流源と
上記第２のトランジスタとの接続中点と上記第４のトラ
ンジスタと上記第２の電流源との接続中点との間に直列
に接続されている第５の抵抗素子及び第６の抵抗素子と
を含み、上記第１及び第３のトランジスタの制御端子は
上記入力信号の入力端に接続されており、上記第２のト
ランジスタの制御端子は上記第１の抵抗素子と第２の抵
抗素子との接続中点に接続されており、上記第４のトラ
ンジスタの制御端子は上記第３の抵抗素子と第４の抵抗
素子との接続中点に接続されており、上記第５の抵抗素
子と上記第６の抵抗素子との接続中点から変換信号を出
力する。
【００１６】
【発明の実施の形態】図１は本発明に係る増幅回路の一
実施形態を示す回路図である。図示のように、本実施形
態の増幅回路は、信号変換回路１０，２０および差動増
幅回路３０により構成されている。
実施形態を示す回路図である。図示のように、本実施形
態の増幅回路は、信号変換回路１０，２０および差動増
幅回路３０により構成されている。
【００１７】入力信号Ｓin1 とＳin2 は、一対の差動信
号を構成しており、入力信号Ｓin1は信号変換回路１０
に入力され、入力信号Ｓin2 は信号変換回路２０に入力
されている。信号変換回路１０の出力信号ＳO1は差動増
幅回路３０の非反転入力端子（＋）に入力され、信号変
換回路２０の出力信号ＳO2は差動増幅回路３０の反転入
力端子（−）に入力される。差動増幅回路３０の出力端
子から出力信号Ｓoutが得られる。差動増幅回路３０
は、差動入力信号を増幅する差動段と、この差動段の出
力信号を増幅してレールツーレールの出力信号を得るた
めの増幅段とを有している。
号を構成しており、入力信号Ｓin1は信号変換回路１０
に入力され、入力信号Ｓin2 は信号変換回路２０に入力
されている。信号変換回路１０の出力信号ＳO1は差動増
幅回路３０の非反転入力端子（＋）に入力され、信号変
換回路２０の出力信号ＳO2は差動増幅回路３０の反転入
力端子（−）に入力される。差動増幅回路３０の出力端
子から出力信号Ｓoutが得られる。差動増幅回路３０
は、差動入力信号を増幅する差動段と、この差動段の出
力信号を増幅してレールツーレールの出力信号を得るた
めの増幅段とを有している。
【００１８】図２は、図１の増幅回路を構成する信号変
換回路の入出力特性を示すグラフである。なお、図２に
おいては、比較のために図７に示したｐｎｐトランジス
タとｎｐｎトランジスタからなる差動増幅回路のそれぞ
れの入出力特性をあわせて示している。図２において、
特性Ａ１はｎｐｎトランジスタにより構成された差動回
路の入出力特性を示している。図示のように、ｎｐｎト
ランジスタにおいて入力信号レベルが（０〜ΔＶ）の範
囲はその不感帯である。このため、ｎｐｎトランジスタ
からなる差動回路は、Ａ１の入出力特性を持ち、入力信
号Ｓinが（０〜ＶCC）の範囲にあるとき、出力信号ＳO
は（ΔＶ〜ＶCC）の範囲にある。一方、ｐｎｐトランジ
スタにおいて入力信号レベルが（ＶCC−ΔＶ〜ＶCC）の
範囲はその不感帯である。このため、ｐｎｐトランジス
タからなる差動回路は図示のＡ２の入出力特性を持ち、
入力信号Ｓinが（０〜ＶCC）の範囲にあるとき、出力信
号は（０〜ＶCC−ΔＶ）の範囲にある。
換回路の入出力特性を示すグラフである。なお、図２に
おいては、比較のために図７に示したｐｎｐトランジス
タとｎｐｎトランジスタからなる差動増幅回路のそれぞ
れの入出力特性をあわせて示している。図２において、
特性Ａ１はｎｐｎトランジスタにより構成された差動回
路の入出力特性を示している。図示のように、ｎｐｎト
ランジスタにおいて入力信号レベルが（０〜ΔＶ）の範
囲はその不感帯である。このため、ｎｐｎトランジスタ
からなる差動回路は、Ａ１の入出力特性を持ち、入力信
号Ｓinが（０〜ＶCC）の範囲にあるとき、出力信号ＳO
は（ΔＶ〜ＶCC）の範囲にある。一方、ｐｎｐトランジ
スタにおいて入力信号レベルが（ＶCC−ΔＶ〜ＶCC）の
範囲はその不感帯である。このため、ｐｎｐトランジス
タからなる差動回路は図示のＡ２の入出力特性を持ち、
入力信号Ｓinが（０〜ＶCC）の範囲にあるとき、出力信
号は（０〜ＶCC−ΔＶ）の範囲にある。
【００１９】本実施形態の増幅回路において、信号変換
回路１０，２０に図２に示すＡ３の入出力特性を持たせ
ることにより、上述したｎｐｎトランジスタおよびｐｎ
ｐトランジスタからなる差動回路の不感帯を避ける。即
ち、（０〜ＶCC）の範囲にある入力信号Ｓin1 ，Ｓin2
に対して、（ΔＶ〜ＶCC−ΔＶ）の範囲にある信号Ｓ O
を出力する。即ち、信号変換回路１０，２０は、入力信
号Ｓin1 ，Ｓin2 のレベルを他のレベルに変換した信号
ＳO1，ＳO2を出力する。信号変換回路１０，２０におけ
る信号レベルの変換関数は図２のＡ３に示す直線的な特
性を持つ線型関数がもっとも望ましいが、入出力信号レ
ベルと出力信号レベルが１対１で対応する単調関数であ
ればよく、直線に限ることはない。ただし、信号変換回
路１０おび２０の特性にバラツキがあるとき、直線の変
換関数を持つ変換特性が有利である。
回路１０，２０に図２に示すＡ３の入出力特性を持たせ
ることにより、上述したｎｐｎトランジスタおよびｐｎ
ｐトランジスタからなる差動回路の不感帯を避ける。即
ち、（０〜ＶCC）の範囲にある入力信号Ｓin1 ，Ｓin2
に対して、（ΔＶ〜ＶCC−ΔＶ）の範囲にある信号Ｓ O
を出力する。即ち、信号変換回路１０，２０は、入力信
号Ｓin1 ，Ｓin2 のレベルを他のレベルに変換した信号
ＳO1，ＳO2を出力する。信号変換回路１０，２０におけ
る信号レベルの変換関数は図２のＡ３に示す直線的な特
性を持つ線型関数がもっとも望ましいが、入出力信号レ
ベルと出力信号レベルが１対１で対応する単調関数であ
ればよく、直線に限ることはない。ただし、信号変換回
路１０おび２０の特性にバラツキがあるとき、直線の変
換関数を持つ変換特性が有利である。
【００２０】図１に示すように、本実施形態の増幅回路
において、一対の入力信号Ｓin1 ，Ｓin2 が信号変換回
路１０，２０によりレベルが変換され、信号Ｓo1とＳo2
が出力される。信号Ｓo1とＳo2がそれぞれ差動増幅回路
３０の非反転入力端子（＋）および反転入力端子（−）
に入力され、これらの入力信号に応じて信号Ｓout が出
力される。
において、一対の入力信号Ｓin1 ，Ｓin2 が信号変換回
路１０，２０によりレベルが変換され、信号Ｓo1とＳo2
が出力される。信号Ｓo1とＳo2がそれぞれ差動増幅回路
３０の非反転入力端子（＋）および反転入力端子（−）
に入力され、これらの入力信号に応じて信号Ｓout が出
力される。
【００２１】差動増幅回路３０は、レールツーレール化
した出力信号Ｓout が得られる。即ち、入力信号のレベ
ルに応じて出力信号Ｓout のレベルは、（０Ｖ〜ＶCC）
の範囲内にある。なお、当該差動増幅回路３０の入力側
にはレールツーレールの信号ではなく、信号変換回路１
０，２０によりレベルが変換された信号ＳO1およびＳ O2
が入力される。これらの入力信号ＳO1とＳO2の入力範囲
は、図２の特性Ａ３に示すように、（ΔＶ〜ＶCC−Δ
Ｖ）である。この入力範囲にある入力信号ＳO1とＳO2が
差動増幅回路３０により増幅され、レールツーレールの
出力信号、即ち（０〜ＶCC）の範囲にある信号Ｓout が
出力される。
した出力信号Ｓout が得られる。即ち、入力信号のレベ
ルに応じて出力信号Ｓout のレベルは、（０Ｖ〜ＶCC）
の範囲内にある。なお、当該差動増幅回路３０の入力側
にはレールツーレールの信号ではなく、信号変換回路１
０，２０によりレベルが変換された信号ＳO1およびＳ O2
が入力される。これらの入力信号ＳO1とＳO2の入力範囲
は、図２の特性Ａ３に示すように、（ΔＶ〜ＶCC−Δ
Ｖ）である。この入力範囲にある入力信号ＳO1とＳO2が
差動増幅回路３０により増幅され、レールツーレールの
出力信号、即ち（０〜ＶCC）の範囲にある信号Ｓout が
出力される。
【００２２】信号変換回路のもっとも簡単な例は、分圧
抵抗素子で構成される変換回路である。図３は分圧抵抗
素子からなる信号変換回路１０ａ，２０ａおよび差動増
幅回路３０により構成された増幅回路の一例を示してい
る。図示のように、信号変換回路１０ａ，２０ａは、そ
れぞれ直列接続されている分圧用抵抗素子により構成さ
れている。例えば、信号変換回路１０ａは、入力信号Ｓ
in1 の入力端子と接地電位ＧＮＤとの間に直列接続され
ている抵抗素子Ｒ１，Ｒ２により構成され、信号変換回
路２０ａは、入力信号Ｓin2 の入力端子と接地電位ＧＮ
Ｄとの間に直列接続されている抵抗素子Ｒ３，Ｒ４によ
り構成されている。抵抗素子Ｒ１とＲ２との接続点から
信号ＳO1が出力され、抵抗素子Ｒ３とＲ４との接続点か
ら信号Ｓ O2が出力される。
抵抗素子で構成される変換回路である。図３は分圧抵抗
素子からなる信号変換回路１０ａ，２０ａおよび差動増
幅回路３０により構成された増幅回路の一例を示してい
る。図示のように、信号変換回路１０ａ，２０ａは、そ
れぞれ直列接続されている分圧用抵抗素子により構成さ
れている。例えば、信号変換回路１０ａは、入力信号Ｓ
in1 の入力端子と接地電位ＧＮＤとの間に直列接続され
ている抵抗素子Ｒ１，Ｒ２により構成され、信号変換回
路２０ａは、入力信号Ｓin2 の入力端子と接地電位ＧＮ
Ｄとの間に直列接続されている抵抗素子Ｒ３，Ｒ４によ
り構成されている。抵抗素子Ｒ１とＲ２との接続点から
信号ＳO1が出力され、抵抗素子Ｒ３とＲ４との接続点か
ら信号Ｓ O2が出力される。
【００２３】図３に示す増幅回路において、入力信号Ｓ
in1 およびＳin2 は信号変換回路１０ａ，２０ａにより
それぞれレベルが変換される。即ち、信号Ｓo1は入力信
号Ｓ in1 を抵抗素子Ｒ１とＲ２により分圧した分圧信号
であり、信号Ｓo2は入力信号Ｓin2 を抵抗素子Ｒ３とＲ
４により分圧した分圧信号である。このため、例えば、
入力信号Ｓin1 ，Ｓin2 が（０〜ＶCC）の範囲内にある
とき、信号変換回路１０ａ，２０ａの出力信号ＳO1，Ｓ
O2のレベルは入力信号より低くなる。
in1 およびＳin2 は信号変換回路１０ａ，２０ａにより
それぞれレベルが変換される。即ち、信号Ｓo1は入力信
号Ｓ in1 を抵抗素子Ｒ１とＲ２により分圧した分圧信号
であり、信号Ｓo2は入力信号Ｓin2 を抵抗素子Ｒ３とＲ
４により分圧した分圧信号である。このため、例えば、
入力信号Ｓin1 ，Ｓin2 が（０〜ＶCC）の範囲内にある
とき、信号変換回路１０ａ，２０ａの出力信号ＳO1，Ｓ
O2のレベルは入力信号より低くなる。
【００２４】図３に示す分圧抵抗素子により構成された
信号変換回路において、信号Ｓin1およびＳin2 の入力
インピーダンスは、それぞれ抵抗素子Ｒ１，Ｒ２および
Ｒ３，Ｒ４の和に等しいので、これらの抵抗素子の抵抗
値を小さくすると、入力インピーダンスが低下し、逆に
抵抗値を大きくすると、抵抗素子の相対精度が悪化し、
または抵抗素子の面積が大きくなるので、チップサイズ
が大きくなる。また、入力バイアス電流が無視できなく
なり、動作速度が遅くなるといった問題がある。このた
め、実際に分圧抵抗素子からなる信号変換回路は利用で
きず、改良したものが用いられる。
信号変換回路において、信号Ｓin1およびＳin2 の入力
インピーダンスは、それぞれ抵抗素子Ｒ１，Ｒ２および
Ｒ３，Ｒ４の和に等しいので、これらの抵抗素子の抵抗
値を小さくすると、入力インピーダンスが低下し、逆に
抵抗値を大きくすると、抵抗素子の相対精度が悪化し、
または抵抗素子の面積が大きくなるので、チップサイズ
が大きくなる。また、入力バイアス電流が無視できなく
なり、動作速度が遅くなるといった問題がある。このた
め、実際に分圧抵抗素子からなる信号変換回路は利用で
きず、改良したものが用いられる。
【００２５】図４には、改良した信号変換回路の一例を
示している。当該信号変換回路を用いることにより、上
述した信号変換回路１０ａおよび１０ｂの問題点を改善
することができる。図４に示すように、本例の信号変換
回路はｐｎｐトランジスタＰＴ１，ＰＴ２、ｎｐｎトラ
ンジスタＮＴ１，ＮＴ２、抵抗素子Ｒ１１，Ｒ１２，Ｒ
１３，Ｒ２１，Ｒ２２，Ｒ２３および電流源ＩＳ１，Ｉ
Ｓ２により構成されている。
示している。当該信号変換回路を用いることにより、上
述した信号変換回路１０ａおよび１０ｂの問題点を改善
することができる。図４に示すように、本例の信号変換
回路はｐｎｐトランジスタＰＴ１，ＰＴ２、ｎｐｎトラ
ンジスタＮＴ１，ＮＴ２、抵抗素子Ｒ１１，Ｒ１２，Ｒ
１３，Ｒ２１，Ｒ２２，Ｒ２３および電流源ＩＳ１，Ｉ
Ｓ２により構成されている。
【００２６】ｎｐｎトランジスタＮＴ１のベースが信号
Ｓi の入力端子に接続され、コレクタが電源電圧ＶCCの
供給線に接続されている。トランジスタＮＴ１のエミッ
タと接地電位ＧＮＤとの間に、抵抗素子Ｒ１１，Ｒ１２
が直列接続されている。ｐｎｐトランジスタＰＴ１のベ
ースが抵抗素子Ｒ１１とＲ１２との接続点に接続され、
コレクタが接地されている。さらに、トランジスタＰＴ
１のエミッタと電源電圧ＶCCの供給線との間に電流源Ｉ
Ｓ１が接続され、当該エミッタと電流源ＩＳ１との接続
点がノードＮＤ１を形成している。
Ｓi の入力端子に接続され、コレクタが電源電圧ＶCCの
供給線に接続されている。トランジスタＮＴ１のエミッ
タと接地電位ＧＮＤとの間に、抵抗素子Ｒ１１，Ｒ１２
が直列接続されている。ｐｎｐトランジスタＰＴ１のベ
ースが抵抗素子Ｒ１１とＲ１２との接続点に接続され、
コレクタが接地されている。さらに、トランジスタＰＴ
１のエミッタと電源電圧ＶCCの供給線との間に電流源Ｉ
Ｓ１が接続され、当該エミッタと電流源ＩＳ１との接続
点がノードＮＤ１を形成している。
【００２７】入力信号Ｓi のレベルに応じて、トランジ
スタＮＴ１がオンまたはオフする。例えば、入力信号Ｓ
i が△Ｖ以上のとき、トランジスタＮＴ１がオンし、抵
抗素子Ｒ１１とＲ１２に入力信号Ｓi のレベルに応じた
電流が流れる。当該電流により抵抗素子Ｒ１２に生じた
電圧降下はトランジスタＰＴ１のベースに入力される。
トランジスタＰＴ１とそのベースに接続されている電流
源ＩＳ１によりエミッタフォロワが形成され、当該エミ
ッタフォロワによって、抵抗素子Ｒ１１とＲ１２の接続
点の電圧に応じてノードＮＤ１の電圧が設定される。
スタＮＴ１がオンまたはオフする。例えば、入力信号Ｓ
i が△Ｖ以上のとき、トランジスタＮＴ１がオンし、抵
抗素子Ｒ１１とＲ１２に入力信号Ｓi のレベルに応じた
電流が流れる。当該電流により抵抗素子Ｒ１２に生じた
電圧降下はトランジスタＰＴ１のベースに入力される。
トランジスタＰＴ１とそのベースに接続されている電流
源ＩＳ１によりエミッタフォロワが形成され、当該エミ
ッタフォロワによって、抵抗素子Ｒ１１とＲ１２の接続
点の電圧に応じてノードＮＤ１の電圧が設定される。
【００２８】ｐｎｐトランジスタＰＴ２のベースが信号
Ｓi の入力端子に接続され、コレクタが接地されてい
る。トランジスタＰＴ２のエミッタと電源電圧ＶCCの供
給線との間に抵抗素子Ｒ２２，Ｒ２１が直列接続されて
いる。ｎｐｎトランジスタＮＴ２のベースが抵抗素子Ｒ
２１とＲ２２との接続点に接続され、コレクタが電源電
圧ＶCCの供給線に接続されている。トランジスタＮＴ２
のエミッタと接地電位ＧＮＤとの間に電流源ＩＳ２が接
続され、当該エミッタと電流源ＩＳ２との接続点はノー
ドＮＤ２を形成している。
Ｓi の入力端子に接続され、コレクタが接地されてい
る。トランジスタＰＴ２のエミッタと電源電圧ＶCCの供
給線との間に抵抗素子Ｒ２２，Ｒ２１が直列接続されて
いる。ｎｐｎトランジスタＮＴ２のベースが抵抗素子Ｒ
２１とＲ２２との接続点に接続され、コレクタが電源電
圧ＶCCの供給線に接続されている。トランジスタＮＴ２
のエミッタと接地電位ＧＮＤとの間に電流源ＩＳ２が接
続され、当該エミッタと電流源ＩＳ２との接続点はノー
ドＮＤ２を形成している。
【００２９】入力信号Ｓi のレベルに応じて、トランジ
スタＰＴ２がオンまたはオフする。さらに、トランジス
タＰＴ２がオンするとき、トランジスタＰＴ２に流れる
電流が入力信号Ｓi に応じて決まる。トランジスタＰＴ
２に流れる電流に応じて、抵抗素子Ｒ２１とＲ２２との
接続点の電圧が決まり、当該電圧がトランジスタＮＴ２
のベースに入力される。トランジスタＮＴ２とそのエミ
ッタに接続されている電流源ＩＳ２によりエミッタフォ
ロワが構成され、当該エミッタフォロワにより、トラン
ジスタＮＴ２のベース電圧に応じて、トランジスタＮＴ
２のエミッタ、即ちノードＮＤ２の電圧が設定される。
スタＰＴ２がオンまたはオフする。さらに、トランジス
タＰＴ２がオンするとき、トランジスタＰＴ２に流れる
電流が入力信号Ｓi に応じて決まる。トランジスタＰＴ
２に流れる電流に応じて、抵抗素子Ｒ２１とＲ２２との
接続点の電圧が決まり、当該電圧がトランジスタＮＴ２
のベースに入力される。トランジスタＮＴ２とそのエミ
ッタに接続されている電流源ＩＳ２によりエミッタフォ
ロワが構成され、当該エミッタフォロワにより、トラン
ジスタＮＴ２のベース電圧に応じて、トランジスタＮＴ
２のエミッタ、即ちノードＮＤ２の電圧が設定される。
【００３０】ノードＮＤ１とＮＤ２との間に、抵抗素子
Ｒ１３とＲ２３が直列接続され、これらの抵抗素子間の
接続点により当該信号変換回路の出力端子が形成され
る。当該出力端子から出力される信号ＳO は、ノードＮ
Ｄ１とＮＤ２の電圧に応じて決まる。
Ｒ１３とＲ２３が直列接続され、これらの抵抗素子間の
接続点により当該信号変換回路の出力端子が形成され
る。当該出力端子から出力される信号ＳO は、ノードＮ
Ｄ１とＮＤ２の電圧に応じて決まる。
【００３１】図５は、図４に示す信号変換回路の入出力
特性を示している。以下、図４および図５を参照しつ
つ、本例の信号変換回路の動作について説明する。入力
信号Ｓi は０Ｖから電源電圧ＶCCまでの範囲内にある。
入力信号Ｓi のレベルが上昇すると、図４に示す信号変
換回路において、ノードＮＤ１とＮＤ２のレベルがそれ
ぞれ変化し、これに応じて出力信号ＳO のレベルが上昇
する。一方、入力信号Ｓi のレベルが降下すると、ノー
ドＮＤ１とＮＤ２のそれぞれのレベル変化に応じて出力
信号ＳO のレベルが降下する。
特性を示している。以下、図４および図５を参照しつ
つ、本例の信号変換回路の動作について説明する。入力
信号Ｓi は０Ｖから電源電圧ＶCCまでの範囲内にある。
入力信号Ｓi のレベルが上昇すると、図４に示す信号変
換回路において、ノードＮＤ１とＮＤ２のレベルがそれ
ぞれ変化し、これに応じて出力信号ＳO のレベルが上昇
する。一方、入力信号Ｓi のレベルが降下すると、ノー
ドＮＤ１とＮＤ２のそれぞれのレベル変化に応じて出力
信号ＳO のレベルが降下する。
【００３２】入力信号Ｓi が０Ｖのとき、トランジスタ
ＮＴ１がオフし、抵抗素子Ｒ１１とＲ１２に電流が流れ
ない。このため、トランジスタＰＴ１のベース電圧はほ
ぼ接地電位ＧＮＤにある。ノードＮＤ１の電圧はトラン
ジスタＰＴ１のベース・エミッタ間の電圧ＶBEに等しく
約０．７Ｖである。また、トランジスタＰＴ２のベース
電圧は０ＶであるからトランジスタＰＴ２のエミッタの
電圧は約０．７Ｖであり、トランジスタＮＴ２のベース
電圧は抵抗素子Ｒ２２，Ｒ２１の抵抗値に応じて決ま
る。トランジスタＮＴ２のベース電圧に応じてノードＮ
Ｄ２の電圧が設定されるので、ノードＮＤ２とＮＤ１の
電圧差に応じた電流がノードＮＤ２から抵抗素子Ｒ２
３，Ｒ１３を通して、ノードＮＤ１に流れる。当該電流
および抵抗素子Ｒ２３，Ｒ１３の抵抗値に応じて出力信
号ＳO の電圧レベルが設定される。図５に示すように、
入力信号Ｓi が０Ｖのとき、出力信号ＳO の電圧はΔＶ
である。
ＮＴ１がオフし、抵抗素子Ｒ１１とＲ１２に電流が流れ
ない。このため、トランジスタＰＴ１のベース電圧はほ
ぼ接地電位ＧＮＤにある。ノードＮＤ１の電圧はトラン
ジスタＰＴ１のベース・エミッタ間の電圧ＶBEに等しく
約０．７Ｖである。また、トランジスタＰＴ２のベース
電圧は０ＶであるからトランジスタＰＴ２のエミッタの
電圧は約０．７Ｖであり、トランジスタＮＴ２のベース
電圧は抵抗素子Ｒ２２，Ｒ２１の抵抗値に応じて決ま
る。トランジスタＮＴ２のベース電圧に応じてノードＮ
Ｄ２の電圧が設定されるので、ノードＮＤ２とＮＤ１の
電圧差に応じた電流がノードＮＤ２から抵抗素子Ｒ２
３，Ｒ１３を通して、ノードＮＤ１に流れる。当該電流
および抵抗素子Ｒ２３，Ｒ１３の抵抗値に応じて出力信
号ＳO の電圧レベルが設定される。図５に示すように、
入力信号Ｓi が０Ｖのとき、出力信号ＳO の電圧はΔＶ
である。
【００３３】入力信号Ｓi が電源電圧ＶCCのレベルにあ
るとき、トランジスタＮＴ１のエミッタ電圧は（ＶCC−
ＶBE）となる。通常、ＶBEは例えば０．７Ｖ程度の電圧
なので、このときトランジスタＮＴ１のエミッタの電圧
はおよそ（ＶCC−０．７）Ｖに保持される。このとき、
トランジスタＰＴ１のベース電圧は抵抗素子Ｒ１１，Ｒ
１２の抵抗値によって決まる。当該ベース電圧に応じて
トランジスタＰＴ１のエミッタ電圧、即ち、ノードＮＤ
１の電圧が決まる。入力信号Ｓi が電源電圧ＶCCのレベ
ルにあるとき、トランジスタＰＴ１がオフするので、ト
ランジスタＮＴ２のベース電圧はほぼ電源電圧ＶCCに等
しい。このため、ノードＮＤ２の電圧は、（ＶCC−
ＶBE）となる。即ち、ノードＮＤ２はおよそ（ＶCC−
０．７）Ｖに保持される。この場合、図５に示すよう
に、入力信号Ｓi が電源電圧ＶCCのとき、出力信号ＳO
の電圧は（ＶCC−ΔＶ）である。
るとき、トランジスタＮＴ１のエミッタ電圧は（ＶCC−
ＶBE）となる。通常、ＶBEは例えば０．７Ｖ程度の電圧
なので、このときトランジスタＮＴ１のエミッタの電圧
はおよそ（ＶCC−０．７）Ｖに保持される。このとき、
トランジスタＰＴ１のベース電圧は抵抗素子Ｒ１１，Ｒ
１２の抵抗値によって決まる。当該ベース電圧に応じて
トランジスタＰＴ１のエミッタ電圧、即ち、ノードＮＤ
１の電圧が決まる。入力信号Ｓi が電源電圧ＶCCのレベ
ルにあるとき、トランジスタＰＴ１がオフするので、ト
ランジスタＮＴ２のベース電圧はほぼ電源電圧ＶCCに等
しい。このため、ノードＮＤ２の電圧は、（ＶCC−
ＶBE）となる。即ち、ノードＮＤ２はおよそ（ＶCC−
０．７）Ｖに保持される。この場合、図５に示すよう
に、入力信号Ｓi が電源電圧ＶCCのとき、出力信号ＳO
の電圧は（ＶCC−ΔＶ）である。
【００３４】以上説明したように、図４に示す信号変換
回路によれば、（０Ｖ〜ＶCC）の範囲にある入力信号Ｓ
i のレベルが変換され、（ΔＶ〜ＶCC−ΔＶ）の範囲に
ある出力信号ＳO が得られる。差動増幅回路３０の非反
転入力側と反転入力側にそれぞれ図４に示す信号変換回
路を設けると、図１に示す増幅回路が構成される。入力
信号Ｓin1 およびＳin2 は、信号変換回路によりレール
ツーレール化され、且つ出力側は差動増幅回路３０の増
幅段によりレールツーレール化される。従って、この増
幅回路は、全体として、入出力側がともにレールツーレ
ール化されており、低電源電圧化の場合広いダイナミッ
クレンジを獲得できる。
回路によれば、（０Ｖ〜ＶCC）の範囲にある入力信号Ｓ
i のレベルが変換され、（ΔＶ〜ＶCC−ΔＶ）の範囲に
ある出力信号ＳO が得られる。差動増幅回路３０の非反
転入力側と反転入力側にそれぞれ図４に示す信号変換回
路を設けると、図１に示す増幅回路が構成される。入力
信号Ｓin1 およびＳin2 は、信号変換回路によりレール
ツーレール化され、且つ出力側は差動増幅回路３０の増
幅段によりレールツーレール化される。従って、この増
幅回路は、全体として、入出力側がともにレールツーレ
ール化されており、低電源電圧化の場合広いダイナミッ
クレンジを獲得できる。
【００３５】図４に示す信号変換回路の入力インピーダ
ンスを改善するための一変形例を図６に示している。図
示のように、本例の信号変換回路において、図４に示す
信号変換回路のトランジスタＮＴ１はダーリントン接続
されているトランジスタＮＴ０とＮＴ１により置き換え
られ、トランジスタＰＴ２はダーリントン接続されてい
るトランジスタＰＴ０とＰＴ２により置き換えられた。
上記以外の部分は、図４に示す信号変換回路とほぼ同じ
であるので、図６では同じ回路素子には図４と同じ符号
を付して表記している。
ンスを改善するための一変形例を図６に示している。図
示のように、本例の信号変換回路において、図４に示す
信号変換回路のトランジスタＮＴ１はダーリントン接続
されているトランジスタＮＴ０とＮＴ１により置き換え
られ、トランジスタＰＴ２はダーリントン接続されてい
るトランジスタＰＴ０とＰＴ２により置き換えられた。
上記以外の部分は、図４に示す信号変換回路とほぼ同じ
であるので、図６では同じ回路素子には図４と同じ符号
を付して表記している。
【００３６】図６に示す信号変換回路は、図４に示す信
号変換回路と同じ入出力特性を有する。即ち、図５に示
す入出力特性を有する。ただし、本例の信号変換回路の
入力部にはダーリントン接続されたトランジスタを用い
ているので、図４の信号変換回路より入力インピーダン
スが大きくなり、回路の入力特性の向上を実現できる。
号変換回路と同じ入出力特性を有する。即ち、図５に示
す入出力特性を有する。ただし、本例の信号変換回路の
入力部にはダーリントン接続されたトランジスタを用い
ているので、図４の信号変換回路より入力インピーダン
スが大きくなり、回路の入力特性の向上を実現できる。
【００３７】
【発明の効果】以上説明したように、本発明の増幅回路
によれば、簡単な回路構成により入力のレールツーレー
ル化を実現できる。このため、本発明の増幅回路は入出
力の双方を容易にレールツーレール化でき、アナログＡ
ＳＩＣに適用することができる。また、本発明の増幅回
路においては、入力信号のレベルに応じて回路の入力側
におけるｐｎｐトランジスタとｎｐｎトランジスタとの
切り換えを必要としないので、切り換えにより生ずる歪
みやオフセットが防止でき、増幅回路の特性を改善でき
る利点がある。
によれば、簡単な回路構成により入力のレールツーレー
ル化を実現できる。このため、本発明の増幅回路は入出
力の双方を容易にレールツーレール化でき、アナログＡ
ＳＩＣに適用することができる。また、本発明の増幅回
路においては、入力信号のレベルに応じて回路の入力側
におけるｐｎｐトランジスタとｎｐｎトランジスタとの
切り換えを必要としないので、切り換えにより生ずる歪
みやオフセットが防止でき、増幅回路の特性を改善でき
る利点がある。
【図１】本発明に係る増幅回路の一実施形態を示す回路
図である。
図である。
【図２】図１に示す増幅回路の入出力特性を示すグラフ
である。
である。
【図３】分圧抵抗素子からなる信号変換回路を有する増
幅回路の一構成例を示す回路図である。
幅回路の一構成例を示す回路図である。
【図４】信号変換回路の一構成例を示す回路図である。
【図５】図４に示す信号変換回路の入出力特性を示すグ
ラフである。
ラフである。
【図６】信号変化回路の他の構成例を示す回路図であ
る。
る。
【図７】従来の増幅回路の一構成例を示す回路図であ
る。
る。
【図８】図７に示す増幅回路の信号入力範囲とトランジ
スタのオン／オフ状態との関係を示す図である。
スタのオン／オフ状態との関係を示す図である。
【図９】図７に示す増幅回路で構成されたテスト回路の
構成を示す図である。
構成を示す図である。
【図１０】図９に示すテスト回路の入出力特性を示すグ
ラフである。
ラフである。
１０，２０，１０ａ，２０ａ…信号変換回路、 ３０…差動増幅回路、 Ｒ１１，Ｒ１２，Ｒ１３，Ｒ２１，Ｒ２２，Ｒ２３…抵
抗素子、 ＩＳ１，ＩＳ２…電流源、 ＰＴ１，ＰＴ２…ｐｎｐトランジスタ、 ＮＴ１，ＮＴ２…ｎｐｎトランジスタ、 ＶCC…電源電圧、ＧＮＤ…接地電位。
抗素子、 ＩＳ１，ＩＳ２…電流源、 ＰＴ１，ＰＴ２…ｐｎｐトランジスタ、 ＮＴ１，ＮＴ２…ｎｐｎトランジスタ、 ＶCC…電源電圧、ＧＮＤ…接地電位。
Claims (6)
- 【請求項１】第１の電圧から第２の電圧の範囲のレベル
をとる入力信号を上記第１の電圧と上記第２の電圧との
中間の範囲のレベルをとる第１及び第２の変換信号に変
換して出力する第１及び第２の信号変換回路と、 上記第１及び第２の変換信号をそれぞれ非反転入力端子
と反転入力端子とに入力して上記第１及び第２の変換信
号の差に応じた増幅信号を出力する差動増幅回路とを有
する増幅回路。 - 【請求項２】上記差動増幅回路は上記第１及び第２の変
換信号の差を増幅する差動段と上記差動段の出力信号を
増幅する増幅段とを含む請求項１に記載の増幅回路。 - 【請求項３】上記第１及び第２の信号変換回路は１対１
対応の単調な変換関数により上記入力信号を上記第１及
び第２の変換信号に変換する請求項１又は２に記載の増
幅回路。 - 【請求項４】上記増幅信号は上記第１の電圧から上記第
２の電圧までの範囲のレベルをとる請求項１、２又は３
に記載の増幅回路。 - 【請求項５】上記第１及び第２の信号変換回路は、それ
ぞれ、第１の電圧供給端と第２の電圧供給端との間に直
列に接続されている第１導電型の第１のトランジスタ、
第１の抵抗素子及び第２の抵抗素子と、上記第１の電圧
供給端と上記第２の電圧供給端との間に直列に接続され
ている第１の電流源及び第２導電型の第２のトランジス
タと、上記第１の電圧供給端と上記第２の電圧供給端と
の間に直列に接続されている第３の抵抗素子、第４の抵
抗素子及び第２導電型の第３のトランジスタと、上記第
１の電圧供給端と上記第２の電圧供給端との間に直列に
接続されている第１導電型の第４のトランジスタ及び第
２の電流源と、上記第１の電流源と上記第２のトランジ
スタとの接続中点と上記第４のトランジスタと上記第２
の電流源との接続中点との間に直列に接続されている第
５の抵抗素子及び第６の抵抗素子とを含み、上記第１及
び第３のトランジスタの制御端子は上記入力信号の入力
端に接続されており、上記第２のトランジスタの制御端
子は上記第１の抵抗素子と第２の抵抗素子との接続中点
に接続されており、上記第４のトランジスタの制御端子
は上記第３の抵抗素子と第４の抵抗素子との接続中点に
接続されており、上記第５の抵抗素子と上記第６の抵抗
素子との接続中点から変換信号を出力する請求項１、
２、３又は４に記載の増幅回路。 - 【請求項６】上記第１導電型のトランジスタはｎｐｎ型
のバイポーラトランジスタであり、上記第２導電型のト
ランジスタはｐｎｐ型のバイポーラトランジスタである
請求項５に記載の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28178498A JP2000114892A (ja) | 1998-10-02 | 1998-10-02 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28178498A JP2000114892A (ja) | 1998-10-02 | 1998-10-02 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000114892A true JP2000114892A (ja) | 2000-04-21 |
Family
ID=17643935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28178498A Pending JP2000114892A (ja) | 1998-10-02 | 1998-10-02 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000114892A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006126436A1 (ja) * | 2005-05-26 | 2006-11-30 | Thine Electronics, Inc. | 信号変換回路 |
| JP2009010640A (ja) * | 2007-06-27 | 2009-01-15 | Thine Electronics Inc | 信号変換回路及びレール・ツー・レール回路 |
-
1998
- 1998-10-02 JP JP28178498A patent/JP2000114892A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006126436A1 (ja) * | 2005-05-26 | 2006-11-30 | Thine Electronics, Inc. | 信号変換回路 |
| JPWO2006126436A1 (ja) * | 2005-05-26 | 2008-12-25 | ザインエレクトロニクス株式会社 | 信号変換回路 |
| KR100939622B1 (ko) | 2005-05-26 | 2010-01-29 | 쟈인 에레쿠토로닉스 가부시키가이샤 | 신호 변환 회로 |
| US7692454B2 (en) | 2005-05-26 | 2010-04-06 | Thine Electronics, Inc. | Signal converting circuit |
| US7812645B2 (en) | 2005-05-26 | 2010-10-12 | Thine Electronics, Inc. | Signal converting circuit |
| CN101185239B (zh) * | 2005-05-26 | 2011-03-30 | 哉英电子股份有限公司 | 信号转换电路 |
| JP2009010640A (ja) * | 2007-06-27 | 2009-01-15 | Thine Electronics Inc | 信号変換回路及びレール・ツー・レール回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3979689A (en) | Differential amplifier circuit | |
| US5475343A (en) | Class AB complementary output stage | |
| US7239204B2 (en) | Current shunt instrumentation amplifier with extended bipolar input common mode range | |
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| US6054897A (en) | Differential amplifier constituted of bipolar transistors | |
| US5132640A (en) | Differential current amplifier circuit | |
| JPH11161352A (ja) | 部分的に温度補正された低ノイズ電圧基準 | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JP2000114892A (ja) | 増幅回路 | |
| EP1110322B1 (en) | Electronic circuit | |
| JPH10233636A (ja) | 増幅器及び半導体集積回路装置 | |
| US5021744A (en) | Differential amplifier with differential or single-ended output | |
| JPH03214808A (ja) | 電圧比較回路 | |
| JPH04268810A (ja) | 遅延回路 | |
| JPH0740651B2 (ja) | 増幅回路 | |
| JP4206553B2 (ja) | 電圧・電流変換回路 | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JP3063124B2 (ja) | 増幅回路 | |
| USRE30587E (en) | Differential amplifier circuit | |
| JPS5918368Y2 (ja) | 電力増幅回路等の電流検出回路 | |
| JP3064973B2 (ja) | 利得可変増幅器 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JP2776019B2 (ja) | 定電圧回路 | |
| JPS5932210A (ja) | トランジスタ増幅回路 | |
| JPS6133710Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050915 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A02 | Decision of refusal |
Effective date: 20080422 Free format text: JAPANESE INTERMEDIATE CODE: A02 |