CN101183327A

CN101183327A - 接口测试电路及方法

Info

Publication number: CN101183327A
Application number: CN200710188736.6A
Authority: CN
Inventors: C·苏; H·C·金; G·安
Original assignee: Silicon Image Inc
Current assignee: Lattice Semiconductor Corp
Priority date: 2006-11-15
Filing date: 2007-11-14
Publication date: 2008-05-21
Anticipated expiration: 2027-11-14
Also published as: CN101183327B; JP5697833B2; EP1924020A1; EP1924020B1; DE602007009170D1; US20080114562A1; TWI363184B; TW200821603A; US7698088B2; KR20080044199A; JP2008122399A; KR101499922B1

Abstract

在某些实施例中，一种装置包括：导体；以及发送器，该发送器包括发送器测试电路以将测试属性嵌入测试模式信号并将该测试模式信号发送到导体。在某些实施例中，一种装置包括：导体，用于携带具有嵌入的测试属性的测试模式信号；和接收器测试电路，用于接收测试模式信号和提取测试属性，并确定提取的测试属性是否匹配期望的测试属性。描述了其它的实施例并要求了其权利。

Description

接口测试电路及方法

相关申请

本申请要求2006年11月15日提交的美国临时申请第60/859,355号的优先权。

技术领域

本发明的实施例一般涉及接口测试电路及方法。例子包括例如可在内置自测试(BIST)中使用的高速输入/输出电路(HSIO)的测试电路和方法。

背景技术

商业集成电路(IC)(芯片)的价格不断受到压力但某些测试的成本即使不增加也往往维持不变，与常规的数字计数器电路比较HISO的测试成本可能更高，因为它可能更难以进行HISO测试工作并可能需要另外的专用高级自动测试设备(ATE)。期望开发可加速生产测试发展并可提供灵活的测试接口的HISO测试电路和方法以适应宽范围的测试应用。这种测试电路和方法可降低总的成本并增加产品的价值。

HISO中的BIST通常在发送器电路(TX)和接收器电路(RX)中使用伪随机二进制序列(PRBS)生成器。图1中示出了常规的PRBS BIST的例子，其中大写字母D_i表示8比特数据测试向量而大写字母E_i表示发送器12(TX)中生成的10比特码字。接收器14(RX)的对应动作用小写字母d_i和e_i表示。将8比特数据和10比特码字的流包围在箭头括号(＞...＞)中表示测试模式的开始和结束。PRBS生成器18提供序列＞...D₃D₂D₁＞，该序列由编码器22编码以形成编码序列＞...E₃E₂E₁＞，向其添加控制字符K₀(可以是大量的控制字符)以形成测试模式＞...E₃E₂E₁K₀＞。接收器将控制字符用于识别编码测试模式的开始。编码测试模式由串行器24串行化并通过信道28提供给RX 14的解串器32。解串器32将接收的编码测试模式＞...e₃e₂e₁k₀＞提供给解码器38，解码器38提供经解码的接收序列＞...d₃d₂d₁＞。可在将测试模式提供给解码器38之前或之后去除控制字符K₀。RX 14中的PRBS生成器44生成的序列＞...D₃D₂D₁＞与TX 12中的相同，在框48中将其与经解码的接收序列＞...d₃d₂d₁＞进行比较。如果两序列相同，则没有差错，如果它们不同，则存在差错。

符号D_i和d_i是8比特值而符号E_i和e_i是对应的10比特编码值。符号K₀和k₀也是10比特值，但不一定从8比特值编码。8至10比特编码技术的例子包括公知的8b10b编码和最小化转换差分信令(transition minimized differentialsignaling)(TMDS)。1999年4月2日的数字视频接口(DVI)标准版本1.0的第三章中提供了TMDS的概述，可从www.ddwg.org中的Digital Display Working Group(数字显示器工作组)获得。DVI和高清晰度多媒体接口(“HDMI”)各自是基于TMDS的信令传输协议。

因为应该在无差错环境下在RX处接收相同的发送测试模式，所以HISO测试通常包括在测试模式开始时经由专用控制字符比如K₀同步的两个相同的PRBS 18和44。TX PRBS生成用于发送的测试模式，而RX BIST生成用于比较的期望的输出。TX PRBS可生成K₀并将其置于待发送的码字流之前。当检测到指定的控制字符(K₀)时RX PRBS开始将期望的测试模式与所接收的进行比较以识别故障。PRBS中的测试模式基于线性反馈移位寄存器(LFSR)52来生成。LFSR 52的行为可由其特征多项式来表征。LFSR 52及其特征多项式的例子在图2中示出。符号表示异-OR(XOR)门而符号D表示D型触发器，但可采用除XOR门以外的其它门并可采用除D型触发器以外的触发器。LFSR可生成固定的测试模式序列。其序列由称为种子的初始态确定。

RX PRBS中嵌入的固定多项式可使对于内部和外部用户的测试变复杂。某些用户可能希望使用他们自己配备的不同多项式的LFSR或ATE。其测试应用还需要来自数个不同的LFSR多项式或现有的LFSR生成的各种测试模式的洗牌式组合版本的多样化测试模式。

常规的PRBS通常缺少在线测试特征。在线或离线测试分别指在正常的功能模式和测试模式期间的测试运行。在线测试能力可提供测量关于实际系统应用中的比特差错率(BER)的信道质量。PRES通常在离线测试环境中使用。它仅在测试模式期间运行而通常在正常的功能(正常工作)模式中被禁用。

发明内容

在某些实施例中，一种装置包括：导体；以及发送器，该发送器包括发送器测试电路以将测试属性嵌入测试模式信号并将测试模式信号发送到导体。

在某些实施例中，一种装置包括：导体，用于携带具有嵌入的测试属性的测试模式信号；以及接收器测试电路，用于接收测试模式信号和提取测试属性，并确定提取的测试属性是否匹配期望的测试属性。

在某些实施例中，一种系统包括：信道；发送器和接收器测试电路。发送器包括发送器测试电路，以将测试属性嵌入测试模式信号中并将测试模式信号发送到信道。接收器测试电路耦合到信道并接收测试模式信号和提取测试属性以及确定提取的测试属性是否匹配期望的测试属性。

描述了其它的实施例并要求了其权利。

附图说明

通过参考以下的描述和用于说明本发明的实施例的附图可理解本发明。然而，本发明不限于这些附图的细节。实际上可通过不同的细节来实现本发明的实施例。

图1是包括发送器和接收器的现有技术系统的框图。

图2是包括线性反馈移位寄存器(LFSR)的现有技术伪随机二进制序列(PRBS)的框图。

图3是包括发送器和接收器的接口测试系统的框图。

图4是示出嵌入的测试属性和差错检测的发送器和接收器的框图。

图5是包括发送器和接收器的接口测试系统的框图。

图6是码字测试编码函数的框图和图示。

图7是可配置的测试编码函数的的框图。

图8是数据测试编码函数的框图和图示。

图9是测试编码函数、类签名函数和类签名的框图和图示。

图10是按类签名划分码字的图示。

图11是码字、测试编码函数输出和类签名序列的图示。

图12示出按照类签名的测试属性的状态图。

图13是按照类签名的测试属性的图示。

图14是包括测试编码函数和类生成函数的框图。

图15是包括测试编码函数和类签名函数的框图和图示。

图16示出用于类生成函数的方程式的例子。

图17和18分别是模式源和测试属性生成器的框图。

图19是测试属性校验器的框图。

图20示出用于类签名生成函数的方程式。

图21和22分别是接口测试系统的框图。

图23是DC平衡窗口的图例。

图24示出用于类签名的方程式的例子。

图25是接口测试系统的框图。

图26是测试模式源的框图。

图27是接口测试系统的框图。

图28和29分别是发送器电路的框图。

图30是对准校验器的框图。

图31是多输入签名寄存器的框图。

图32示出用于输入的方程式的例子。

图33是测试编码函数、类签名函数和类签名的框图和图示。

图34是测试编码函数的框图。

图35示出用于签名函数的方程式的例子。

图36是测试编码函数和类生成函数的框图。

图37是模式源和测试属性生成器的框图。

图38是测试属性校验器的框图。

图39是接口测试系统的框图。

图40和41分别示出用于计算类签名的方程式。

图42和43分别是测试系统的框图。

具体实施方式

在某些实施例中，将协议不敏感测试属性嵌入到待发送的数据，使得可在接收器处检验相同的测试属性，以便如果发生差错的话检测出差错。在某些实施例中，采用BIST电路，它与具体的编码技术无关并检测改变码字有效性的差错。可利用嵌入测试属性来定义码字的有效性。从某些观点看来并在在某些实施例中，可将测试属性看作一组测试模式满足的规范。某些实施例可在各种领域中实现，它们的例子包括8比特数据领域和10比特码字领域。例如，在某些实施例中，电路可生成各种模式并检测8比特数据或10比特码字中的差错，但也可使用其它的位宽度或码元。在某些实施例中，包括了在线测试能力。

信号流可由信号段组成。信号段的例子包括未编码的数据段(诸如8比特数据)和码字(可以是10比特或其它的宽度)。在下述的实施例中，信号段的性质随着信号流通过下述电路时改变而改变。

参考图3，发送器60包括提供给模式源64的测试属性62。模式源64输出测试模式＞...E₃E₂E₁K₀＞，它由串行器68串行化。在某些实施例中，可将控制字符K₀(可以是大量的控制字符)置于测试模式前或另外包括在测试模式中。例如，它可用于识别测试模式的开始，这可用于属性检验时的同步化。这种控制字符K₀可与各种其它的例子结合使用，但没有明确示出或描述。在至接收器80的解串器78的信道72上传送串行化测试模式。接收器80还包括接收被接收的测试模式＞...e₃e₂e₁k₀＞的测试属性校验器84。以下给出测试模式的各种例子的细节。

在某些实施例中，RX测试电路可(在工作中或在某些情况下物理地)与TX测试电路去耦合。可实时或稍后校验测试属性。因此，可以有存储电路以保存某些信号用于稍后对差错的检验。(参见图42中的可任选的存储电路84)。在某些实施例中，RX测试电路与TX PRBS多项式无关(虽然在其它实施例中使用它们)。测试属性可指定将哪类测试模式发送到RX测试电路以确认受测试的装置(DUT)。在这种意义下，可认为测试属性与现有技术的通信协议类似之处在于测试属性可定义测试期间在信道上发送的测试模式的类型。可从进入数据流中提取并校验这些嵌入的属性以检测差错。可将提议的测试属性嵌入测试模式源中。作为例子，测试模式源可包括ATE向量、PRBS模式和任何其它的外部模式源。在某些实施例中，PRBS多项式用于生成测试属性，但在其它实施例中，PRBS不用于生成测试属性。

图4示出在提议的实施例中如何实现差错检测的例子。图4类似于图3但示出由编码器66编码的数据D和具有在信道72上发送的预期嵌入的测试属性的测试模式E。解码器82将接收的测试模式e解码以形成数据d。如圆90所示，有效的代码C_k包括测试属性P_k。如果在发送或接收中的某些位置发生差错使嵌入发送数据流中的测试属性无效，则可在接收器处校验并检测出差错。当接收的测试模式的测试属性与预期的测试属性不同时，如圆92所示，比较显示了具有无效测试属性-P_k的无效代码C_F。可在由解码器82解码进入信号之前或之后发生对无效码字的校验。

可以各种方式实现发送器。图5示出根据某些实施例的发送器102的例子。当多路复用器108和118各自处于“0”态时，数据信号(诸如平常工作中的平常的非测试信号)穿过多路复用器108，由编码器66编码，穿过多路复用器118，由串行器68串行化并通过HISO输出提供到信道72。当多路复用器108处于“1”态而多路复用器118处于“0”态时，从TX测试电路116穿过多路复用器108并由编码器66编码来提供数据信号测试模式。将来自编码器66的测试模式信号通过多路复用器118提供给串行器68和信道72。当多路复用器118处于“1”态，测试电路116将测试模式信号直接穿过多路复用器118提供给串行器68和信道72。如本文所使用的，宽泛地使用术语数据以表示用作命令、地址、常规数据或其它的任何信号。在某些实施例中，测试电路116使用来自编码器66的输出的位(例如，作为测试编码函数的输入，在下文中描述，)，或者测试电路116可在进入的数据流上具有单独的编码器。在某些实施例中，如下所述，测试电路116可在未编码数据上使用测试编码函数，从而，可在编码器66接收进入数据流之前从进入数据流接收各位。

接收器104通过HSIO输入在信道72上接收信号。接收的信号通过解串器78解串，并将其提供给RX测试电路128和解码器82。解码器82将8比特数据信号提供给测试电路128和包括接收器102的芯片的其它部分。8比特数据信号是数据段的一个例子。数据段可以是其它的宽度。测试电路128将接收的测试属性与预期的测试属性比较并确定是否发生差错。导体120可以是信道72的一部分或者是耦合在发送器的驱动器和信道72之间的内部导体。导体122可以是信道72的一部分或者是信道72和接收器104的接收器之间的内部导体。在某些实施例中，如果没有差错则差错信号具有第一值而如果有差错则具有第二值。在某些实施例中，差错信号提供另外的信息。可采用各种其它的方法。可通过各种方法实现差错确定，在本文中描述了这些例子。

其它实施例可具有各种其它细节。例如，在某些实施例中，发送器TX 102不具有通过多路复用器108和直接通过多路复用器118提供测试模式信号的能力，但仅仅具有一种或另一种能力。同样，在某些实施例中，RX 104不具有将接收的测试模式信号直接提供给测试电路128和不从解码器82提供给测试电路128的能力，但仅仅具有一种或另一种能力。

TX 102和RX 104可在同一芯片中或在分离的芯片中。如果有包含TX 102和RX 104两者的一个芯片，则它可以是受测试装置(或芯片)。如果TX 102和RX 104在不同的芯片中，则它们都是受测试芯片，或可仅将具有TX 102的芯片视为受测试，或仅将具有RX 104的芯片视为受测试。在图5中，具有TX 102的芯片可以是受测试装置而RX 104可以是测试设备的一部分。或者，TX 102可以是测试设备的一部分而RX 104可以是受测试装置的一部分。或者，TX 102可以是与接收器104不同的耦合到测试设备的受测试装置的一部分，或者RX 104与TX 102不同但产生类似的信号的耦合到测试设备的受测试装置的一部分，也可采用其它的方法。

取决于实施例，测试电路可对任意大小的数据字或码字进行操作。因为8比特数据字和10比特数据字是HSIO中通常使用的格式，所以本文提供了具有8比特数据字和10比特数据字的例子。TX测试电路116可生成嵌入测试属性的8比特数据字和10比特码字的流。将生成的8比特数据字编码成10比特有效码字流并在信道72上发送。可校验接收的10比特码字流和8比特解码数据流中嵌入在流中的测试属性。在某些实施例中，将待发送的所有位编码。在其它实施例中，待发送的某些位不被编码。

在某些实施例中，可在测试中使用另外对于特定的编码技术是无效的码字。在很多编码技术中(诸如8b10b编码)，某些10比特码字不是有效的-意思是它们不能被有效获得。(在本文中以不同的方式使用无效字：(1)传输过程中的差错和(2)给定编码过程的限制而不能被有效获得的码字)然而，在某些实施例中，为了测试的目的，无效的码字可用于增加可控性和可观察性。为了指向函数故障，其检测可包括诸如跳动和码间串扰(ISI)之类的电属性的敏化或激发，在测试模式组中包括无效码字可增加目标敏化的可能性。

以下的部分讨论导出测试属性和将测试属性嵌入8比特数据流及10比特数据流的各种方式中的某些。

测试电路的测试属性和结构

正如某些实施例中使用的，可将测试模式视为8比特数据或10比特码字的连续模式。测试模式中的数据或码字的序列称为测试模式序列。正如某些实施例中使用的，测试属性可通过将测试模式序列中的每一个测试模式解释为多元携带某些函数的输入和输出的元组来导出。

可将流＞...e₃e₂e₁＞中的每一个码字e_i[0:9]解释为例如e_i[0:9]＝(i8，i9，i8，i9，i8，i9，o8，o9)，其中ik和ok表示称为测试编码函数的函数f_k的输入和输出。(可将相同的关系应用到发送侧流＞...E₃E₂E₁＞。在某些实施例中，对于数据(d_i[0:7]和(D_i[0:7]也是一样的。)可将测试编码函数视为模式序列中每一个10比特码字的解释。测试编码函数可以是组合的或顺序的。作为一个例子，在图6中示出了利用测试编码函数的10比特码字的生成。函数f₉包括通过XOR门144异或的码字位e[1]和e[5]、通过XOR门146异或的码字位e[3]和e[7]以及通过XOR门148异或的结果。任选XOR门160接收XOR门148的结果和任选触发器162(flip-flip)的输出。如果enable＝1，e₉可以是顺序函数的输出，这取决于e₉的前一值。否则e₉是组合函数f₉的输出。函数f₈包括通过XOR门154异或的码字位e[0]和e[4]、通过XOR门156异或的码字位e[2]和e[6]以及通过XOR门158异或的结果以提供e₈。如同e₉一样可使用触发器和另外的XOR门。为了使讨论简单，在本文中采用组合测试编码函数。正如图6中看到的，测试编码函数是物理结构而不仅仅是动作。可以说图6的测试编码函数从码字流“接收”各位，即使在某种意义下，流至少暂时保留各位同时测试编码函数工作。

在图6中，编码函数f8和f9分别计算e[0:7]的偶数和奇数位位置的奇数一致校验性。将所计算的e8和e9放入e[8:9]以形成期望的10比特码字。在某些实施例中，可采用任意测试编码函数，这取决于待处理的差错的类型和考虑中的协议施加的测试模式限制。测试模式限制包括最大游程长度(run length)。游程长度说明串行化比特流中连续的0和1的数量。例如，TMDS的最大游程长度是21。

在某些实施例中，编码函数是可构造的以增加可测试性并提高测试质量。图7中描述了可构造的编码函数的例子，其中E[0]和E[2]由门164异或，E[4]和E[6]由门166异或，且门164和166的结果由门170异或。XOR门174将门170的结果和具有输入E[3]和配置控制位(con[0])的AND门172进行异或以产生位e₈。同样，E[1]和E[3]由门178异或，E[5]和E[7]由门180异或，且门178和180的结果由门184异或。XOR门188将门184的结果和具有输入E[4]和配置控制位(con[1])的AND门186进行异或以产生位e₉。通过编程2比特配置控制输入(conf[0:1])，可将编码函数配置成4个不同的函数。在图7中，例如，如果conf[0]＝1，conf[1]＝1，或两个都＝1，则所得的编码函数包括了对图6中的原始编码函数的额外的输入。不同的编码函数可用于检测由其它编码函数遗漏的差错，因此可提高测试的质量。可构造的编码函数还可增加可用的测试模式的数量。增加的可用测试模式可允许能够激发和观测模拟电路中更多的差错。

注意，在图6中，使用小写字母“e”，但在图7中，使用大写字母“E”。如上所述，大写字母“E”指发送器中的信号而小写字母“e”的是接收器。然而，一般而言，图中的电路可在发送器和接收器两者中使用。为了避免重复附图和描述，某些附图和描述采用大些字母E而其它的采用小写字母e。除非另外描述否则“D”和“d”的情况与之类似。

在某些实施例中，如图8所示测试编码在8比特数据中进行。可将指定位位置的奇偶性赋值给数据位位置中的一个。例如，可将数据位位置d[0]和d[3]分别解释为其余的偶数和奇数位位置的奇偶性。在例子中，XOR门192接收位d[1]、d[5]和d[7]以产生设置为d[3]的d₃。XOR门194接收位d[2]、d[4]和d[6]以产生设置为d[0]的d₀。在某些实施例中，8比特数据域中测试编码的优点可包括协议独立性。不需要考虑关于协议的限制因为这些限制可由编码器处理。在某些实施例中，缺点包括由于有限的可控制性引起的可测试性降低，这由较少数量的可用测试刺激和难以控制测试数据序列以指向在10比特码字域中操作的模拟电路引起的差错导致的。如果测试编码在如图8所示数据段上，则可在图8的动作后编码该段。其它的编码是公知的编码，诸如8b10b或TMDS，或者它可以是类似于图6的编码。

尽管可将实施例中的某些类似地应用于8比特数据和10比特码字两者，但码字用于讨论本文的概念且在适当的位置提到8比特数据。

测试编码函数不能单独适应所有可能的码字。例如，对于10比特码字，有1024(2¹⁰)种可能的码字。然而，测试编码函数允许256(2⁸)种码字。这是因为如果开始的8比特(e[0:7])被确定，则最后的两位由它们计算得出。在例子中，e[0:7]是独立变量，而e[8:9]是从属的。为了包括测试期间所有可能的码字(或者至少附加的码字)，可引入签名的概念。

图9中示出了码字的类签名的例子，其中将e[0，2，4，6]提供给测试编码函数f₈以产生位e₈，而将e[1，3，5，7]提供给测试编码函数f₉以产生位e₉。类签名S[0]和S[1]可指示称为e₈和e₉的计算函数的输出如何关联到e[8:9]。为了导出预期的关系，可采用某些函数以解释其关系。这些函数称为类签名函数。在图9的例子中，XOR函数202和204用于计算类签名S[0]和S[1]。在这种情况下，类签名函数输出的逻辑0和1分别指示对于i∈{8，9}计算的e[i]和e_i之间的一致和不一致(取补)。类签名函数可表示为S[i-8]＝e_ie[i]。

基于图9中的类签名函数，可有4个类签名。在例子中，任何码字必然得到4个类签名中的一种。也就是说类签名函数将一组所有可能的码字划分为数个子集。码字的子集数量可以是2^N，其中N是类签名函数的数量。在例子中，有2个类签名函数，表示为S[0:1]，因此有4(2²)个类签名，如图10所示。

可将测试模式视为实现期望测试的码字的有序列表。测试模式序列可由对应的类签名序列代表。图11中示出类签名列表的例子。假设在测试模式中重复四个码字0000000000、0000000011、0000000001和0000000010。因为对于所有的码字S[0:7]＝00000000，所以对于所有的码字测试编码函数输出00，即，(e₈，e₉)＝00。因此，用于每一个码字的类签名可通过在(e₈，e₉)和e[8:9]上执行按位异或(bit-wiseXOR)函数来计算。所得的类签名序列S[0，1]在同一图中描述。可类似地获得第二例子测试模式的S[0，1]序列，并在图11的下部示出。

在某些实施例中，也可将类签名函数视为等价关系。每一个类签名可代表每一类。任何具有相同的类签名的两个码字是等价的。类似地，任何测试模式可由其类签名序列代表。这意味着类签名序列可指定预期的测试模式。在某些实施例中，可利用类签名序列表达测试属性。因此，测试属性可包括每一个码字的类签名和测试模式中类签名的次序。例如，图11中的第一和第二例子的测试属性分别是(00→11→01→10)^*和(01→11)^*。符号^*表示任意数目的重复。

如图12所示，测试属性还可用有限状态机(FSM)来表达。图12的第一例子描述测试说明(01→11)^*的FSM表示。测试属性不仅包括类签名输入，还包括内部和外部输入。第二例子描述更加复杂的测试属性，它也涉及外部或内部的输入。例如，非签名输入可在内部从10比特码字引入或在外部从BIST环境引入。图12的第二例子不一定与本文提供的其它例子有关。

图13总结了测试模式的类签名序列中表达的测试属性。可将测试属性理解为测试模式的规范。它可指示测试模式序列的类或类型而不是具体的测试模式序列。具有蕴含式的逻辑方程式说明测试模式序列是对应的类签名序列的一个实现(或成员)。可定义用于类签名的复合运算。变量K是参与用于生成类签名的测试编码函数的数量。对于本文考虑的例子K的值是2。

在某些实施例中，为了在码字流中嵌入或检验测试属性，可处理期望的类签名和序列。在某些实施例中，可利用类生成函数将期望的类签名嵌入测试模式序列。在图14中示出了类生成函数g₈和g₉(统称为g_8，9)的例子。类生成函数g_8，9可基于提供给广义输入C[0:L-1]和C[0:M-1]的控制输入而修改流中码字的类签名，在特定的例子中C[0:L-1]和C[0:M-1]可以是控制信号C[0]和C[1]。注意，正如本文所使用的， “修改”不一定意味着在特定情况下的改变，而意味着在某些情况下的改变，但不一定是对所有的情况。例如，取决于类生成函数g_8，9的性质和控制信号e₈和e₉的值，类生成函数g_8，9的输出可与输入不同或可与输入相同。

位e[0:7]来自10比特码字的位置0，1，2，...7(位置的第一组)而位e[8:9]用于10比特码字的位置8和9(位置的第二组)。当然，测试编码函数的输入可来自于除位置0-7以外的位置，而类生成函数的输出可用于除位置8和9中的位以外的位置。一般而言，位置的第一和第二组不重叠，但在某些实施例中，它们可重叠。

图15提供了一个例子，其中类生成函数g₈和g₉是XOR门。同样单个位控制信号输入C[0]和C[1]可分别用于处理e[8]和e[9]的值。注意，e₈和e₉的会值是不变的，因此，仅类签名(S[0:1])按照预期改变。在同一图中，描述了对于C[0:1]的值的e[8]和e[9]的真值表。当C[0]和C[1]被分别设置为逻辑1时e[8]和e[9]是补码。

如果XOR函数用于生成类签名，则可由C[0:1]直接控制任何类签名S[0:1]。这在图1 6中被总结。因为，在例子中，C[0:1]与S[0:1]相同，期望的S[0:1]可通过将相同的期望的S[0:1]提供给C[0:1]来生成。在例子中，为了说明的目的，假设类生成函数用XOR实现。然而，可采用其它函数来生成类签名，这取决于测试应用。

在某些实施例中，可通过将期望seq(S[0:1])流提供给C[0:1]来嵌入期望的类签名序列seq(S[0:1])。图17和18示出怎样将测试属性嵌入码字流。在图17中，测试属性生成器224包括测试编码函数f_h和f_i，表示为f_h，i。模式源222提供包括E[0:7]的＞...E₃E₂E₁＞，它由f_h，i接收。测试编码函数f_h，i将e₈和e₉提供给XOR门230。XOR门230还从类控制信号生成器226接收C_E[0:1]。可使用或不使用测试编码函数来嵌入seq(S[0:1])。如果采用10比特模式源，例如，则可在不用测试编码函数的情况下直接处理e[8:9](见图18中的测试属性生成器234)。因为XOR函数是可交换的，所以可将生成的e[8:9]视为由某些函数编码的测试。C[0:1]可用于修改e[0:9]中的退出类签名。

在某些实施例中，可利用称为C_E[0:1]的(例如图17和18中的生成器226)有限状态机(FSM)实现生成期望seq(S[0:1])的seq(C[0:1])。可将C_E[0:1]生成器编程为提供所需的seq(S[0:1])。因为嵌入的测试属性通常是TX的动作，所以采用大写字母下标E，但在某些实施例中，它在RX中使用。还可经由输出S_E[0:1]观测所嵌入的测试属性。

类似地，如图19所示，在某些实施例中，可从进入的码字提取所嵌入的测试属性并核针对期望的签名序列校验。测试属性校验器244包括测试编码函数f_j和f_k，表示为f_j，k，它从所接收的流＞e₃e₂e₁＞接收e[0:7]。XOR门246和248将来自测试编码函数f_j，k的位e₈和e₉与来自＞e₃e₂e₁＞的XOR位e[8]和e[9]进行异或操作以提供类签名序列S_e[0:1]。可通过利用XOR门254将期望的seq(S_e[0:1])与来自C_e[0:1]的控制信号进行异或操作来生成期望的seq(S’_e[0:1])(期望的类签名的修改的序列)。正如图20所总结的，可在C_e[0:1]的值和期望的类签名S_e[0:1]之间执行XOR功能以产生期望的S’_e[0:1]。将每一个在序列中提取的类签名S_e[0:1]通过异或操作添加到对应的C_e[0:1]。即，C_e[0:1]将S_e[0:1]转换成S’_e[0:1]。所得seq(S’_e[0:1])然后可针对差错监测器256中实现的期望的签名序列进行校验。在某些实施例中，C_e[0:1]生成器的使用可简化差错检测器的设计。

差错检测器256可在FSM或组合电路中实现。例如，如果seq(C_e[0:1])与期望的seq(S_e[0:1])相同，则seq(S’_e[0:1])是0序列，即，seq(S’_e[0:1])＝＜(00)(00)(00)...＜。即，在某些实施例中，任何非零类签名可视为差错。在特殊情况下，差错检验可利用组合电路实现。然而，如果类签名序列不是常数，则在某些实施例中，基于FSM实现的差错检测器常可用于处理此类差错。

在某些实施例中，假设TX和RX是独立的，而S_e[0:L]不必与S_E[0:K]相同。即下标变量L不一定与K相同。可在TX和RX处不同地解释码字流。也可在两端应用不同的测试编码函数。为了说明的目的，在例子中假设L＝K＝2。

图21示出具有发送器270和接收器272的接口测试系统。它示出利用测试属性的差错检测。图21描述的测试电路是图3的精细化。将从模式源274生成的码字流被测试编码、通过串行器278串行化并在信道286上发送。如上所述测试编码由测试编码函数f_h，i和C_E[0:1]生成器穿过XOR门280嵌入测试属性。在接收器处，解释从解串器2901发送的码字流并针对期望的类签名序列校验。如果差错改变了类签名或测试属性则标记差错。在图21的例子中，测试编码函数f_j，k(可与测试编码函数f_h，i相同或不同)将位e₈和e₉提供给XOR门296。XOR门296还接收来自C_e[0:1]生成器294的C_e[0:1]控制信号和位e[8:9]并提供签名S′_e[0:M]。差错检测器298检测差错(例如，实际和期望的类签名序列中的差别)。图21仅仅是可实现发送器和接收器的各种方式中的一种。

如果可建立发送码字和其类签名之间的同步，如图22所述，则TX的类签名S_E[0:1]可直接连接到C_e[0:1]。注意在TX和RX处的测试编码函数可以但不一定相同。图22示出了在TX和RX处使用的测试编码函数相同的特殊情况。图22示出发送器302(包括接收测试编码函数f_h，i的输出和位E[8:9]的XOR门308)和接收器304(包括测试编码函数f_h，i)，它们如框320所示被同步。XOR门322接收f_h，i的输出C_e[0:1]和e[8:9]。可利用诸如先进先出(FIFO)之类的公知技术来实现同步。如果传送类签名的路径比传送码字的串行路径快，例如，则可将类签名缓冲以允许等待延时。缓冲类签名可提供硬件优点因为类签名的大小显著小于码字的大小。FIFO可驻留在芯片上或芯片处。

在某些实施例中，图22的测试电路可提供通用和在线测试能力。具有任何任意序列的任何测试模式可用于检测差错而不使差错检测器的设计复杂化。例如，如果TX和RX测试编码函数同步或相同，则所得的seq(S’_e[0:1])总是0序列。因此，可容易地检测导致非零类签名的任何差错。图22中的测试电路可提供在线测试能力。在线测试在校验差错的同时系统仍在使用中。它可在正常的系统工作期间收集比特差错率(BER)信息。收集的BER信息，例如，可用于确定现场通信信道的质量。

在10比特码字中测试模式的直接生成可能需要DC平衡。正如现有技术中已知的，DC平衡保证一个或多个连续的码字中1和0的数量平衡。DC平衡可降低码间串扰(ISI)和电磁辐射。它还有助于AC耦合并能在接收器处从数据中恢复时钟。

在8比特数据的测试模式生成中可以考虑DC平衡因为DC平衡可以由编码器执行。然而，在10比特码字的测试模式生成中应当考虑DC平衡，因为它是在没有编码器的辅助下进行。如果将测试模式应用于来自外部测试器的受测试装置(DUT)，则可离线执行DC平衡。可将计算机程序或脚本用于生成期望的DC平衡测试模式。这是获得DC平衡测试模式的非常灵活的方式，但它要求将测试模式加载到测试器中。对于10比特码字的测试模式的芯片上生成，DC平衡可通过引入DC平衡窗口的概念来实现。

DC平衡窗口是数个DC平衡的连续码字。窗口的尺寸由包括在窗口中的码字的数量确定。DC平衡窗口可保证包含的1和0的数量平衡。图23示出了DC平衡窗口的例子，其中

表示E_i[0:9]按位的补码。作为一个例子，可如图24所示计算

的类签名。对于提到的测试编码函数，

的类签名也可以是S_Ei[0:1]的按位补码。

参考图25，在某些实施例中，满足DC平衡窗口的测试模式的生成可通过由调制器346调制模式源274和XOR门348来实现。作为一个例子，调制器346可以是单独取码字中的每一个位的补码的FSM。输入测试编码函数f_h，i可由调制器346调制，而测试编码函数f_h，i的输出可由C_E[0:1]生成器354通过XOR门352调制。DC平衡窗口是生成DC平衡随机(或伪随机)测试模式的非常有效的方式，该测试模式构成了整个HISO测试模式的相当大的部分。调制器可通过将码字部分或整个取补码来从模式源提供的每一个随机测试向量产生两个或更多个随机测试向量。注意，可将随机生成的测试向量的补码或部分补码视为随机测试向量。调制还可提供反转生成的测试模式的能力。这种反转能力可增加测试中使用的模式的范围。例如，如果可生成倾斜上升(ramp-up)或随机测试模式，反转可允许在不费力的情况下生成倾斜下降(ramp-down)或互补随机测试模式。在接收器342处，XOR门368接收位e[8:9]、测试编码函数f_j，k的输出和C_e[0:1]生成器366的输出，并向差错检测器370(与本文中描述的其它差错检测器相同或不同)提供输入。

在某些实施例中，DC平衡窗口技术的高效率硬件实现可通过探索芯片上测试模式生成器、调制器和C_E[0:1]生成器之间的频率关系来实现。例如，如果要生成具有硬件平衡窗口尺寸为2的测试模式，调制器的频率可以是芯片上模式生成器的两倍，使得可从单个码字获得码字及其补码。可类似地操作C_E[0:1]生成器以调制签名。如果需要较大尺寸的DC平衡窗口，则测试模式生成器可进一步减慢，且可使调制器和C_E[0:1]生成器足够快以基于芯片上模式生成器生成的每一个码字来生成DC平衡窗口。

图26给出芯片上测试模式源的电路的例子。测试模式生成电路可以是常规的PRBS生成器、计数器等。常规的测试模式生成器380将位G[0:7]提供给偏置逻辑(bias logic)382中的AND门384。AND门384还接收位PI[0:7]并提供位Ei[0:7]。常规的测试模式生成器380将位G[8:9]提供给AND门386。AND门386还接收位PI[8:9]并提供位Ei[8:9]。某些实施例使用偏置逻辑来约束生成的测试模式。这种约束可帮助生成最坏情况的测试模式。通过为期望的i赋值PI[i]＝0，可控制8比特数据和10比特中0和1的最小数量。例如，如果PI[0:9]中的7个被设置成逻辑0，则Ei[0:9]至少包含7个0而取反的Ei[0:9]至少包含7个1。这种偏置测试模式可使ISI问题变得更糟糕并可能比不偏置测试模式更快速地使脆弱的IC失效。

HDMI测试电路

在某些实施例中，用于各种HSIO BIST的测试电路可实现通信测试协议。作为应用，测试电路可用于采用TMDS协议的TX和RX HDMI装置。HDMI装置的主要应用是显示器，诸如播放数字电视(TV)和数字通用盘(DVD)。HDMI是源同步的并有红、绿和蓝(RGB)HISO信道以处理视频数据。

参考图27，在发送器402中，当多路复用器408和424各自处于“0”状态时，数据信号(诸如通常操作中的普通非测试信号)通过多路复用器408、由编码器410编码、穿过多路复用器424、由串行器430串行化并通过HISO输出提供给信道。当多路复用器408是“1”状态而多路复用器424是“0”状态，从TX测试电路428通过多路复用器408提供数据信号测试模式并由编码器410编码。将来自编码器410的测试模式信号通过多路复用器424提供给串行器430至信道。当多路复用器424处于“1”状态，测试电路428将测试模式信号直接通过多路复用器424提供给串行器430和信道。接收器404(可与发送器402位于同一芯片上或不同的芯片上)通过HISO输入从信道接收信号。接收的信号可通过解串器440解串并提供给RX测试电路438和解码器444。解码器444将8比特数据信号提供给测试电路438和包括接收器404的芯片的其它部分。测试电路438将接收的测试属性与期望的测试属性进行比较并确定是否发生差错。在某些实施例中，如果没有差错则差错信号具有第一值，而如果有差错则具有第二值。在某些实施例中，差错信号提供另外的信息。可采用各种其它的方法。可通过各种方式实现差错确定，在本文中描述了这些例子。可进行结合图5描述的修改。

图27还示出测试电路如何用于测试多个信道。TX测试电路可在用于所有并行的RGB信道的8比特数据和10比特码字中生成测试模式并在串联的接口上将其发送。RX测试电路可监视数据或码字的进入RGB流。如果检测到差错，则标记出差错信号。差错信号可用于测量比特差错率(BER)并暂停时钟以用于硅片调试。

在提议的RX测试电路的某些实施例中，RGB信道的测试模式不必相同即使相同的测试电路用于每一个信道。不同的码字流可独立地用于每一个信道。然而，在常规的PRBS方法中，难以在相同的情况下获得信道独立性，因为相同的LFSR多项式可强制相同的模式被用于所有的RGB信道。信道独立性可允许应用较宽范围的测试模式因此提高了可测试性。

图28中描述了发送器的某些实施例。作为一个例子，系统452向多路复用器462、464和466的“0”输入提供了三组8比特彩色数据信号。模式源包括测试模式生成器(TPG)454，它向多路复用器462、464和466的“1”输入提供8比特信号。编码器470、472和474将多路复用器462、464和466的输出编码并将经编码的信号提供给多路复用器480、482和484的“0”输入。TPG 454也向多路复用器480、482和484的“1”输入提供10比特编码信号。多路复用器480、482和484的RGB编码输出(如图所示)通过串行器490、492和494被串行化并由不同的驱动器502、504和506驱动。当启用测试(TM＝1)时，将测试路径设置为通过MUX的模式生成器。由信号dataORcw(数据或码字)选择8比特数据或10比特码字生成。如果dataORcw＝0或1，测试模式生成器分别生成8比特数据或10比特码字。如果选择8比特数据，则将8比特数据传送到编码器，而经由串行器发送经编码的10比特。另外，将生成的10比特码字直接传送到串行器。测试模式生成器可包括测试模式源和测试属性生成单元。可在RGB信道中共享测试模式生成器。测试属性生成单元可包括调制器、C_E[0:1]生成器和测试编码函数。

图29示出用于图28的发送器的接收器的某些实施例。图28包括RGB接收器522、524和526，其输出通过解串器532、534和536解串以提供信号e[0:29]。流由解码器542、544和546解码，以提供解码的信号d[0:23]。将信号e[0:29]提供给逗号检测器550。预定义的或更多数量的连续命令字符，例如K₀ ^*，可用于使测试模式的开始同步。例如，如果逗号检测器550检测K₀ ^*，则将数据启用(DE_TM)信号设置为逻辑0。否则可将其设置为逻辑1。在该例子中，将单个命令字符视为测试模式的一部分。因此，可检测涉及逗号字符的某些差错。差错检测器554包括测试属性校验器560，它包括测试属性子校验器564、566和568，它们向多输入签名寄存器(MISR)552和对准校验器562提供信号，下文将描述。每一个RGB信道中接收的码字的流通过测试属性校验器560校验，它可包括提到的测试编码函数、Ce[0:1]生成器和差错检测器。检测的差错可用于测量BER(计数器572)并通过电路574暂停时钟用于硅片调试。

在某些实施例中，如果接收的RGB 8比特数据或10比特码字是同步的，可校验接收的数据以彼此校验。在某些实施例中，比较RGB信道的类签名以检测对准校验器562(图30所示)中的对准差错，以检测RGB信道中的对准差错。在某些实施例中为了无差错，所有的类签名必须相同。如果任何类签名是不同的，则标记差错。在某些实施例中，利用类签名的RGB对准校验器可导致比利用数据或码字更简单的硬件解决方案。参考图30，在某些实施例中，XOR门592和594的输出通过OR门598进行或操作，而XOR门602和604的输出通过OR门608进行或操作。OR门610提供对准差错。

在某些实施例中，多输入签名寄存器(MISR)552还可用于检测差错。MISR 552的例子在图31中示出，其中XOR门618、630和632接收签名S[0]、S[1]和S[5]以及触发器638的Q输出。将XOR门618、630和632的输出提供给多路复用器620、624和636的“1”输入，这由misr_en信号(来自OR门640)控制。多路复用器620、624和636的“0”输入分别接收触发器622、626和638的输出。还包括扫描输入(SI)和扫描输出(SO)信号。MISR可以是接收外部输入的LFSR。具有LFSR的MISR在现有技术中已用于紧缩电路测试的测试响应。然而，相同的MISR也可应用于用于紧缩的HSIO测试。在某些实施例中，MISR可跳过前置的控制字符并仅紧缩测试数据。如果检测到指定的控制字符，则将信号misr_en设置成逻辑1并维持先前的状态。这可保证称为签名的紧缩末端的MISR的内容成为确定性的。在某些实施例中，可通过模拟获得MISR的期望的签名。

模K划分

本发明的实施例不限于生成用于码字的两位、利用两个签名、利用两个控制信号等，相反是可以一般化的。然而，数量可不是2。例如，数量可以是1或3。以下给出了模3划分的例子，包括生成用于码字的3位，利用三个签名、利用三个控制信号等。

在某些实施例中，测试电路可处理E[19:0]的2¹⁷测试编码的20比特码字和2¹⁷固定的20比特码字模式。这在检测将一致的码字改变为不一致的码字的差错方面是有用的。在某些实施例中，可检测e[m:n]的突发错，具有对于|m-n|＝2fk，k＞0的某些情况的可能的例外，其中f表示使用的编码函数的数量。也可采用诸如字节未对准之类的上述的其它特征。n比特数据的解释可包括携带输出和输出函数的n元组，诸如e[16:0]＝(i2，i1，i3，i2，o1，i3，i2，i1，i3，o2，i1，i3，i2，i1，o3，i2，i1)。

图32给予用于产生位12、7和2的函数的输入信号I_e12、I_e7和I_e2的可能的定义。在图33中，测试编码函数f₀、f₁和f₂响应于信号I_e12、I_e7和I_e2提供位e12、e7和e2。XOR门646、648和650是响应于e12和e[12]、e7和e[7]以及e2和2[2]提供签名S[0]、S[1]和S[2]的类签名函数。还示出了可能的类签名。图34给出了测试编码函数f₀、f₁、和f₂的例子。图34中，I_e12包括位0、3、6、9和15，I_e7包括位1、4、10、13和16，而I_e2包括位5、8、11和14。在函数f₀中，XOR门652和654接收位e[0，3，9和15]，而XOR门656接收XOR门652和654的输出和位e[6]。在函数f₁中，XOR门662和664接收位e[1，4，13和16]，而XOR门666接收XOR门662和664的输出和位e[10]。在函数f₂中，XOR门672和674接收位e[5，8，11和14]，而XOR门676接收XOR门672和674的输出。图35给出某些实施例中关于签名函数S[2:0]的细节。

在某些实施例中，有8组e[16:0]的签名类。类函数可将整个码字(或数据)划分为2^N组码字，其中N表示编码函数的数量。作为例子：e[16:0]＝(i1，i2，i1，i2，o1，i2，i1，i2，i1，o2，i1，i2，i1，i2，i1，i2，i1)。八类签名S[0:2]可以是用于2¹⁴码字的000、001、010、...111(与图10比较)。图36示出XOR门682、684和686，可结合将S[0:2]嵌入流使用。作为例子，C[0]＝f₀(I_e12)e[12]＝S[0]，C[1]＝f₁(I_e7)e[7]＝S[1]，C[2＝f₂(I_e2)e[2]＝S[2]。以上结合图13提供的信息可用S[2:0]代替。

参考图37，在某些实施例中，18比特模式源702提供比特流，将信号I_e2、I_e7和I_e12从该流提供到测试属性生成器704中的测试编码函数f₀、f₁和f₂。将测试编码函数f₀、f₁和f₂的输出和C_E[2:0]生成器706的输出提供给XOR门712以提供信号E[2，7，12]。参考图38，在某些实施例中，将信号I_e2、I_e7和I_e12提供给测试编码函数f₀、f₁和f₂，利用门714、716和718将其输出与位e[2]、e[7]、e[12]进行异或以产生S_rx[2:0]。在门726中将S_rx[2:0]和C_e[2:0]的控制信号进行异或以产生S_e[2:0]，由差错检测器728从S_e[2:0]检测差错。

在某些实施例中，在接收器的类生成函数中，S_e[i]＝C_RX[i]S_rx[i]，其中i在集合{2，1，0}中，且如果C_RX[i]＝0则S_e[i]＝S_rx[i]，且否则是S_rx[i]的反。

参考图39，发送器包括模式源736、测试编码函数f₀、f₁和f₂、XOR门740、C_e[2:0]生成器738和耦合到信道744的串行器742。接收器包括解串器746、测试编码函数f₀、f₁和f₂、C_e[2:0]生成器750、XOR门752和差错检测器760。从XOR门754输出S_rx[2:0]并从XOR门752输出S_e[2:0]。(注意，正如与图19的比较，术语的改变不一定是意思的改变)

图40和41提供用于S_e、C_RX和S_RX的方程的例子。

图42示出具有集成电路芯片802的系统，并且发送器804通过信道806耦合到芯片810中的接收器812。存储电路814可保持信号以用于稍后的分析。包括模式源822和差错检测器824的外部测试器820通过芯片接口830连接到芯片802通过芯片接口832连接到芯片810。模式源822可与本文中的其它模式源相同或与之相似，或可辅助芯片804中的另一个模式源。差错检测器824可与本文中的其它差错检测器相同或与之相似，或可辅助芯片810中的另一个差错检测器。在某些实施例中，模式源和差错检测器不在测试设备中。除发送器842、信道844和接收器846在同一芯片840中以外图43示出的系统类似于图42。外部的测试器850通过芯片接口860与芯片840连接。发送器804和842以及接收器812和846是本文所述的发送器和接收器的例子。芯片840可包括类似于电路814的存储电路。注意在某些实施例中，模式是具有发送器的芯片中的生成器，而任何差错可在具有接收器的芯片中的差错检测器中被检测出。在这些实施例中，外部的测试器仅仅接收内部差错检测器的结果。

另外的信息和实施例

在某些实施例中，发送器中没有测试编码函数但在对应的接收器中有至少一个测试编码函数。

某些实施例的一些方面可通过将它们与某些通信协议中使用的现有技术的校验和进行比较来理解。校验和有时用于校验接收数据中的差错。然而，校验和不是数据的一部分而是单独包含在分组中。另一方面，可作为码字的一部分包括类签名或在信道上同码字一起包括类签名，但不必包含在码字或信道中。在某些实施例中，类签名是码字的隐含概念。码字的功能解释可从码字中提取类签名信息。因此，如果发送器可发送具有已知属性(例如没有附加任何多余的位以校验差错)的seq(测试模式)，则接收器中的RX测试电路可校验接收的码字流中捕获的差错。这种模式的例子包括固定模式和基于DC平衡窗口规范生成的模式。固定模式的例子可以是(1111100000→1100110011→0000110011→0000011111)^*。

以上描述的实施例中的某些包括可应用于各种编码技术的HISO测试电路。与常规的PRBS BIST方法相比，某些实施例可提供一组更丰富的测试模式并提供测试开发中更大的灵活性。提议的测试电路可适应各种测试模式源，包括PRBS模式和从测试器外部提供的模式。这可提高质量目标并减小测试开发中的工程时间。

在某些实施例中，通信协议可在信道上编码信号以满足性能需要并克服诸如噪声之类的物理障碍以保证所发送的信息被安全接收。因为不同的协议可指向不同的物理媒体和不同的性能准则，利用所采用的协议开发测试技术未必都方便。作为一个例子，测试期间互操作性在芯片上系统(SOC)设计测试中是重要的，其中采用不同的协议的各种PHY核芯位于同一芯片上。如果所有的核芯采用对协议不敏感的BIST，则不管它们采用的协议如何任何TX核芯可用于测试任何RX核芯反之亦然。

某些实施例可与各种编码技术结合使用，例子包括高清晰度多媒体接口(HDMI)、串联ATA、PCI Express等，并可提供一组丰富的测试模式用于测试和硅片调试。在某些实施例中，因为提议的测试电路与PRBS多项式无关，可从任何模式源的外部将任何模式应用于DUT-尽管在其它的实施例中，对可用的模式有某些限制。

以上示出的各框和电路(诸如模式源、C_e生成器、差错检测器、XOR门、测试编码函数、类签名函数和调制器)可通过专用于特定目的的电路、用于不同目的的通用电路或与软件或固件结合的电路来实现。可采用各种信令，包括差分和信号结束信令。电压可以高也可以低，或多于两个电平。信号可以是“眼(eyes)”的形式或其它的形式。

正如本文所使用的，术语“实施例”指的是结合本发明的某些方面使用的实现。说明书中引用的“实施例”、“一个实施例”、“某些实施例”或“其它实施例”意思是结合实施例描述的特定的特征、电路或特性包含在至少某些实施例中，但未必是所有的实施例。对“某些实施例”的不同的引用未必都指相同的“某些实施例”。

当说到元件“A”耦合到元件“B”时，元件A可直接耦合到元件B，或通过例如元件C间接耦合到元件B。当说明书或权利要求书陈述到组件、特征、电路、结构、过程或特性A响应于组件、特征、电路、结构、过程或特性B时，它仅仅意味着A至少部分响应于B(但还同时可响应于C或B和C)。即，当说到A响应于B时，A可同时响应于B和C。同时当说到A导致B时，A至少是B的部分原因，但可有B的其它单独的或与A结合的原因。

如果说明书陈述到“可”、“可能”或“能够”包括组件、特征、电路、结构、过程或特性，则不必要求要包括该特定的组件、特征、电路、结构、过程或特性。如果说明书或权利要求书提到“一”结构，则不是指仅有一个结构。

尽管藉助于若干实施例描述了本发明，但本发明不仅限于所述的这些实施例，而是可在所附权利要求的精神和范围内进行修改。因此应将该描述视为说明性的，而不是限制性的。

Claims

1.一种装置，包括：

导体；以及

发送器，包括发送器测试电路，以将测试属性嵌入测试模式信号并将所述测试模式信号发送到所述导体。

2.如权利要求1所述的装置，其特征在于，所述测试属性包括类签名的序列。

3.如权利要求1所述的装置，其特征在于，所述测试模式信号包括由所述发送器测试电路修改的码字的顺序模式。

4.如权利要求1所述的装置，其特征在于，所述发送器测试电路包括：

测试编码函数，以响应于来自信号流的位提供经编码的位；以及

类生成函数，以响应于所述经编码的位和控制信号提供类签名序列，其中所述类签名序列包含在所述测试属性中。

5.如权利要求4所述的装置，其特征在于，来自所述流的位是来自所述流中的信号段的第一组位置，并将所述类签名的序列插入所述信号段的第二组位置中。

6.如权利要求4所述的装置，其特征在于，所述信号段是码字。

7.如权利要求4所述的装置，其特征在于，所述信号段是数据段。

8.如权利要求4所述的装置，其特征在于，所述测试编码函数中的至少一个包括门，以接收配置控制位来提供另外的编码可能性。

9.如权利要求4所述的装置，其特征在于，所述测试编码函数和所述类生成函数分别包括异-OR门。

10.如权利要求4所述的装置，其特征在于，所述发送器测试电路还包括模式源，以提供所述流和控制信号生成器以生成所述控制信号。

11.如权利要求1所述的装置，其特征在于，所述发送器测试电路包括至少一个测试编码函数，以响应于来自信号流的位提供至少一位宽度的经编码的位。

12.如权利要求1所述的装置，其特征在于，所述发送器测试电路包括至少一个类生成函数，以响应于所述经编码的位和控制信号提供至少一位宽度的类签名，其中将类签名插入所述数据段。

13.如权利要求1所述的装置，其特征在于，所述发送器测试电路包括模式源和调制器，以调制在生成所述测试模式信号中使用的所述模式源的输出。

14.一种装置，包括：

导体，用于携带具有嵌入的测试属性的测试模式信号；以及

接收器测试电路，用于接收所述测试模式信号和提取所述测试属性，并确定所述提取的测试属性是否匹配期望的测试属性。

15.如权利要求14所述的装置，其特征在于，所述接收器测试电路包括响应于来自所述测试模式信号的信号段的第一组位置的位提供经编码的信号的测试编码函数。

16.如权利要求15所述的装置，其特征在于，所述接收器测试电路包括响应于所述经编码的信号和控制信号生成期望的类签名序列的电路，并且其中所述期望的类签名序列用于确定所述提取的测试属性是否匹配所述期望的测试属性。

17.如权利要求16所述的装置，其特征在于，响应于来自所述信号段的第二组位置的位形成所述期望的类签名序列。

18.如权利要求16所述的装置，其特征在于，还包括用于生成所述控制信号的控制位生成器和响应于所述期望的类签名序列和所述控制信号提供修改的类签名序列的电路，并且其中所述修改的类签名序列用于确定所述提取的测试属性是否匹配所述期望的测试属性。

19.如权利要求14所述的装置，其特征在于，所述接收器测试电路包括至少一个测试编码函数，以响应于来自所述测试模式信号的信号段的第一组位置的位提供至少一位宽度的经编码的信号。

20.如权利要求19所述的装置，其特征在于，所述接收器测试电路包括响应于至少一位宽度的经编码的信号和控制信号形成期望的类签名序列的电路，并且其中所述期望的类签名序列用于确定所述提取的测试属性是否匹配所述期望的测试属性。

21.如权利要求20所述的装置，其特征在于，还包括用于生成控制信号的控制位生成器和响应于所述期望的类签名序列和所述控制信号提供修改的类签名序列的电路，并且其中所述修改的类签名序列用于确定所述提取的测试属性是否匹配所述期望的测试属性。

22.如权利要求14所述的装置，其特征在于，所述接收器测试电路包括对准校验器以校验对准差错，其中所述对准校验器接收类签名。

23.如权利要求14所述的装置，其特征在于，所述接收器测试电路包括用于检测差错的多输入签名寄存器(MISR)。

24.如权利要求14所述的装置，其特征在于，所述接收器测试电路具有将接收的测试模式信号中的码字与其类签名同步的电路。

25.一种系统，包括：

信道；

发送器，包括发送器测试电路，以将测试属性嵌入测试模式信号中并将所述测试模式信号发送到所述信道；以及

耦合到所述信道的接收器测试电路，用于接收所述测试模式信号和提取所述测试属性并确定所述提取的测试属性是否匹配期望的测试属性。

26.如权利要求25所述的系统，其特征在于，所述发送器位于第一芯片中而所述接收器测试电路位于第二芯片中，并且其中所述信道通过内部导体耦合到所述发送器。

27.如权利要求25所述的系统，其特征在于，所述测试模式信号在所述信道和所述接收器测试电路之间改变形式。

28.如权利要求25所述的系统，其特征在于，所述发送器测试电路包括：，响应于来自信号流的位提供至少一位宽度的经编码的位的至少一个测试编码函数以及响应于所述经编码的位和控制信号提供至少一位宽度的类签名的至少一个类生成函数，其中将所述类签名插入所述数据段。

29.如权利要求25所述的系统，其特征在于，所述接收器测试电路包括至少一个测试编码函数，以响应于来自所述测试模式信号的信号段的第一组位置的位提供至少一位宽度的经编码的信号。

30.如权利要求29所述的系统，其特征在于，所述接收器测试电路包括响应于至少一位宽度的所述经编码的信号和控制信号形成期望的类签名序列的电路，其中所述期望的类签名序列用于确定所述提取的测试属性是否匹配所述期望的测试属性。