CN106657986B - 一种用于hdmi接口的测试装置及测试方法 - Google Patents

Abstract

本发明公开了一种用于HDMI接口的测试方法及其测试方法，其中，该测试装置包括解码模块、功能测试模块、逻辑判断模块和集成电路测试仪；其中，逻辑判断模块分别与解码模块、功能测试模块和集成电路测试仪相连接，用于对其他模块进行控制、逻辑分析、通信与监测；解码模块用于将接收的HDMI信号解码成低速信号，并将低速信号发送到功能测试模块进行测试。该测试装置以及对应的测试方法解决了HDMI高速信号测试的难题，测试稳定可靠，测试效率较高。

Description

一种用于HDMI接口的测试装置及测试方法

技术领域

本发明涉及一种用于HDMI接口的测试装置，同时涉及应用该测试装置的测试方法，属于集成电路测试技术领域。

背景技术

随着数字化高清视频、音频信号的迅猛发展，高清晰数字多媒体接口(HDMI)开始广泛使用。HDMI是一种数字化视频/音频接口技术，是适合影像传输的专用型数字化接口，其可同时传送音频和影像信号，最高数据传输速度为4.5Gb/s，同时无需在信号传送前进行数/模或者模/数转换。自颁布HDMI标准时起，HDMI已被大量设备制造商采用，每年有数以亿计的HDMI设备投放市场。

视频处理芯片技术作为数字监控的动力之源，具备HDMI接口的芯片，特别是以SoC为代表的单片系统凭借耗电量低、体积小、低成本等优势，在数字应用领域格外活跃。

为保证HDMI可靠，需要测试设备能够接收HDMI的数据流并验证其准确性，因此数据输出端口功能测试非常重要。在12bit模式下，数据传输率是225MHz，3条数据通道的数据传输率是2.25Gb/s；为完成HDMI测试，必须解决被测器件最高达2.25Gb/s的测试，但目前主流的常规配置集成电路自动测试系统(ATE)最高测试速率一般都在1Gb/s以下，因此无法直接测试芯片的HDMI信号。

为解决现有问题，在申请号为201610464157.9的中国专利申请中公开了一种HDMI高速信号测试夹具及测试方法。该技术方案包括HDMI公头、TMDS高速信号的端接上拉及阻抗控制、低速信号设计，测试源端设备HDMI高速信号时，将测试夹具HDMI公头插入源端设备的HDMI母座，在夹具上裸露的TMDS走线末端采用通用的高端宽点测探头或焊接探头，即可实现HDMI高速信号测试，大大降低了测试成本，且操作简单便捷，给测试带来了极大的便利。

发明内容

针对现有技术的不足，本发明所要解决的首要技术问题在于提供一种用于HDMI接口的测试装置；

本发明所要解决的另一技术问题在于提供一种应用该测试装置的测试方法。

为实现上述发明目的，本发明采用下述的技术方案：

一种用于HDMI接口的测试装置，包括解码模块、功能测试模块、逻辑判断模块和集成电路测试仪；

其中，所述逻辑判断模块分别与所述解码模块、所述功能测试模块和所述集成电路测试仪相连接，用于对其他模块进行控制、逻辑分析、通信与监测；

所述解码模块用于将接收的HDMI信号解码成低速信号，并将所述低速信号发送到所述功能测试模块进行测试。

其中较优地，所述功能测试模块包括锁相环高速信号产生器、数据分配电路、模式选择电路、校验电路和比较电路；

其中，所述数据分配电路连接所述模式选择电路，所述模式选择电路的输出端连接所述校验电路，所述校验电路输出端连接所述比较电路。

其中较优地，所述锁相环高速信号产生器用以产生高速时钟，连接解码模块，用于给解码模块发送时钟信号。

其中较优地，所述模式选择电路为1个2选1电路和1个4路输出选择器，分别用于选择校验模式和校验通道数。

其中较优地，所述校验电路包含3路奇偶校验校验或循环冗余校验，由所述模式选择电路确定校验电路的类型。

其中较优地，所述比较电路用于将校验电路传输的输出值与预先保存在结果存储器中的理论值进行比较，并将比较结果传输到所述逻辑判断模块。

其中较优地，所述集成电路测试仪通过测试通道接收比较电路和逻辑判断模块的输出结果；

所述集成电路测试仪通过电源和控制通道与解码模块连接，进行所述解码模块内部寄存器的测试；

所述集成电路测试仪与所述功能测试模块连接，进行功能测试模块中各电路的初始化操作。

其中较优地，所述逻辑判断模块通过串行总线连接解码模块，完成对所述解码模块寄存器的配置；

所述逻辑判断模块与所述集成电路测试仪相连，接收所述集成电路测试仪的指令，并对所述指令进行解码；

所述逻辑判断模块与所述功能测试模块相连接，完成对校验电路的配置和对测试结果的判断。

一种用于HDMI接口的测试方法，采用上述用于HDMI接口的测试装置实现，包括如下步骤：

S1，从集成电路测试仪中获取配置测试码，按照指定时序为解码模块设置寄存器；

S2，当解码模块寄存器设置正常时，逻辑判断模块产生测试数据；

S3，当逻辑判断模块接收到启动测试码时，将测试数据发送到被测器件，所述被测器件将产生的HDMI信号发送到解码模块，所述解码模块将HDMI信号解码成低速信号；

S4，解码模块将解码的低速信号发送到功能测试模块，进行测试操作，并将产生的结果与预存的理论运行结果进行比较，得出测试结果。

其中较优地，在步骤S4中，所述将产生的结果与预存的理论运行结果进行比较，得出测试结果，进一步包括如下步骤：

S41，当校验电路未能按时发送校验完成信号时，比较电路将测试完成信号置低，发送给集成电路测试仪，测试失败；

S42，当校验电路按时发送校验完成信号时，将各路校验电路的输出值与预存的理论运行结果进行比较，当二者不同时，启动内部计数器完成加1操作。

S43，重复步骤S42，直至解码的低速信号全部操作完成，将内部计数器计数值发送到逻辑判断模块；

S44，逻辑判断模块将内部计数器计数值与给定的容差值进行比较，当内部计数器计数值小于容差值时，将测试成功的信息发送给集成电路测试仪；当内部计数器计数值大于等于容差值时，将比较电路将内部计数器计数值以及测试失败的信息返回给集成电路测试仪。

本发明所提供的用于HDMI接口的测试装置及测试方法，通过设置专门的解码模块，将高速的HDMI信号解码为低速信号，按照预设要求将解码出的信号进行校验和比较，并将比较结果送到集成电路测试仪(简称ATE)处理。该方法在高速信号测试中降低了ATE的负担，使ATE只需完成与被测芯片接口通信和辅助模块管理功能，所有其他测试均由本方案提出的电路产生，具有信号实时测试的特性，速度快，可靠性高，解决了HDMI高速信号测试的难题，测试稳定可靠，测试效率较高。

附图说明

图1为本发明所提供的所述用于HDMI接口的测试装置的结构示意图；

图2为本发明所提供的实施例中，采用循环移位产生测试数据的流程图；

图3为本发明所提供的实施例中，解码模块与功能测试码模块连接的结构示意图；

图4为本发明所提供的实施例中，比较电路的数据处理流程图；

图5为本发明所提供的所述用于HDMI接口的测试方法的流程图。

具体实施方式

下面结合附图和具体实施例对本发明的技术内容进行详细具体的说明。

总体而言，本发明所提供的用于HDMI接口的测试装置是一种独立测试模块与集成电路测试仪结合的快速测试装置。该测试装置由解码模块、功能测试模块、逻辑判断模块、集成电路测试仪(ATE)四部分构成，可测试HDMI接口的功能及电参数。

该测试装置中数字集成电路测试仪与逻辑判断模块交换发送控制信号，解码模块和功能测试模块完成对测试信号分析、处理，再将结果返回给集成电路测试仪做后续处理，由集成电路测试仪辅助完成电参数测试、时间特性(如频率)测试等功能。

在本发明所提供的用于HDMI接口的测试装置中，应用解码模块、功能测试模块、逻辑判断模块，搭载在测试板上嵌入ATE，只需要ATE提供必要的电源、相应的控制信号，就可以完成HDMI芯片的测试。

其中，解码模块的作用是将被测HDMI芯片(被测器件)输出的RGB视频数据数字信号(HDMI信号)，有效的转换接收并提供标准或高清格式，选取24位RGB作为解码出的低速信号传送到功能测试模块。逻辑判断模块与ATE相连，负责对ATE输出的命令译码，并根据译码信息，按要求配置解码模块的内部寄存器，并负责启动解码模块初始化操作。解码模块收到逻辑判断模块发送的信息后完成数据解码并将解码产生的低速信号发送到功能测试模块的接口上。功能测试模块实现对所述解码模块产生的信号分配、校验和比较，其内部多路选择模块(模式选择模块)可选择校验及比较的方式，功能测试模块事先将正确的校验结果存储到其内部的结果存储器中，用于比较使用。完成数据比较后功能测试模块将比较结果发送给逻辑判断模块，并最终传给ATE。

本发明根据被测HDMI芯片的结构特点，设计开发了以芯片解码和校验为核心的一些测试模块，将这些模块嵌入到集成电路测试仪中，实现了二者有效通信，可完成较完整的功能和直流参数测试。使用本方法稳定可靠，测试效率较高。下面对用于HDMI接口的测试装置的各个模块进行详细说明。

如图1所示，本发明所提供的用于HDMI接口的测试装置，包括解码模块、功能测试模块、逻辑判断模块和集成电路测试仪。其中，逻辑判断模块分别与解码模块、功能测试模块和集成电路测试仪相连接，用于对其他模块进行控制、逻辑分析、通信与监测。

其中，解码模块与被测HDMI芯片的连接信号为1组或2组HDMI信号。解码模块可有效的接收HDMI数据(HDMI信号)，转换并提供标准或高清的RGB格式，将输入的HDMI信号转为24位RGB 4:4:4，解码出的低速信号传送到功能测试模块。

解码模块的信号输入端与被测器件相连，HDMI电缆和连接器包括四个差分对组成TMDS(Transition-minimized differential signaling，即最小化传输差分信号)数据和时钟通道，用来传输视频、音频和辅助数据。此外，HDMI芯片带有一个VESADDC通道。该通道用来在发送端和接收端之间进行结构以及状态交换。可选择的CEC协议，提供一个用户环境中各种不同的视听产品之间的高级控制功能。

被测器件接收的测试数据由逻辑判断模块的FPGA(Field－Programmable GateArray，即现场可编程门阵列)生成，为了有效保障传输的测试数据在“0”位和“1”位相互干扰的前提下，测试数据传输依然有效。该组测试数据为特殊数据，包括0xAAAAAA,0x555555,0,0xFFFFFF，0x0及由0x1的最低位向左依次移位M(M为大于1小于24的自然数)产生的24位数字组成，其循环移位具体计数逻辑由图2所示，该算法由功能模块由所在的FPGA内部产生。最右端的1依次向左移动M位，M从1开始逐一递增，直至增至24，最右端(最低位)的1移至最左端(最高位)，循环移位结束。数据发送中每个数据占用一帧数据的1/8行，该数据循环发出，直到发送结束。

被测器件接收测试数据之后，将HDMI信号传输到解码模块。解码模块将HDMI信号解码成低速信号。解码模块的输出信号如图3所示，包括水平数据输入HSYNC，垂直数据输入VSYNC、时钟ODCK，数据使能DE，及36位数据线Q管脚。

解码模块设置为24bit的4:4:4格式，将24位解码出的RGB数据发送给功能测试模块。解码模块与功能模块连接信号包括芯片使能信号、同步控制信号、时钟信号及并行数据信号。

功能测试模块可由FPGA产生，用以实现对信号的校验和比较。功能测试模块包括锁相环高速信号产生器、数据分配电路、模式选择电路、校验电路、比较电路。其中，锁相环高速信号产生器用以产生高速时钟，连接解码模块，用于给解码模块发送时钟信号，匹配解码模块的时钟。锁相环高速信号产生器由普通频率振荡器作为输入，经过FPGA等器件或专用锁相环电路产生频率已知的高速信号，其频率值可由锁相环事先设定。

数据分配电路用以接收解码模块发送的芯片使能信号、同步控制信号及并行数据信号。功能测试模块收到由解码模块输入的数据后，由内部的数据分配电路采用24bit的4:4:4格式，将24位解码出的RGB数据以8位为一组的方式传输给模式选择电路，其解码出的R、G、B数据中R[7:0]G[7:0]和B[7:0]各占8位。该数据同时送入多路选择电路。

模式选择电路(多路选择电路)为1个2选1电路和1个4路输出选择器，分别用于选择校验模式和校验通道数。模式选择电路以测试模式选择位为输入端，包括2选1电路和4路输出选择器，其中2选1电路决定校验方式，测试模式选择根据需要可使用奇偶校验和循环冗余校验两种校验模式，4路输出选择器可选择对R、G、B的某一路或几路共同校验，当模式选择位为0，校验R[7:0]；当模式选择位为1，校验G[7:0]；当模式选择位为2，校验B[7:0]；当模式选择位为3，校验全部3路。

模式选择电路的输出端连接校验电路，校验电路包含3路奇偶校验校验或循环冗余校验，由多路选择电路选择使用以上哪种校验电路。

校验电路在收到模式选择电路发送的数据后立刻进行奇偶校验或循环冗余校验，所有校验操作均在校验电路的FPGA内部完成。校验完毕后输出完成信号和校验值，通过比较使能信号通知后续的比较电路进行比较。

校验电路输出端连接比较电路。比较电路框图如图4所示，比较电路与FPGA结果存储器相连，该存储器内存有事先计算好的校验信息，比较电路用于将接收的各校验电路的输出值与预先保存在结果存储器中的理论值进行比较，如二者不同则启动内部计数器完成加1操作，若校验电路未能发送校验完成信号，比较电路将测试完成信号置低，发送给ATE，结束此次测试。测试结果用n位指示(n为自然数)，记录失效点数计数等信息。除此之外，比较电路还与逻辑判断模块相连接，用于将输出结果传送给逻辑判断模块，关于比较电路与逻辑判断模块之间的信号传输在后续进行详细的描述。

ATE作为芯片功能测试、直流参数测试和流程管理基本设备。ATE由程控电源单元、精密电压电流测量单元、高速图形发生单元、管脚电路单元和外部接口单元组成。程控电源单元为待测器件提供电压源，高速图形产生单元根据需要发出制定速率测试图形，管脚电路单元用于提供激励向量和接受响应向量，精密电压电流测量单元可以根据被测器件及解码模块的需要提供修调所需的电压源，外部接口精密电压电流测量单元可以通过对继电器矩阵控制实现电源的开关。在本发明所提供的实施例中，采用的ATE可以为BC3192集成电路测试仪。

ATE内部通过VXI总线将各个测试子板连接到一起，由ATE将测试命令通过VXI总线传给逻辑判断模块，ATE可以通过测试通道接收比较电路和逻辑判断模块的输出结果。在本发明中，ATE提至少具备128路测试通道及16路电源，完成控制信号发送和测试结果接收。ATE通过电源和控制通道与解码模块连接。ATE同时与被测器件相连，被测器件的HDMI数据发送端口与解码模块直接相连，根据逻辑判断模块发送测试的指令，向解码模块发送HDMI信号。ATE还通过串口、GPIO口等端口和被测器件相连，实现被测器件内部指令存储器、寄存器的测试。ATE通过向功能测试模块发送RESET信号使其完成初始化操作，包括比较电路初始化，使其内部错误状态计数值置0；ATE通过向解码模块发送RESET信号使解码模块内部寄存器为初始值。

逻辑判断模块可由FPGA产生。主要完成控制、逻辑分析、通信与监测。逻辑判断模块通过串行总线(I2C总线)连接解码模块，完成对解码模块寄存器配置；该逻辑判断模块对ATE输入的命令解码，负责配置解码模块的内部寄存器，配置信息事先存在其内部。逻辑判断模块还与功能测试模块和ATE相连接，完成对校验电路的配置和对测试结果的判断和处理。

其中，逻辑判断模块负责接收ATE的指令，并根据指令向解码模块发送配置数据。由ATE将测试指令通过VXI总线传给逻辑判断模块，该指令经逻辑判断模块翻译，以16位2进制数的方式出现。该逻辑判断模块将输入指令码与预先存储的指令码比较，如果二者一致，则按照该逻辑判断模块内部预存的数据依次配置解码模块的寄存器，配置管脚以串口方式连接。

在本发明中，逻辑判断模块嵌入在FPGA中，主要完成控制、逻辑分析、通信与监测。在该逻辑判断模块内部设有一个8bit的失效点数计数器，用于统计功能测试模块的比较电路发送的出错的点数目，出错计数范围是0-255。逻辑判断模块还设有容差值，容差值共n位，由ATE通过测试通道提供，对出错点数小于容差值的错误，表示测试误差在容忍范围内部，测试通过，仅将比较电路的测试完成信号置为高；如果超过容差值时即可跳出判断操作，将比较电路的完成信号置为低，并通知比较电路将失效点数计数器的计数值直接返回给ATE。

ATE在接收到失效点计数值和测试结束标识后，即完成HDMI功能测试，开启ATE的程控电源单元等单元，实现对被测芯片的交流及直流参数测试。

图5所示是本发明提供的用于HDMI接口的测试方法的流程图，具体包括如下步骤：

S1，从ATE中获取配置测试码(测试码A)，按照指定时序为解码模块设置寄存器。

测试开始后，ATE通过VXI总线为逻辑判断模块发送16位测试码A；逻辑判断模块收到测试码A后按照指定时序为解码模块设置寄存器。解码模块完成复位后，对其工作频率、工作模式、路径等静态参数进行配置。

S2，当解码模块寄存器设置正常时，逻辑判断模块产生测试数据。

按照指定时序为解码模块设置寄存器完成之后，解码模块生成结束标志(附加控制信息)，解码模块将结束标志发送给逻辑判断模块，经逻辑判断模块将该信息返回给ATE；ATE查看信息状态是否正确，如果信息状态正确则启动逻辑判断模块产生测试数据。如果数据准备正常，由逻辑判断模块发出完成标识码给ATE，并等待ATE的反馈信息。

S3，当逻辑判断模块接收到启动测试码(测试码B)时，将测试数据发送到被测器件，被测器件将产生的HDMI信号发送到解码模块，解码模块将HDMI信号解码成低速信号。

当ATE收到的完成标识码正确时，启动ATE发出16位测试码B，逻辑判断模块发送待传输的测试数据给被测器件，被测器件接收测试数据，将产生的HDMI信号发送到解码模块，解码模块将接收的HDMI信号解码成低速信号。在本发明所提供的实施例中，解码模块将被测HDMI芯片输出的RGB视频数据数字信号(HDMI信号)，有效的转换接收并提供标准或高清格式，选取24位RGB作为解码出的数据传送到功能测试模块。

S4，解码模块将解码的低速信号发送到功能测试模块，进行测试操作，并将产生的结果与预存的理论运行结果进行比较，得出测试结果。

解码模块将解码的低速信号发送到功能测试模块的数据分配电路，由内部的数据分配电路采用24bit的4:4:4格式，将24位解码出的RGB数据以8位为一组的方式传输给模式选择电路，其解码出的R、G、B数据中R[7:0]G[7:0]和B[7:0]各占8位。该数据和测试数据同时送入模式选择电路。

模式选择电路为1个2选1电路和1个4路输出选择器，分别用于选择校验模式和校验通道数。其中2选1电路决定校验方式，测试模式选择根据需要可使用奇偶校验和循环冗余校验两种校验模式，4路输出选择器可选择对R、G、B的某一路或几路共同校验，当模式选择位为0，校验R[7:0]；当模式选择位为1，校验G[7:0]；当模式选择位为2，校验B[7:0]；当模式选择位为3，校验全部3路。

模式选择电路的输出端连接校验电路，校验电路包含3路奇偶校验校验或循环冗余校验，由多路选择电路选择使用以上哪种校验电路。

校验电路在收到模式选择电路发送的数据后立刻进行奇偶校验或循环冗余校验，所有校验操作均在校验电路的FPGA内部完成。校验完毕后输出完成信号和校验值，通过比较使能信号通知后续的比较电路进行比较。

比较电路与FPGA结果存储器相连，该存储器内存有事先计算好的校验信息，比较电路用于将接收的各校验电路的输出值与预先保存在结果存储器中的理论值进行比较，得出测试结果。其中，将产生的结果与预存的理论运行结果进行比较，得出测试结果，具体包括如下步骤：

S41，当校验电路未能按时发送校验完成信号时，比较电路将测试完成信号置低，发送给ATE，测试失败。

S42，当校验电路按时发送校验完成信号时，将各路校验电路的输出值与预存的理论运行结果进行比较，当二者不同时，启动内部计数器完成加1操作。

S43，重复步骤S42，直至解码的低速信号全部操作完成，将内部计数器计数值发送到逻辑判断模块。

S44，逻辑判断模块将内部计数器计数值与ATE给定的容差值进行比较，当内部计数器计数值小于容差值时，表示测试误差在容忍范围内部，测试通过，仅将比较电路的测试完成信号置为高，将测试成功的信息发送给ATE；当内部计数器计数值大于等于容差值时，即可跳出判断操作，将比较电路的完成信号置为低，并通知比较电路将内部计数器计数值直接返回给ATE。

综上所述，本发明所提供的用于HDMI接口的测试装置及方法，用于当集成电路测试仪无法完成高速信号测试时，利用专门的解码电路(解码模块)，将高速的HDMI信号解码为低速信号，按照预设要求将解码出的低速信号进行校验和比较，并将比较结果送到集成电路测试仪(简称ATE)处理。该方法在高速信号测试中降低了ATE的负担，使ATE只需完成与被测芯片接口通信和辅助模块管理功能，所有其他测试均由本方案提出的电路产生，具有信号实时测试的特性，速度快，可靠性高。利用本发明所提供的用于HDMI接口的测试装置及方法，解决了HDMI高速信号测试的难题，测试稳定可靠，测试效率较高。

上面对本发明所提供的用于HDMI接口的测试装置及测试方法进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质精神的前提下对它所做的任何显而易见的改动，都将构成对本发明专利权的侵犯，将承担相应的法律责任。

Claims (10)

1.一种用于HDMI接口的测试装置，其特征在于包括解码模块、功能测试模块、逻辑判断模块和集成电路测试仪；

其中，所述逻辑判断模块分别与所述解码模块、所述功能测试模块和所述集成电路测试仪相连接；所述集成电路测试仪与被测器件相连，实现被测器件内部指令存储器、寄存器的测试；

所述集成电路测试仪将测试命令传给所述逻辑判断模块，所述逻辑判断模块从集成电路测试仪中获取配置测试码产生测试数据，当所述逻辑判断模块接收到集成电路测试仪的启动测试码时，将测试数据发送到被测器件，所述被测器件将产生的HDMI信号发送到解码模块；所述解码模块用于将接收的HDMI信号解码成低速信号，并将所述低速信号发送到所述功能测试模块进行测试。

2.如权利要求1所述的用于HDMI接口的测试装置，其特征在于：

所述功能测试模块包括锁相环高速信号产生器、数据分配电路、模式选择电路、校验电路和比较电路；

其中，所述数据分配电路连接所述模式选择电路，所述模式选择电路的输出端连接所述校验电路，所述校验电路输出端连接所述比较电路。

3.如权利要求2所述的用于HDMI接口的测试装置，其特征在于：

所述锁相环高速信号产生器用以产生高速时钟，连接解码模块，用于给解码模块发送时钟信号。

4.如权利要求2所述的用于HDMI接口的测试装置，其特征在于：

所述模式选择电路为1个2选1电路和1个4路输出选择器，分别用于选择校验模式和校验通道数。

5.如权利要求2所述的用于HDMI接口的测试装置，其特征在于：

所述校验电路包含3路奇偶校验校验或循环冗余校验，由所述模式选择电路确定校验电路的类型。

6.如权利要求2所述的用于HDMI接口的测试装置，其特征在于：

所述比较电路用于将校验电路传输的输出值与预先保存在结果存储器中的理论值进行比较，并将比较结果传输到所述逻辑判断模块。

7.如权利要求1所述的用于HDMI接口的测试装置，其特征在于：

所述集成电路测试仪通过测试通道接收比较电路和逻辑判断模块的输出结果；

所述集成电路测试仪通过电源和控制通道与解码模块连接，进行所述解码模块内部寄存器的测试；

所述集成电路测试仪与所述功能测试模块连接，进行功能测试模块中各电路的初始化操作。

8.如权利要求1所述的用于HDMI接口的测试装置，其特征在于：

所述逻辑判断模块通过串行总线连接解码模块，完成对所述解码模块寄存器的配置；

所述逻辑判断模块与所述集成电路测试仪相连，接收所述集成电路测试仪的指令，并对所述指令进行解码；

所述逻辑判断模块与所述功能测试模块相连接，完成对校验电路的配置和对测试结果的判断。

9.一种用于HDMI接口的测试方法，采用权利要求1所述的用于HDMI接口的测试装置实现，其特征在于包括如下步骤：

S 1，从集成电路测试仪中获取配置测试码，按照指定时序为解码模块设置寄存器；

S2，当解码模块寄存器设置正常时，逻辑判断模块产生测试数据；

S3，当逻辑判断模块接收到启动测试码时，将测试数据发送到被测器件，所述被测器件将产生的HDMI信号发送到解码模块，所述解码模块将HDMI信号解码成低速信号；

S4，解码模块将解码的低速信号发送到功能测试模块，进行测试操作，并将产生的结果与预存的理论运行结果进行比较，得出测试结果。

10.如权利要求9所述的用于HDMI接口的测试方法，其特征在于在步骤S4中，所述将产生的结果与预存的理论运行结果进行比较，得出测试结果，进一步包括如下步骤：

S41，当校验电路未能按时发送校验完成信号时，比较电路将测试完成信号置低，发送给集成电路测试仪，测试失败；

S42，当校验电路按时发送校验完成信号时，将各路校验电路的输出值与预存的理论运行结果进行比较，当二者不同时，启动内部计数器完成加1操作；

S43，重复步骤S42，直至解码的低速信号全部操作完成，将内部计数器计数值发送到逻辑判断模块；

S44，逻辑判断模块将内部计数器计数值与给定的容差值进行比较，当内部计数器计数值小于容差值时，将测试成功的信息发送给集成电路测试仪；当内部计数器计数值大于等于容差值时，将比较电路将内部计数器计数值以及测试失败的信息返回给集成电路测试仪。