CN101162703B - 显示装置的制造方法以及蚀刻设备 - Google Patents

显示装置的制造方法以及蚀刻设备 Download PDF

Info

Publication number
CN101162703B
CN101162703B CN2007101819072A CN200710181907A CN101162703B CN 101162703 B CN101162703 B CN 101162703B CN 2007101819072 A CN2007101819072 A CN 2007101819072A CN 200710181907 A CN200710181907 A CN 200710181907A CN 101162703 B CN101162703 B CN 101162703B
Authority
CN
China
Prior art keywords
pipe
opening
insulating barrier
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101819072A
Other languages
English (en)
Other versions
CN101162703A (zh
Inventor
田中幸一郎
森末将文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101162703A publication Critical patent/CN101162703A/zh
Application granted granted Critical
Publication of CN101162703B publication Critical patent/CN101162703B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

在绝缘层的开口形成区域上与绝缘层接触地配置管子，并且经过该管子将处理剂(蚀刻气体或蚀刻液)喷出到绝缘层上。借助于喷出了的处理剂(蚀刻气体或蚀刻液)选择性地去除绝缘层，以在绝缘层中形成开口。因此，具有开口的绝缘层形成在第一导电层上，从而位于绝缘层下的第一导电层露出在开口的底面。在开口中与露出了的第一导电层接触地形成第二导电层，而在设置于绝缘层中的开口中使第一导电层和第二导电层电连接。

Description

显示装置的制造方法以及蚀刻设备
技术领域
本发明涉及对微小的区域选择性地进行蚀刻加工用的制造技术。特别涉及形成有微细的开口的集成电路衬底的制造技术，该集成电路衬底被用于平面显示器等的显示装置。
背景技术
薄膜晶体管(下文中也称作“TFT”)及采用薄膜晶体管的电子电路，是采用如下方法来制造的：在衬底上层叠半导体膜、绝缘膜、以及导电膜等的各种薄膜，并且适当地利用光刻技术来形成预定的图形。光刻技术是通过利用光，将被称作光掩模的透明平板表面上由不透光的材料形成的电路等的图形转印到目标衬底上的技术，该技术已经广泛应用在半导体集成电路等的制造工序中。
在采用常规光刻技术的制造工序中，为了仅处理使用被称作光致抗蚀剂的光敏有机树脂材料而形成的掩模图形，需要如曝光、显影、焙烧、以及剥离的多级工序。因此，光刻工序的次数越多，制造成本越不可避免地增加。为了改善这种问题，已经设法减少光刻工序来制造TFT(例如，参照专利文献1)。在专利文献1中，在一次使用通过光刻工序而形成的抗蚀剂掩模之后，通过膨胀而使其体积增大，来再一次使用它作为具有不同形状的抗蚀剂掩模。
[专利文献1]日本专利申请特开2000-133636号公报这样，在半导体集成电路等的制造工序中，光刻工序是必需的。光刻工序由于不仅增加工序个数而烦杂，而且需要昂贵的光掩模。这成为增加成本的要素。而且，由于使用大量的有机溶剂如光致抗蚀剂、显影液、以及剥离液等，所以为了保护环境对废液处理需要庞大的成本。
于是，本发明的目的在于提供一种减少光刻工序来制造半导体集成电路的技术。
在本发明中，使用管子在薄膜中选择性地形成开口。在本发明中使用的管子就是具有空心结构且末端开着口的细管。因此，管子由于是末端形成有孔(orifice)的空心管子，所以可以将处理剂等的材料经过其内部并从孔流出到管子外部。通过与被加工膜接触地配置管子，可以遮断管子内部和外部。在本发明中，通过管子内部来喷出或吸出物质。在本发明中，可以使用管子来选择性地形成开口和导电层。
在本发明中，在绝缘层的开口形成区域上与绝缘层接触地配置管子，并且经过该管子将处理剂(蚀刻气体或蚀刻液)喷出(喷射)到绝缘层上。借助于喷出(喷射)了的处理剂(蚀刻气体或蚀刻液)选择性地去除绝缘层，以在绝缘层中形成开口。因此，具有开口的绝缘层形成在导电层上，从而位于绝缘层下的导电层露出在开口的底面。在开口中与露出了的导电层接触地形成导电膜，而在设置于绝缘层中的开口中使导电层和导电膜电连接。
另外，也可以其一部分埋入绝缘层中地配置管子，并且利用物理力量在绝缘层中形成第一开口，然后，从管子喷射蚀刻气体进一步选择性地去除绝缘层来形成第二开口。换句话说，也可以利用管子的物理力量形成第一开口，并且利用从管子喷射的蚀刻气体的化学力量形成第二开口。既可以先从管子喷出蚀刻气体来形成第一开口，然后在绝缘层中插入管子来形成第二开口，又可以在喷出蚀刻气体的同时在绝缘层中插入管子来形成开口。
只要是管子可耐受的处理剂，就可以根据要蚀刻的薄膜，来适当地选择从管子喷出的处理剂(蚀刻气体或蚀刻液)。例如，在制造层叠为多个层的多层布线等的情况下，可以当在多层不同的薄膜中形成连续的开口之际使用本发明。
再者，也可以在使用本发明的管子来在绝缘层中形成开口之后，经过管子将液状膜形成材料(例如具有导电性的组合物)喷出到开口中，以形成导电层。若开口很微细，则有因为表面张力的关系而液状膜形成材料不容易确实填充到开口中的情况，但是，在采用本发明时，由于使用插入在开口中的管子将膜形成材料确实填充到开口中，所以可以形成膜而没有形状缺陷。
由于开口的形状反映管子及喷出蚀刻物质的排放口的形状，所以为了可获得所希望的形状而设定管子即可。可以采用柱状(角柱、圆柱、三棱柱等)、针状等的管子。另外，开口的深度方向可以根据设置管子时的力量和设置管子的导电层的膜强度来设定。另外，也可以通过设定蚀刻时间等的蚀刻条件来选择膜厚度方向的深度。若使用其末端为尖锐的针状管子并且其一部分埋入导电层中地插入而设置管子，则可以在导电层中形成具有凹部的开口。另外，也可以在形成开口之后，使用具有开口的绝缘层作为掩模进行蚀刻来去除露出在开口底面的导电层。
在本发明中，在绝缘层的开口形成区域上与绝缘层接触地配置管子(细管)。因此，由于可以以物理方式设定绝缘层的开口形成区域，所以可以将开口确实形成在所希望的位置。据此，可以通过使用本发明，成品率好地制造半导体器件、显示装置。
借助于本发明，可以将开口选择性地形成在薄膜中，而不使用光刻工序，从而可以减少工序及材料。
发明内容
本发明的显示装置的制造方法的技术方案之一包括以下步骤：形成第一导电层；在第一导电层上形成绝缘层；在绝缘层上接触地配置细管；通过细管给绝缘层供应处理剂来在绝缘层中形成到达第一导电层的开口；以及在开口中与第一导电层接触地形成第二导电层。
本发明的显示装置的制造方法的技术方案之一包括以下步骤：形成第一导电层；在第一导电层上形成绝缘层；在绝缘层上接触地配置细管；通过细管给绝缘层供应处理剂来在绝缘层中形成到达第一导电层的开口；以及将包含导电材料的组合物通过细管供应到开口中而与第一导电层接触地形成第二导电层。
本发明的显示装置的制造方法的技术方案之一包括以下步骤：形成第一导电层；在第一导电层上形成第一绝缘层；在第一绝缘层上形成第二绝缘层；在第二绝缘层中插入细管来形成第一开口；通过细管供应处理剂来在第一绝缘层中形成到达第一导电层的第二开口；以及在第一开口及第二开口中与第一导电层接触地形成第二导电层。
本发明的显示装置的制造方法的技术方案之一包括以下步骤：形成第一导电层；在第一导电层上形成第一绝缘层；在第一绝缘层上形成第二绝缘层；在第二绝缘层中插入细管来形成第一开口；从细管喷出处理剂来在第一绝缘层中形成到达第一导电层的第二开口；以及将包含导电材料的组合物通过细管供应到第一开口及第二开口中而与第一导电层接触地形成第二导电层。
本发明的显示装置的制造方法的技术方案之一包括以下步骤：形成栅电极层、与栅电极层邻接的栅极绝缘层、与栅极绝缘层邻接的半导体层、与半导体层邻接的源电极层、以及漏电极层；在源电极层及漏电极层上形成绝缘层；在绝缘层上接触地配置细管；通过细管供应处理剂来在绝缘层中形成到达源电极层或漏电极层的开口；以及在开口中与源电极层或漏电极层接触地形成像素电极层。
本发明的显示装置的制造方法的技术方案之一包括以下步骤：形成具有源区域及漏区域的半导体层；在半导体层上形成栅极绝缘层；在半导体层及栅极绝缘层上形成栅电极层；在半导体层、栅极绝缘层、以及栅电极层上形成绝缘层；使用第一细管在绝缘层中形成第一开口；通过第一细管供应处理剂来在绝缘层及栅极绝缘层中形成到达源区域的第二开口；在第一开口及第二开口中与源区域接触地形成源电极层；使用第二细管在绝缘层中形成第三开口；通过第二细管供应处理剂来在绝缘层及栅极绝缘层中形成到达漏区域的第四开口；以及在第三开口及第四开口中与漏区域接触地形成漏电极层。
在上述结构中，也可以处理剂在从细管喷出之后，由细管吸出来从开口中去除。当使用蚀刻气体或蚀刻液作为处理剂时，可以选择性地去除绝缘层而形成开口。
也可以使用半导体层而代替在上文中形成的导电层。使用半导体材料而可以形成半导体层，该半导体层可以用作构成显示装置的任一导电层或半导体层。例如，作为导电层，可以用作布线层、栅电极层、源电极层、漏电极层、以及像素电极层等。
本发明的蚀刻设备的技术方案之一包括：具有空心结构且末端开着口的细管；设置为支撑衬底的载物台；将细管移动而设置在衬底上的预定位置的位置控制单元；将处理剂供应给细管的材料贮藏室；以及从细管喷出处理剂的喷出控制单元。
本发明的蚀刻设备的技术方案之一包括：具有空心结构且末端开着口的细管；设置为支撑衬底的载物台；将细管移动在衬底上的预定位置且使该细管的末端与被加工面接触的位置控制单元；将处理剂供应给细管的材料贮藏室；以及从细管喷出处理剂的喷出控制单元。
本发明的蚀刻设备的技术方案之一包括：具有空心结构且末端开着口的细管；设置为支撑衬底的载物台；将细管移动而设置在衬底上的预定位置的位置控制单元；将处理剂供应给细管的材料贮藏室；从细管喷出处理剂的喷出控制单元；以及吸出所喷出的处理剂的吸除控制单元。
本发明的蚀刻设备的技术方案之一包括：具有空心结构且末端开着口的细管；设置为支撑衬底的载物台；将细管移动在衬底上的预定位置且使该细管的末端与被加工面接触的位置控制单元；将处理剂供应给细管的材料贮藏室；从细管喷出处理剂的喷出控制单元；以及吸出所喷出的处理剂的吸除控制单元。
通过使用上述本发明的蚀刻设备，可以制造本发明的显示装置及半导体器件。
本发明还可以应用于具有显示功能的装置即显示装置。使用本发明的显示装置包括发光显示装置及液晶显示装置等，所述发光显示装置包含互相连接的发光元件和TFT，在该发光元件中的电极之间夹有呈现被称作场致发光(以下也称作“EL”)的发光并且包含有机物、无机物、或者有机物和无机物的混合物的层，而所述液晶显示装置将具有液晶材料的液晶元件用作显示元件。在本发明中，显示装置是指具有显示元件(液晶元件或发光元件等)的装置。另外，也可以是显示面板本身，其在衬底上形成有包括显示元件如液晶元件或EL元件等的多个像素和驱动该像素的外围驱动电路。也可以包括安装有柔性印刷电路(FPC)或印刷线路板(PWB)(如IC、电阻元件、电容元件、电感器、晶体管等)的装置。也可以包括光学片如偏振片或相位差板等。而且，也可以包括背光灯单元(其可以包括导光板、棱镜片、扩散片、反射片、光源(如LED或冷阴极管等))。
此外，显示元件或显示装置可以采用各种模式，并且可以具有各种元件。例如，可以使用通过电磁作用改变其对比度的显示媒体，如EL元件(有机EL元件、无机EL元件或含有机物及无机物的EL元件)、电子发射元件、液晶元件、电子墨水、光栅阀(GLV)、等离子体显示器(PDP)、数字微镜面装置(DMD)、压电陶瓷显示器和碳纳米管等。另外，使用EL元件的显示装置包括EL显示器，使用电子发射元件的显示装置，包括场致发射显示器(FED)、SED方式平面显示器(SED：表面传导电子发射显示器)等，使用液晶元件的显示装置，包括液晶显示器、透过液晶显示器、半透过液晶显示器和反射液晶显示器，以及使用电子墨水的显示装置，包括电子纸。
另外，可以使用本发明来制造具有包括半导体元件(晶体管、存储元件、二极管等)的电路的装置或具有处理器电路的芯片等的半导体器件。此外，在本发明中，半导体器件是指可以通过利用半导体特性来工作的器件。
借助于本发明，可以在绝缘层中形成接触孔而不形成掩模，因此可以简化工序。另外，由于无需涂敷光致抗蚀剂等来进行曝光及显影，因此可以减少为了加工所需的原材料成本。而且，由于可以确实形成接触孔，因此可以实现半导体器件及显示装置的制造成品率的提高。
附图说明
图1A至1C是说明本发明的示意图；
图2A至2C是说明本发明的示意图；
图3A至3C是说明本发明的示意图；
图4A至4D是说明本发明的示意图；
图5A至5D是说明本发明的示意图；
图6A至6D是说明本发明的示意图；
图7A至7E是说明本发明的示意图；
图8A至8C是说明本发明的显示装置的制造方法的图；
图9A至9C是说明本发明的显示装置的制造方法的图；
图10A至10C是说明本发明的显示装置的制造方法的图；
图11A至11D是说明本发明的显示装置的制造方法的图；
图12A至12C是说明本发明的显示装置的制造方法的图；
图13A和13B是说明本发明的显示装置的制造方法的图；
图14A至14D是说明本发明的示意图；
图15A和15B是说明本发明的显示装置的图；
图16是说明本发明的显示模块的结构例子的剖视图；
图17A至17C是说明本发明的显示装置的图；
图18是说明本发明的显示装置的图；
图19A和19B是说明本发明的显示装置的图；
图20A和20B是说明本发明的显示模块的结构例子的剖视图；
图21是说明本发明的显示装置的图；
图22A至22D是说明可应用于本发明的发光元件的结构的图；
图23A至23C是说明可应用于本发明的发光元件的结构的图；
图24A至24C是说明可应用于本发明的发光元件的结构的图；
图25A至25C是本发明的显示装置的平面图；
图26A和26B是本发明的显示装置的平面图；
图27是示出应用本发明的电子设备的主要结构的框图；
图28A和28B是示出应用本发明的电子设备的图；
图29A至29E是示出应用本发明的电子设备的图；
图30是说明可应用于本发明的蚀刻设备的示意图；
图31是说明在本发明的显示面板中由TFT形成扫描线一侧驱动电路时的电路结构的图；
图32是说明在本发明的显示面板中由TFT形成扫描线一侧驱动电路时的电路结构的图(移位寄存器电路)；
图33是说明在本发明的显示面板中由TFT形成扫描线一侧驱动电路时的电路结构的图(缓冲电路)；
图34A至34C是说明可应用于本发明的管子的图；
图35A至35C是说明本发明的显示装置的制造方法的图；
图36A至36D是说明本发明的示意图；
图37是说明本发明的显示装置的图；
图38是说明本发明的显示装置的图；
图39是说明本发明的显示装置的图；
图40A至40D是说明本发明的示意图；
图41A至41C是说明本发明的示意图；
图42是说明本发明的蚀刻设备的框图。
具体实施方式
下面，参照附图详细说明本发明的实施方式。但是，本发明不局限于以下说明，所属技术领域的普通人员可以很容易地理解一个事实就是其方式和详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式的记载内容中。此外，在以下说明的本发明的结构中，在不同附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。
实施方式1
在本实施方式中，使用图1A至1C说明接触孔的形成方法，其目的在于以可靠性高且进一步简化了的工序低成本地制造接触孔。
在本发明中，使用管子在薄膜中选择性地形成开口。在本发明中使用的管子就是具有空心结构且末端开着口的细管。因此，管子由于是末端形成有孔的空心管子，所以可以将处理剂等的材料流过其内部并从孔流出到管子外部。通过与被加工膜接触地配置管子，可以在薄膜中遮断管子内部和外部。在本发明中，经过管子内部来喷出或吸出物质。可以使用本发明的管子来选择性地形成开口和导电层。
在本实施方式中，在绝缘层的开口形成区域上与绝缘层接触地配置管子，并且经过该管子将处理剂(蚀刻气体或蚀刻液)喷出(喷射)到绝缘层上。借助于喷出(喷射)了的处理剂(蚀刻气体或蚀刻液)选择性地去除绝缘层，以在绝缘层中形成开口。因此，具有开口的绝缘层形成在第一导电层上，从而位于绝缘层下的第一导电层露出在开口的底面。在开口中与露出了的第一导电层接触地形成第二导电层，而在设置于绝缘层中的开口中，使第一导电层和第二导电层电连接。
使用图1A至1C进行具体的说明。在本实施方式中，如图1A所示，在具有绝缘表面的衬底500上形成导电层501，并且在导电层501上形成绝缘层502。在绝缘层502的开口形成区域上与绝缘层502接触地设置管子503。虽然在图1A至1C中没有示出支撑管子503的单元，但管子503只要被保持为与绝缘层502接触即可。例如，可以将管子设置在衬底上、且将衬底用作支撑单元(支撑衬底)，或者，也可以通过在被处理膜上形成支撑膜作为支撑单元、且在支撑膜中插入管子，而在被处理膜上保持管子。
由移动控制单元在被处理膜上的预定位置与被处理膜接触地设置被支撑单元支撑的管子。首先，将管子移动到与被处理膜的被加工面对应的位置。接着，与被处理膜接触地移动管子，并且由支撑单元保持。在将管子插入在被处理膜中的情况下，在将管子插入在被处理膜中的状态下由支撑单元保持。也可以移动装载被处理膜的载物台，来使它与管子接触。
图40A至40D示出了使用支撑膜520a、520b来支撑管子503的实例。图40A至40D对应于图1A至1C，形成支撑膜520a、520b以外的工序与图1A至1C同样。在图40A至40D中，与绝缘层502接触地配置的管子503由支撑膜520a、520b支撑。既可以在形成支撑膜之后插入管子来固定，又可以在将管子设置于开口形成区域之后支撑管子周围地形成支撑膜。
在喷出蚀刻气体509且在绝缘层502中形成开口505之后(参照图40B)，也去除支撑膜520a、520b(参照图40C)。在绝缘层506a、506b、以及露出了的导电层501上形成导电膜507，以在开口505中使导电层501和导电膜507电连接(参照图40D)。
在选择性地设置管子503的状态下，经过管子503将蚀刻气体509喷出(喷射)到绝缘层502。借助于喷出(喷射)了的蚀刻气体509，选择性地去除绝缘层502，以在绝缘层502中形成开口505(参照图1B)。
去除管子503，可以形成具有开口505的绝缘层506a、506b。可以在导电层501露出了的开口505中形成导电膜507，使导电层501和导电膜507电连接(参照图1C)。
由于开口的形状反映管子的形状，所以为了可获得所希望的形状而设置管子即可。可以采用柱状(角柱、圆柱、三棱柱等)、针状等管子。另外，开口的深度方向可以根据设置管子时的力量和设置管子的导电层的膜强度来设定。另外，也可以通过设定蚀刻时间等的蚀刻条件来选择膜厚度方向的深度。
另外，当将管子的俯视形状适当地设定为点状、圆形、椭圆、矩形、或线状(严密地说是细长的长方形)时，可获得的绝缘层的开口的俯视形状也同样地可以反映管子及其排放口形状而形成。
另外，管子也可以具有重叠为多层的结构，图41A至41C示出了管子具有双重结构的实例。在本发明中，管子不仅进行喷出动作，也可以进行吸出动作。图4 1A至41C对应于图1A至1C，其不同之处在于管子523的结构，而其他部分与图1A至1C相同。
图41A所示的管子523其内侧具有管子525a，并且其外侧具有管子525b。管子525a比管子525b稍微短一些，并且配置为在与绝缘层502之间具有空间。如图41B所示那样通过管子523内侧的管子525a内喷出蚀刻气体526a，以选择性地去除绝缘层502。同时，蚀刻气体及绝缘层502的被蚀刻的绝缘材料526b通过外侧的管子525b和内侧的管子525a之间在箭头方向上被吸出且从开口去除。这样，也可以通过分隔管子内部来同时进行材料的供应和废弃(去除)。因为在开口中即刻去除由于蚀刻而产生的残渣，所以可以提高绝缘层的蚀刻功率(蚀刻时间、蚀刻速度)。在绝缘层506a、506b、以及露出了的导电层501上形成导电膜507，以在开口505中使导电层501和导电膜507电连接(参照图41C)。
如图2A至2C所示，也可以当在绝缘层的开口形成区域配置管子时，将管子的末端插入到绝缘层中而其一部分埋入绝缘层中。在具有绝缘表面的衬底510上形成导电层511，并且在导电层511上形成绝缘层512。在绝缘层512的开口形成区域上将管子513的末端一部分埋入绝缘层512中地设置管子513(参照图2A)。虽然在图2A至2C中没有示出支撑管子513的单元，但与绝缘层512接触地保持管子513即可。例如，也可以在衬底上设置管子，并且将衬底用作支撑单元(支撑衬底)，或者也可以通过在被处理膜上形成支撑膜作为支撑单元，并且将管子插入在支撑膜中而在被处理膜上保持管子。另外，由于管子513一部分埋入绝缘层512中，所以绝缘层512也用作支撑体。
在选择性地设置管子513的状态下，经过管子513将蚀刻气体519喷出(喷射)到绝缘层512上。借助于喷出(喷射)了的蚀刻气体519，选择性地去除绝缘层512，以在绝缘层512中形成开口515(参照图2B)。
可以通过去除管子513，形成具有开口515的绝缘层516a、516b。由于开口515反映管子的形状，从而成为侧面具有台阶的形状。可以在导电层511露出了的开口515中形成导电膜517，使导电层511和导电膜517电连接(参照图2C)。
由于选择性地去除绝缘层，所以从管子喷出的蚀刻物质可以是蚀刻气体，也可以是蚀刻液。可以通过适当地设定蚀刻气体、蚀刻液、蚀刻条件，以各向异性或各向同性进行蚀刻。将使用液状蚀刻液以各向同性进行蚀刻的实例示出于图3A至3C。
图3A至3C中使用的管子是末端细的圆锥形的实例，适合于填充如蚀刻液那样的液状材料。在具有绝缘表面的衬底530上形成导电层531，并且在导电层531上形成绝缘层532。在绝缘层532的开口形成区域上与绝缘层532接触地配置管子533(参照图3A)。在管子533中填充有蚀刻液539。
在选择性地设置管子533的状态下，经过该管子533将蚀刻液539喷出到绝缘层532上。借助于喷出了的蚀刻液539，选择性地去除绝缘层532，以在绝缘层532中形成开口535(参照图3B)。
接着，可以通过去除管子533，形成具有开口535的绝缘层536a、536b。由于开口535被蚀刻液539各向同性地蚀刻，所以如图3B所示那样在大于管子533的排放口的区域形成开口。在导电层531露出了的开口535中形成导电膜537，以可以使导电层531和导电膜537电连接(参照图3C)。
绝缘层被蚀刻液溶解。另外，也可以经过管子吸出混合存在有蚀刻液和绝缘层形成材料的溶液而去除。作为本发明的具有空心结构且末端开着口的细管的管子不仅进行喷出动作，也可以进行吸出动作。
在本发明中，在经过管子且使用如蚀刻液那样的液状材料来加工被处理膜的情况下，优选对被处理膜进行相对于液状材料(例如蚀刻液)具有憎液性的处理。可以通过在被处理膜上形成包含具有憎液性的物质的膜，来进行憎液处理。由于被处理膜的表面排斥液状材料(蚀刻液等)，从而可以使液状材料(蚀刻液等)不容易从被处理膜和管子之间流出。因此，即使在由于被处理膜表面的凹凸等不能密着配置管子的情况下，也可以防止以下缺陷，即蚀刻液等流出(喷出)到管子外部而加工被处理膜的处理区域以外的区域。因此，可以将开口以所希望的形状控制性好地形成在被处理膜中。
作为具有憎液性的物质，可以使用包含氟碳基(氟碳链)的物质或包含硅烷耦合剂的物质。由于硅烷耦合剂可以形成单分子膜，因此可以高效率地进行分解和改质，从而可以短时间内改变润湿性。另外，因为具有烷基的物质通过排列在衬底上而表示低润湿性，所以除了具有氟碳基(氟碳链)的物质之外，还可以使用具有烷基的物质作为硅烷耦合剂。另外，由于硅烷耦合剂的降低润湿性的效果取决于被包含的官能团是氟碳基还是烷基，所以可以根据材料来适当地设定官能团，以便可获得所需润湿性。
作为具有憎液性的物质，可以使用包含氟碳基(氟碳链)的物质或包含硅烷耦合剂的物质。该硅烷耦合剂由Rn-Si-X(4-n)(n＝1，2，3)的化学式表示。这里，R是包含相对惰性的基团例如烷基等的物质。另外，X由与在基质表面上的羟基或吸附水缩合而可以结合的水解基构成，诸如卤素、甲氧基、乙氧基或乙酰氧基等。
作为具有憎液性的物质，可以将作为具有烷基的物质的烷氧基硅烷用于硅烷耦合剂的R，例如可以使用十八烷基三甲氧基硅烷等作为有机硅烷。作为烷氧基硅烷，优选使用碳数为2至30的烷氧基硅烷。典型地，可以举出癸基三甲氧基硅烷、乙基三乙氧基硅烷、丙基三乙氧基硅烷、辛基三乙氧基硅烷、癸基三乙氧基硅烷、十二烷基三乙氧基硅烷、十八烷基三乙氧基硅烷(ODS)、二十烷基三乙氧基硅烷、以及三十烷基三乙氧基硅烷。此外，优选使用具有长链烷基的硅烷化合物，因为该硅烷化合物能够特别降低润湿性。此外，还可以使用癸基三氯硅烷、十四烷基三氯硅烷、十八烷基三氯硅烷、二十烷基三氯硅烷、二十二烷基三氯硅烷等。
另外，可以通过使用具有氟代烷基作为R的氟化硅烷耦合剂(氟代烷基硅烷(FAS))作为硅烷耦合剂的代表例子，进一步降低润湿性。FAS的R具有由(CF3)(CF2)x(CH2)y(x：0以上至10以下的整数，y：0以上至4以下的整数)表示的结构，当多个R或X与Si结合时，R或X可以互相相同或不同。作为典型的FAS，可以举出氟代烷基硅烷(以下也称作FAS)，诸如十七烷氟代四氢癸基三乙氧基硅烷、十七烷氟代四氢癸基三氯硅烷、十三烷氟代四氢辛基三氯硅烷、三氟代丙基三甲氧基硅烷、十三烷氟代辛基三氯硅烷等。另外，还可以使用十三烷氟代辛基三氯硅烷等的水解基为卤素的耦合剂。当然，不局限于举例的化合物。
另外，作为具有憎液性的物质，还可以使用钛酸盐耦合剂或铝酸盐耦合剂。例如，可以举出异丙基三异辛醇钛酸盐、异丙基(二辛基焦磷酸盐)钛酸盐、异丙基三十八烷酰钛酸盐、异丙基三(二辛基磷酸盐)钛酸盐、异丙基二甲基丙烯正十八烷酰钛酸盐或乙酰烷氧基二异丙酸铝等。
为了在被形成区域形成如上所述的具有憎液性的物质作为膜，可以使用通过蒸发液状物质来在被形成区域形成膜的气相沉积法等。此外，具有憎液性的物质也可以通过旋涂法、浸渍法、液滴喷出法、印刷法(丝网印刷或胶版印刷等)等来形成，也可以是溶化在溶剂中的溶液。
作为包含具有憎液性的物质的溶液的溶剂，可以使用水、醇、酮、烃类溶剂(脂肪族烃、芳香族烃、卤化烃等)、醚类化合物、以及这些的混合物。例如，使用甲醇、乙醇、丙醇、丙酮、丁酮、n-戊烷、n-己烷、n-庚烷、n-辛烷、n-癸烷、二环戊烷、苯、甲苯、二甲苯、杜烯、茚、四氢化萘、十氢化萘、异三十烷、四氯化碳、氯仿、二氯甲烷、三氯乙烷、二乙醚、二氧六环、乙二醇二甲醚或四氢化呋喃等。对于上述溶液的浓度没有特别的限定，然而优选在0.001wt％至20wt％的范围内。
另外，还可以在上述具有憎液性的物质中混合吡啶、三乙胺、二甲苯胺等的胺。再者，可以添加蚁酸、醋酸等的羧酸作为催化剂。
在如上那样使用将具有憎液性的物质以液体状态附上被形成区域的旋涂法等来形成单分子膜之际，将处理温度设定为室温(大约25℃)至150℃，并且将处理时间设定为几分钟至12个小时，即可。处理条件根据具有憎液性的物质的性质、溶液的浓度、处理温度、处理时间适当地设定即可。另外，若使用可以用于制造包含上述具有憎液性的物质的溶液的溶剂来洗涤要形成的薄膜，则可以去除未反应的具有憎液性的物质。在此情况下，也可以使用超声波洗涤器等。
可用于本发明的包含具有憎液性的物质的膜，可以是膜厚度为0.3nm以上至10nm以下的薄膜。此外，通过使用将具有憎液性的物质以液体状态附上被形成区域的旋涂法等来形成的具有憎液性的物质的薄膜非常薄，从而可以成为膜厚度在0.3nm以上至10nm以下的范围内的单分子膜。
另外，作为降低润湿性地控制且形成低润湿性区域的组合物的一例，可以使用包括氟化碳(碳氟化合物)基(氟碳链)的材料(氟基树脂)。作为氟基树脂，可以使用下述材料：聚四氟乙烯(PTFE；四氟乙烯树脂)、全氟烷氧基树脂(PFA；四氟乙烯全氟烷基醚共聚物树脂)、全氟乙烯丙烯共聚物(PFEP；四氟乙烯-六氟丙烯共聚物树脂)、乙烯-四氟乙烯共聚物(ETFE；四氟乙烯-乙烯共聚物树脂)、聚偏氟乙烯(PVDF；聚偏二氟乙烯树脂)、聚氯三氟乙烯(PCTFE；聚三氟氯乙烯树脂)、乙烯-氯三氟乙烯共聚物(ECTFE；聚三氟氯乙烯-乙烯共聚物树脂)、聚四氟乙烯-全氟二氧杂环戊烯共聚物(TFE/PDD)、聚氟乙烯(PVF；氟乙烯树脂)等。
此外，若对无机材料、有机材料进行使用CF4等离子体等的处理，则可以降低润湿性。例如，作为有机材料可以使用将聚乙烯醇(PVA)之类的可溶性树脂混合在H2O等的溶剂中的材料。此外，还可以组合PVA和其他可溶性树脂来使用。
作为蚀刻气体，可以适当地使用以Cl2、BCl3、SiCl4或CCl4等为代表的氯气体；以CF4、SF6、或NF3等为代表的氟气体；或者O2。作为蚀刻液，优选适当地使用氢氟酸、四甲基氢氧化铵水溶液(TMAH)等。
本发明的管子其内部具有空间且可以喷出和吸出材料。喷出可以由如压电元件那样的元件进行，并且使用泵等来进行吸出即可。因此，也可以与管子连接地具有供应材料的供应单元和材料贮藏室、以及保持吸收的材料直到废弃的贮藏库。
再者，也可以在使用本发明的管子来在绝缘层中形成开口之后，经过管子内部将液状的膜形成材料(例如具有导电性的组合物)喷出在开口中，以形成导电层。
若开口很微细，则有液状膜形成材料因为表面张力的关系不容易确实填充到开口中的情况，但是，在采用本发明时，由于使用插入在开口中的管子将膜形成材料确实填充到开口中，所以可以形成膜而没有形状缺陷。
只要是管子可耐受的处理剂，就可以根据要蚀刻的薄膜，来适当地选择从管子喷出的蚀刻气体。例如，在制造层叠为多个层的多层布线等的情况下，可以当在多层不同的薄膜中形成连续的开口之际使用本发明。
另外，开口的深度方向可以根据设置管子时的力量和设置管子的膜的膜强度来设定。若使用类似于末端尖细的针的管子，则可以降低插入在膜中时的抵抗力。
导电层501、511、531、以及导电膜507、517、537，可以通过气相沉积法、溅射法、PVD法(物理气相沉积)、减压CVD法(LPCVD法)或等离子体CVD法等的CVD法(化学气相沉积)等来形成。另外，也可以使用可以将构成物转印或绘制成所希望的图形的方法，例如各种印刷法(丝网(孔版)印刷、胶版(平版)印刷、凸版印刷或凹版印刷等形成所希望的图形的方法)、分配器法、或选择性的涂敷法等的方法。
作为导电层501、511、531及导电膜507、517、537，可以使用选自Ag、Au、Ni、Pt、Pd、Ir、Rh、Ta、W、Ti、Mo、Al、Cu、Cr、Co中的一种或多种元素、以所述元素为主要成分的合金材料、或者以所述元素为主要成分的化合物材料来形成。另外，也可以采用掺杂有磷等杂质元素的多晶硅膜为代表的半导体膜或AgPdCu合金。另外，可以采用单层结构或者叠层结构，例如，可以采用氮化钨膜和钼(Mo)膜的双层结构，或者按顺序层叠50nm厚的钨膜、500nm厚的铝和硅的合金(Al-Si)膜、以及30nm厚的氮化钛膜的三层结构。此外，在采用三层结构的情况下，可以采用氮化钨代替第一导电膜的钨，可以采用铝和钛的合金(Al-Ti)膜代替第二导电膜的铝和硅的合金(Al-Si)膜，以及也可以采用钛膜代替第三导电膜的氮化钛膜。
作为导电层501、511、531、以及导电膜507、517、537，还可以使用铟锡氧化物(ITO)、包含氧化硅的铟锡氧化物(ISTO)、氧化锌(ZnO)、包含氧化硅的氧化铟锡、将镓(Ga)掺杂到氧化锌中的导电材料、铟锌氧化物(IZO(indiumzinc oxide))。另外，在形成半导体层代替导电层的情况下，只要使用半导体材料，即可。例如，可以使用无机半导体材料如硅、锗、硅锗、镓砷、氧化钼、氧化锡、氧化铋、氧化钒、氧化镍、氧化锌、砷化镓、氮化镓、氧化铟、磷化铟、氮化铟、硫化镉、碲化镉、钛酸锶等。
绝缘层502、512、532，可以使用溅射法、PVD法(物理气相沉积法)、低压CVD法(LPCVD法)或等离子体CVD法等的CVD法(化学气相沉积法)等来形成。另外，也可以使用液滴喷出法、印刷法(丝网印刷或胶版印刷等形成图形的方法)、旋涂法等的涂敷法、浸渍法、分配器法等。
绝缘层502、5 12、532，可以由选自氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝、氧氮化铝、类金刚石碳(DLC)、含氮碳(CN)、聚硅氮烷、以及包含其它无机绝缘材料的物质中的材料形成。另外，也可以使用包含硅氧烷的材料。另外，也可以使用有机绝缘材料，作为有机材料，可以使用聚酰亚胺、丙烯、聚酰胺、聚酰亚胺酰胺、抗蚀剂、或苯并环丁烯。此外，也可以使用噁唑树脂。
可以采用本发明来制造半导体器件和显示装置。图42示出了本发明的蚀刻设备的实例。
如图42所示，蚀刻设备330具有管子301、位置控制单元302、喷出控制单元303、喷出材料贮藏室304、吸除控制单元305、吸除材料贮藏室306、旋塞307、以及旋塞308。蚀刻设备330可以用作成膜设备。管子301可以由位置控制单元302移动，并且与被处理膜接触地配置。喷出材料贮藏室304和管子301通过旋塞307彼此连接，当喷出材料时，旋塞307开放，由喷出控制单元303从管子301喷出材料。另一方面，吸除材料贮藏室306和管子301通过旋塞308彼此连接，当吸出材料时，旋塞308开放，由吸引控制单元305吸引从管子301喷出的材料等，并且发送到吸除材料贮藏室306。贮藏在吸除材料贮藏室306的材料被废弃或者再次发送到喷出材料贮藏室304而可以再利用。可以使用压电元件等作为喷出控制单元303，并且可以使用泵等作为吸除控制单元305。优选设置真空计等，以便的确控制喷出和吸出。
图42虽然示出了具备有使用管子的吸出单元和喷出单元的实例，但本发明不局限于此，可以仅具备使用管子的喷出单元，也可以设置减压单元，以便可以在减压下从管子喷出或吸出材料。
在将多个开口形成于绝缘层中的情况下，可以使用在支撑衬底具有多个管子的管子群。使用图34A至34C来说明可以形成多个开口的管子部的实例。
图34A是从支撑衬底一侧看管子部的平面图，而图34B和34C是沿图34A中的线O-P的剖视图。
在图34A中，管子部353具有支撑衬底350和管子351。在作为支撑单元的支撑衬底350上的对应于开口形成区域的地方设置有多个管子351。使用通过移动控制单元可以移动的支撑单元移动支撑衬底以使管子351接触于被处理膜，并且与被处理膜相对地设置管子部353即可。由移动控制单元可以移动支撑单元及管子，在被处理膜上以膜厚度方向上上下移动并以衬底方向上上下左右移动管子，来控制相对于被处理膜的管子的位置。
可以根据电路设计附图数据在绝缘层的所希望的位置形成开口地设置管子即可。另外，通过预先在支撑管子部的支撑衬底及形成有被处理膜的衬底上形成标记来对开口形成单元和形成有被处理膜的衬底之间的位置关系进行位置的对准即可。
在图34B中，在管子351设置有控制元件354，可以控制管子351的上下位置的移动。作为控制元件354，可以使用压电元件等。图34C示出了管子的位置由控制元件选择性地控制的实例。在图34C中，管子356a由控制元件355a移动，管子356a的末端位于比没有被选择的控制元件355b的管子356b的末端低距离d。这样，可以通过仅在衬底上的形成开口的区域的被处理膜选择性地配置管子，而在所希望的地方形成开口。
在将开口形成于绝缘层中之后，可以通过以物理方式拔出等的方法去除管子，或者，也可以在与具有开口的绝缘层之间的蚀刻选择比高的条件下进行蚀刻(干蚀刻或湿蚀刻)来以化学方式去除管子。在绝缘层和导电层之间的紧密强度低的情况下，优选进行蚀刻来去除管子。另外，还有如下优点：通过以物理方式从绝缘层去除管子而不使管子的形状变化，可以容易去除管子并可以再利用管子，因此可以降低成本。
在通过溅射法、真空气相沉积法、PVD法(物理气相沉积)、减压CVD法(LPCVD法)或等离子体CVD法等的CVD法(化学气相沉积)形成薄膜之后，可以将该薄膜蚀刻为所希望的形状，来形成管子。另外，也可以使用可选择性地形成图形的液滴喷出法、可转印或绘制图形的印刷法(丝网印刷或胶版印刷等的形成图形的方法)、旋涂法等的涂敷法、浸渍法、分配器法等。另外，可以采用压印技术、能够以转印技术形成纳米范围的立体结构物的纳米压印技术。压印技术及纳米压印技术，是可以形成微细的立体结构物而不进行光刻工序的技术。
也可以使用无机材料、有机材料、或其骨架结构由硅和氧的键构成的材料来形成。因为是避免形成绝缘膜的方法，所以可以使用金属等的导电材料、树脂等的绝缘材料。另外，也可以使用纤维等。考虑到将它设在装置中，优选使用比较轻且容易加工的材料。在形成微细开口的情况下，也可以使用碳纳米管等的纳米管材料。关于碳纳米管等的极细碳纤维，可以使用石墨纳米纤维、碳纳米纤维、管状石墨、碳纳米锥、或锥状石墨等。
作为管子的材料，可以通过使用选自如下的材料来形成：氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝、氧氮化铝、类金刚石碳(DLC)、含氮碳(CN)、聚硅氮烷、含有其它无机绝缘材料的物质。另外，也可以使用包含硅氧烷的材料。另外，可以使用环氧树脂、酚醛树脂、酚醛清漆树脂、丙烯树脂、三聚氰胺树脂、氨酯树脂、苯并环丁烯、聚对二甲苯、氟化亚芳基醚、聚酰亚胺等的有机材料、具有硅氧烷键的树脂等。
也可以在形成开口之后，用液体洗涤残留在开口附近的导电材料或绝缘材料(导电层或绝缘层中的被去除的部分的残留物)，以去除残留物。在此情况下，既可使用水等无反应物质洗涤，又可使用与绝缘层反应(溶解)的蚀刻液等药液洗涤。当使用蚀刻液时开口被过蚀刻，残物等被去除而使表面进一步平整化。另外，也可以扩展开口。
这样，可以在绝缘层中形成使导电层和导电膜电连接的开口(接触孔)，而无需进行复杂的光刻工序和形成抗蚀剂掩模层。
因此，根据本实施方式，可以在绝缘层中形成接触孔而不形成掩模，从而可以简化工序。另外，由于不需要涂敷光致抗蚀剂等来进行曝光及显影，所以可以减少为了加工所需的原材料成本。而且，由于可以确实形成接触孔，从而可以实现制造成品率的提高。
实施方式2
在本实施方式中，将说明形成目的在于以可靠性高且进一步简化了的工序且低成本制造的具有叠层结构的接触孔的方法。详细地说，说明在实施方式1中在多个层叠的膜中形成接触孔的实例。因此，同一部分或具有同样功能的部分使用与实施方式1同样的材料及方法即可，并且省略其重复说明。
可以在绝缘层中插入管子，嵌入一部分地配置，并且利用物理力量在绝缘层中形成第一开口，然后，从排放口喷出蚀刻气体并选择性地去除绝缘层，以形成第二开口。换句话说，也可以利用管子的物理力量形成第一开口，并且利用从管子喷射的处理剂(蚀刻气体或蚀刻液)的化学力量形成第二开口。既可以先从管子喷出处理剂(蚀刻气体或蚀刻液)形成第一开口，然后在绝缘层中插入管子来形成第二开口，又可以在喷出蚀刻气体的同时在绝缘层中插入管子来形成开口。
在制造层叠为多层的多层布线等的情况下，当在多层不同的薄膜中形成连续的开口时可以使用本发明。
而且，也可以在使用本发明的管子在绝缘层中形成开口之后，经过管子内部将液状膜形成材料(例如，具有导电性的组合物)从管子喷出到开口中，来形成导电层。若开口很微细，则有因为表面张力的关系而液状膜形成材料不容易确实填充到开口中的情况，但是，当采用本发明时，可以使用插入在开口中的管子将膜形成材料确实填充到开口中，以可以形成膜而没有形状缺陷。
开口的形状反映管子的形状，因此只要设定管子以能够获得所希望的形状，即可。可以采用柱状(角柱、圆柱、三棱柱等)、针状等的管子。另外，开口的深度方向可以根据在设置管子时的力量、以及设置管子的被处理膜的膜强度来设定。另外，也可以通过设定蚀刻时间等的蚀刻条件来选择膜厚度方向的深度。当使用其末端尖锐的针状管子来将管子设置为其一部分埋入导电层中时，可以在导电层中形成具有凹部的开口。在形成开口之后，也可以以具有开口的绝缘层为掩模对露出在开口底面的导电层进行蚀刻来去除。
由于根据本发明可以选择性地形成具有开口的绝缘层而不使用光刻工序，所以可以减少工序及材料。
图4A至4D示出了在叠层体中形成连续的开口的实例。在图4A中，在衬底700上形成有导电层701、第一绝缘层708、以及第二绝缘层702。接着，通过将管子703插入到第二绝缘层702中，在第二绝缘层702中以物理方式形成第一开口704。在图4B的剖视图中，第二绝缘层被分成第二绝缘层706a和第二绝缘层706b。因为管子703的排放口的大小，当在管子703内部进入第二绝缘层702的一部分时，还从管子喷出处理剂(蚀刻气体或蚀刻液)，以去除进入在内部的第二绝缘层702即可。
可以从管子703喷出蚀刻气体709来选择性地去除第一绝缘层，以在第一绝缘层及第二绝缘层中形成连续的第二开口705。在图4C的剖视图中，第一绝缘层被分成第一绝缘层790a和第一绝缘层790b。
开口705因为反映管子的形状，所以成为侧面具有台阶的形状。在导电层701露出了的第二开口705中形成导电膜707，可以使导电层701和导电膜707电连接(参照图4D)。
换句话说，也可以利用管子的物理力量形成第一开口，并且利用从管子喷出(喷射)的蚀刻气体的化学力量形成第二开口。既可以先使用管子喷出蚀刻气体来形成第一开口，然后将管子插入到绝缘层中来形成第二开口，又可以在喷出蚀刻气体的同时将管子插入到绝缘层中来形成开口。
在第二绝缘层的物理强度小于管子的情况下，可以如图4A至4D所示那样形成开口。在使用旋涂法等湿式处理来形成第二绝缘层的情况下，也可以在第二绝缘层固化之前形成开口。当然，也可以对第二绝缘层进行加热处理等降低其物理强度来插入管子。
图5A至5D示出在图4A至4D中管子的末端细的圆锥形的实例。在衬底730上形成有导电层731、第一绝缘层738、以及第二绝缘层732。接着，通过将管子733插入到绝缘层732中，在第二绝缘层732中以物理方式形成第一开口734。在图5B的剖视图中，第二绝缘层被分成第二绝缘层736a和第二绝缘层736b。
可以从管子733的排放口喷出蚀刻液739来选择性地去除第一绝缘层738，在第一绝缘层及第二绝缘层中形成连续的第二开口735。在图5C的剖视图中，第一绝缘层被分成第一绝缘层791a和第一绝缘层791b。
由于开口735反映管子的形状，所以成为侧面具有台阶的形状。可以通过在导电层731露出了的第二开口735中形成导电膜737，使导电层731和导电膜737电连接(参照图5D)。管子具有侧边具有锥形的形状，其中截面形状的末端朝向导电层变细。开口735反映管子733的形状，从而开口的侧边成为具有锥形的形状。
而且，也可以在使用本发明的管子在绝缘层中形成开口之后，从管子将液状膜形成材料(例如，具有导电性的组合物)喷出到开口中，来形成导电层。图6A与图5C对应，在衬底750上形成导电层751，使用管子753形成第一绝缘层792a、792b、第二绝缘层756a、756b。在管子753中具有溶解有第一绝缘层材料的蚀刻液759。
通过吸出并去除溶解有第一绝缘层材料的蚀刻液759，以形成开口755(参照图6B)。从管子753将具有导电性的液状组合物749喷出到开口755中，以形成导电层757(参照图6C和6D)。因此，可以使导电层751和导电层757电连接。
若开口很微细，则有因为表面张力的关系而液状膜形成材料不容易确实填充到开口中的情况，但是，当采用本发明时，可以使用插入到开口中的管子来将膜形成材料确实填充到开口中，从而形成膜而没有形状缺陷。
根据要形成的膜来适当地设定包含膜形成材料的组合物即可。在形成导电膜的情况下，使用包含导电材料的组合物即可。另外，在形成绝缘膜的情况下，同样使用包含绝缘材料的组合物，而在形成半导体膜的情况下，使用包含半导体材料的组合物即可。另外，包含膜形成材料的组合物也可以包含具有氟的界面活性剂。
在形成导电膜作为膜的情况下，作为喷出的组合物，使用将导电材料溶解或分散在溶剂中的组合物。导电材料相当于Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al等中的一种或多种金属的微粒子或分散纳米粒子。另外，在上述导电材料中也可以混合Cd、Zn的金属硫化物；Fe、Ti、Ge、Si、Zr、Ba等的氧化物；以及卤化银中的一种或多种的微粒子或分散纳米粒子。另外，作为导电材料，也可以使用用作透明导电膜的铟锡氧化物(ITO)、包含氧化硅的铟锡氧化物(ITSO)、有机铟、有机锡、氧化锌或氮化钛等。作为导电材料，可以使用一种元素或混合多种元素的粒子。然而，作为喷出的组合物，考虑到比电阻值，优选使用将金、银和铜中的任一种材料溶解或分散在溶剂中的组合物，更优选地，使用具有低电阻的银或铜。然而，当使用银或铜时，优选一起提供阻挡膜而作为针对杂质的措施。作为阻挡膜，可以使用氮化硅膜或镍硼(NiB)膜。
被喷出的组合物是将导电材料(绝缘材料)溶解或分散在溶剂中的组合物，但它还包含分散剂或被称作粘合剂的热固化树脂。尤其，粘合剂具有防止焙烧时产生裂缝或不均匀焙烧的功能。因此，在被形成的导电层中有时包含有机材料。所包含的有机材料取决于加热温度、气氛和时间。该有机材料是用作金属粒子的粘合剂、溶剂、分散剂、以及覆盖剂的有机树脂等，可以典型地举出聚酰亚胺、丙烯、酚醛清漆树脂、三聚氰胺树脂、酚醛树脂、环氧树脂、硅酮树脂、呋喃树脂、邻苯二甲酸二烯丙酯树脂等有机树脂。
另外，还可以使用在导电材料的周围涂有其他导电材料来构成多个层的粒子。例如，也可以使用具有在铜的周围涂有镍硼(NiB)并且在其周围涂有银的三层结构的粒子等。作为溶剂，使用乙酸丁酯或乙酸乙酯等酯类、异丙醇或乙醇等醇类、甲基乙基甲酮或丙酮等有机溶剂等、或水。组合物的粘度优选是20mPa·s以下。这是为了防止组合物喷出时干燥、以及能够使组合物平滑地从排放口喷出。另外，组合物的表面张力优选是40mN/m以下。然而，优选根据所使用的溶剂和用途来适当地调节组合物的粘度等。作为一例，优选将ITO、有机铟或有机锡溶解或分散在溶剂中的组合物的粘度设定为5mPa·s至20mPa·s；将银溶解或分散在溶剂中的组合物的粘度设定为5mPa·s至20mPa·s；以及将金溶解或分散在溶剂中的组合物的粘度设定为5mPa·s至20mPa·s。
在形成绝缘层作为膜的情况下，可以使用环氧树脂、酚醛树脂、酚醛清漆树脂、丙烯树脂、三聚氰胺树脂、氨酯树脂、苯并环丁烯、聚对二甲苯、氟化丙炔醚、聚酰亚胺等有机材料；或具有硅氧烷键的树脂来形成。在使用任一材料的情况下，也通过调节溶剂的浓度或添加界面活性剂等来适当地调节其表面张力和粘度。
虽然依赖于管子的直径或所希望的图形的形状等，但是导电体的粒径优选是尽可能小的，以便防止阻塞管子且制造高精细的图形。导电体的粒径优选为0.1μm以下。组合物是通过电解法、雾化法或湿式还原法等各种方法来形成的，并且其粒子大小一般约为0.01μm至10μm。然而，当使用气体蒸发法形成时，由分散剂保护的纳米粒子微细约为7nm。此外，当使用覆盖剂包覆各个粒子的表面时，所述纳米粒子在溶剂中不凝聚且在室温下稳定地分散在溶剂中，并且显示出与液体实质上相同的性质。因此，优选使用覆盖剂。
另外，喷出组合物的工序也可以在减压下进行。也可以当喷出时预先加热衬底。在喷出组合物之后，进行干燥和焙烧中的一方或双方工序。干燥和焙烧的工序都是加热处理的工序，然而其目的、温度和时间不同，例如，干燥在100℃的温度下进行3分钟，而焙烧在200℃至550℃的温度下进行15分钟至60分钟。干燥工序和焙烧工序是在常压下或在减压下利用激光照射、快速热退火或加热炉等来进行。此外，对进行该加热处理的时序和加热处理的次数没有特别限制。为了良好地进行干燥和焙烧的工序，此时的温度虽然依赖于衬底的材料性质及组合物的性质，但是一般设定为室温至800℃(优选为100℃至550℃)。借助于本工序，在挥发在组合物中的溶剂或以化学方法去除分散剂的同时，通过使周围的树脂固化收缩，使纳米粒子彼此接触，以加速熔合和熔接。
通过使用进行连续振荡或脉冲振荡的气体激光器或固体激光器来照射激光即可。作为前者的气体激光器，可以举出受激准分子激光器或Ar激光器等，而作为后者的固体激光器，可以举出使用YAG、YVO4或GdVO4等的结晶的激光器等，所述YAG、YVO4或GdVO4中掺杂有Cr、Nd等。此外，考虑到激光的吸收率，优选使用连续振荡的激光器。另外，也可以使用组合了脉冲振荡和连续振荡的激光照射方法。但是，根据衬底的耐热性，通过照射激光来进行的加热处理优选在几微秒到几十秒之间瞬间地进行，以便不破坏所述衬底。快速热退火(RTA)是这样进行的：在惰性气体的气氛下使用照射紫外光至红外光的红外灯或卤素灯等，快速地提高温度，并且瞬间加热几微秒到几分钟。因为该处理是瞬间进行的，所以实际上可以仅加热最表面的薄膜，从而不影响到下层的膜。换句话说，也不影响到塑料衬底等具有低耐热性的衬底。
此外，在通过喷出组合物形成导电层等之后，可以通过加压来使其表面平整化以提高平整性。作为加压的方法，可以通过将辊状物体扫描在表面上来使平整化且减少凹凸，或使用平整的板状物体来对表面垂直加压等。当加压时，也可以进行加热工序。另外，还可以通过使用溶剂等使表面软化或溶解，并且使用气刀去除表面的凹凸部。此外，还可以通过CMP法来抛光。
这样，通过喷出包含导电材料或绝缘材料的组合物并且进行焙烧而形成的导电层(或绝缘层)倾向于呈现具有多个晶界的多晶状态，而通过溅射法等形成的导电层(或绝缘层)倾向于呈现柱形的结构。
从管子喷出的处理剂(蚀刻气体或蚀刻液)只要是管子耐受，就可以根据要蚀刻的薄膜适当地选择。例如，在如图14A至14D及图36A至36D那样制造层叠为多层的多层布线等的情况下，在多层不同的薄膜中形成连续的开口时可以使用本发明。
在图14A中，在衬底540上形成有导电层541、第一绝缘层548、以及第二绝缘层542。在第二绝缘层542的开口形成区域上与第二绝缘层542接触地设置管子543。在选择性地设置管子543的状态下经过该管子543将第一蚀刻气体551喷出(喷射)到第二绝缘层542上。使用被喷出(喷射)的第一蚀刻气体551选择性地去除第二绝缘层542，在第二绝缘层542中形成第一开口544(参照图14B)。在图14B的剖视图中，第二绝缘层被分成第二绝缘层547a和第二绝缘层546b。
可以从管子543的排放口喷射第二蚀刻气体549来选择性地去除第一绝缘层，以在第一绝缘层及第二绝缘层中形成连续的第二开口545。在图14C的剖视图中，第一绝缘层被分成第一绝缘层550a和第一绝缘层550b。
可以在导电层541露出了的第二开口545中形成导电膜547，以使导电层541和导电膜547电连接(参照图14D)。
在图36A至36D中，在衬底780上形成导电层781和绝缘层788，并且在其上层叠有导电层795a、绝缘层782a、导电层795b、绝缘层782b。使用管子783在导电层795a、绝缘层782a、导电层795b、绝缘层782b中形成连续的第一开口784(参照图36B)。在作为剖视图的图36B中，导电层796a、绝缘层786a、导电层796b、绝缘层786b形成为具有第一开口784。
从管子783喷出(喷射)蚀刻气体789来选择性地去除绝缘层788，使它为绝缘层786，以可以在层叠的绝缘层及导电层中形成连续的第二开口785。
在导电层781露出了的第二开口785中形成导电膜787，而可以使导电层781、796a、796b、以及导电膜787电连接(参照图36D)。
图7A至7E示出管子的形状的其他例子。在图7A中，在衬底760上层叠有导电层761、第一绝缘层762、第二绝缘层768。
在图7B中，使用具有不同截面形状的管子763a至763d在第二绝缘层768中形成第一开口770a至770d，以形成绝缘层769。管子763a为其凸部末端具有圆度的圆盖形状，而管子763b为其末端尖锐的针形状。管子763c和管子763d都是柱形状，但是其大小不同，管子763c细于管子763d。
接着，从管子763a至763d分别喷出蚀刻液771a、771b、蚀刻气体772a、772b，选择性地去除第一绝缘层762，以使它为第一绝缘层773(参照图7C)。去除管子763a至763d，以形成第二开口765a至765d(参照图7D)。
在导电层761露出了的第二开口765a至765d中形成导电膜767，可以在各个开口765a至765d中使导电层761和导电膜767电连接(参照图7E)。
开口765a至765d的形状反映管子763a至763d的形状。在绝缘层769中，开口765a为向开口底面具有圆度的形状，而开口765b为开口的直径向底面变细且末端尖锐的针形状。开口765c和开口765d的大小不同，开口765c小于开口765d。这样，可以以同一工序容易制造具有形状不同的多个开口的绝缘层。因此，可以选择各种各样的开口形状，因而可以提高包括在显示装置或半导体器件中的布线等的结构的设计自由度。
另外，开口的深度方向可以根据在设置管子时的力量、以及设置管子的膜的强度来设定。当使用其末端尖锐的针状管子来将管子设置为其一部分埋入膜中时，可以形成在膜中具有凹部的开口。
也可以在形成开口之后，用液体洗涤残留在开口附近的导电材料或绝缘材料(导电层或绝缘层中的被去除的部分的残留物)，以去除残留物。在此情况下，既可使用水等无反应物质洗涤，又可使用与绝缘层反应(溶解)的蚀刻液等药液洗涤。当使用蚀刻液时开口被过蚀刻，残物等被去除而使表面进一步平整化。另外，也可以扩展开口。
这样，可以在绝缘层中形成使导电层和导电膜电连接的开口(接触孔)，而无需进行复杂的光刻工序和形成抗蚀剂掩模层。
因此，借助于本实施方式可以在绝缘层中形成接触孔而不形成掩模，因而可以简化工序。另外，由于不必涂敷光致抗蚀剂等并曝光及显影，从而可以减少为了加工所需的原材料成本。而且，由于可以确实形成接触孔，从而可以实现制造成品率的提高。
实施方式3
在本实施方式中，使用图35A至35C说明显示装置的制造方法，其目的在于以简化了的工序低成本地制造显示装置。
在本实施方式中，将导电层和半导体层等的构成物(也称作图形)选择性地形成为所希望的形状，而当将薄膜加工为所希望的图形时不进行光刻工序。在本发明中，构成物(也称作图形)是指构成薄膜晶体管或显示装置的导电层如布线层、栅电极层、源电极层、以及漏电极层等；半导体层；掩模层；绝缘层等，其包括形成为预定形状的所有结构因素。
在本实施方式中，在透光性转置衬底上形成导电膜或半导体膜等的光吸收膜，并从转置衬底一侧选择性地照射激光，来将对应于激光照射区域的光吸收膜转置到被转置衬底上，以将作为光吸收层的导电层或半导体层形成为所希望的形状(图形)。在本说明书中，也将在最初工序中形成作为光吸收膜的导电膜或半导体膜并且被照射激光的衬底称作转置衬底，并将最后选择性地形成有作为光吸收层的导电层或半导体层的衬底称作被转置衬底。因为可以不使用光刻工序地选择性地形成为具有所希望的形状，所以可以实现工序的简化和低成本化等。
下面，参照图35A至35C详细地说明本实施方式所示的薄膜的形成方法。在图35A至35C中，在作为转置衬底的第一衬底2201上形成有光吸收膜2202，并使光吸收膜2202位于内侧地相对设置第一衬底2201和作为被转置衬底的第二衬底2200。
从衬底2201一侧透过衬底2201地将激光2203选择性地照射到光吸收膜2202。被照射激光2203的区域的光吸收膜2202吸收激光2203，并因其热等的能量而转置到第二衬底2200一侧作为光吸收层2205。另一方面，不被照射激光2203的区域残留在第一衬底2201一侧作为光吸收膜2204a及2204b。这样，将导电层或半导体层等的构成物(也称作图形)选择性地形成为所希望的形状，而当将作为光吸收层2206的薄膜加工为所希望的图形时不进行光刻工序。
在利用激光进行转置之后，也可以对光吸收层进行加热处理，或者也可以照射激光。将吸收所照射的光的材料用于作为转置物的光吸收膜2202，并将透过所照射的光的透光衬底用于第一衬底2201。通过采用本发明，可以自由地转置到各种衬底上，因此衬底材料的选择范围宽。另外，也可以选择廉价材料作为衬底，而且不仅可以根据用途而提供广泛的功能，而且还可以低成本地制造显示装置。
本实施方式的薄膜形成方法可以用来形成构成薄膜晶体管或显示装置的导电层如布线层、栅电极层、源电极层、以及漏电极层等；半导体层；掩模层；绝缘层等。只要形成使用了所希望的材料的膜作为光吸收膜，并选择该膜吸收的光来照射，即可。
例如，可以使用导电材料作为光吸收膜，例如可以使用铬、钽、银、钼、镍、钛、钴、铜、或铝中的一种或多种来形成。也可以使用铟锡氧化物(ITO)、包含氧化硅的铟锡氧化物(ISTO)、氧化锌(ZnO)、将镓(Ga)掺杂到氧化锌中的导电材料、铟锌氧化物(IZO(indium zinc oxide))。另外，还可以使用半导体材料作为光吸收膜，例如可以使用硅、锗、硅锗、镓砷、氧化钼、氧化锡、氧化铋、氧化钒、氧化镍、氧化锌、砷化镓、氮化镓、氧化铟、磷化铟、氮化铟、硫化镉、碲化镉、钛酸锶等的无机半导体材料。另外，还可以将氢或惰性气体(氦(He)、氩(Ar)、氪(Kr)、氖(Ne)、氙(Xe)等)添加到光吸收膜。
因此，借助于本实施方式，可以在绝缘层中形成接触孔而不形成掩模，因而可以简化工序。另外，由于无需涂敷光致抗蚀剂等来进行曝光及显影，从而可以减少为了加工所需的原材料成本。而且，由于可以确实形成接触孔，从而可以实现成品率的提高。
实施方式4
图25A是示出了根据本发明的显示面板的结构的平面图，其中在具有绝缘表面的衬底2700上形成有以矩阵状排列像素2702的像素部2701、扫描线一侧输入端子2703、信号线一侧输入端子2704。像素的数量可以根据各种标准来设定，若是XGA且用RGB的全彩色显示，像素数量是1024×768×3(RGB)，若是UXGA且用RGB的全彩色显示，像素数量是1600×1200×3(RGB)，若对应于全规格高清晰画质且用RGB的全彩色显示，像素数量是1920×1080×3(RGB)即可。
像素2702是通过从扫描线一侧输入端子2703延伸的扫描线和从信号线一侧输入端子2704延伸的信号线交叉，而以矩阵状排列的。像素2702中的每一个具有开关元件和连接于该开关元件的像素电极。开关元件的典型实例是TFT。通过将TFT的栅电极一侧连接到扫描线并将TFT的源极或漏极一侧连接到信号线，能够利用从外部输入的信号独立地控制每一个像素。
虽然图25A示出了用外部驱动电路控制输入到扫描线及信号线的信号的一种显示面板的结构，但也可以如图26A所示那样通过COG(Chip On Glass，玻璃上芯片安装)方式将驱动器IC2751与保护电路2713一起安装在衬底2700上。此外，作为其它安装方式，也可以采用图26B所示的TAB(Tape AutomatedBonding，带式自动接合)方式。驱动器IC既可以是形成在单晶半导体衬底上的，又可以是在玻璃衬底上由TFT形成电路的。在图26A和26B中，驱动器IC2751与FPC2750连接。
此外，当由具有高结晶性的多晶(微晶)半导体形成设置在像素中的TFT时，也可以如图25B所示那样在衬底3700上形成扫描线一侧驱动电路3702。在图25B中，附图标记3701是像素部，3704是信号线一侧输入端子，并且与图25A同样地使用外部驱动电路来控制信号线一侧驱动电路。如根据本发明形成的TFT，在设置在像素中的TFT由迁移度高的多晶(微晶)半导体或单晶半导体等形成的情况下，也可以如图25C所示那样在衬底4700上与像素部4701集成地形成扫描线驱动电路4702和信号线驱动电路4704。
使用图8A至13B说明本发明的实施方式。更详细地说，说明具有应用本发明的反交错型薄膜晶体管的显示装置的制造方法。图8A、9A、10A、11A和12A是显示装置的像素部的平面图，图8B、9B、10B、11B和12B是沿图8A、9A、10A、11A和12A中的虚线A-C截断的剖视图，并且图8C、9C、10C、11C和12C是沿图8A、9A、10A、11A和12A中的虚线B-D截断的剖视图。图13A和13B也是显示装置的剖视图。
衬底100，使用由钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等组成的玻璃衬底；石英衬底；金属衬底；或具有在本制造工序中能够承受处理温度的耐热性的塑料衬底。另外，也可以用CMP法等来抛光，以使衬底100的表面平整。另外，也可以在衬底100上形成绝缘层。利用诸如CVD法、等离子体CVD法、溅射法、或旋涂法等的各种方法，并且用包含硅的氧化物材料或氮化物材料以单层或叠层形成绝缘层。虽然可以不形成该绝缘层，但它具有阻挡来自衬底100的污染物质等的效果。
在衬底100上形成栅电极层103及104(104a、104b)。栅电极层103及104(104a、104b)通过使用选自Ag、Au、Ni、Pt、Pd、Ir、Rh、Ta、W、Ti、Mo、Al、Cu中的元素；以所述元素为主要成分的合金材料；或者以所述元素为主要成分的化合物材料来形成即可。另外，也可以采用以掺杂有磷等杂质元素的多晶硅膜为代表的半导体膜、或AgPdCu合金。另外，可以采用单层结构或者叠层结构，例如，氮化钨膜和钼(Mo)膜的双层结构，或者按顺序层叠50nm厚的钨膜、500nm厚的铝和硅的合金(Al-Si)膜、以及30nm厚的氮化钛膜的三层结构。此外，在采用三层结构的情况下，可以采用氮化钨代替第一导电膜的钨，可以采用铝和钛的合金(Al-Ti)膜代替第二导电膜的铝和硅的合金(Al-Si)膜，以及也可以采用钛膜代替第三导电膜的氮化钛膜。
栅导电层103、104a、104b可以通过溅射法、PVD法(物理气相沉积法)、减压CVD法(LPCVD法)或等离子体CVD法等的CVD法(化学气相沉积法)等来形成，并使用掩模层加工来形成。另外，也可以使用可以将构成物转印或绘制成所希望的图形的方法如各种印刷法(丝网(孔版)印刷、胶版(平版)印刷、凸版印刷或凹版印刷等形成所希望的图形的方法)、液滴喷出法、分配器法、选择性涂敷法等。
导电膜的加工通过进行使用干蚀刻或湿蚀刻的蚀刻加工来实现即可。可以用ICP(感应耦合等离子体)蚀刻法，并适当地调整蚀刻条件(施加到线圈电极的电力量、施加到衬底一侧的电极的电力量、衬底一侧的电极温度等)，来将电极层蚀刻成锥形。另外，作为蚀刻用气体，可以适当地使用以Cl2、BCl3、SiCl4或CCl4等为代表的氯类气体；以CF4、SF6或NF3等为代表的氟类气体；或者O2。
另外，也可以在将作为光吸收膜的导电膜形成在转置衬底上之后，利用激光将它加工为所希望的形状来选择性地形成在被转置衬底上，以形成栅电极层。在利用激光进行转置之后，也可以对光吸收层进行加热处理，或者也可以照射激光。
将吸收所照射的光的材料用于作为转置物的光吸收膜，并将透过所照射的光的透光衬底用于转置衬底。通过采用本发明，可以自由地转置到各种衬底上，因此衬底材料的选择范围宽。另外，也可以选择廉价材料作为衬底，而且不仅可以根据用途而提供广泛的功能，而且还可以低成本地制造显示装置。
接着，在栅电极层103及104(104a、104b)上形成栅极绝缘层105(图8A至8C)。栅极绝缘层105由硅的氧化物材料或氮化物材料等的材料形成即可，并且可以是叠层或单层。在本实施方式中，使用氮化硅膜和氧化硅膜双层的叠层。另外，也可以采用单层的氧氮化硅膜或由三层以上构成的叠层。优选使用具有致密的膜性质的氮化硅膜。另外，在将银、铜等用于通过液滴喷出法形成的导电层的情况下，若在其上形成氮化硅膜或者NiB膜作为阻挡膜，则有防止杂质的扩散和平整表面的效果。另外，优选在反应气体中包含稀有气体元素诸如氩等，并且使它混合到所形成的绝缘膜中，以便在较低的成膜温度下形成栅漏电流低且致密的绝缘膜。
作为蚀刻加工，等离子体蚀刻(干蚀刻)或湿蚀刻都可以采用，但是当处理大面积衬底时，优选采用等离子体蚀刻。作为蚀刻气体，使用CF4、NF3等的氟类气体或者Cl2、BCl3等的氯类气体，也可以适当地添加He或Ar等的惰性气体。另外，若采用大气压放电的蚀刻加工，则还可进行局部放电加工，并不需要在衬底的整个表面上形成掩模层。
接着，形成半导体层。根据需要形成具有一种导电类型的半导体层，即可。另外，也可以制造通过形成具有n型的半导体层来制造n沟道型TFT的NMOS结构，通过形成具有p型的半导体层来制造p沟道型TFT的PMOS结构，或者由n沟道型TFT和p沟道型TFT构成的CMOS结构。此外，也可以为了赋予导电性，通过掺杂工序添加赋予导电性的元素，来在半导体层中形成杂质区域，以形成n沟道型TFT和p沟道型TFT。也可以通过用PH3气体进行等离子体处理来向半导体层赋予导电性，而代替形成具有n型的半导体层。
作为形成半导体层的材料，可以采用以下半导体：利用以硅烷或锗烷为代表的半导体材料气体通过气相生长法或溅射法来制造的非晶半导体(下文中也称作“AS”)、通过利用光能或热能使所述非晶半导体结晶来形成的多晶半导体、或半晶(也称作微晶或者微晶体，并且下文中也称作“SAS”)半导体等。半导体层可以通过各种方法(溅射法、LPCVD法或等离子体CVD法等)来形成。
SAS是这样一种半导体，其具有介于非晶结构和晶体结构(包括单晶和多晶)之间的中间结构，且具有在自由能方面稳定的第三态，还包括短程有序和晶格畸变的结晶区域。在膜内至少一部分区域可以观察到0.5nm至20nm的结晶区域。当以硅作为主要成分时，拉曼光谱迁移到低于520cm-1的波数一侧。在X射线衍射中观察到由硅的晶格引起的(111)、(220)的衍射峰值。含有至少1原子％或更多的氢或卤素，以便终结悬空键。通过对含有硅的气体进行辉光放电分解(等离子体CVD)来形成SAS。作为含有硅的气体使用SiH4。此外，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。此外，也可以混合F2或者GeF4。也可以用H2或者H2和选自He、Ar、Kr和Ne的一种或者多种稀有气体元素稀释该含有硅的气体。稀释比率在2倍至1000倍的范围内，压力实质上在0.1Pa至133Pa的范围内，以及电源频率为1MHz至120MHz，优选为13MHz至60MHz。衬底加热温度优选为300℃以下，以及也可以在100℃至200℃的衬底加热温度形成。这里，作为在形成膜时主要引入的杂质元素，理想的是，氧、氮、碳等的来自大气成分的杂质为1×1020cm-3以下，尤其，氧浓度为5×1019cm-3以下，优选为1×1019cm-3以下。另外，通过包含稀有气体元素诸如氦、氩、氪或氖进一步促进晶格畸变，来可以提高稳定性并获得优越的SAS。此外，作为半导体层，也可以将利用氢类气体形成的SAS层层叠在利用氟类气体形成的SAS层之上。
作为非晶半导体可以代表性地举出氢化非晶硅，作为晶体半导体可以代表性地举出多晶硅等。多晶硅包括以在800℃以上的处理温度下形成的多晶硅为主要材料的所谓高温多晶硅；以在600℃以下的处理温度下形成的多晶硅为主要材料的所谓低温多晶硅；以及添加促进晶化的元素等而结晶的多晶硅等。当然，还可以采用如上所述的半晶半导体、或者在半导体层的一部分中含有晶相的半导体。
当将晶体半导体层用作半导体层时，使用各种方法(激光晶化法、热晶化法、或利用镍等促进晶化的元素的热晶化法等)作为制造该晶体半导体层的方法即可。另外，也可以通过对作为SAS的微晶半导体进行激光照射使其结晶而提高结晶性。在不引入促进晶化的元素的情况下，在对非晶硅膜照射激光之前，通过在氮气气氛下以500℃加热一个小时，来使非晶硅膜中含有的氢浓度释放至1×1020atoms/cm3以下。这是因为当对含有多量氢的非晶硅膜照射激光时，该非晶硅膜会被破坏的缘故。
作为将金属元素引入非晶半导体层的方法，只要是能够使该金属元素存在于非晶半导体层的表面或者其内部的方法，就没有特别限制。例如，可以使用溅射法、CVD法、等离子体处理法(包括等离子体CVD法)、吸附法、或者涂敷金属盐的溶液的方法。这些方法中，利用溶液的方法简单方便并且由于可以容易地调整金属元素的浓度所以有用。另外，优选通过在氧气气氛中的UV光照射、热氧化法、用含有羟基的臭氧水或过氧化氢的处理等形成氧化膜，以便改善非晶半导体层表面的润湿性并且将水溶液散布于非晶半导体层的整个表面上。
可以组合热处理和激光照射以使非晶半导体层结晶，或者，也可以多次单独进行热处理或激光照射。
此外，也可以通过等离子体法，在衬底上直接选择性地形成晶体半导体层。
作为半导体，可以使用有机半导体材料并通过印刷法、分配器方法、喷出法、旋涂法、液滴喷出法等来形成。在此情况下，由于不需要上述蚀刻工序，所以可以减少工序个数。作为有机半导体，使用低分子材料、高分子材料等，也可以采用诸如有机色素、导电高分子材料等材料。作为用于本发明的有机半导体材料，优选使用并五苯、由共轭双键组成骨架的π电子共轭类高分子材料。代表性地，可以采用聚噻吩、聚芴、聚(3-烷基噻吩)、聚噻吩衍生物等的可溶高分子材料。
此外，作为可以用于本发明的有机半导体材料，有可以通过在形成可溶前体之后进行处理来形成半导体层的材料。另外，作为这种有机半导体材料，有聚亚噻吩基亚乙烯基(polythienylenevinylene)、聚(2，5-噻吩基亚乙烯基)、聚乙炔、聚乙炔衍生物、聚丙炔亚乙烯(polyallylenevinylene)等。
当将前体转换为有机半导体时，除了进行加热处理以外，还添加氯化氢气体等的反应催化剂。另外，作为溶解这些可溶有机半导体材料的典型溶剂，可以使用甲苯、二甲苯、氯苯、二氯苯、苯甲醚、氯仿、二氯甲、γ丁内酯、丁基溶纤剂、环己烯、NMP(N-甲基-2-吡咯烷酮)、环己酮、2-丁酮、二氧杂环己烷、二甲基甲酰胺(DMF)、或THF(四氢呋喃)等。
在本实施方式中，形成非晶半导体层作为半导体层108、109及具有一种导电类型的半导体层110、111。在本实施方式中，作为具有一种导电类型的半导体膜，形成具有n型的半导体膜，该半导体膜包含作为赋予n型的杂质元素的磷(P)。具有一种导电类型的半导体膜用作源区域及漏区域。根据需要形成具有一种导电类型的半导体膜即可，可以形成具有n型的半导体膜或具有p型的半导体膜，所述具有n型的半导体膜具有赋予n型的杂质元素(P、As)，而所述具有p型的半导体膜具有赋予p型的杂质元素(B)。
在栅极绝缘层105中，形成到达栅电极层104的开口107(参照图9A和9B)。也可以在形成半导体层108、109、以及具有一种导电类型的半导体层110、111之前，形成开口107。在本实施方式中，在栅极绝缘层105的开口形成区域上与栅极绝缘层105接触地配置管子，并且经过该管子将蚀刻气体喷出(喷射)到栅极绝缘层105上。借助于喷出(喷射)了的蚀刻气体选择性地去除栅极绝缘层105，以在栅极绝缘层105中形成开口107。因此，在栅电极层104上形成具有开口的栅极绝缘层105，从而位于栅极绝缘层105下的栅电极层104露出在开口的底面。在后续工序中，在开口107中与露出了的栅电极层104接触地形成源电极层或漏电极层，而在设置于栅极绝缘层105中的开口107中使源电极层或漏电极层与栅电极层电连接。
另外，也可以其一部分埋入绝缘层中地配置管子，并且利用物理力量在绝缘层中形成第一开口，然后，从管子喷射蚀刻气体进一步选择性地去除绝缘层来形成第二开口。既可以先从管子喷出蚀刻气体来形成第一开口，然后在绝缘层中插入管子来形成第二开口，又可以在喷出蚀刻气体的同时在绝缘层中插入管子来形成开口。
只要是管子可耐受的处理剂，就可以根据要蚀刻的薄膜来适当地选择从管子喷出的处理剂(蚀刻气体或蚀刻液)。例如，在制造层叠为多个层的多层布线等的情况下，可以当在多层不同的薄膜中形成连续的开口之际使用本发明。
再者，也可以在使用本发明的管子来在绝缘层中形成开口之后，经过管子将液状膜形成材料(例如具有导电性的组合物)喷出在开口中，以形成导电层。若开口很微细，则有因为表面张力的关系而液状膜形成材料不容易确实填充到开口中的情况，但是，在采用本发明时，由于使用插入在开口中的管子可以将膜形成材料确实填充到开口中，所以可以形成膜而没有形状缺陷。
由于开口的形状反映管子及喷出蚀刻物质的排放口的形状，所以为了可获得所希望的形状而设置管子即可。可以采用柱状(角柱、圆柱、三棱柱等)、针状等的管子。另外，开口的深度方向可以根据设置管子时的力量和设置管子的导电层的膜强度来设定。另外，也可以通过设定蚀刻时间等的蚀刻条件来选择膜厚度方向的深度。若使用其末端为尖锐的针状管子并且其一部分埋入导电层中地插入而设置管子，则可以在导电层中形成具有凹部的开口。另外，也可以在形成开口之后，使用具有开口的绝缘层作为掩模进行蚀刻来去除露出在开口底面的导电层。
在本发明中，在绝缘层的开口形成区域上与绝缘层接触地配置管子。因此，由于可以以物理方式设定绝缘层的开口形成区域，所以可以将开口确实形成在所希望的位置。据此，可以通过使用本发明，成品率好地制造半导体器件、显示装置。
借助于本发明，可以将开口选择性地形成在薄膜中，而不使用光刻工序，从而可以减少工序及材料。
图30示出具有管子的喷出吸除装置的一个方式。喷出吸除单元1403的各喷头1405、喷头1412连接到控制单元1407，并且其通过由计算机1410控制可以移动预先设计好的图形。关于移动的位置，例如以在衬底1400上形成的标记1411为基准进行即可。或者，也可以以衬底1400的边缘为基准，确定基准点。使用摄像单元1404来检测该基准点，在图像处理单元1409变换为数字信号，计算机1410识别该数字信号并产生控制信号，并且将它发送到控制单元1407。作为摄像单元1404，可以使用利用电荷耦合元件(CCD)或互补金属氧化物半导体的图像传感器等。当然，在衬底1400上要形成的开口图形的信息是存入到记忆媒体1408中的，基于该信息将控制信号送到控制单元1407，从而可以分别控制喷出吸除单元1403的各个喷头1405、喷头1412。排出的材料(蚀刻气体、蚀刻液、导电材料、绝缘材料)从材料供应源1413和材料供应源1414经过管道分别供应到喷头1405、喷头1412。喷头1405和喷头1412设置有多个管子，借助于从管子喷射的处理剂(蚀刻气体或蚀刻液)，可以在被处理物中形成开口。另外，也可以经过管子吸出蚀刻液等，并且将材料喷出在开口中，以形成膜。
喷头1405内部具有如虚线1406所示的填充液态材料的空间和作为排出口的喷嘴。虽然未图示，喷头1412也具有与喷头1405同样的内部结构。在将喷头1405和喷头1412的喷嘴设置为互相不同的大小的情况下，可以以不同的宽度同时加工不同的区域。在加工较大区域的情况下，为了提高生产率可以从多个管子同时排出相同的材料来加工被处理膜。在使用大型衬底的情况下，喷头1405和喷头1412可以在衬底上沿箭头方向自如地扫描，并且可以自由地设定加工的区域，从而可以在一片衬底上加工多个相同的图形。
接着，形成源电极层或漏电极层116、117、118、119。作为源电极层或漏电极层116、117、118、119，可以使用选自Ag(银)、Au(金)、Cu(铜)、W(钨)、Al(铝)、Mo(钼)、Ta(钽)及Ti(钛)的元素；以所述元素为主要成分的合金材料；或以上述元素为主要成分的化合物材料等。另外，也可以组合具有透光性的铟锡氧化物(ITO)、含有氧化硅的铟锡氧化物(ITSO)、有机铟、有机锡、氧化锌、氮化钛等。
源电极层或漏电极层116、117、118、119可以通过溅射法、PVD法(物理气相沉积法)、减压CVD法(LPCVD法)或等离子体CVD法等的CVD法(化学气相沉积法)等来形成，并使用掩模层加工来形成。另外，也可以使用可以将构成物转印或绘制成所希望的图形的方法如各种印刷法(丝网(孔版)印刷、胶版(平版)印刷、凸版印刷或凹版印刷等形成所希望的图形的方法)、液滴喷出法、分配器法、选择性涂敷法等。
导电膜的加工通过进行使用干蚀刻或湿蚀刻的蚀刻加工来实现即可。可以用ICP(感应耦合等离子体)蚀刻法，并适当地调整蚀刻条件(施加到线圈电极的电力量、施加到衬底一侧的电极的电力量、衬底一侧的电极温度等)，来将电极层蚀刻成锥形。另外，作为蚀刻用气体，可以适当地使用以Cl2、BCl3、SiCl4或CCl4等为代表的氯类气体；以CF4、SF6或NF3等为代表的氟类气体；或者O2。
也可以在将作为光吸收膜的导电膜形成在转置衬底上之后，使用激光将它选择性地加工为所希望的形状并将它提供在被转置衬底上，以形成源电极层或漏电极层。
源电极层或漏电极层116也用作源极布线层，源电极层或漏电极层118也用作电源线。
在形成于栅极绝缘层105的开口107中，使源电极层或漏电极层117和栅电极层104电连接。源电极层或漏电极层118的一部分形成电容元件。在形成源电极层或漏电极层116、117、118、119之后，将半导体层108及109、以及具有一种导电类型的半导体层110及111加工为所希望的形状。在本实施方式中，以源电极层或漏电极层116、117、118、119为掩模对半导体层108及109、以及具有一种导电类型的半导体层110及111进行蚀刻来加工，以形成半导体层114及115、以及具有一种导电类型的半导体层120a、120b、121a及121b。
通过以上工序，制造作为反交错型薄膜晶体管的晶体管139a、139b(参照图10A至10C)。
在栅极绝缘层105及晶体管139a、139b上形成绝缘层123、绝缘层127。
绝缘层123可以使用溅射法、PVD法(物理气相沉积法)、减压CVD法(LPCVD法)或等离子体CVD法等的CVD法(化学气相沉积法)等来形成。另外，也可以使用液滴喷出法、印刷法(丝网印刷或胶版印刷等可以形成图形的方法)、旋涂法等的涂敷法、浸渍法、分配器法等。
绝缘层123、绝缘层127可以由选自下述物质中的材料形成：氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝、氧氮化铝、类金刚石碳(DLC)、含氮碳(CN)、聚硅氮烷、含有其他无机绝缘材料的物质。另外，也可以使用包含硅氧烷的材料。另外，也可以使用有机绝缘材料，作为有机材料，可以使用聚酰亚胺、丙烯、聚酰胺、聚酰亚胺酰胺、抗蚀剂、或苯并环丁烯。此外，也可以使用噁唑树脂，例如，可以使用光固化聚苯并噁唑等。
在本实施方式中，如实施方式1及实施方式2所示，通过使用管子在绝缘层123、127中形成到达源电极层或漏电极层119的接触孔(开口)(参照图11A至11C)。
如图11C所示，埋入绝缘层127地配置管子124，并且利用物理力量在绝缘层127中形成第一开口125，然后，如图11C所示那样从管子124喷射蚀刻气体128来进一步选择性地去除绝缘层123，以形成第二开口129。因此，可以在绝缘层123、127中形成到达源电极层或漏电极层119的接触孔(开口)。
开口的形状反映管子及喷出蚀刻物质的排放口的形状，因此只要设定管子以能够获得所希望的形状，即可。可以采用柱状(角柱、圆柱、三棱柱等)、针状等的管子。另外，开口的深度方向可以根据在设置管子时的力量、以及设置管子的膜的强度来设定。另外，也可以通过设定蚀刻时间等的蚀刻条件来选择膜厚度方向的深度。当使用其末端尖锐的针状管子来将管子设置为其一部分埋入导电层中时，可以形成在导电层中具有凹部的开口。另外，也可以在形成开口之后以具有开口的绝缘层为掩模对露出在开口底面的导电层进行蚀刻来去除。
在本发明中，在绝缘层的开口形成区域上与绝缘层接触地配置管子。因此，由于可以以物理方式设定绝缘层的开口形成区域，所以可以将开口确实形成在所希望的位置。据此，可以通过使用本发明成品率好地制造半导体器件、显示装置。
由于可以通过采用本发明在薄膜中选择性地形成开口而不采用光刻工序，所以可以缩减工序及材料。
在露出了源电极层或漏电极层119的开口129中形成用作像素电极的发光元件的第一电极层126，从而源电极层或漏电极层119和第一电极层126可以彼此电连接(参照图12A至12C)。
再者，也可以在使用本发明的管子来在绝缘层123、127中形成开口129之后，经过管子124将液状膜形成材料(例如具有导电性的组合物)喷出在开口中，以形成第一导电层126。若开口很微细，则有液状膜形成材料因为表面张力的关系不容易确实填充到开口中的情况，但是，在采用本发明时，由于使用插入在开口中的管子将膜形成材料确实填充到开口中，所以可以形成膜而没有形状缺陷。
如实施方式3所示，也可以在将具有导电性的光吸收膜形成在转置衬底上之后，通过照射激光在被转置衬底上将它选择性地加工为所希望的形状，以形成第一电极层126。
在本实施方式中，在形成导电膜之后，利用掩模层将该导电膜加工成所希望的形状，来形成第一电极层。
第一电极层126可以使用溅射法、PVD法(物理气相沉积法)、减压CVD法(LPCVD法)或等离子体CVD法等的CVD法(化学气相沉积法)等来形成。作为形成第一电极层126的导电材料，可以使用铟锡氧化物(ITO)、含有氧化硅的铟锡氧化物(ITSO)、氧化锌(ZnO)等。更优选地，使用在ITO中包含2至10重量％的氧化硅的靶，并通过溅射法使用包含氧化硅的氧化铟锡。除此之外，也可以使用在ZnO中掺杂有镓(Ga)的导电材料；使用包含氧化硅且在氧化铟中混合有2wt％至20wt％的氧化锌(ZnO)的靶，来形成的作为氧化物导电材料的铟锌氧化物(IZO)。
作为掩模层，使用诸如环氧树脂、酚醛树脂、酚醛清漆树脂、丙烯树脂、三聚氰胺树脂、氨酯树脂等树脂材料。此外，使用苯并环丁烯、聚对二甲苯、氟化亚芳基醚、具有透过性的聚酰亚胺等的有机材料、通过硅氧烷类聚合物等的聚合而形成的化合物材料、含有水溶性均聚物和水溶性共聚物的组合物材料等通过液滴喷出法形成。或者，也可以使用在市场上销售的包含光敏剂的抗蚀剂材料，例如也可以采用正性抗蚀剂或负性抗蚀剂等。不管使用哪一种材料，其表面张力和粘性都通过调整溶剂的浓度或者添加界面活性剂等，来适当地调整。
第一电极层126的加工，通过进行使用干蚀刻或湿蚀刻的蚀刻加工来实现即可。可以用ICP(感应耦合等离子体)蚀刻法，并适当地调整蚀刻条件(施加到线圈电极的电力量、施加到衬底一侧的电极的电力量、衬底一侧的电极温度等)，来将电极层蚀刻成锥形。另外，作为蚀刻用气体，可以适当地使用以Cl2、BCl3、SiCl4或CCl4等为代表的氯类气体；以CF4、SF6或NF3等为代表的氟类气体；或者O2。
也可以通过CMP法、聚乙烯醇类多孔体使第一电极层126干净并进行抛光，以使其表面平整化。此外，也可以在用CMP法抛光之后对第一电极层126的表面进行紫外线照射、氧等离子体处理等。
通过上述工序，在衬底100上完成底栅型TFT和第一电极层126彼此连接的显示面板用TFT衬底。此外，在本实施方式中的TFT是反交错型TFT。
接着，选择性地形成绝缘层131(也称作隔离墙)。绝缘层131形成为在第一电极层126上具有开口部。在本实施方式中，在整个表面上形成绝缘层131，并且利用抗蚀剂等的掩模进行蚀刻来加工。当采用可以选择性地直接形成绝缘层131的液滴喷出法、印刷法、分配器方法等时，不需要一定进行蚀刻加工。
可以用如下材料形成绝缘层131：氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝、氧氮化铝、以及其他无机绝缘材料；丙烯酸、甲基丙烯酸、以及其衍生物；聚酰亚胺、芳香族聚酰胺、聚苯并咪唑等的耐热高分子；以硅氧烷类材料为初始材料而形成的由硅、氧、氢构成的化合物中包含Si-O-Si键的无机硅氧烷；或与硅结合的氢被甲基、苯基之类的有机基取代的有机硅氧烷类绝缘材料。也可以采用丙烯、聚酰亚胺等的光敏、非光敏材料来形成。绝缘层131优选具有其曲率半径连续变化的形状，从而形成在其上的场致发光层132和第二电极层133的覆盖性提高。
另外，在通过液滴喷出法喷出组合物来形成绝缘层131之后，也可以挤压来平整其表面，以提高平整性。作为挤压的方法，可以通过使用辊状物体在其表面上扫描的方法、使用平板状物体垂直挤压其表面的方法等减少凹凸。另外，也可以使用溶剂等使其表面软化或溶化，并用气刀消除表面上的凹凸部。此外，也可以用CMP法进行抛光。当因液滴喷出法而产生凹凸时，可以将这种工序应用于表面的平整化。当通过该工序提高平整性时，可以防止显示面板的显示不均匀等，因此，可以显示高精细图像。
在作为显示面板用TFT衬底的衬底100上形成发光元件(参照图13A和13B)。
在形成场致发光层132之前，通过在大气压下以200℃进行热处理来去除在第一电极层126、绝缘层131中或者其表面吸附的水分。此外，优选在减压下以200到400℃，优选以250到350℃进行热处理，并不露出于大气中地通过真空气相沉积法、在减压下的液滴喷出法，来形成场致发光层132。
作为场致发光层132，通过使用气相沉积掩模的气相沉积法等选择性地形成呈现红色(R)、绿色(G)和蓝色(B)发光的材料。如彩色滤光器那样，也可以通过液滴喷出法形成呈现红色(R)、绿色(G)和蓝色(B)发光的材料(低分子或高分子材料等)。在此情况下，由于即使不使用掩模也可以分别涂敷RGB，所以是优选的。在场致发光层132上层叠形成第二电极层133，以完成使用发光元件并具有显示功能的显示装置。
虽然未图示，但是覆盖第二电极层133地设置钝化膜是有效的。在构成显示装置时提供的钝化(保护)膜可以具有单层结构或多层结构。钝化膜可以由包含氮化硅(SiN)、氧化硅(SiO2)、氧氮化硅(SiON)、氮氧化硅(SiNO)、氮化铝(AlN)、氧氮化铝(AlON)、含氮量多于含氧量的氮氧化铝(AlNO)、氧化铝、类金刚石碳(DLC)、含氮碳(CNx)的绝缘膜构成，并且采用该绝缘膜的单层或组合该绝缘膜的叠层。例如，可以采用含氮碳(CNx)、氮化硅(SiN)之类的叠层，或者可以采用有机材料，还可以采用苯乙烯聚合物等的高分子的叠层。此外，也可以使用硅氧烷材料。
此时，优选采用覆盖性好的膜作为钝化膜，使用碳膜、尤其DLC膜是有效的。由于可以在从室温到100℃以下的温度范围内形成DLC膜，因此在具有低耐热性的场致发光层上方也容易形成DLC膜。可以通过等离子体CVD法(代表性的是RF等离子体CVD法、微波CVD法、电子回旋共振(ECR)CVD法、热灯丝CVD法等)、燃烧火焰法、溅射法、离子束气相沉积法、激光气相沉积法等来形成DLC膜。作为用于形成膜的反应气体，使用氢气体和烃类气体(例如CH4、C2H2、C6H6等)，通过辉光放电实现离子化，并且使离子加速来与被施加了负自偏压的阴极相撞，来形成膜。此外，通过采用C2H2气体和N2气体作为反应气体来形成CN膜即可。DLC膜由于具有对于氧的高阻挡效果，从而能够抑制场致发光层的氧化。因此，可以防止场致发光层在进行后续的密封工序时氧化。
形成密封剂并用密封衬底进行密封。然后，也可以将柔性线路板连接到与栅电极层103电连接而形成的栅极布线层，以与外部电连接。与源电极层或漏电极层116电连接而形成的源极布线层也是相同的。
在具有元件的衬底100和密封衬底之间封入填充剂来密封。也可以采用滴落法来封入填充剂。也可以填充氮等的惰性气体代替填充剂。此外，通过在显示装置内设置干燥剂，可以防止由水分引起的发光元件的退化。干燥剂可以设置在密封衬底一侧或具有元件的衬底100一侧，也可以在形成密封剂的区域中的衬底上形成凹部来设置。此外，若在对应于和显示无关的区域诸如密封衬底的驱动电路区域或布线区域等的部分设置干燥剂，即使干燥剂是不透明的物质也不会降低开口率。也可以使填充剂含有吸湿性材料以使它具有干燥剂的功能。通过上述工序，完成使用发光元件并且具有显示功能的显示装置。
在本实施方式中，尽管示出了开关TFT是单栅极结构的例子，但也可以应用多栅极结构诸如双栅极结构等。另外，在通过利用SAS或者晶体半导体制造半导体层的情况下，也可以通过添加赋予一种导电类型的杂质来形成杂质区域。在此情况下，半导体层也可以具有不同浓度的杂质区域。例如，可以使半导体层中的沟道区域附近、与栅电极层层叠的区域为低浓度杂质区域，以及使其外侧区域为高浓度杂质区域。
本实施方式可以与实施方式1至3适当地进行组合来实施。
因此，借助于本实施方式可以在绝缘层中形成接触孔而不形成掩模，因而可以简化工序。另外，由于不必涂敷光致抗蚀剂等并曝光及显影，从而可以减少为了加工所需的原材料成本。而且，由于可以确实形成接触孔，从而可以实现制造成品率的提高。
实施方式5
在本实施方式中，说明目的在于以进一步简化了的工序且低成本制造的显示装置的例子。详细地说，说明将发光元件用于显示元件的发光显示装置。使用图15A和15B详细说明本实施方式中的显示装置的制造方法。
在具有绝缘表面的衬底150上，通过溅射法、PVD法(物理气相沉积)、诸如减压CVD法(LPCVD法)或等离子体CVD法等CVD法(化学气相沉积)等使用氮氧化硅膜以10nm至200nm(优选以50nm至150nm)的厚度形成基底膜151a，并且使用氧氮化硅膜以50nm至200nm(优选以100nm至150nm)的厚度层叠基底膜151b作为基底膜。或者，也可以使用丙烯酸、甲基丙烯酸、以及其衍生物；聚酰亚胺、芳香族聚酰胺、聚苯并咪唑等的耐热高分子；或硅氧烷树脂。此外，也可以使用聚乙烯醇、聚乙烯醇缩丁醛等的乙烯树脂、环氧树脂、酚醛树脂、酚醛清漆树脂、丙烯树脂、三聚氰胺树脂、氨酯树脂等的树脂材料。此外，还可以使用苯并环丁烯、聚对二甲苯、氟化亚芳基醚、聚酰亚胺等的有机材料；含有水溶性均聚物和水溶性共聚物的组合物材料等。此外，也可以使用噁唑树脂，例如，可以使用光固化型聚苯并噁唑等。
此外，也可以使用液滴喷出法、印刷法(丝网印刷或胶版印刷等的形成图形的方法)、旋涂法等的涂敷法、浸渍法、分配器法等。在本实施方式中，使用等离子体CVD法形成基底膜151a和基底膜151b。作为衬底150，可以使用玻璃衬底、石英衬底、硅衬底、金属衬底、或不锈钢衬底的表面上形成有绝缘膜的衬底。另外，还可以使用具有耐热性的塑料衬底，它能够耐受本实施方式的处理温度，也可以使用薄膜之类的柔性衬底。作为塑料衬底，可以使用由PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)、PES(聚醚砜)构成的衬底，而且作为柔性衬底，可以使用丙烯等的合成树脂。因为在本实施方式中制造的显示装置具有一种结构，其中来自发光元件的光通过衬底150射出，所以该衬底150需要具有透光性。
作为基底膜，可以使用氧化硅、氮化硅、氧氮化硅、氮氧化硅等，并且可以为单层结构或者双层或三层的叠层结构。
接下来，在基底膜上形成半导体膜。半导体膜通过各种方法(溅射法、LPCVD法或等离子体CVD法等)以25nm至200nm(优选以30nm至150nm)的厚度形成即可。在本实施方式中，优选使用通过激光晶化使非晶半导体膜晶化而形成的晶体半导体膜。
也可以在这样获得的半导体膜中掺杂微量的杂质元素(硼或磷)，以控制薄膜晶体管的阈值电压。也可以对在执行晶化工序之前的非晶半导体膜进行该杂质元素的掺杂。若在非晶半导体膜的状态下掺杂杂质元素，则也可以通过其后进行的用于晶化的加热处理来激活杂质。此外，还可以改善掺杂时产生的缺陷等。
接下来，将晶体半导体膜蚀刻加工成所希望的形状，以形成半导体层。
作为蚀刻加工，等离子体蚀刻(干蚀刻)或湿蚀刻都可以采用，但是当处理大面积衬底时，优选采用等离子体蚀刻。作为蚀刻气体，使用CF4、NF3等的氟类、Cl2、BCl3等的氯类气体，也可以适当地添加He或Ar等的惰性气体。另外，若采用大气压放电的蚀刻加工，则也可以进行局部放电加工，并且不需要在衬底的整个表面上形成掩模层。
在本发明中，也可以通过能够选择性地形成图形的方法例如液滴喷出法形成形成布线层或电极层的导电层、以及用来形成预定的图形的掩模层等。液滴喷出(喷射)法(根据其方式也被称作喷墨法)可以通过选择性地喷出(喷射)为特定目的而调制的组合物的液滴，以形成预定的图形(导电层或绝缘层等)。此时，也可以对被形成区域执行控制润湿性或紧密性的处理。此外，也可以使用可以转印(转置)或绘制图形的方法例如印刷法(丝网印刷或胶版印刷等的形成图形的方法)、分配器法等。
形成覆盖半导体层的栅极绝缘层。栅极绝缘层通过等离子体CVD法或溅射法等以10nm至150nm的厚度由含硅的绝缘膜形成。栅极绝缘层由以氮化硅、氧化硅、氧氮化硅或氮氧化硅为代表的硅的氧化物材料或氮化物材料等材料形成即可，并且可以是叠层或单层。例如，绝缘层可以使用氮化硅膜、氧化硅膜和氮化硅膜这三层的叠层；氧氮化硅膜的单层等。
接下来，在栅极绝缘层上形成栅电极层。栅电极层可以通过溅射法、气相沉积法、CVD法等方法来形成。栅电极层由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、钕(Nd)的元素；以上述元素为主要成分的合金材料；或以上述元素为主要成分的化合物材料形成即可。此外，作为栅电极层，也可以使用掺杂了磷等杂质元素的多晶硅膜为代表的半导体膜或AgPdCu合金。此外，栅电极层可以为单层或叠层。
虽然在本实施方式中，栅电极层形成为具有锥形，但是，本发明不局限于此，栅电极层也可以具有叠层结构，其中只有一层具有锥形，而另一层通过各向异性蚀刻具有垂直的侧面。如本实施方式，锥形角度在层叠的栅电极层之间可以不同，也可以相同。通过形成为具有锥形，在其上层叠的膜的覆盖性提高，并且缺陷减少，因而可靠性提高。
通过在形成栅电极层时的蚀刻工序，栅极绝缘层稍微被蚀刻，其厚度有可能变薄(所谓的膜厚度的降低)。
将杂质元素添加到半导体层中，以形成杂质区域。可以通过控制其浓度，将杂质区域成为高浓度杂质区域及低浓度杂质区域。将具有低浓度杂质区域的薄膜晶体管称作具有LDD(轻掺杂漏)结构的TFT。此外，低浓度杂质区域可以与栅电极重叠地形成，并且将这种薄膜晶体管称作具有GOLD(栅极重叠的LDD)结构的TFT。此外，通过将磷(P)等用于杂质区域，使薄膜晶体管的极性成为n型。在成为p型的情况下，添加硼(B)等即可。
在本实施方式中，中间夹着栅极绝缘层，杂质区域重叠于栅电极层的区域示为Lov区域，而中间夹着栅极绝缘层，杂质区域不重叠于栅电极层的区域示为Loff区域。在图15A和15B中，杂质区域由阴影线和空白表示，然而这不意味着在空白部中不添加有杂质元素，而是为了能够直觉了解该区域的杂质元素的浓度分布反映着掩模或掺杂条件。此外，此情况在本说明书中的其他附图上也是相同的。
为了激活杂质元素，可以进行加热处理、强光照射或激光照射。在激活的同时，可以恢复对于栅极绝缘层的等离子体损害或对于栅极绝缘层和半导体层之间的界面的等离子体损害。
接着，形成覆盖栅电极层和栅极绝缘层的第一层间绝缘层。在本实施方式中，采用具有开口的绝缘膜167和具有开口的绝缘膜168的叠层结构。绝缘膜167及绝缘膜168可以通过溅射法或等离子体CVD且使用氮化硅膜、氮氧化硅膜、氧氮化硅膜或氧化硅膜等来形成，并且还可以以单层、或者三层以上的叠层结构形成其他含有硅的绝缘膜。
再者，通过在氮气气氛中以300℃至550℃进行1到12小时的热处理，进行使半导体层氢化的工序。优选在400℃至500℃下进行。在这一工序中，使用包含在作为层间绝缘层的绝缘膜167中的氢来终止半导体层中的悬空键。在本实施方式中，在410℃下进行加热处理。
绝缘膜167和绝缘膜168还可以由选自氮化铝(AlN)、氧氮化铝(AlON)、氮含量高于氧含量的氮氧化铝(AlNO)、氧化铝、类金刚石碳(DLC)、含氮碳(CN)、聚硅氮烷、含有其它无机绝缘材料的物质中的材料形成。另外，也可以使用包含硅氧烷的材料。另外，也可以使用有机绝缘材料，作为有机材料，可以使用聚酰亚胺、丙烯、聚酰胺、聚酰亚胺酰胺、抗蚀剂、或苯并环丁烯。此外，也可以使用噁唑树脂，例如，可以使用光固化型聚苯并噁唑等。
在本实施方式中，如实施方式1及实施方式2所示，通过使用管子在栅极绝缘层157、绝缘膜167、绝缘膜168中形成半导体层中的源区域及漏区域露出的开口。将管子与绝缘膜168接触地配置在栅极绝缘层157、绝缘膜167、绝缘膜168的开口形成区域上，并且经过该管子将处理剂(蚀刻气体或蚀刻液)喷出(喷射)到绝缘层中。由喷出(喷射)了的处理剂(蚀刻气体或蚀刻液)选择性地去除栅极绝缘层157、绝缘膜167、绝缘膜168，以在栅极绝缘层157、绝缘膜167、绝缘膜168中形成开口。
因此，在栅极绝缘层157、绝缘膜167、绝缘膜168的半导体层的源区及漏区上形成开口，在栅极绝缘层157、绝缘膜167、绝缘膜168下的半导体层的源区及漏区露出在开口底面。
也可以在栅极绝缘层157、绝缘膜167及绝缘膜168的各形成工序中，根据本发明形成到达半导体层的源区域及漏区域的开口。或者，也可以将作为上层的绝缘膜168形成为在半导体层的源区域及漏区域上方具有开口，并以具有开口的绝缘膜168为掩模蚀刻绝缘膜167及栅极绝缘层157，来形成到达半导体层的源区域及漏区域的开口。
再者，也可以在使用本发明的管子来在绝缘层中形成开口之后，经过管子将液状膜形成材料(例如具有导电性的组合物)喷出在开口中，以形成导电层。若开口很微细，则有液状膜形成材料因为表面张力的关系不容易确实填充到开口中的情况，但是，在采用本发明时，由于使用插入在开口中的管子将膜形成材料确实填充到开口中，所以可以形成膜而没有形状缺陷。
开口的形状反映管子及喷出蚀刻物质的排放口的形状，因此只要设定管子以能够获得所希望的形状，即可。可以采用柱状(角柱、圆柱、三棱柱等)、针状等的管子。另外，开口的深度方向可以根据在设置管子时的力量、以及设置管子的半导体层的膜强度来设定。另外，也可以通过设定蚀刻时间等蚀刻条件来选择膜厚度方向的深度。当使用其末端尖锐的针状管子来将管子设置为其一部分埋入半导体层中时，可以形成在半导体层中具有凹部的开口。在形成开口之后，也可以以具有开口的绝缘层为掩模对露出在开口底面的半导体层进行蚀刻来去除。
在本发明中，在绝缘层的开口形成区域上与绝缘层接触地配置管子。因此，由于可以以物理方式设定绝缘层的开口形成区域，所以可以将开口确实形成在所希望的位置。据此，可以通过使用本发明成品率好地制造半导体器件、显示装置。
由于可以通过采用本发明在薄膜中选择性地形成开口而不采用光刻工序，所以可以缩减工序及材料。
在露出了半导体层的源区域及漏区域的开口中形成源电极层或漏电极层，从而可以使源电极层或漏电极层电连接到半导体层的源区域及漏区域。
源电极层或漏电极层可以在通过PVD法、CVD法、气相沉积法等形成导电膜之后，将该导电膜加工成所希望的形状来形成。另外，导电层可以通过液滴喷出法、印刷法、分配器法或电镀法等选择性地形成在预定的位置上。而且，还可以使用回流法、镶嵌法。作为源电极层或漏电极层的材料，使用Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、或Ba等金属；其合金；或其金属氮化物。此外，也可以采用这些材料的叠层结构。
构成本实施方式中所示的显示装置的栅电极层、半导体层、源电极层、漏电极层也可以如实施方式3所示那样形成，即通过在将使用导电材料或半导体材料的光吸收膜形成于转置衬底上之后照射激光，加工成所希望的形状来选择性地形成在被转置衬底上。因为无需光刻工序，所以工序简化且可以防止材料的损失，因此可以实现低成本化。
通过以上工序，能够制造出有源矩阵衬底，其中在外围驱动电路区域204提供有作为在Lov区域有p型杂质区域的p沟道型薄膜晶体管的薄膜晶体管285和作为在Lov区域有n型杂质区域的n沟道型薄膜晶体管的薄膜晶体管275；以及在像素区域206提供有作为在Loff区域有n型杂质区域的多沟道型的n沟道型薄膜晶体管的薄膜晶体管265和作为在Lov区域有p型杂质区域的p沟道型薄膜晶体管的薄膜晶体管255。
薄膜晶体管的结构不局限于本实施方式，而可以具有形成有一个沟道形成区域的单栅极结构、形成有两个沟道形成区域的双栅极结构或形成有三个沟道形成区域的三栅极结构。另外，在外围驱动电路区域的薄膜晶体管也可以为单栅极结构、双栅极结构或三栅极结构。
接着，作为第二层间绝缘层形成绝缘膜181。图15A和15B示出通过划线分离的分离区域201、用作FPC的粘结部的外部端子连接区域202、用作外围部的引线区域的布线区域203、外围驱动电路区域204、以及像素区域206。布线179a和179b提供在布线区域203，以及与外部端子连接的端子电极层178提供在外部端子连接区域202。
绝缘膜181可以由选自氧化硅、氮化硅、氧氮化硅、氮氧化硅、氮化铝(AlN)、含有氮的氧化铝(也称作氧氮化铝)(AlON)、含有氧的氮化铝(也称作氮氧化铝)(AlNO)、氧化铝、类金刚石碳(DLC)、含氮碳膜(CN)、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)、矾土膜、以及含有其它无机绝缘材料的物质中的材料形成。另外，还可以使用硅氧烷树脂。另外，也可以使用有机绝缘材料，有机材料可以是光敏的，也可以是非光敏的，可以使用聚酰亚胺、丙烯、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯并环丁烯、聚硅氮烷、或低介电常数(Low-k)材料。此外，也可以使用噁唑树脂，例如，可以使用光固化型聚苯并噁唑等。对于为平整化所提供的层间绝缘层要求具有高耐热性、高绝缘性、以及高平整度，由此，作为绝缘膜181的形成方法优选使用以旋涂法为代表的涂敷法。
绝缘膜181还可以采用浸渍法、喷出法、刮刀、辊涂、幕涂、刮刀涂布、CVD法或气相沉积法等来形成。该绝缘膜181也可以通过液滴喷出法来形成。当使用液滴喷出法时，可以节省材料液。另外，还可以使用如液滴喷出法那样能够转印或绘制图形的方法，例如印刷法(丝网印刷或胶版印刷等的形成图形的方法)或分配器法等。
在像素区域206的绝缘膜181中形成微细的开口，即接触孔。在形成于绝缘膜181中的开口中源电极层或漏电极层与第一电极层185电连接。如实施方式1及实施方式2所示，也可以通过使用管子来在绝缘膜181中形成开口。
将管子与绝缘膜181接触地配置在绝缘膜181的开口形成区域上，并且经过该管子将处理剂(蚀刻气体或蚀刻液)喷出(喷射)到绝缘膜181。由喷出(喷射)了的处理剂(蚀刻气体或蚀刻液)选择性地去除绝缘膜181，以在绝缘膜181中形成到达源电极层或漏电极层的开口。
在源电极层或漏电极层露出了的开口中形成第一电极层185，从而源电极层或漏电极层与第一电极层185可以彼此电连接。
第一电极层185用作阳极或阴极，该第一电极层185通过使用总膜厚度在100nm至800nm的范围内的以如下材料为主要成分的膜或它们的叠层膜来形成即可：选自Ti、Ni、W、Cr、Pt、Zn、Sn、In或Mo中的元素；氮化钛、TiSiXNY、WSiX、氮化钨、WSiXNY、NbN等以上述元素为主要成分的合金材料；或者以上述元素为主要成分的化合物材料。
由于在本实施方式中采用了将发光元件用作显示元件并且来自发光元件的光从第一电极层185一侧射出的结构，所以第一电极层185具有透光性。通过形成透明导电膜并且使它蚀刻成所希望的形状，来形成第一电极层185。
在本发明中，作为透光性电极层的第一电极层185，可以使用含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物等，具体地说使用由具有透光性的导电材料构成的透明导电膜形成即可。当然，也可以使用铟锡氧化物(ITO)、铟锌氧化物(IZO)或添加了氧化硅的铟锡氧化物(ITSO)等。
另外，即使是没有透光性的金属膜之类的材料，也通过将其膜厚度设成较薄(优选为5nm至30nm左右的厚度)以使它成为能够透过光的状态，可以从第一电极层185射出光。此外，作为可以用于第一电极层185的金属薄膜，可以使用由钛、钨、镍、金、铂、银、铝、镁、钙、锂、以及它们的合金构成的导电膜等。
第一电极层185可以通过气相沉积法、溅射法、CVD法、印刷法、分配器法或液滴喷出法等来形成。在本实施方式中，第一电极层185是通过溅射法使用含有氧化钨的铟锌氧化物制造的。第一电极层185优选以100nm至800nm的范围内的总膜厚度形成即可。如实施方式3所示，也可以在将具有导电性的光吸收膜形成在转置衬底上之后，通过照射激光将它选择性地加工为所希望的形状并将它提供在被转置衬底上，以形成第一电极层185。
也可以使用CMP法或使用聚乙烯醇类多孔体擦拭抛光第一电极层185，以使其表面平整化。此外，也可以在用CMP法抛光之后对第一电极层185的表面进行紫外线照射、氧等离子体处理等。
还可以在形成第一电极层185之后进行加热处理。通过该加热处理，包含在第一电极层185中的水分被排放。由此，在第一电极层185中不会产生脱气等，从而即使在第一电极层上形成容易被水分退化的发光材料，该发光材料也不会退化，因此，可以制造高可靠性的显示装置。
接下来，形成覆盖第一电极层185的端部、以及源电极层或漏电极层的绝缘层186(也称作隔离墙、障碍等)。
作为绝缘层186，可以使用氧化硅、氮化硅、氧氮化硅或氮氧化硅等，并且可以为单层或如双层以上的叠层结构。另外，作为绝缘层186的其他材料，可以由选自氮化铝、氧含量高于氮含量的氧氮化铝、氮含量高于氧含量的氮氧化铝、氧化铝、类金刚石碳(DLC)、含氮碳、聚硅氮烷、含有其它无机绝缘材料的物质中的材料形成。也可以使用含有硅氧烷的材料。此外，也可以使用有机绝缘材料，有机材料可以是光敏性或非光敏性的，可以采用聚酰亚胺、丙烯、聚酰胺、聚酰亚胺酰胺、抗蚀剂、或苯并环丁烯、聚硅氮烷。此外，也可以使用噁唑树脂，例如，可以使用光固化型聚苯并噁唑等。
绝缘层186可以通过溅射法、PVD法(物理气相沉积)、诸如减压CVD法(LPCVD法)或等离子体CVD法等CVD法(化学气相沉积)、能够选择性地形成图形的液滴喷出法、能够转印或绘制图形的印刷法(丝网印刷或胶版印刷等的形成图形的方法)、分配器法、诸如旋涂法等的涂敷法、浸渍法等来形成。
作为加工为所希望的形状的蚀刻加工，等离子体蚀刻(干蚀刻)或湿蚀刻都可以采用，但是当处理大面积衬底时，优选采用等离子体蚀刻。作为蚀刻气体，使用CF4、NF3等的氟类气体或者Cl2、BCl3等的氯类气体，也可以适当地添加He或Ar等的惰性气体。另外，若采用大气压放电的蚀刻加工，则还可进行局部放电加工，并且不需要在衬底的整个表面上形成掩模层。
在图15A中所示的连接区域205中，以与第二电极层相同的工序及相同的材料形成的布线层和以与栅电极层相同的工序及相同的材料形成的布线层电连接。
在第一电极层185上形成发光层188。此外，虽然在图15A和15B中仅显示了一个像素，但在本实施方式中分别形成对应于R(红)、G(绿)和B(蓝)每一种颜色的场致发光层。
接着，在发光层188上提供由导电膜构成的第二电极层189。作为第二电极层189，使用Al、Ag、Li、Ca、它们的合金或化合物，诸如MgAg、MgIn、AlLi、CaF2、或者氮化钙即可。如此形成由第一电极层185、发光层188、以及第二电极层189构成的发光元件190(参照图15B)。
在图15A和15B中所示的本实施方式的显示装置中，从发光元件190射出的光在图15B中的箭头所示的方向上透过来从第一电极层185一侧射出。
在本实施方式中，也可以在第二电极层189上提供绝缘层作为钝化膜(保护膜)。这样，覆盖第二电极层189地提供钝化膜是有效的。钝化膜可以由含有氮化硅、氧化硅、氧氮化硅、氮氧化硅、氮化铝、氧氮化铝、氮含量高于氧含量的氮氧化铝、氧化铝、类金刚石碳(DLC)、含氮碳膜的绝缘膜组成，并且可以使用该绝缘膜的单层或组合它的叠层。或者，也可以使用硅氧烷树脂。
此时，优选采用覆盖性好的膜作为钝化膜，使用碳膜、尤其DLC膜是有效的。由于可以在从室温到100℃以下的温度范围内形成DLC膜，因此在具有低耐热性的发光层188上方也容易形成。可以通过等离子体CVD法(代表性的是RF等离子体CVD法、微波CVD法、电子回旋共振(ECR)CVD法、热灯丝CVD法等)、燃烧火焰法、溅射法、离子束气相沉积法、激光气相沉积法等来形成DLC膜。作为用于形成膜的反应气体，使用氢气体和烃类气体(例如CH4、C2H2、C6H6等)，通过辉光放电实现离子化，并且使离子加速来与被施加了负自偏压的阴极相撞，以形成膜。此外，通过采用C2H2气体和N2气体作为反应气体来形成CN膜即可。DLC膜由于具有对于氧的高阻挡效果，从而能够抑制发光层188的氧化。因此，可以防止发光层188在进行后续的密封工序时氧化。
通过由密封剂192固定如上那样形成有发光元件190的衬底150和密封衬底195来密封发光元件(参照图15A和15B)。作为密封剂192，典型地，优选使用可见光固化、紫外线固化或热固化的树脂。例如，可以使用双酚A型液体树脂、双酚A型固体树脂、含溴环氧树脂、双酚F型树脂、双酚AD型树脂、酚型树脂、甲酚型树脂、酚醛清漆型树脂、以及诸如环状脂肪族环氧树脂、Epi-Bis型环氧树脂、缩水甘油酯树脂、缩水甘油胺类树脂、杂环环氧树脂和改性环氧树脂等的环氧树脂。另外，在由密封剂包围的区域可以填填充充剂193，也可以通过在氮气气氛中密封来封入氮等。因为本实施方式采用了底部发射型，所以填充剂193不需要具有透光性，然而，当具有透过填充剂193取光的结构时，该填充剂需要具有透光性。典型地，使用可见光固化、紫外线固化、或热固化的环氧树脂即可。通过以上工序，完成本实施方式的使用发光元件并且具有显示功能的显示装置。另外，填充剂可以以液状滴落来填充在显示装置中。通过使用具有吸湿性的物质如干燥剂等作为填充剂，可以获得进一步大的吸水效果，因此可以防止元件的退化。
在EL显示面板中提供干燥剂，以防止由于水分所引起的元件的退化。在本实施方式中，干燥剂围绕像素区域地设置在形成于密封衬底的凹部中，以不妨碍薄型设计。再者，通过将干燥剂形成在对应于栅极布线层的区域中来获得较大的吸水面积，可以实现高吸水效果。另外，通过在不直接发光的栅极布线层上形成干燥剂，不会降低取光效率。
另外，在本实施方式中，虽然示出了由玻璃衬底密封发光元件的情况，然而，密封处理是保护发光元件免受水分影响的处理，并且可以使用如下方法中的任一方法：由覆盖材料机械封入的方法、用热固化树脂或紫外光固化树脂来封入的方法、以及由金属氧化物或氮化物等的阻挡能力高的薄膜来密封的方法。作为覆盖材料，可以使用玻璃、陶瓷、塑料或金属，但是当使光发射到覆盖材料一侧时需要使用具有透光性的材料。另外，使用热固化树脂或紫外光固化树脂等的密封剂来贴合覆盖材料和形成有上述发光元件的衬底，并且通过热处理或紫外光照射处理使树脂固化来形成封闭空间。在该封闭空间中提供以氧化钡为代表的吸湿材料也是有效的。该吸湿材料可以接触地提供在密封剂上，或提供在隔离墙上或周围部，以便不遮挡来自发光元件的光。而且，也可以由热固化树脂或紫外光固化树脂填充在覆盖材料和形成有发光元件的衬底之间的空间。在此情况下，在热固化树脂或紫外光固化树脂中添加以氧化钡为代表的吸湿材料是有效的。
另外，源电极层或漏电极层也可以中间夹着布线层与第一电极层连接，而不直接接触地电连接。
在本实施方式中采用了如下结构，即在外部端子连接区域202中，使用各向异性导电层196将FPC194连接到端子电极层178，以电连接到外部。另外，如作为显示装置的平面图的图15A所示，在本实施方式中制造的显示装置除了设置有具有信号线驱动电路的外围驱动电路区域204和外围驱动电路区域209之外，还设置有具有扫描线驱动电路的外围驱动电路区域207和外围驱动电路区域208。
在本实施方式中，通过使用如上所述的电路来形成，但是本发明不局限于此，还可以通过上述COG方式或TAB方式安装IC芯片的电路作为外围驱动电路。另外，栅极线驱动电路和源极线驱动电路可以是多个或一个。
此外，在本发明的显示装置中，对于画面显示的驱动方法没有特别限制，例如使用点顺序驱动方法、线顺序驱动方法或面顺序驱动方法等即可。典型地，使用线顺序驱动方法，并且适当地使用时分灰度驱动方法和面积灰度驱动方法即可。另外，输入到显示装置的源极线中的图像信号可以是模拟信号或数字信号，根据图像信号适当地设计驱动电路等即可。
本实施方式可以与实施方式1至3适当地进行组合来实施。
因此，借助于本实施方式可以在绝缘层中形成接触孔而不形成掩模，因而可以简化工序。另外，由于不必涂敷光致抗蚀剂等并曝光及显影，从而可以减少为了加工所需的原材料成本。而且，由于可以确实形成接触孔，从而可以实现半导体器件及显示装置的制造成品率的提高。
实施方式6
可以应用本发明来形成薄膜晶体管，并可以用该薄膜晶体管来形成显示装置。当采用发光元件且将n沟道型晶体管用作驱动该发光元件的晶体管时，从该发光元件发射的光进行底部发射、顶部发射、以及双向发射中的任一种发射。这里，参照图17A至17C来说明对应于各情况的发光元件的叠层结构。
另外，在本实施方式中，使用应用了本发明的沟道保护型薄膜晶体管461、471和481。薄膜晶体管481提供在具有透光性的衬底480上，并且由栅电极层493、栅极绝缘膜497、半导体层、具有n型的半导体层495a、具有n型的半导体层495b、源电极层或漏电极层487a、源电极层或漏电极层487b、沟道保护层496、绝缘层499、布线层498、以及绝缘层482形成。栅电极层、半导体层、源电极层、漏电极层等也可以如实施方式3所示那样通过在转置衬底上形成具有导电性的光吸收膜之后照射激光，加工成所希望的形状来选择性地形成在被转置衬底上。因为工序简化且可以防止材料的损失，因此可以实现低成本化。
在本实施方式所示的图17A至17C中，如实施方式1及实施方式2所示那样使用管子来在绝缘层482、499中形成到达源电极层或漏电极层487b的接触孔(开口)。
埋入绝缘层499地配置管子，并且利用物理力量在绝缘层499中形成第一开口，然后，从管子喷射蚀刻气体进一步选择性地去除绝缘层482，以形成第二开口。因此，可以在绝缘层482、499中形成到达源电极层或漏电极层487b的接触孔(开口)。
开口的形状反映管子及喷出蚀刻物质的排放口的形状，因此只要设定管子以能够获得所希望的形状，即可。可以采用柱状(角柱、圆柱、三棱柱等)、针状等的管子。另外，开口的深度方向可以根据在设置管子时的力量、以及设置管子的膜的强度来设定。另外，也可以通过设定蚀刻时间等的蚀刻条件来选择膜厚度方向的深度。当使用其末端尖锐的针状管子来将管子设置为其一部分埋入导电层中时，可以形成在导电层中具有凹部的开口。另外，在形成开口之后，也可以以具有开口的绝缘层为掩模对露出在开口底面的导电层进行蚀刻来去除。
在本发明中，在绝缘层的开口形成区域上与绝缘层接触地配置管子。因此，由于可以以物理方式设定绝缘层的开口形成区域，所以可以将开口确实形成在所希望的位置。据此，可以通过使用本发明成品率好地制造半导体器件、显示装置。
由于可以根据本发明选择性地在薄膜中形成开口而不采用光刻工序，所以可以缩减工序及材料。
在源电极层或漏电极层487b露出了的开口中形成布线层498，从而源电极层或漏电极层487b和布线层498可以彼此电连接。由于布线层498和发光元件的第一电极层484形成为相接触，所以薄膜晶体管481和发光元件通过布线层498电连接。以覆盖布线层498的方式形成绝缘层494。
再者，也可以在使用本发明的管子来在绝缘层482、499中形成开口之后，经过管子将液状膜形成材料(例如具有导电性的组合物)喷出在开口中，以形成布线层498。若开口很微细，则有液状膜形成材料因为表面张力的关系不容易确实填充到开口中的情况，但是，在采用本发明时，由于使用插入在开口中的管子将膜形成材料确实填充到开口中，所以可以形成膜而没有形状缺陷。
在本实施方式中，使用非晶半导体层作为半导体层。然而，不局限于本实施方式，也可以使用晶体半导体层作为半导体层，并且可以使用具有n型的半导体层作为具有一种导电类型的半导体层。也可以通过进行使用PH3气体的等离子体处理来向半导体层赋予导电性，而代替形成具有n型的半导体层。在采用多晶硅之类的晶体半导体层的情况下，也可以通过将杂质引入(添加)到晶体半导体层中来形成具有一种导电类型的杂质区域，而不形成具有一种导电类型的半导体层。而且，也可以使用并五苯等的有机半导体，当通过液滴喷出法等选择性地形成有机半导体时，可以简化加工工序。
这里说明将晶体半导体层用作半导体层的情况。首先，使非晶半导体层结晶，以形成晶体半导体层。在晶化工序中，对非晶半导体层添加促进晶化的元素(也称作催化元素或金属元素)，并且进行热处理(在550℃至750℃下进行3分钟至24小时)，来使非晶半导体层结晶。作为促进硅的晶化的金属元素，可以使用选自铁(Fe)、镍(Ni)、钴(Co)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、铜(Cu)及金(Au)中的一种或多种元素。
为了从晶体半导体层中去除或减少促进晶化的元素，与晶体半导体层接触地形成包含杂质元素的半导体层，并将它用作吸杂装置。作为杂质元素，可以使用赋予n型的杂质元素、赋予p型的杂质元素、或稀有气体元素等。例如，可以采用选自磷(P)、氮(N)、砷(As)、锑(Sb)、铋(Bi)、硼(B)、氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)中的一种或多种元素。在包含促进晶化的元素的晶体半导体层上形成具有n型的半导体层，并且进行热处理(在550℃至750℃下进行3分钟至24小时)。包含在晶体半导体层中的促进晶化的元素移动到具有n型的半导体层中，从而晶体半导体层中的促进晶化的元素被去除或减少，以形成半导体层。另一方面，具有n型的半导体层变成包含作为促进晶化的元素的金属元素的具有n型的半导体层，并且之后被加工成所希望的形状，以成为具有n型的半导体层。这样，具有n型的半导体层也用作半导体层的吸杂装置，也用作源区域或漏区域。
也可以通过多个加热处理来执行半导体层的晶化工序和吸杂工序，并且也可以通过一次加热处理来执行晶化工序和吸杂工序。在此情况下，在形成非晶半导体层、添加促进晶化的元素、并且形成用作吸杂装置的半导体层之后，执行加热处理即可。
在本实施方式中，通过层叠多个层来形成栅极绝缘层，作为栅极绝缘膜497，从栅电极层493一侧形成氮氧化硅膜和氧氮化硅膜，以使它具有双层的叠层结构。优选在同一个室内保持真空并且在相同的温度下改变反应气体来连续形成层叠的绝缘层。当在保持真空的状态下连续形成时，可以防止层叠的膜之间的界面被污染。
关于沟道保护层496，也可以采用液滴喷出法滴落聚酰亚胺或聚乙烯醇等。其结果，可以省略曝光工序。作为沟道保护层，可以使用由无机材料(氧化硅、氮化硅、氧氮化硅、氮氧化硅等)、光敏或非光敏有机材料(有机树脂材料)(聚酰亚胺、丙烯、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯并环丁烯等)、低介电常数材料等的一种或多种构成的膜；或这些膜的叠层等。另外，也可以采用硅氧烷材料。作为制造方法，可以采用诸如等离子体CVD法或热CVD法等的气相生长方法或溅射法。另外，也可以采用液滴喷出法、分配器法、或印刷法(诸如丝网印刷或胶版印刷等的形成图形的方法)。也可以使用通过涂敷法得到的SOG膜等。
首先，使用图17A来说明向衬底480一侧发射光的情况，即进行底部发射的情况。在此情况下，与源电极层或漏电极层487b接触地依次层叠布线层498、第一电极层484、场致发光层485、以及第二电极层486，以与薄膜晶体管481电连接。透过光的衬底480需要至少相对于可见区域的光具有透光性。
接着，使用图17B说明向与衬底460相反一侧发射光的情况，即进行顶部发射的情况。可以以与上述薄膜晶体管481相同的方式形成薄膜晶体管461。电连接到薄膜晶体管461的源电极层或漏电极层462与第一电极层463接触，从而电连接。第一电极层463、场致发光层464、以及第二电极层465顺序被层叠。源电极层或漏电极层462是具有反射性的金属层，并在箭头所示的方向上反射从发光元件发射的光。因为源电极层或漏电极层462重叠于第一电极层463，因此，即使在用透光材料形成第一电极层463而光透过其中时，也该光被源电极层或漏电极层462反射，而从与衬底460相反一侧射出。当然，也可以用具有反射性的金属膜形成第一电极层463。由于从发光元件射出的光透过第二电极层465来发射，所以通过使用至少在可见区域具有透光性的材料形成第二电极层465。
最后，使用图17C说明从衬底470一侧和其相反一侧二者发射光的情况，即双向发射的情况。
薄膜晶体管471也是沟道保护型薄膜晶体管。在电连接到薄膜晶体管471的半导体层的源电极层或漏电极层上电连接有布线层475、第一电极层472。第一电极层472、场致发光层473、以及第二电极层474顺序被层叠。此时，若第一电极层472和第二电极层474都用至少在可见区域具有透光性的材料形成，或形成为具有能够透光的厚度，就实现双向发射。在此情况下，光透过其中的绝缘层和衬底470也需要至少相对于可见区域的光具有透光性。
本实施方式可以与实施方式1至5自由地进行组合来实施。
因此，借助于本实施方式可以在绝缘层中形成接触孔而不形成掩模，因而可以简化工序。另外，由于不必涂敷光致抗蚀剂等并曝光及显影，从而可以减少为了加工所需的原材料成本。而且，由于可以确实形成接触孔，从而可以实现半导体器件及显示装置的制造成品率的提高。
实施方式7
在本实施方式中，说明目的在于以进一步简化了的工序且低成本制造的显示装置的例子。详细地说，说明将发光元件用于显示元件的发光显示装置。在本实施方式中，参照图22A至22D说明一种发光元件的结构，该发光元件可应用于本发明的显示装置的显示元件。
在本实施方式中，参照图22A至22D说明一种发光元件的结构，该发光元件可应用于本发明的显示装置的显示元件。
图22A至22D显示了发光元件的元件结构，其中混合有机化合物和无机化合物而形成的场致发光层860夹在第一电极层870和第二电极层850之间。如附图所示，场致发光层860由第一层804、第二层803、以及第三层802构成。
首先，第一层804为具有向第二层803传输空穴的功能的层，并且至少包括第一有机化合物和相对于第一有机化合物呈现出电子接收性的第一无机化合物。重要的是：第一无机化合物不只与第一有机化合物混合，而相对于第一有机化合物呈现出电子接收性。通过具有这种结构，在本来几乎没有固有的载流子的第一有机化合物中产生大量的空穴载流子，从而呈现出优异的空穴注入性及空穴传输性。
因此，第一层804不仅获得被认为是通过混合无机化合物而获得的效果(耐热性的提高等)，而且可以获得优异的导电性(在第一层804中，尤其是空穴注入性及传输性)。这是不能从常规的空穴传输层得到的效果，常规的空穴传输层中只混合了互相没有电子相互作用的有机化合物和无机化合物。通过该效果，可以使得驱动电压比以前降低。另外，由于可以使第一层804厚而不导致驱动电压的上升，所以也可以抑制由灰尘等导致的元件的短路。
如上所述，由于在第一有机化合物中产生空穴载流子，所以优选使用具有空穴传输性的有机化合物作为第一有机化合物。作为具有空穴传输性的有机化合物，例如，可以举出酞菁(缩写：H2Pc)、酞菁铜(缩写：CuPc)、酞菁氧钒(缩写：VOPc)、4，4，’4”-三(N，N-二苯氨)三苯胺(缩写：TDATA)、4，4’，4”-三[N-(3-甲基苯基)-N-苯氨]-三苯胺(缩写：MTDATA)、1，3，5-三[N，N-二(m-甲苯基)氨基]苯(缩写：m-MTDAB)、N，N’-二苯基-N，N’-双(3-甲基苯基)-1，1’-联苯-4，4’-二胺(缩写：TPD)、4，4’-双[N-(1-萘基)-N-苯氨]联苯(缩写：NPB)、4，4’-双{N-[4-二(m-甲苯基)氨基]苯基-N-苯氨}联苯(缩写：DNTPD)、以及4，4’，4”-三(N-咔唑基)三苯胺(缩写：TCTA)等，然而不局限于此。另外，在上述化合物中，以TDATA、MTDATA、m-MTDAB、TPD、NPB、DNTPD和TCTA等为代表的芳香族胺化合物容易产生空穴载流子，所以是适宜用作第一有机化合物的化合物群。
另一方面，只要容易从第一有机化合物接收电子，则第一无机化合物可以是任何材料，从而可以使用各种金属氧化物或金属氮化物，但是，元素周期表中第4族至第12族中任一种的过渡金属氧化物容易呈现出电子接收性，所以是很优选的。具体地，可以举出氧化钛、氧化锆、氧化钒、氧化钼、氧化钨、氧化铼、氧化钌、以及氧化锌等。此外，在上述金属氧化物中，元素周期表中中第4族至第8族中任一种的过渡金属氧化物具有高电子接收性的较多，它们是优选的一群。特别地，氧化钒、氧化钼、氧化钨和氧化铼可以进行真空气相沉积并且容易处理，所以很优选。
另外，所述第一层804也可以通过层叠多个层来形成，每层应用上述有机化合物和无机化合物的组合。此外，也可以还包括其他有机化合物或其他无机化合物。
接着，说明第三层802。第三层802是具有向第二层803传输电子的功能的层，并且至少包括第三有机化合物和相对于第三有机化合物呈现出电子给予性的第三无机化合物。重要的是：第三无机化合物不仅与第三有机化合物混合，而且还相对于第三有机化合物呈现出电子给予性。通过采用这种结构，在本来几乎没有固有的载流子的第三有机化合物中产生大量的电子载流子，从而呈现出优异的电子注入性及电子传输性。
因此，第三层802不仅获得被认为是通过混合无机化合物而获得的效果(耐热性的提高等)，而且可以获得优异的导电性(在第三层802中，尤其是电子注入性和传输性)。这是不能从常规的电子传输层得到的效果，常规的电子传输层中只混合了互相没有电子相互作用的有机化合物和无机化合物。通过该效果，可以使得驱动电压比以前降低。另外，由于可以使第三层802厚而不导致驱动电压的上升，所以也可以抑制由灰尘等导致的元件的短路。
如上所述，由于在第三有机化合物中产生电子载流子，所以优选使用具有电子传输性的有机化合物作为第三有机化合物。作为具有电子传输性的有机化合物，例如，可以举出三(8-喹啉醇合)铝(缩写：Alq3)、三(4-甲基-8-喹啉醇合)铝(缩写：Almq3)、双(10-羟基苯并[h]喹啉)铍(缩写：BeBq2)、双(2-甲基-8-喹啉醇合)(4-苯基苯酚)铝(缩写：BAlq)、双[2-(2’-羟基苯基)苯并噁唑]锌(缩写：Zn(BOX)2)、双[2-(2’-羟基苯基)苯并噻唑]锌(缩写：Zn(BTZ)2)、红菲咯啉(缩写：BPhen)、浴铜灵(缩写：BCP)、2-(4-联苯基)-5-(4-tert-丁基苯基)-1，3，4-噁二唑(缩写：PBD)、1，3-双[5-(4-tert-丁基苯基)-1，3，4-噁二唑-2-基]苯(缩写：OXD-7)、2，2’，2”-(1，3，5-苯三基)-三(1-苯基-1H-苯并咪唑)(缩写：TPBI)、3-(4-联苯基)-4-苯基-5-(4-tert-丁基苯基)-1，2，4-三唑(缩写：TAZ)、以及3-(4-联苯基)-4-(4-乙基苯基)-5-(4-tert-丁基苯基)-1，2，4-三唑(缩写：p-EtTAZ)等，然而不局限于此。另外，在上述化合物中，如下的化合物容易产生电子载流子：以Alq3、Almq3、BeBq2、BAlq、Zn(BOX)2以及Zn(BTZ)2等为代表的具有包含芳环的螯合配体的螯合金属络合物；以BPhen和BCP等为代表的具有菲咯啉骨架的有机化合物；以及以PBD和OXD-7等为代表的具有噁二唑骨架的有机化合物，它们是适宜用作第三有机化合物的化合物群。
另一方面，只要容易对第三有机化合物给予电子，则第三无机化合物可以是任何材料，从而可以使用各种金属氧化物或金属氮化物，但是，碱金属氧化物、碱土金属氧化物、稀土金属氧化物、碱金属氮化物、碱土金属氮化物、以及稀土金属氮化物容易呈现出电子给与性，所以是很优选的。具体地，可以举出氧化锂、氧化锶、氧化钡、氧化铒、氮化锂、氮化镁、氮化钙、氮化钇和氮化镧等。特别地，氧化锂、氧化钡、氮化锂、氮化镁和氮化钙可以进行真空气相沉积并且容易处理，所以是很优选的。
另外，第三层802可以通过层叠多个层来形成，每层应用上述有机化合物和无机化合物的组合。此外，也可以还包括其他有机化合物或其他无机化合物。
接着，说明第二层803。第二层803是具有发光功能的层，并且包括具有发光性的第二有机化合物。此外，还可以具有包括第二无机化合物的结构。第二层803可以使用各种具有发光性的有机化合物和无机化合物来形成。但是，可以认为第二层803与第一层804或第三层802相比，难以流过电流，因此，其厚度优选为10nm至100nm左右。
只要是具有发光性的有机化合物，就对第二有机化合物没有特别的限定，例如，可以举出9，10-二(2-萘基)蒽(缩写：DNA)、9，10-二(2-萘基)-2-tert-丁基蒽(缩写：t-BuDNA)、4，4’-双(2，2-二苯基乙烯基)联苯(缩写：DPVBi)、香豆素30、香豆素6、香豆素545、香豆素545T、二萘嵌苯、红荧烯、吡啶醇、2，5，8，11-四(tert-丁基)二萘嵌苯(缩写：TBP)、9，10-二苯基蒽(缩写：DPA)、5，12-二苯基并四苯、4-(二氰基亚甲基)-2-甲基-[p-(二甲基氨)苯乙烯基]-4H-吡喃(缩写：DCM1)、4-(二氰基亚甲基)-2-甲基-6-[2-(久洛尼定-9-基)乙烯基]-4H-吡喃(缩写：DCM2)、以及4-(二氰基亚甲基)-2，6-双[p-(二甲基氨)苯乙烯基]-4H-吡喃(缩写：BisDCM)等。另外，也可以使用双[2-(4’，6’-二氟苯基)吡啶(pyridinato)-N，C2’]铱(吡啶甲酸盐)(缩写：FIrpic)、双{2-[3’，5’-双(三氟甲基)苯基]吡啶-N，C2’}铱(吡啶甲酸盐)(缩写：Ir(CF3ppy)2(pic))、三(2-苯基吡啶-N，C2’)铱(缩写：Ir(ppy)3)、双(2-苯基吡啶-N，C2’)铱(乙酰基丙酮盐)(缩写：Ir(ppy)2(acac))、双[2-(2’-噻吩基)吡啶-N，C3’]铱(乙酰基丙酮盐)(缩写：Ir(thp)2(acac))、双(2-苯基喹啉-N，C2’)铱(乙酰基丙酮盐)(缩写：Ir(pq)2(acac))、以及双[2-(2’-苯基噻吩基)吡啶-N，C3’]铱(乙酰基丙酮盐)(缩写：Ir(btp)2(acac))等的能发射磷光的化合物。
除了单重态激发发光材料之外，还可以将含有金属络合物等的三重态激发材料用于第二层803。例如，在具有红色发光性、绿色发光性及蓝色发光性的像素中，亮度半衰时间比较短的具有红色发光性的像素由三重态激发发光材料形成，并且余下的像素由单重态激发发光材料形成。三重态激发发光材料具有良好的发光效率，从而得到相同亮度时的耗电量少。换言之，当适用于红色像素时，可以减少流过发光元件的电流量，因而可以提高可靠性。作为低耗电量化，也可以由三重态激发发光材料形成具有红色发光性的像素和具有绿色发光性的像素，并且由单重态激发发光材料形成具有蓝色发光性的像素。通过使用三重态激发发光材料形成人的视觉灵敏度高的绿色发光元件，可以进一步谋求低耗电量化。
此外，在第二层803中不仅添加有呈现上述发光的第二有机化合物，还可以添加有其他有机化合物。作为可以添加的有机化合物，例如可以使用上述的TDATA、MTDATA、m-MTDAB、TPD、NPB、DNTPD、TCTA、Alq3、Almq3、BeBq2、BAlq、Zn(BOX)2、Zn(BTZ)2、BPhen、BCP、PBD、OXD-7、TPBI、TAZ、p-EtTAZ、DNA、t-BuDNA以及DPVBi等，还有4，4’-双(N-咔唑基)联苯(缩写：CBP)和1，3，5-三[4-(N-咔唑基)-苯基]苯(缩写：TCPB)等，然而，不局限于此。此外，如此除了第二有机化合物以外还添加的有机化合物优选具有比第二有机化合物的激发能大的激发能，并且，其添加量比第二有机化合物多，以使第二有机化合物有效地发光(由此，可以防止第二有机化合物的浓度猝灭)。此外，作为其他功能，也可以与第二有机化合物一起呈现发光(由此，还可以实现白色发光等)。
第二层803也可以具有在每个像素中形成发光波长带不同的发光层，来进行彩色显示的结构。典型的是形成与R(红)、G(绿)、B(蓝)各种颜色对应的发光层。在此情况下，也可以通过采用在像素的光发射一侧设置透过该发光波长带的光的滤光片的结构，实现提高彩色纯度和防止像素部的镜面化(映入)。通过设置滤光片，能够省略在常规技术中所必需的圆偏振板等，可以不损失发光层发出的光。而且，可以降低从倾斜方向看像素部(显示屏)时发生的色调变化。
可用于第二层803的材料，可以是低分子类有机发光材料或高分子类有机发光材料。与低分子类相比，高分子类有机发光材料的物理强度大，元件的耐久性高。另外，由于能够通过涂敷形成膜，所以比较容易制作元件。
发光颜色取决于形成发光层的材料，因而可以通过选择发光层的材料来形成呈现所希望的发光的发光元件。作为可用来形成发光层的高分子类场致发光材料，可以举出聚对亚苯基亚乙烯基类、聚对亚苯基类、聚噻吩类、聚芴类。
作为聚对亚苯基亚乙烯基类，可以举出聚(对亚苯基亚乙烯基)[PPV]的衍生物、聚(2，5-二烷氧基-1，4-亚苯基亚乙烯基)[RO-PPV]、聚(2-(2’-乙基-己氧基)-5-甲氧基-1，4-亚苯基亚乙烯基)[MEH-PPV]、聚(2-(二烷氧基苯基)-1，4-亚苯基亚乙烯基)[ROPh-PPV]等。作为聚对亚苯基类，可以举出聚对亚苯基[PPP]的衍生物、聚(2，5-二烷氧基-1，4-亚苯基)[RO-PPP]、聚(2，5-二己氧基-1，4-亚苯基)等。作为聚噻吩类，可以举出聚噻吩[PT]的衍生物、聚(3-烷基噻吩)[PAT]、聚(3-己基噻吩)[PHT]、聚(3-环己基噻吩)[PCHT]、聚(3-环己基-4-甲基噻吩)[PCHMT]、聚(3，4-二环己基噻吩)[PDCHT]、聚[3-(4-辛基苯基)-噻吩][POPT]、聚[3-(4-辛基苯基)-2，2二噻吩][PTOPT]等。作为聚芴类，可以举出聚芴[PF]的衍生物、聚(9，9-二烷基芴)[PDAF]、聚(9，9-二辛基芴)[PDOF]等。
只要是不容易猝灭第二有机化合物的发光的无机化合物，则所述第二无机化合物可以是任何材料，可以使用各种金属氧化物或金属氮化物。特别是，元素周期表中第13族或第14族的金属氧化物不容易猝灭第二有机化合物的发光，所以优选，具体而言，氧化铝、氧化镓、氧化硅和氧化锗是优选的。但是，不局限于此。
另外，第二层803也可以层叠多个层而形成，每层应用上述有机化合物和无机化合物的组合。此外，还可以包括其他有机化合物或无机化合物。发光层的层结构可以变化，只要在不脱离本发明的要旨的范围内，可以允许一些变形，例如具有电子注入用电极层或者使发光性材料分散，而不具有特定的电子注入区域或发光区域。
由上述材料形成的发光元件，通过正向偏压来发光。使用发光元件形成的显示装置的像素可以以单纯矩阵方式或有源矩阵方式来驱动。无论是哪一种，在某个特定的时序施加正向偏压来使每个像素发光，但是，在某一定期间处于非发光状态。通过在该非发光时间内施加反向的偏压，可以提高发光元件的可靠性。在发光元件中，有在一定驱动条件下发光强度降低的退化、以及像素内非发光区域扩大而表观上亮度降低的退化模式，但是，通过进行在正向及反向上施加偏压的交流驱动，可以延迟退化的进度，以提高发光显示装置的可靠性。此外，数字驱动、模拟驱动都可以采用。
据此，也可以在密封衬底上形成彩色滤光片(着色层)。彩色滤光片(着色层)可以通过气相沉积法或液滴喷出法形成，若使用彩色滤光片(着色层)，也可以进行高清晰度的显示。这是因为通过使用彩色滤光片(着色层)，可以进行修正来使在各RGB的发光光谱上宽峰变成陡峭的峰的缘故。
可以形成呈现单色发光的材料并且组合彩色滤光片或彩色转换层，来进行全彩色显示。彩色滤光片(着色层)或彩色转换层，例如，形成在密封衬底上，来贴合到元件衬底上即可。
当然，也可以进行单色发光的显示。例如，也可以通过采用单色发光来形成区域彩色型(area color type)显示装置。区域彩色型适宜于无源矩阵型的显示部，其可以主要显示文字或符号。
当选择第一电极层870及第二电极层850的材料时，需要考虑其功函数，并且第一电极层870及第二电极层850根据像素结构可以是阳极或阴极。当驱动薄膜晶体管的极性为p沟道型时，如图22A所示，优选将第一电极层870用作阳极，并且将第二电极层850用作阴极。此外，当驱动薄膜晶体管的极性为n沟道型时，如图22B所示，优选将第一电极层870用作阴极，并且将第二电极层850用作阳极。对可以用于第一电极层870及第二电极层850的材料进行说明。当第一电极层870和第二电极层850用作阳极时，优选使用具有较大功函数的材料(具体地，4.5eV以上的材料)，而当第一电极层和第二电极层850用作阴极时，优选使用具有较小功函数的材料(具体地，3.5eV以下的材料)。但是，由于第一层804的空穴注入特性、空穴传输特性和第三层802的电子注入特性、电子传输特性卓越，所以对第一电极层870和第二电极层850几乎没有功函数的限制，可以使用各种各样的材料。
在图22A和22B中的发光元件具有从第一电极层870取光的结构，所以，第二电极层850未必需要具有透光性。作为第二电极层850，在总膜厚度为100nm至800nm的范围内使用以如下材料为主要成分的膜或其叠层膜即可：选自Ti、Ni、W、Cr、Pt、Zn、Sn、In、Ta、Al、Cu、Au、Ag、Mg、Ca、Li或Mo中的元素；或者诸如氮化钛、TiSiXNY、WSiX、氮化钨、WSiXNY、NbN等的以上述元素为主要成分的合金材料或以上述元素为主要成分的化合物材料。
第二电极层850可以使用气相沉积法、溅射法、CVD法、印刷法、分配器法或液滴喷出法等来形成。
此外，如果使用如用于第一电极层870的材料那样具有透光性的导电材料作为第二电极层850，则成为从第二电极层850也取光的结构，因此可以使其具有由发光元件发射的光从第一电极层870和第二电极层850的双方发出的双面发射结构。
另外，通过改变第一电极层870或第二电极层850的种类，本发明的发光元件具有各种变化形式。
图22B示出从第一电极层870一侧依次设置第三层802、第二层803以及第一层804来形成场致发光层860的情形。
如上所述，在本发明的发光元件中，夹在第一电极层870和第二电极层850之间的层由场致发光层860构成，所述场致发光层860包括复合了有机化合物和无机化合物的层。所述发光元件为有机-无机复合型发光元件，其中设置有通过混合有机化合物和无机化合物得到不能单独得到的功能如高载流子注入性和高载流子传输性的层(即，第一层804及第三层802)。另外，当设置在第一电极层870一侧时，上述第一层804和第三层802特别需要是复合了有机化合物和无机化合物的层，而当设置在第二电极层850一侧时，可以仅含有有机化合物或无机化合物。
另外，场致发光层860是混合有有机化合物和无机化合物的层，作为其形成方法可以使用各种方法。例如，可以举出通过电阻加热使有机化合物和无机化合物双方蒸发来共同沉积的方法。此外，还可以通过电阻加热使有机化合物蒸发，并通过电子束(EB)使无机化合物蒸发，来将它们共同沉积。此外，还可以举出在通过电阻加热使有机化合物蒸发的同时溅射无机化合物，来同时沉积二者的方法。另外，也可以通过湿法来形成膜。
此外，对于第一电极层870及第二电极层850，也可以同样使用通过电阻加热的气相沉积法、EB气相沉积法、溅射、湿法等。另外，第一电极层870及第二电极层850，也可以如实施方式3所示那样通过在转置衬底上形成具有导电性的光吸收膜之后照射激光，加工成所希望的形状来选择性地形成在被转置衬底上。
图22C示出在图22A中将具有反射性的电极层用作第一电极层870，并且将具有透光性的电极层用作第二电极层850，其中由发光元件发射的光被第一电极层870反射，然后透过第二电极层850而发射。相同地，图22D示出在图22B中将具有反射性的电极层用作第一电极层870并且将具有透光性的电极层用作第二电极层850，其中由发光元件发射的光被第一电极层870反射，然后透过第二电极层850而发射。
本实施方式可以与说明具有上述发光元件的显示装置的实施方式自由地进行组合。本实施方式可以与上述实施方式1至5适当地自由地进行组合。
因此，借助于本实施方式可以在绝缘层中形成接触孔而不形成掩模，因而可以简化工序。另外，由于不必涂敷光致抗蚀剂等并曝光及显影，从而可以减少为了加工所需的原材料成本。而且，由于可以确实形成接触孔，从而可以实现半导体器件及显示装置的制造成品率的提高。
实施方式8
在本实施方式中，说明目的在于以进一步简化了的工序且低成本来制造的显示装置的例子。详细地说，说明将发光元件用于显示元件的发光显示装置。在本实施方式中，参照图23A至24C说明可应用于本发明的显示装置的显示元件的发光元件的结构。
利用电致发光的发光元件根据其发光材料是有机化合物还是无机化合物来进行区别，一般来说，前者被称作有机EL元件，而后者被称作无机EL元件。
根据元件结构，将无机EL元件分类成分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件和薄膜型无机EL元件的差别在于，前者具有将发光材料的粒子分散在粘合剂中的场致发光层，而后者具有由发光材料的薄膜构成的场致发光层。然而，它们的共同点在于，两个都需要由高电场加速的电子。另外，作为得到的发光的机理，有两种类型：利用施主能级和受主能级的施主-受主重新组合型发光、以及利用金属离子的内层电子跃迁的局部发光。一般地，在很多情况下，分散型无机EL元件为施主-受主重新组合型发光，而且薄膜型无机EL元件为局部发光。
可以用于本发明的发光材料，由母体材料和成为发光中心的杂质元素构成。可以通过改变所包含的杂质元素，获得各种发光颜色的发光。作为发光材料的制造方法，可以使用固相法、液相法(共沉淀法)等的各种方法。此外，还可以使用喷雾热分解法、复分解法、利用前体的热分解反应的方法、反胶团法、组合上述方法和高温焙烧的方法、或冷冻干燥法等的液相法等。
在固相法中，通过以下方法使母体材料包含杂质元素：称母体材料及杂质元素或含有杂质元素的化合物的重量，在研钵中混合，在电炉中加热，并且进行焙烧而使其进行反应。焙烧温度优选为700℃至1500℃。这是因为在温度过低的情况下固相反应不能进行，而在温度过高的情况下母体材料会分解的缘故。另外，也可以在粉末状态下进行焙烧，然而优选在颗粒状态下进行焙烧。虽然需要在比较高的温度下进行焙烧，但是该方法很简单，因此生产率好，并且适合于大量生产。
液相法(共沉淀法)是一种方法，即在溶液中使母体材料或含有母体材料的化合物及杂质元素或含有杂质元素的化合物反应，并使它干燥，然后进行焙烧。发光材料的粒子均匀地分布，粒径小，并在焙烧温度低的情况下也可以进行反应。
作为用于发光材料的母体材料，可以使用硫化物、氧化物或氮化物。作为硫化物，例如可以使用硫化锌(ZnS)、硫化镉(CdS)、硫化钙(CaS)、硫化钇(Y2S3)、硫化镓(Ga2S3)、硫化锶(SrS)或硫化钡(BaS)等。此外，作为氧化物，例如可以使用氧化锌(ZnO)或氧化钇(Y2O3)等。此外，作为氮化物，例如可以使用氮化铝(AlN)、氮化镓(GaN)或氮化铟(InN)等。而且，可以使用硒化锌(ZnSe)或碲化锌(ZnTe)等，也可以是硫化钙-镓(CaGa2S4)、硫化锶-镓(SrGa2S4)或硫化钡-镓(BaGa2S4)等的三元混晶。
作为局部发光的发光中心，可以使用锰(Mn)、铜(Cu)、钐(Sm)、铽(Tb)、铒(Er)、铥(Tm)、铕(Eu)、铈(Ce)或镨(Pr)等。另外，也可以添加氟(F)、氯(Cl)等的卤素元素。卤素元素还可以用作电荷补偿。
另一方面，作为施主-受主重新组合型发光的发光中心，可以使用包含形成施主能级的第一杂质元素及形成受主能级的第二杂质元素的发光材料。作为第一杂质元素，例如，可以使用氟(F)、氯(Cl)或铝(Al)等。作为第二杂质元素，例如，可以使用铜(Cu)或银(Ag)等。
在通过固相法合成施主-受主重新组合型发光的发光材料的情况下，分别称母体材料、第一杂质元素或含有第一杂质元素的化合物、以及第二杂质元素或含有第二杂质元素的化合物的重量，在研钵中混合，然后在电炉中加热并且进行焙烧。作为母体材料，可以使用上述母体材料。作为第一杂质元素或含有第一杂质元素的化合物，例如，可以使用氟(F)、氯(Cl)或硫化铝(Al2S3)等。作为第二杂质元素或含有第二杂质元素的化合物，例如，可以使用铜(Cu)、银(Ag)、硫化铜(Cu2S)或硫化银(Ag2S)等。焙烧温度优选为700℃至1500℃。这是因为在温度过低的情况下固相反应不能进行，而在温度过高的情况下母体材料会分解的缘故。另外，焙烧可以以粉末状态进行，但是，优选以颗粒状态进行焙烧。
另外，作为在利用固相反应的情况下的杂质元素，可以组合由第一杂质元素和第二杂质元素构成的化合物。在这种情况下，由于杂质元素容易扩散并且固相反应容易进行，可以获得均匀的发光材料。而且，由于不需要的杂质元素不进入，所以可以获得高纯度的发光材料。作为由第一杂质元素和第二杂质元素构成的化合物，例如，可以使用氯化铜(CuCl)或氯化银(AgCl)等。
此外，这些杂质元素的浓度相对于母体材料为0.01atom％至10atom％即可，优选在0.05atom％至5atom％的范围内。
在采用薄膜型无机EL元件的情况下，场致发光层是包含上述发光材料的层，其可通过物理气相生长法(PVD)或化学气相生长法(CVD)，诸如电阻加热气相沉积法、电子束气相沉积(EB气相沉积)法等的真空气相沉积法、溅射法、有机金属CVD法或氢化物传输减压CVD法；或原子层外延法(ALE)等形成。
图23A至23C示出了可用作发光元件的薄膜型无机EL元件的一例。在图23A至23C中，发光元件包括第一电极层50、场致发光层52和第二电极层53。
图23B和23C所示的发光元件具有在图23A的发光元件中的电极层和场致发光层之间设置绝缘层的结构。图23B所示的发光元件在第一电极层50和场致发光层52之间具有绝缘层54。图23C所示的发光元件在第一电极层50和场致发光层52之间具有绝缘层54a，并且在第二电极层53和场致发光层52之间具有绝缘层54b。这样，绝缘层可以提供在与夹住场致发光层的一对电极层中的一个电极层和场致发光层之间，或者可以提供在与两个电极层和场致发光层之间。另外，绝缘层可以是单层或由多个层构成的叠层。
另外，尽管在图23B中与第一电极层50接触地提供绝缘层54，但可以通过颠倒绝缘层和场致发光层的顺序来与第二电极层53接触地提供绝缘层54。
在采用分散型无机EL元件的情况下，将粒子状态的发光材料分散在粘合剂中来形成膜状态的场致发光层。当通过发光材料的制造方法不能充分获得所希望的大小的粒子时，通过用研钵等压碎等而加工成粒子状态即可。粘合剂指的是用于以分散状态固定粒子状态的发光材料并且保持作为场致发光层的形状的物质。发光材料被粘合剂均匀分散并固定在场致发光层中。
在采用分散型无机EL元件的情况下，作为形成场致发光层的方法，可以使用能够选择性地形成场致发光层的液滴喷出法或印刷法(如丝网印刷或胶版印刷等)、旋涂法等的涂敷法、浸渍法或分配器法等。对其厚度没有特别限制，然而，优选在10nm至1000nm的范围内。另外，在包含发光材料及粘合剂的场致发光层中，发光材料的比例优选设为50wt％以上至80wt％以下。
图24A至24C示出可用作发光元件的分散型无机EL元件的一例。在图24A中，发光元件具有第一电极层60、场致发光层62和第二电极层63的叠层结构，其中在场致发光层62中包含由粘合剂保持的发光材料61。
另外，第一电极层50、60、第二电极层53、63也可以如实施方式3所示那样通过在转置衬底上形成具有导电性的光吸收膜之后照射激光，加工成所希望的形状来选择性地形成在被转置衬底上。
作为可用于本实施方式的粘合剂，可以使用绝缘材料，并可以使用有机材料或无机材料，也可以使用有机材料和无机材料的混合材料。作为有机绝缘材料，可以使用如氰乙基纤维素类树脂那样具有比较高介电常数的聚合体、聚乙烯、聚丙烯、聚苯乙烯类树脂、硅酮树脂、环氧树脂或偏二氟乙烯等的树脂。此外，也可以使用芳香族聚酰胺、聚苯并咪唑等的耐热高分子、或硅氧烷树脂。此外，硅氧烷树脂相当于包括Si-O-Si键的树脂。硅氧烷由硅(Si)和氧(O)的键构成骨架结构。作为取代基，使用至少含有氢的有机基(如烷基或芳香烃)。也可以使用氟基作为取代基。此外，作为取代基，也可以使用至少含有氢的有机基和氟基。而且，也可以使用乙烯树脂如聚乙烯醇或聚乙烯醇缩丁醛等、酚醛树酯、酚醛清漆树脂、丙烯树脂、三聚氰胺树脂、氨酯树脂、噁唑树脂(聚苯并噁唑)等树脂材料。介电常数也可以通过合适地将这些树脂与钛酸钡(BaTiO3)或钛酸锶(SrTiO3)等的具有高介电常数的微粒混合来调节。
包含在粘合剂中的无机绝缘材料可以由以下材料组成：选自氧化硅(SiOx)、氮化硅(SiNx)、含氧及氮的硅、氮化铝(AlN)、含氧及氮的铝、氧化铝(Al2O3)、氧化钛(TiO2)、BaTiO3、SrTiO3、钛酸铅(PbTiO3)、铌酸钾(KNbO3)、铌酸铅(PbNbO3)、氧化钽(Ta2O5)、钽酸钡(BaTa2O6)、钽酸锂(LiTaO3)、氧化钇(Y2O3)、氧化锆(ZrO2)、以及其它包含无机绝缘材料的物质中的材料。通过在有机材料中(通过添加等)包含具有高介电常数的无机材料，可以进一步控制由发光材料及粘合剂构成的场致发光层的介电常数，并且可以进一步提高介电常数。通过将无机材料和有机材料的混合层用于粘合剂来提高其介电常数，可以由发光材料引起大电荷。
在制造工序中，发光材料被分散在包含粘合剂的溶液中。作为可用于本实施方式的包含粘合剂的溶液的溶剂，适当地选择这样一种溶剂即可，其溶解粘合剂材料并且可以制造具有适合于形成场致发光层的方法(各种湿工序)及所需膜厚度的粘度的溶液。可以使用有机溶剂等，例如在使用硅氧烷树脂作为粘合剂的情况下，可以使用丙二醇一甲基醚、丙二醇一甲基醚乙酸酯(也称作PGMEA)或3-甲氧基-3甲基-1-丁醇(也称作MMB)等。
图24B和24C所示的发光元件具有在图24A的发光元件中的电极层和场致发光层之间设置绝缘层的结构。图24B所示的发光元件在第一电极层60和场致发光层62之间具有绝缘层64。图24C所示的发光元件在第一电极层60和场致发光层62之间具有绝缘层64a，并且在第二电极层63和场致发光层62之间具有绝缘层64b。这样，绝缘层可以提供在与夹住场致发光层的一对电极层中的一个电极层和场致发光层之间，或者可以提供在与两个电极层和场致发光层之间。而且，绝缘层可以是单层或由多个层构成的叠层。
另外，尽管在图24B中与第一电极层60接触地提供绝缘层64，但也可以通过颠倒绝缘层和场致发光层的顺序来与第二电极层63接触地提供绝缘层64。
尽管对在图23A至23C中的绝缘层54、以及在图24A至24C中的绝缘层64没有特别限制，但优选具有高绝缘耐压和致密膜质量，而且优选具有高介电常数。例如，可以使用氧化硅(SiO2)、氧化钇(Y2O3)、氧化钛(TiO2)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化钽(Ta2O5)、钛酸钡(BaTiO3)、钛酸锶(SrTiO3)、钛酸铅(PbTiO3)、氮化硅(Si3N4)或氧化锆(ZrO2)等，或者它们的混合膜或两种以上的叠层膜。这些绝缘膜可以通过溅射、气相沉积或CVD等形成。另外，绝缘层也可以通过在粘合剂中分散这些绝缘材料的粒子形成。粘合剂材料通过使用与包含在场致发光层中的粘合剂相同的材料和相同的方法形成即可。其膜厚度没有特别限制，但是优选在10nm至1000nm的范围内。
本实施方式所示的发光元件可以通过在夹住场致发光层的一对电极层之间施加电压而获得发光，并且，发光元件通过直流驱动或交流驱动都可以工作。
因此，借助于本实施方式，可以在绝缘层中形成接触孔而不形成掩模，因而可以简化工序。另外，由于不必涂敷光致抗蚀剂等并曝光及显影，从而可以减少为了加工所需的原材料成本。而且，由于可以确实形成接触孔，从而可以实现半导体器件及显示装置的制造成品率的提高。
本实施方式可以与上述实施方式1至5适当地自由地进行组合。
实施方式9
在本实施方式中，说明目的在于以进一步简化了的工序且低成本来制造的显示装置的例子。详细地说，说明将液晶显示元件用于显示元件的液晶显示装置。
图19A是液晶显示装置的平面图，而图19B是沿图19A中的线G-H的剖视图。
如图19A所示，使用密封剂692将像素区域606、作为扫描线驱动电路的驱动电路区域608a、作为扫描线驱动区域的驱动电路区域608b密封在衬底600和相对衬底695之间，并且在衬底600上设置有由IC驱动器形成的作为信号线驱动电路的驱动电路区域607。在像素区域606中设置有晶体管622以及电容元件623，并且在驱动电路区域608b中设置有具有晶体管620以及晶体管621的驱动电路。作为衬底600，可以适用与上述实施方式相同的绝缘衬底。此外，通常担心由合成树脂形成的衬底与其他衬底相比其耐热温度低，但是也可以通过在使用耐热性高的衬底的制造工序之后进行转置来采用。
在像素区域606中，中间夹基底膜604a、基底膜604b地设置有成为开关元件的晶体管622。在本实施方式中，作为晶体管622使用多栅型薄膜晶体管(TFT)，该晶体管622包括具有用作源区域及漏区域的杂质区域的半导体层、栅极绝缘层、具有两层的叠层结构的栅电极层、源电极层及漏电极层，并且其中源电极层或漏电极层与半导体层的杂质区域和像素电极层630接触地电连接。
源电极层及漏电极层具有叠层结构，并且源电极层或漏电极层644a、644b在形成于绝缘层615中的开口中与像素电极层630电连接。
在本实施方式中，如实施方式1及实施方式2所示，通过使用管子在栅极绝缘层、绝缘膜611、绝缘膜612中形成半导体层中的源区域及漏区域露出的开口。
将管子与绝缘膜612接触地形成在栅极绝缘层、绝缘膜611、以及绝缘膜612的开口形成区域上，并且经过该管子将处理剂(蚀刻气体或蚀刻液)喷出(喷射)到绝缘膜612。由喷出(喷射)了的处理剂(蚀刻气体或蚀刻液)选择性地去除栅极绝缘层、绝缘膜611、以及绝缘膜612，以在栅极绝缘层、绝缘膜611、绝缘膜612中形成到达半导体层中的源区域及漏区域的开口。
在将开口形成于栅极绝缘层、绝缘膜611及绝缘膜612中的工序中，也可以使用本发明的管子来形成到达半导体层的源区域及漏区域的开口。或者，也可以使用本发明的管子在上层的绝缘膜612的相当于半导体层的源区域及漏区域上方形成开口，并以具有开口的绝缘膜612为掩模蚀刻绝缘膜611及栅极绝缘层，来形成到达半导体层的源区域及漏区域的开口。
开口的形状反映管子的形状，因此只要设定管子以能够获得所希望的形状，即可。可以采用柱状(角柱、圆柱、三棱柱)、针状等管子。另外，在形成开口之后，也可以以具有开口的绝缘层为掩模，对露出在开口底面的半导体层进行蚀刻来去除。
在图19A和19B中，本发明的管子也可以适用于电连接像素电极层630和源电极层或漏电极层644a、644b的开口。图19A和19B所示的显示装置示出了开口贯穿层叠的源电极层或漏电极层644b，从而源电极层或漏电极层644a露出在开口底面的例子。
在半导体层的源区域及漏区域露出了的开口中形成源电极层或漏电极层，从而可以使半导体层的源区域及漏区域和源电极层或漏电极层电连接。
薄膜晶体管可以以多个方法来制作。例如作为激活层，适用晶体半导体膜。在晶体半导体膜上中间夹着栅极绝缘膜设置栅电极。可以使用该栅电极对该激活层添加杂质元素。这样，由于进行使用栅电极的杂质元素的添加，所以不需要形成用于添加杂质元素的掩模。栅电极可以具有单层结构或叠层结构。杂质区域通过控制其浓度，可以成为高浓度杂质区域及低浓度杂质区域。将如此具有低浓度杂质区域的薄膜晶体管称作具有LDD(Lightly doped drain；轻掺杂漏)结构的TFT。此外，低浓度杂质区域可以与栅电极重叠地形成，将这种薄膜晶体管称作具有GOLD(Gate Overlaped LDD；栅极重叠轻掺杂漏)结构的TFT。此外，薄膜晶体管的极性通过将磷(P)等用于杂质区域来成为n型。当使薄膜晶体管的极性成为p型时，添加硼(B)等即可。然后，形成覆盖栅电极等的绝缘膜611以及绝缘膜612。通过使用混入于绝缘膜611(以及绝缘膜612)中的氢元素，可以使晶体半导体膜的悬空键终结。
为了进一步提高平整性，也可以形成绝缘层615作为层间绝缘层。作为绝缘层615，可以使用有机材料、无机材料或它们的叠层结构。例如，可以由选自氧化硅、氮化硅、氧氮化硅、氮氧化硅、氮化铝、氧氮化铝、氮含量比氧含量高的氮氧化铝、氧化铝、类金刚石碳(DLC)、聚硅氮烷、含氮碳(CN)、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)、矾土、含有其他无机绝缘材料的物质中的材料形成。另外，也可以使用有机绝缘材料。有机材料可以是光敏性或非光敏性的，可以使用聚酰亚胺、丙烯、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯并环丁烯、硅氧烷树脂等。此外，硅氧烷树脂相当于含有Si-O-Si键的树脂。硅氧烷由硅(Si)和氧(O)的键构成骨架结构。作为取代基，使用至少包含氢的有机基(例如烷基、芳香烃)。作为取代基，也可以使用氟基。或者，作为取代基，也可以使用至少包含氢的有机基和氟基。
另外，通过使用晶体半导体膜，可以在相同衬底上集成地形成像素区域和驱动电路区域。在此情况下，同时形成像素部中的晶体管和驱动电路区域608b中的晶体管。用于驱动电路区域608b的晶体管构成CMOS电路。构成CMOS电路的薄膜晶体管为GOLD结构，然而也可以使用如晶体管622的LDD结构。
在像素区域中的薄膜晶体管可以具有形成有一个沟道形成区域的单栅极结构，形成有两个沟道形成区域的双栅极结构，或形成有三个沟道形成区域的三栅极结构，而不局限于本实施方式。另外，在外围驱动电路区域中的薄膜晶体管也可以具有单栅极结构、双栅极结构、或三栅极结构。
此外，也可以适用于顶栅型(例如，正交错型)、底栅型(例如，反交错型)、具有中间夹栅极绝缘膜配置在沟道区域上下的两个栅电极层的双栅型、或者其他结构，而不局限于本实施方式所示的薄膜晶体管的制造方法。
接着，通过印刷法或液滴喷出法，覆盖像素电极层630地形成称作取向膜的绝缘层631。另外，如果使用丝网印刷法或胶版印刷法，则可以选择性地形成绝缘层631。然后，进行摩擦处理。如果采用液晶方式例如为VA方式，则有时不进行该摩擦处理。用作取向膜的绝缘层633也是与绝缘层631同样的。接着，通过液滴喷出法，将密封剂692形成在形成有像素的区域的周边区域603。
然后，中间夹间隔物637将设置有用作取向膜的绝缘层633、用作相对电极的导电层634、用作彩色滤光片的着色层635、偏振器641(也称作偏振片)及偏振器641的相对衬底695和作为TFT衬底的衬底600贴在一起，并且在其空隙设置液晶层632。由于本实施方式的液晶显示装置是透过型，所以在与衬底600的具有元件的表面相反一侧还提供偏振器(偏振片)643。偏振器可以由粘合层设置在衬底上。在密封剂中也可以混入有填充剂，并且还可以在相对衬底695上形成有屏蔽膜(黑矩阵)等。另外，在液晶显示装置为全彩色显示的情况下，由呈现红色(R)、绿色(G)、蓝色(B)的材料形成彩色滤光片等即可，而在液晶显示装置为单色显示的情况下，不形成着色层或者由呈现至少一种颜色的材料形成即可。
另外，当在背光灯中配置RGB的发光二极管(LED)等，并且采用通过时间分割进行彩色显示的继时加法混色法(field sequential method：场序制方式)时，有时不设置彩色滤光片。因为黑矩阵减少由晶体管或CMOS电路的布线引起的外光的反射，所以优选与晶体管或CMOS电路重叠地设置。另外，也可以与电容元件重叠地形成黑矩阵。这是因为可以防止构成电容元件的金属膜引起的反射的缘故。
作为形成液晶层的方法，可以采用分配器方式(滴落方式)或者注入法，该注入法是在将具有元件的衬底600和相对衬底695贴在一起后，利用毛细现象注入液晶的方法。当处理不容易适用注入法的大型衬底时，优选适用滴落法。
间隔物也可以通过散布几μm的粒子来设置，但在本实施方式中采用了在衬底的整个表面上形成树脂膜后，将它蚀刻加工来形成的方法。在使用旋涂器涂敷这种隔离物的材料后，通过曝光和显影处理将它形成为预定的图形。而且，通过用洁净烘箱等以150℃至200℃加热它并使它固化。这样制造的间隔物可以根据曝光和显影处理的条件而具有不同形状，但是，间隔物的形状优选为顶部平整的柱状，这样可以当与相对一侧的衬底贴在一起时，确保作为液晶显示装置的机械强度。其形状可以为圆锥、角锥等而没有特别的限制。
接着，在外部端子连接区域602中，在与像素区域电连接的端子电极层678a、678b上，中间夹着各向异性导电体层696提供作为连接用布线衬底的FPC694。FPC694具有传达来自外部的信号或电位的功能。通过上述工序，可以制造具有显示功能的液晶显示装置。
另外，晶体管所具有的布线、栅电极层、像素电极层630、以及作为相对电极层的导电层634可以由选自铟锡氧化物(ITO)、在氧化铟中混合了氧化锌(ZnO)的IZO(indium zinc oxide；铟锌氧化物)、在氧化铟中混合了氧化硅(SiO2)的导电材料、有机铟、有机锡、含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)、铝(Al)、铜(Cu)、银(Ag)等的金属、其合金或其金属氮化物中的材料形成。
也可以在偏振片和液晶层之间具有相位差板的状态下进行层叠。
另外，本实施方式虽然示出TN型液晶面板，但是上述工序也可以同样地应用于其他方式的液晶面板。例如，本实施方式可以应用于与玻璃衬底平行地施加电场来使液晶取向的横电场方式的液晶面板。另外，本实施方式可以应用于VA(Vertical Aligment；垂直取向)方式的液晶面板。
图37和图38示出VA型液晶面板的像素结构。图37是平面图，并且图38示出对应于在图37中所示的切断线I-J的截面结构。在以下说明中参照该两个图来进行说明。
在该像素结构中，在一个像素中具有多个像素电极，并且TFT连接到各个像素电极上。各个TFT形成为被不同的栅极信号驱动。换句话说，具有如下结构，即在进行了多象限设计的像素中独立控制施加给各个像素电极的信号。
像素电极层1624在开口(接触孔)1623中通过布线层1618与TFT1628连接。另外，像素电极层1626在开口(接触孔)1627中通过布线层1619与TFT1629连接。TFT1628的栅极布线层1602和TFT1629的栅电极层1603形成为彼此分离，以便不同的栅极信号供应到它们。另一方面，TFT1628和TFT1629共同使用用作数据线的布线层1616。开口(接触孔)1623也可以使用本发明的管子来形成。
像素电极层1624和像素电极层1626也可以如实施方式3所示那样，通过在转置衬底上形成具有导电性的光吸收膜之后照射激光，加工成所希望的形状来选择性地形成在被转置衬底上。这样，通过使用本发明，可以简化工序并防止材料的损失，从而可以低成本地生产率好地制造显示装置。
像素电极层1624和像素电极层1626的形状不同，并且被槽缝1625分离。包围以V字形扩展的像素电极层1624的外侧地形成有像素电极层1626。通过使用TFT1628及TFT1629改变施加给像素电极层1624和像素电极层1626的电压的时序，来控制液晶的取向。TFT1628由在衬底1600上的栅极布线层1602、栅极绝缘层1606、半导体层1608、具有一种导电类型的半导体层1610、布线层1616、以及布线层1618构成。TFT1629由在衬底1600上的栅极布线层1603、栅极绝缘层1606、半导体层1609、具有一种导电类型的半导体层1611、布线层1616、以及布线层1619构成。在布线层1616、1618、1619上形成有绝缘层1620和绝缘层1622。在相对衬底1601上形成有遮光膜1632、着色层1636、相对电极层1640。另外，在着色层1636和相对电极层1640之间形成有平整化膜1637，从而防止液晶层1650的液晶的取向无序。图39示出相对衬底一侧的结构。相对电极层1640是在不同像素之间共同使用的电极，并且形成有槽缝1641。通过将该槽缝1641配置为与像素电极层1624及像素电极层1626一侧的槽缝1625互相咬合，可以高效地产生倾斜电场来控制液晶的取向。以这种方式，可以根据位置改变液晶取向的方向，而扩大视角。在像素电极层1626上形成有取向膜1648，而在相对电极层1640上形成有取向膜1646。
这样，可以使用使有机化合物和无机化合物复合化了的复合材料作为像素电极层，来制造液晶面板。通过使用这种像素电极，不需要使用以铟为主要成分的透明导电膜而解除在原材料方面的难关。
本实施方式可以与上述实施方式1至3适当地自由地进行组合。
因此，借助于本发明可以在绝缘层中形成接触孔而不形成掩模，因而可以简化工序。另外，由于不必涂敷光致抗蚀剂等并曝光及显影，从而可以减少为了加工所需的原材料成本。而且，由于可以确实形成接触孔，从而可以实现半导体器件及显示装置的制造成品率的提高。
实施方式10
在本实施方式中，说明目的在于以进一步简化了的工序且低成本来制造的显示装置的例子。详细地说，说明将液晶显示元件用于显示元件的液晶显示装置。
在图18所示的显示装置中，在衬底250上的像素区域中设置有反交错型薄膜晶体管的晶体管220、像素电极层251、绝缘层252、绝缘层253、液晶层254、间隔物281、绝缘层235、相对电极层256、彩色滤光片258、黑矩阵257、相对衬底210、偏振片(偏振器)231、以及偏振片(偏振器)233，在衬底250上的密封区域中设置有密封剂282、端子电极层287、各向异性导电层288、以及FPC286。
在本实施方式中制造的作为反交错型薄膜晶体管的晶体管220的栅电极层、半导体层、源电极层、漏电极层、以及像素电极层251也可以如实施方式3所示那样形成，即通过在将使用导电材料或半导体材料的光吸收膜形成于转置衬底上之后照射激光，加工成所希望的形状来选择性地形成在被转置衬底上。如此使用本发明，可以简化工序并防止材料的损失，从而可以低成本地生产率好地制造显示装置。
在本实施方式中，使用非晶半导体作为半导体层，并且根据需要，形成具有一种导电类型的半导体层即可。在本实施方式中，层叠半导体层和非晶n型半导体层，所述非晶n型半导体层用作具有一种导电类型的半导体层。另外，可以制造形成有n型半导体层的n沟道型薄膜晶体管的NMOS结构、形成有p型半导体层的p沟道型薄膜晶体管的PMOS结构、以及n沟道型薄膜晶体管和p沟道型薄膜晶体管的CMOS结构。
另外，为了赋予导电性，通过掺杂来添加赋予导电性的元素，在半导体层中形成杂质区域，而可以形成n沟道型薄膜晶体管和p沟道型薄膜晶体管。也可以通过使用PH3气体进行等离子体处理，对半导体层赋予导电性，而代替形成n型半导体层。
在本实施方式中，晶体管220是n沟道型反交错型薄膜晶体管。此外，也可以使用在半导体层的沟道区域上设置有保护层的沟道保护型反交错型薄膜晶体管。
接着，说明背光灯装置360的结构。背光灯装置360包括作为发出光的光源361的冷阴极管、热阴极管、发光二极管、无机EL、有机EL、将光高效率地导入到导光板365的灯光反射器362、在全反射光的同时将光导入到整个面上的导光板365、减少明亮度不均匀的扩散板366、再利用泄漏到导光板365的下面的光的反射板364。
用于调整光源361的亮度的控制电路连接到背光灯装置360。通过来自控制电路的信号供给，可以控制光源361的亮度。
在本实施方式所示的图18中，如实施方式1及实施方式2所示那样使用管子来在绝缘层252、236中形成到达源电极层或漏电极层232的接触孔(开口)。
埋入绝缘层236地配置管子，并且利用物理力量在绝缘层236中形成第一开口，然后，从管子喷射蚀刻气体来进一步选择性地去除绝缘层252，以形成第二开口。因此，可以在绝缘层252、236中形成到达源电极层或漏电极层232的接触孔(开口)。
开口的形状反映管子及喷出蚀刻物质的排放口的形状，因此只要设定管子以能够获得所希望的形状，即可。可以采用柱状(角柱、圆柱、三棱柱)、针状等管子。另外，开口的深度方向可以根据在设置管子时的力量、以及设置管子的膜的强度来设定。另外，也可以通过设定蚀刻时间等的蚀刻条件来选择膜厚度方向的深度。当使用其末端尖锐的针状管子来将掩模设置为其一部分埋入导电层中时，可以形成在导电层中具有凹部的开口。在形成开口之后，也可以以具有开口的绝缘层为掩模，对露出在开口底面的导电层进行蚀刻来去除。
在本发明中，在绝缘层的开口形成区域与绝缘层接触地配置管子。因此，由于可以以物理方式设定绝缘层的开口形成区域，所以可以将开口确实形成在所希望的位置。据此，可以通过使用本发明成品率好地制造半导体器件、显示装置。
由于可以通过根据本发明选择性地在薄膜中形成开口而不采用光刻工序，所以可以缩减工序及材料。
通过在源电极层或漏电极层露出了的开口中形成像素电极层251，可以使源电极层或漏电极层和像素电极层251电连接。
另外，也可以在使用本发明的管子来在绝缘层252、236中形成开口之后，经过管子将液状膜形成材料(例如具有导电性的组合物)喷出在开口中，以形成像素导电层251。若开口很微细，则有液状膜形成材料因为表面张力的关系不容易确实填充到开口中的情况，但是，在采用本发明时，由于使用插入在开口中的管子将膜形成材料确实填充到开口中，所以可以形成膜而没有形状缺陷。
本实施方式可以与实施方式1至3适当地进行组合。
因此，借助于本实施方式可以在绝缘层中形成接触孔而不形成掩模，因而可以简化工序。另外，由于不必涂敷光致抗蚀剂等并曝光及显影，从而可以减少为了加工所需的原材料成本。而且，由于可以确实形成接触孔，从而可以实现半导体器件及显示装置的制造成品率的提高。
实施方式11
在本实施方式中，说明目的在于以进一步简化了的工序且低成本来制造的显示装置的一个例子。
图21示出了一种应用本发明的有源矩阵型电子纸。尽管图21示出了有源矩阵型，但本发明也可应用于无源矩阵型。
作为电子纸可以使用扭转球显示方式。扭转球显示方式是指这样一种方法，其中一个半球表面为黑色而另一半求表面为白色的球形粒子配置在第一电极层及第二电极层之间，并在第一电极层及第二电极层之间产生电位差来控制球形粒子的方向，以执行显示。
在衬底580上的晶体管581是非共面型薄膜晶体管，包括栅电极层582、栅极绝缘层584、布线层585a、布线层585b、以及半导体层586。另外，在形成于绝缘层583及绝缘层598中的开口中，布线层585b与第一电极层587a、587b接触并电连接。在第一电极层587a、587b和在相对衬底596上的第二电极层588之间设置有球形粒子589，该球形粒子589具有黑色区域590a及白色区域590b并在其周围包括充满了液体的空洞594，并且通过使用树脂等的填充剂595填充球形粒子589的周围(参照图21)。
在本实施方式中，栅电极层、半导体层、源电极层、漏电极层、以及电极层等也可以如实施方式3所示那样形成，即通过在将具有导电性的光吸收膜形成于转置衬底上之后照射激光，加工成所希望的形状来选择性地形成在被转置衬底上。通过使用本发明，可以简化工序，并可以防止材料的损失，从而可以实现低成本化。
在本实施方式中，如实施方式1及实施方式2所示，通过使用管子来在绝缘层583、598中形成到达布线层585b的接触孔(开口)。
埋入绝缘层598地配置管子，并且利用物理力量在绝缘层598中形成第一开口，然后，从管子喷射蚀刻气体来进一步选择性地去除绝缘层583，以形成第二开口。因此，可以在绝缘层583、598中形成到达布线层585b的接触孔(开口)。
由于开口形状反映管子及喷出蚀刻物质的排放口的形状，所以为了可获得所希望的形状而设置管子即可。可以采用柱状(角柱、圆柱、三棱柱等)、针状等的管子。另外，开口的深度方向可以根据设置管子时的力量和设置管子的膜的强度来设定。另外，也可以通过设定蚀刻时间等的蚀刻条件来选择膜厚度方向的深度。在本实施方式中示出了控制蚀刻条件以使绝缘层583的开口大于绝缘层598的开口的例子。若使用其末端尖锐的针状管子并且其一部分埋入导电层中地插入而设置管子，则可以形成在导电层中具有凹部的开口。另外，也可以在形成开口之后，使用具有开口的绝缘层作为掩模进行蚀刻来去除露出在开口底面的导电层。
在本发明中，在绝缘层的开口形成区域与绝缘层接触地配置管子。因此，由于可以以物理方式设定绝缘层的开口形成区域，所以可以将开口确实形成在所希望的位置。据此，可以通过使用本发明成品率好地制造半导体器件、显示装置。
由于可以通过采用本发明选择性地在薄膜中形成开口而不采用光刻工序，所以可以缩减工序及材料。
通过在布线层585b露出了的开口中形成第一电极层587a，可以使布线层585b和第一电极层587a电连接。
再者，也可以在使用本发明的管子来在绝缘层583、598中形成开口之后，经过管子将液状膜形成材料(例如具有导电性的组合物)喷出在开口中，以形成第一导电层587a。若开口很微细，则有液状膜形成材料因为表面张力的关系不容易确实填充到开口中的情况，但是，在采用本发明时，由于使用插入在开口中的管子将膜形成材料确实填充到开口中，所以可以形成膜而没有形状缺陷。
此外，还可以使用电泳元件代替扭转球。使用直径为10μm至200μm左右的微胶囊，该微胶囊中密封有透明液体、带正电的白色微粒和带负电的黑色微粒。在提供在第一电极层和第二电极层之间的微胶囊中，当由第一电极层和第二电极层施加电场时，白色微粒和黑色微粒各自移动到相反方向，从而可以显示白色或黑色。利用这种原理的显示元件就是电泳显示元件，其通常被称作电子纸。电泳显示元件具有比液晶显示元件高的反射率，从而不需要辅助灯，耗电量低，并且在昏暗的地方也能辨别显示部。另外，即使在电源未供应给显示部的情况下，也能够保持显示了一次的图像，因此当使具有显示功能的显示装置离电波发射源远时，也能够存储被显示的图像。
只要能够用作开关元件，则晶体管可以具有任意结构。作为半导体层，可以使用各种半导体如非晶半导体、晶体半导体、多晶半导体和微晶半导体等，或者也可以使用有机化合物形成有机晶体管。
在本实施方式中，具体示出了显示装置的结构是有源矩阵型的情况，但是本发明当然也可以应用于无源矩阵型显示装置。在无源矩阵型显示装置中，也可以通过以下步骤形成布线层或电极层等即可，即通过在将具有导电性的光吸收膜形成于转置衬底上之后照射激光，加工成所希望的形状来选择性地形成在被转置衬底上。
本实施方式可以与上述实施方式1至3适当地自由地进行组合。
因此，借助于本发明可以在绝缘层中形成接触孔而不形成掩模，因而可以简化工序。另外，由于不必涂敷光致抗蚀剂等并曝光及显影，从而可以减少为了加工所需的原材料成本。而且，由于可以确实形成接触孔，从而可以实现半导体器件及显示装置的制造成品率的提高。
实施方式12
接着，说明在根据实施方式4至11制造的显示面板上，安装用来驱动的驱动器电路的方式。
首先，使用图26A说明采用了COG方式的显示装置。在衬底2700上设置有用来显示文字和图像等的信息的像素部2701。将配备有多个驱动电路的衬底分成矩形，且分割后的驱动电路(也称作驱动器IC)2751安装在衬底2700上。图26A示出了安装多个驱动器IC2751并且在驱动器IC2751端部上安装FPC2750的方式。此外，也可以使分割的尺寸与像素部的信号线一侧的边长实质上相同，来将带子安装在单个驱动器IC的端部上。
另外，也可以采用TAB方式。在此情况下，如图26B所示那样贴合多个带子，且将驱动器IC安装在该带子上即可。相似于COG方式的情况，也可以将单个驱动器IC安装在单个带子上。在此情况下，从强度上来看，优选一起贴合用来固定驱动器IC的金属片等。
从提高生产率的观点来看，优选将这些安装在显示面板上的多个驱动器IC形成在一边长为300mm至1000mm的矩形衬底上。
换言之，在衬底上形成以驱动电路部和输入输出端子为一个单元的多个电路图形，并最终分割使用即可。考虑到像素部的一边长或像素间距，将驱动器IC可以形成为长边具有15mm至80mm且短边具有1mm至6mm的矩形，或者其长度可以形成为像素区域的一边长或着像素部的一边长加各驱动电路的一边长的长度。
驱动器IC在外部尺寸方面胜于IC芯片的优点是长边的长度。当采用长边长度为15mm至80mm的驱动器IC时，为了根据像素部安装所需的驱动器IC的数目少于采用IC芯片时的数目。因此，可以提高制造成品率。另外，当在玻璃衬底上形成驱动器IC时，由于对用作母体的衬底的形状没有限制，所以不会降低生产率。与从圆形硅片取得IC芯片的情况相比，这是一个很大的优点。
另外，当扫描线驱动电路3702如图25B所示那样集成地形成在衬底上时，形成有信号线一侧的驱动电路的驱动器IC被安装在像素部3701外侧的区域上。这些驱动器IC是信号线一侧的驱动电路。为了形成对应于RGB全彩色的像素区域，XGA级要求3072个信号线，而UXGA级要求4800个信号线。以这样的数目形成的信号线在像素部3701的端部分成几个区域块来形成引出线，并根据驱动器IC的输出端子的间距而聚集。
驱动器IC优选由形成在衬底上的晶体半导体形成，并且该晶体半导体优选通过照射连续发光的激光来形成。因此，使用连续发光的固体激光器或气体激光器作为产生所述激光的振荡器。当采用连续发光的激光器时，可以使用晶体缺陷少且粒径大的多晶半导体层来制造晶体管。此外，由于迁移度或响应速度良好，所以能够实现高速驱动，从而与以前相比可以进一步提高元件工作频率。并且，由于特性不均匀很小而可以得到高可靠性。另外，优选使晶体管的沟道长度方向和激光的扫描方向一致，以便进一步提高工作频率。这是因为在用连续发光激光器进行激光晶化的工序中，当晶体管的沟道长度方向与对于衬底的激光扫描方向实质上平行(优选为-30度以上至30度以下)时，可以得到最高迁移度的缘故。此外，沟道长度方向与在沟道形成区域中的电流流动方向，即电荷所移动的方向一致。这样制造的晶体管具有由其中晶粒在沟道长度方向上延伸存在的多晶半导体层构成的激活层，这意味着晶粒界面实质上沿沟道方向形成。
为了执行激光晶化，优选将激光大幅度缩窄，其激光形状(射束点)的宽度优选为与驱动器IC的短边相同的宽度，实质上为1mm以上至3mm以下。此外，为了对被照射体确保足够且有效的能量密度，激光照射区域优选为线形。但此处所用的“线形”指的不是严格意义上的线条，而是具有大纵横比的长方形或长椭圆形。例如，指的是纵横比为2以上(优选为10以上至10000以下)的。这样，通过使激光形状(射束点)的宽度与驱动器IC的短边长相同，可以提供提高了生产率的显示装置的制造方法。
如图26A和26B所示，可以安装驱动器IC作为扫描线驱动电路及信号线驱动电路这双方。在此情况下，优选在扫描线一侧和信号线一侧采用具有不同规格的驱动器IC。
在像素区域中，信号线和扫描线交叉而形成矩阵，且对应于各个交叉部地配置晶体管。本发明的技术方案在于，使用以非晶半导体或半晶半导体为沟道部的TFT作为配置在像素区域中的晶体管。通过等离子体CVD法或溅射法等的方法来形成非晶半导体。能够用等离子体CVD法以300℃以下的温度形成半晶半导体，例如，即使在采用外寸为550×650mm的无碱玻璃衬底的情况下，也在短时间内形成为了形成晶体管所需要的膜厚度。这种制造技术的特征当制造大屏幕显示装置时很有效。另外，关于半晶TFT，通过由SAS构成沟道形成区域，可以获得2cm2/V·sec至10cm2/V·sec的场效应迁移率。当采用本发明时，由于可以控制性好地形成具有所希望的形状的图形，所以可以稳定地形成微细的布线，而不产生短路等缺陷。这样，可以制造实现了系统型面板(system onpanel)的显示面板。
通过使用由SAS构成半导体层的TFT，扫描线一侧驱动电路也可以集成地形成在衬底上。在使用由AS构成半导体层的TFT的情况下，优选安装驱动器IC作为扫描线一侧驱动电路及信号线一侧驱动电路双方。
在此情况下，优选在扫描线一侧和信号线一侧使用具有不同规格的驱动器IC。例如，构成扫描线一侧的驱动器IC的晶体管被要求大约30V的耐压性，但驱动频率为100kHz以下，不太要求高速工作。因此，优选将构成扫描线一侧的驱动器IC的晶体管的沟道长度(L)设定得足够长。另一方面，信号线一侧的驱动器IC的晶体管具有大约12V的耐压性即可，但驱动频率在3V下大约为65MHz，被要求高速工作。因此，优选以微米规则设定构成驱动器IC的晶体管的沟道长度等。
对驱动器IC的安装方法没有特别的限制，可以采用诸如COG法、引线键合法、或TAB法。
通过将驱动器IC的厚度设定为与相对衬底相同的厚度，它们之间的高度实质上相同，这有助于显示装置整体的薄型化。另外，通过各个衬底由同一性质的材料制造，即使在显示装置中发生温度变化，也不产生热应力，不会损失由TFT组成的电路的特性。而且，如本实施方式所示，通过以比IC芯片长的驱动器IC安装驱动电路，可以相对于一个像素区域减少所安装的驱动器IC的数目。
如上所述，可以将驱动电路组合到显示面板上。
实施方式13
本实施方式示出如下例子：在根据实施方式4至11制造的显示面板(EL显示面板、液晶显示面板)中由非晶半导体或SAS形成半导体层，并且在衬底上形成扫描线一侧驱动电路。
图31示出由使用SAS的n沟道型TFT构成的扫描线一侧驱动电路的框图，其中可以得到1cm2/V·sec至15cm2/V·sec的场效应迁移率。
在图31中，附图标记8500所示的区域块相当于输出一级取样脉冲的脉冲输出电路，并且移位寄存器由n个脉冲输出电路构成。附图标记8501表示缓冲电路，并且其端部连接有像素8502。
图32示出脉冲输出电路8500的具体结构，其中电路由n沟道型TFT8601至8613构成。此时，TFT的尺寸通过考虑使用SAS的n沟道型TFT的工作特性来决定即可。例如，当将沟道长度设定为8μm时，沟道宽度可以设定为10μm至80μm的范围。
另外，图33示出缓冲电路8501的具体结构。缓冲电路也同样地由n沟道型TFT8620至8635构成。此时，TFT的尺寸通过考虑使用SAS的n沟道型TFT的工作特性来决定即可。例如，当沟道长度设定为10μm时，沟道宽度可以设定为10μm至1800μm的范围。
为了实现这种电路，需要通过布线使TFT相连接。
如上那样，可以将驱动电路组合到显示面板上。
实施方式14
使用图16来说明本实施方式。图16示出了使用根据本发明制造的TFT衬底2800来构成EL显示模块的一个例子。在图16中，在TFT衬底2800上形成有由像素构成的像素部。
在图16中，在像素部的外侧且在驱动电路和像素之间提供有与形成在像素中的TFT相同的TFT、或者通过将其TFT的栅极连接到源极或漏极并以与二极管相同的方式工作的保护电路部2801。由单晶半导体形成的驱动器IC、在玻璃衬底上由多晶半导体膜形成的保留驱动器(stick driver)IC、或由SAS形成的驱动电路等应用于驱动电路2809。
TFT衬底2800中间夹着通过液滴喷出法形成的间隔物2806a和间隔物2806b，固定到密封衬底2820。间隔物优选被提供，以便当衬底薄或像素部的面积增加时，也将两个衬底之间的间隔保持为恒定。在分别连接到TFT2802、TFT2803的发光元件2804、发光元件2805上、且在TFT衬底2800和密封衬底2820之间的空间，可以填充至少相对于可见区域的光具有透光性的树脂材料，并进行固化，或者也可以填充被无水化了的氮或惰性气体。
图16示出了发光元件2804和发光元件2805具有顶部发射结构的情况，其中在图中的箭头所示的方向上发射光。通过以像素为红色、绿色、蓝色来改变各像素的发光颜色，可以执行多彩色显示。另外，此时，通过在密封衬底2820一侧形成对应于各种颜色的着色层2807a、2807b和2807c，来可以提高发射到外部的光的颜色纯度。此外，也可以以像素为白色发光元件并与着色层2807a、2807b和2807c组合。
作为外部电路的驱动电路2809，通过布线衬底2810连接到提供在外部电路衬底2811的一端处的扫描线或信号线连接端子。此外，也可以具有以下结构：与在其上形成有绝缘层2815的TFT衬底2800接触或靠近地设置用来将热量传导到装置外的作为管状高效热传导装置的散热管2813和散热板2812，以提高散热效果。
另外，图16示出了顶部发射的EL模块，但也可以通过改变发光元件的结构或外部电路衬底的设置而采用底部发射结构。当然，也可以采用双向发射结构，其中，光从顶面和底面双侧发射。在采用顶部发射结构的情况下，也可以着色成为隔离墙的绝缘层并将它用作黑矩阵。可以通过液滴喷出法来形成该隔离墙，并且通过将颜料类黑色树脂和碳黑等混合到诸如聚酰亚胺等的树脂材料中来形成即可，还可以采用其叠层。
此外，在EL显示模块中，也可以用相位差板或偏振片来遮挡从外部入射的光的反射光。在顶部发射型显示装置中，也可以着色成为隔离墙的绝缘层，并将它用作黑矩阵。也可以通过液滴喷出法等来形成该隔离墙，并且也可以使用颜料类黑色树脂，将碳黑等混合到聚酰亚胺等的树脂材料中，还可以采用其叠层。也可以通过液滴喷出法将不同的材料多次喷出到同一区域，来形成隔离墙。作为相位差板，使用λ/4板和λ/2板，并设计成能够控制光即可。作为其结构，从TFT元件衬底一侧依次层叠发光元件、密封衬底(密封剂)、相位差板(λ/4板)、相位差板(λ/2板)、以及偏振片，其中，从发光元件发射的光通过它们从偏振片一侧发射到外部。将所述相位差板或偏振片提供在光发射的一侧即可，或在光从双方发射的双向发射型显示装置中，也可以提供在双方。此外，也可以在偏振片的外侧提供抗反射膜。据此，可以显示更精细的图像。
在TFT衬底2800中，可以通过使用密封剂或具有粘结性的树脂将树脂薄膜贴合到形成有像素部的一侧，来形成密封结构。虽然在本实施方式中示出了使用玻璃衬底的玻璃密封，但也可以采用诸如使用树脂的树脂密封、使用塑料的塑料密封、以及使用薄膜的薄膜密封等的各种密封方法。在树脂薄膜的表面上，优选提供防止透过水蒸气的气体阻挡膜。通过采用薄膜密封结构，可以进一步谋求薄型化及轻量化。
本实施方式可以与实施方式1至8、实施方式12和13分别组合来实施。
实施方式15
使用图20A和20B来说明本实施方式。图20A和20B示出了用根据本发明制造的TFT衬底2600来构成液晶显示模块的一个例子。
图20A示出了液晶显示模块的一个例子，其中，TFT衬底2600和相对衬底2601被密封剂2602固定，且在它们之间提供有像素部2603和液晶层2604，以形成显示区域。为了执行彩色显示，着色层2605是必须的。在RGB方式的情况下，根据各像素提供对应于红、绿、蓝各种颜色的着色层。TFT衬底2600和相对衬底2601的外侧设置有偏振片2606、偏振片2607、以及扩散板2613。光源由冷阴极管2610和反射板2611构成。电路衬底2612通过柔性线路板2609与TFT衬底2600的布线电路部2608连接，并且组合有诸如控制电路和电源电路等外部电路。另外，也可以在偏振片和液晶层之间具有相位差板的状态下层叠它们。
液晶显示模块可以采用TN(扭曲向列相)模式、IPS(平面内转换)模式、FFS(边缘场转换)模式、MVA(多畴垂直取向)模式、PVA(垂直取向构型)模式、ASM(轴对称排列微单元)模式、OCB(光补偿双折射)模式、FLC(铁电性液晶)模式、AFLC(反铁电性液晶)模式等。
图20B示出了一个例子，其中将OCB模式应用于图20A的液晶显示模块，并成为FS-LCD(Field sequential-LCD；场序液晶显示器)。FS-LCD在一帧期间内分别执行红色、绿色、以及蓝色发光，通过时间分割合成图像，而能够执行彩色显示。而且，用发光二极管或冷阴极管等来执行各种发光，因而不需要彩色滤光片。因此，由于不需要排列提供三原色的彩色滤光片来限定各种颜色的显示区域，所以哪个区域都可以执行三种颜色的显示。另一方面，由于在一帧期间内执行三种颜色的发光，所以要求液晶高速响应。当将用FS方式的FLC模式及OCB模式应用于本发明的显示装置时，可以完成高功能且高图像质量的显示装置或液晶电视装置。
OCB模式的液晶层具有所谓的π单元结构。在π单元结构中，液晶分子被取向成其预倾角相对于有源矩阵衬底和相对衬底之间的中心面对称。当对衬底之间未施加电压时，π单元结构中的取向是倾斜取向，且当施加电压时转变成弯曲取向。该弯曲取向为白色显示。而且，若进一步施加电压，弯曲取向的液晶分子取向为垂直于两个衬底，并且处于不透过光的状态。另外，通过使用OCB模式，可以实现比常规的TN模式高大约10倍的响应速度。
另外，作为一种对应于FS方式的模式，还可以采用HV(Half V)-FLC和SS(Surface Stabilized)-FLC等，这些模式采用能够高速工作的铁电性液晶(FLC)。OCB模式可以使用粘度比较低的向列相液晶，而HV-FLC或SS-FLC可以使用具有铁电相的近晶相液晶。
另外，通过使液晶显示模块的单元间隙变窄，来使液晶显示模块的光学响应速度高速化。或者，通过降低液晶材料的粘度，也可以实现高速化。在TN模式液晶显示模块的像素区域的像素间距为30μm以下的情况下，所述高速化更为有效。另外，通过使用只在一瞬间提高(或降低)外加电压的过驱动(overdrive)方法，能够进一步实现高速化。
图20B的液晶显示模块是透射型液晶显示模块，其中提供有红色光源2910a、绿色光源2910b、以及蓝色光源2910c作为光源。为了控制红色光源2910a、绿色光源2910b、以及蓝色光源2910c的接通(ON)或关断(OFF)，光源设置有控制部2912。各种颜色的发光被控制部2912控制，光入射液晶，并通过时间分割合成图像，从而执行彩色显示。
本实施方式能够与实施方式1至3、实施方式9至13组合来实施。
实施方式16
通过使用根据本发明制造的显示装置，可以完成电视装置(也简单地称作电视机、或电视接收机)。图27为示出了电视装置的主要结构的框图。
图25A是示出了根据本发明的显示面板的结构的平面图，其中在具有绝缘表面的衬底2700上形成有以矩阵状排列像素2702的像素部2701、扫描线一侧输入端子2703、信号线一侧输入端子2704。像素数量可以根据各种标准来设定，若是XGA且用RGB的全彩色显示，像素数量是1024×768×3(RGB)，若是UXGA且用RGB的全彩色显示，像素数量是1600×1200×3(RGB)，若对应于全规格高清晰画质且用RGB的全彩色显示，像素数量是1920×1080×3(RGB)即可。
像素2702是通过从扫描线一侧输入端子2703延伸的扫描线和从信号线一侧输入端子2704延伸的信号线交叉，以矩阵状排列的。像素部2701中的每一个像素具有开关元件和连接于该开关元件的像素电极层。开关元件的典型实例是TFT。通过将TFT的栅电极层一侧连接到扫描线并将TFT的源极或漏极一侧连接到信号线，能够利用从外部输入的信号独立地控制每一个像素。
图25A示出了用外部驱动电路控制输入到扫描线及信号线的信号的一种显示面板的结构。如图26A所示，也可以通过COG(玻璃上芯片安装)方式将驱动器IC2751安装在衬底2700上。此外，作为其它安装方式，也可以使用图26B所示的TAB(带式自动接合)方式。驱动器IC既可以是形成在单晶半导体衬底上的，又可以是在玻璃衬底上由TFT形成电路的。在图26A和26B中，驱动器IC2751与FPC2750连接。
此外，当由具有结晶性的半导体形成设置在像素中的TFT时，如图25B所示，也可以在衬底3700上形成扫描线一侧驱动电路3702。在图25B中，像素部3701通过与图25A同样地使用连接到信号线一侧驱动电路3704的外部驱动电路来控制。在设置在像素中的TFT由迁移度高的多晶(微晶)半导体或单晶半导体等形成的情况下，如图25C所示，也可以在衬底4700上集成地形成像素部4701、扫描线驱动电路4702和信号线驱动电路4704。
作为图27中的显示面板，可以举出如下情况：如图25A所示的结构那样只形成像素部901，并且扫描线一侧驱动电路903和信号线一侧驱动电路902通过如图26B所示的TAB方式安装或通过如图26A所示的COG方式安装；如图25B所示，形成TFT，来在衬底上形成像素部901和扫描线一侧驱动电路903，并且分别安装信号线一侧驱动电路902作为驱动器IC；如图25C所示，将像素部901、信号线一侧驱动电路902和扫描线一侧驱动电路903集成地形成在衬底上；等等。但是，可以采用任一方式。
在图27中，作为其他外部电路的结构，在图像信号的输入一侧包括放大调谐器904所接收的信号中的图像信号的图像信号放大电路905、将从其中输出的信号转换为与红、绿和蓝每种颜色对应的颜色信号的图像信号处理电路906、以及将其图像信号转换成驱动器IC的输入规格的控制电路907等。控制电路907将信号分别输出到扫描线一侧和信号线一侧。在进行数字驱动的情况下，也可以具有如下结构，即在信号线一侧设置信号分割电路908并且将输入数字信号分成m个来提供。
调谐器904所接收的信号中的声音信号被传送到声音信号放大电路909，并且其输出通过声音信号处理电路910提供到扬声器913。控制电路911从输入部912接收接收站(接收频率)和音量的控制信息，并且将信号传送到调谐器904或声音信号处理电路910。
如图28A和28B所示，将这种显示模块嵌入在框体中，从而可以完成电视装置。通过使用液晶显示模块作为显示模块，可以完成液晶电视装置。通过使用EL显示模块，也可以制造EL电视装置、等离子体电视装置或电子纸等。在图28A中，由显示模块形成主屏2003，并且作为其辅助设备提供有扬声器部2009和操作开关等。这样，根据本发明可以完成电视装置。
在框体2001中组合有显示用面板2002，并且可以由接收器2005接收普通的电视广播，而且，可以通过调制解调器2004连接到采用有线或无线方式的通讯网络，来进行单方向(从发送者到接收者)或双方向(在发送者和接收者之间或在接收者之间)的信息通信。可以使用安装在框体中的开关或分别提供的遥控器2006来操作电视装置，并且还可以在该遥控器中也提供有用于显示输出信息的显示部2007。
另外，除了主屏2003之外，电视装置也可以包括由第二显示用面板形成的子屏2008来显示频道或音量等。在这种结构中，可以使用本发明的液晶显示用面板形成主屏2003及子屏2008，并且可以使用视野角良好的EL显示用面板形成主屏2003，而使用能够较低耗电量显示的液晶显示用面板形成子屏。另外，为了优先降低耗电量，可以使用液晶显示用面板形成主屏2003，并且使用EL显示用面板形成子屏并使子屏可以闪亮和闪灭。通过使用本发明，甚至当使用这种大尺寸衬底并且使用许多TFT和电子部件时，也可以形成廉价的显示装置。
图28B示出了具有例如为20英寸至80英寸的大型显示部的电视装置，其包括框体2010、显示部2011、作为操作部的遥控装置2012、以及扬声器部2013等。将本发明应用于显示部2011的制造中。图28B的电视装置是挂壁式的，所以不需要大的设置空间。
当然，本发明不局限于电视装置，并且可以应用于各种各样的用途，如个人计算机的监视器、以及格外大面积的显示媒体如火车站或机场等中的信息显示板或者街头上的广告显示板等。
本实施方式可以与上述实施方式1至15适当地自由地进行组合。
实施方式17
作为根据本发明的电子设备，可以举出电视装置(简单地称作电视，或者电视接收机)、如数码相机和数码摄像机等的影像拍摄装置、便携式电话机(简单地称作移动电话机、手机)、PDA等的便携式信息终端、便携式游戏机、用于计算机的监视器、计算机、汽车音响等的声音再现装置、以及家用游戏机等的具备记录媒体的图像再现装置等。对于其具体例子将参照图29A至29E来说明。
图29A所示的便携式信息终端设备，包括主体9201、显示部9202等。对于显示部9202可以应用本发明的显示装置。其结果，可以以简化了的工序且低成本来制造，所以可以廉价提供便携式信息终端设备。
图29B所示的数码摄像机，包括显示部9701、显示部9702等。对于显示部9701可以应用本发明的显示装置。其结果，可以以简化了的工序且低成本来制造，所以可以廉价提供数码摄像机。
图29C所示的移动电话机，包括主体9101、显示部9102等。对于显示部9102可以应用本发明的显示装置。其结果，可以以简化了的工序且低成本来制造，所以可以廉价提供移动电话机。
图29D所示的便携式电视装置，包括主体9301、显示部9302等。对于显示部9302可以应用本发明的显示装置。其结果，可以以简化了的工序且低成本来制造，所以可以廉价提供电视装置。此外，可以将本发明的显示装置广泛地应用于如下电视装置：安装到移动电话机等的便携式终端的小型电视装置；能够搬运的中型电视装置；以及大型电视装置(例如40英寸以上)。
图29E所示的便携式计算机，包括主体9401、显示部9402等。对于显示部9402可以应用本发明的显示装置。其结果，可以以简化了的工序且低成本来制造，所以可以廉价提供计算机。
这样，通过采用本发明的显示装置，可以廉价地提供电子设备。本实施方式可以与上述的实施方式1至16适当地自由地进行组合。
本说明书根据2006年10月12日在日本专利局受理的日本专利申请号2006-279206而制作，所述申请内容包括在本说明书中。

Claims (18)

1.一种半导体器件的制造方法，包括以下步骤：
形成第一导电层；
在所述第一导电层上形成绝缘层；
配置与所述绝缘层接触的管子；
通过所述管子向所述绝缘层供应处理剂，以在所述绝缘层中形成到达所述第一导电层的开口；以及
至少在所述开口中形成与所述第一导电层接触的第二导电层。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，通过经所述管子放出包含导电材料的组合物来形成所述第二导电层。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述处理剂在从所述管子被放出之后，通过所述管子被吸附并被除去。
4.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述管子为针状。
5.根据权利要求1所示的半导体器件的制造方法，其特征在于，所述处理剂是蚀刻气体或蚀刻液。
6.一种半导体器件的制造方法，包括以下步骤：
形成第一导电层；
在所述第一导电层上形成第一绝缘层；
在所述第一绝缘层上形成第二绝缘层；
在所述第二绝缘层中戳入管子以形成第一开口；
通过所述管子向所述第一绝缘层供应处理剂，以在所述第一绝缘层中形成到达所述第一导电层的第二开口；以及
至少在所述第一开口及所述第二开口中形成与所述第一导电层接触的第二导电层。
7.根据权利要求6所述的半导体器件的制造方法，其特征在于，通过经所述管子放出包含导电材料的组合物来形成所述第二导电层。
8.根据权利要求6所述的半导体器件的制造方法，其特征在于，所述处理剂在从所述管子被放出之后，通过所述管子被吸附并被除去。
9.根据权利要求6所述的半导体器件的制造方法，其特征在于，所述管子为针状。
10.根据权利要求6所示的半导体器件的制造方法，其特征在于，所述处理剂是蚀刻气体或蚀刻液。
11.一种半导体器件的制造方法，包括以下步骤：
形成栅电极层；
形成与所述栅电极层邻接的栅极绝缘层；
形成与所述栅极绝缘层邻接的半导体层；
形成与所述半导体层邻接的源电极层及漏电极层；
在所述源电极层及所述漏电极层上形成绝缘层；
配置与所述绝缘层接触的管子；
通过经所述管子给所述绝缘层供应处理剂，以在所述绝缘层中形成到达所述源电极层或所述漏电极层的开口；以及
至少在所述开口中形成与所述源电极层或所述漏电极层接触的像素电极层。
12.根据权利要求11所述的半导体器件的制造方法，其特征在于，所述处理剂在从所述管子被放出之后，通过所述管子被吸附并被除去。
13.根据权利要求11所述的半导体器件的制造方法，其特征在于，所述管子为针状。
14.根据权利要求11所示的半导体器件的制造方法，其特征在于，所述处理剂是蚀刻气体或蚀刻液。
15.一种半导体器件的制造方法，包括以下步骤：
形成具有源极区域及漏极区域的半导体层；
在所述半导体层上形成栅极绝缘层；
在所述栅极绝缘层上形成栅电极层；
在所述栅电极层上形成绝缘层；
使用第一管子在所述绝缘层中形成第一开口；
通过经所述第一管子向所述绝缘层供应处理剂，以在所述绝缘层及所述栅极绝缘层中形成到达所述源极区域的第二开口；
至少在所述第一开口及所述第二开口中形成与所述源极区域接触的源电极层；
使用第二管子在所述绝缘层中形成第三开口；
通过经所述第二管子向所述绝缘层供应处理剂，以在所述绝缘层及所述栅极绝缘层中形成到达所述漏极区域的第四开口；以及
至少在所述第三开口及所述第四开口中形成与所述漏极区域接触的漏电极层。
16.根据权利要求15所述的半导体器件的制造方法，其特征在于，所述处理剂在从所述第一管子及所述第二管子被放出之后，通过所述第一管子及所述第二管子被吸附并被除去。
17.根据权利要求15所述的半导体器件的制造方法，其特征在于，所述第一管子及所述第二管子各自为针状。
18.根据权利要求15所述的半导体器件的制造方法，其特征在于，所述处理剂是蚀刻气体或蚀刻液。
CN2007101819072A 2006-10-12 2007-10-12 显示装置的制造方法以及蚀刻设备 Expired - Fee Related CN101162703B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-279206 2006-10-12
JP2006279206 2006-10-12
JP2006279206 2006-10-12

Publications (2)

Publication Number Publication Date
CN101162703A CN101162703A (zh) 2008-04-16
CN101162703B true CN101162703B (zh) 2012-05-30

Family

ID=39297589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101819072A Expired - Fee Related CN101162703B (zh) 2006-10-12 2007-10-12 显示装置的制造方法以及蚀刻设备

Country Status (3)

Country Link
US (1) US7968453B2 (zh)
KR (1) KR101414125B1 (zh)
CN (1) CN101162703B (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7877895B2 (en) * 2006-06-26 2011-02-01 Tokyo Electron Limited Substrate processing apparatus
KR101421167B1 (ko) * 2008-05-06 2014-07-21 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
JP4618337B2 (ja) 2008-06-17 2011-01-26 ソニー株式会社 表示装置およびその製造方法、ならびに半導体装置およびその製造方法
US20090315027A1 (en) * 2008-06-24 2009-12-24 Casio Computer Co., Ltd. Light emitting device and manufacturing method of light emitting device
KR20100043011A (ko) * 2008-10-17 2010-04-27 세이코 엡슨 가부시키가이샤 유기 ｅｌ 장치, 유기 ｅｌ 장치의 제조 방법, 전자 기기
TWI655780B (zh) * 2008-11-07 2019-04-01 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
EP2284891B1 (en) * 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US8712571B2 (en) * 2009-08-07 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for wireless transmission of diagnostic information
KR101893128B1 (ko) 2009-10-21 2018-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
WO2011102233A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112011100841B4 (de) 2010-03-08 2021-11-25 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
JP5912466B2 (ja) * 2010-12-10 2016-04-27 株式会社半導体エネルギー研究所 発光素子の駆動方法
JP5728954B2 (ja) * 2011-01-13 2015-06-03 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN102709388A (zh) * 2012-05-08 2012-10-03 常州天合光能有限公司 一种实现太阳能电池选择性发射极的方法
CN102779907B (zh) * 2012-08-14 2015-08-19 常州天合光能有限公司 高效异质结电池的制备方法
JP6186697B2 (ja) 2012-10-29 2017-08-30 セイコーエプソン株式会社 有機ｅｌ装置の製造方法、有機ｅｌ装置、電子機器
US9383512B2 (en) * 2012-12-31 2016-07-05 Infinera Corporation Light absorption and scattering devices in a photonic integrated circuit that minimize optical feedback and noise
JP6029522B2 (ja) * 2013-04-16 2016-11-24 東京エレクトロン株式会社 パターンを形成する方法
US20150011073A1 (en) * 2013-07-02 2015-01-08 Wei-Sheng Lei Laser scribing and plasma etch for high die break strength and smooth sidewall
KR20150010065A (ko) * 2013-07-18 2015-01-28 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
CN103413782B (zh) * 2013-07-23 2015-08-26 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示面板
CN103715228B (zh) * 2013-12-26 2016-04-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103955012B (zh) * 2014-04-22 2015-11-18 南京理工大学 一种增加氧化钒薄膜近红外波段透射率的方法及由其制备的氧化钒薄膜
KR102360783B1 (ko) 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
US9299853B1 (en) * 2014-09-16 2016-03-29 Eastman Kodak Company Bottom gate TFT with multilayer passivation
KR102284756B1 (ko) 2014-09-23 2021-08-03 삼성디스플레이 주식회사 디스플레이 장치
US9985139B2 (en) 2014-11-12 2018-05-29 Qualcomm Incorporated Hydrogenated p-channel metal oxide semiconductor thin film transistors
US9685542B2 (en) 2014-12-30 2017-06-20 Qualcomm Incorporated Atomic layer deposition of P-type oxide semiconductor thin films
US9647135B2 (en) * 2015-01-22 2017-05-09 Snaptrack, Inc. Tin based p-type oxide semiconductor and thin film transistor applications
US11056541B2 (en) 2016-04-06 2021-07-06 Samsung Display Co., Ltd. Organic light-emitting device
CN107293482B (zh) * 2017-06-14 2021-03-23 成都海威华芯科技有限公司 一种氮化镓高电子迁移率晶体管栅电极的制作方法
KR102423192B1 (ko) 2017-09-06 2022-07-21 삼성디스플레이 주식회사 폴딩 가능한 디스플레이 장치 및 그 제조방법
CN111356522B (zh) * 2017-10-30 2022-07-22 国立大学法人信州大学 过滤器成形体的制造方法
CN107799673A (zh) * 2017-10-31 2018-03-13 合肥鑫晟光电科技有限公司 一种有机电致发光器件及制备方法、显示装置
US11244841B2 (en) 2017-12-01 2022-02-08 Elemental Scientific, Inc. Systems for integrated decomposition and scanning of a semiconducting wafer
CN108921115B (zh) * 2018-07-10 2022-04-22 京东方科技集团股份有限公司 超声波指纹识别传感器及其制作方法
CN210110300U (zh) * 2019-08-16 2020-02-21 北京京东方技术开发有限公司 像素驱动电路、阵列基板和显示装置
TWI743539B (zh) * 2019-08-22 2021-10-21 友達光電股份有限公司 背光模組及其適用的顯示裝置
CN111970838B (zh) * 2020-08-24 2021-09-21 泉州市创智工业设计服务有限公司 一种用于生产电路板的蚀刻机
US11749539B1 (en) 2020-08-26 2023-09-05 Rockwell Collins, Inc. Maskless etching of electronic substrates via precision dispense process
JP2022124908A (ja) * 2021-02-16 2022-08-26 東京エレクトロン株式会社 エッチング方法及びエッチング装置
CN113054130B (zh) * 2021-03-04 2022-06-10 深圳市华星光电半导体显示技术有限公司 显示面板的制备方法
CN113675722A (zh) * 2021-07-14 2021-11-19 威科赛乐微电子股份有限公司 一种Cap layer层蚀刻优化方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2787646B2 (ja) * 1992-11-27 1998-08-20 三菱電機株式会社 半導体装置の製造方法
US5271798A (en) 1993-03-29 1993-12-21 Micron Technology, Inc. Method for selective removal of a material from a wafer's alignment marks
JPH08250743A (ja) * 1995-03-07 1996-09-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3740207B2 (ja) * 1996-02-13 2006-02-01 大日本スクリーン製造株式会社 基板表面に形成されたシリカ系被膜の膜溶解方法
JP3236266B2 (ja) 1998-10-27 2001-12-10 鹿児島日本電気株式会社 パターン形成方法
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6861670B1 (en) * 1999-04-01 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multi-layer wiring
US6290863B1 (en) * 1999-07-31 2001-09-18 Micron Technology, Inc. Method and apparatus for etch of a specific subarea of a semiconductor work object
US6372636B1 (en) * 2000-06-05 2002-04-16 Chartered Semiconductor Manufacturing Ltd. Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
DE10053198C2 (de) * 2000-10-26 2003-01-02 Infineon Technologies Ag Verfahren zum lokalen Ätzen
TWI232991B (en) * 2002-11-15 2005-05-21 Nec Lcd Technologies Ltd Method for manufacturing an LCD device
EP1592053B1 (en) * 2003-02-05 2011-08-24 Semiconductor Energy Laboratory Co., Ltd. Wiring fabricating method
JPWO2004070823A1 (ja) * 2003-02-05 2006-06-01 株式会社半導体エネルギー研究所 表示装置の作製方法
WO2004070819A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
JP4549866B2 (ja) * 2003-02-05 2010-09-22 株式会社半導体エネルギー研究所 表示装置の製造方法
KR101229385B1 (ko) * 2003-02-06 2013-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 제조장치
JPWO2004070809A1 (ja) * 2003-02-06 2006-05-25 株式会社半導体エネルギー研究所 表示装置の作製方法
KR101145350B1 (ko) * 2003-02-06 2012-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 표시장치의 제조 방법
KR101032338B1 (ko) * 2003-02-06 2011-05-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제작방법
CN100568457C (zh) * 2003-10-02 2009-12-09 株式会社半导体能源研究所 半导体装置的制造方法
JP5025095B2 (ja) * 2004-05-07 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7521368B2 (en) * 2004-05-07 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI366218B (en) 2004-06-01 2012-06-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP4482931B2 (ja) 2005-03-01 2010-06-16 セイコーエプソン株式会社 半導体素子の製造方法

Also Published As

Publication number Publication date
KR20080033105A (ko) 2008-04-16
KR101414125B1 (ko) 2014-07-01
CN101162703A (zh) 2008-04-16
US7968453B2 (en) 2011-06-28
US20080090341A1 (en) 2008-04-17

Similar Documents

Publication Publication Date Title
CN101162703B (zh) 显示装置的制造方法以及蚀刻设备
CN101114612B (zh) 显示器件的制造方法
CN102214699B (zh) 显示装置的制造方法
CN101114611B (zh) 显示器件的制造方法
CN102709242B (zh) 显示装置的制造方法
CN101174675B (zh) 半导体装置的制造方法以及半导体装置
KR101389298B1 (ko) 반도체 장치를 제작하는 방법
KR101411960B1 (ko) 표시장치의 제조방법
KR101346246B1 (ko) 표시장치 제작방법
KR101357684B1 (ko) 반도체 장치의 제작 방법
JP2008033284A (ja) 表示装置の作製方法
JP5230145B2 (ja) 表示装置の作製方法
JP5371143B2 (ja) 半導体装置の作製方法
JP5041903B2 (ja) 表示装置の作製方法
JP5127338B2 (ja) 表示装置の作製方法
JP2008034832A (ja) 表示装置の作製方法
JP2008052268A (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120530

Termination date: 20171012