CN101158707B - 半导体集成电路和测试方法 - Google Patents

半导体集成电路和测试方法 Download PDF

Info

Publication number
CN101158707B
CN101158707B CN2007101628018A CN200710162801A CN101158707B CN 101158707 B CN101158707 B CN 101158707B CN 2007101628018 A CN2007101628018 A CN 2007101628018A CN 200710162801 A CN200710162801 A CN 200710162801A CN 101158707 B CN101158707 B CN 101158707B
Authority
CN
China
Prior art keywords
path
impact damper
stage impact
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101628018A
Other languages
English (en)
Other versions
CN101158707A (zh
Inventor
武井一弘
大槻浩一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN101158707A publication Critical patent/CN101158707A/zh
Application granted granted Critical
Publication of CN101158707B publication Critical patent/CN101158707B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31716—Testing of input or output with loop-back

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

提供了一种半导体集成电路和测试方法。半导体集成电路包括：输入/输出单元，其被包括于在传播延迟测试时捕获的路径中，并且具有在输出总线上的输出级缓冲器；终端，其连接到输入/输出单元的输出总线和输入总线。外部负载或者测试设备能够连接到终端。输入/输出单元具有切换装置，其在第一路径和第二路径之间切换，第一路径在输出级缓冲器的输出侧环回，第二路径在输出级缓冲器的输入侧环回。在正常工作时选择第一路径，在传播延迟测试时选择第二路径。

Description

半导体集成电路和测试方法
技术领域
本发明涉及半导体集成电路和测试方法。具体而言，本发明涉及用于经由输入/输出单元来对路径执行高速测试的半导体集成电路和测试方法。
背景技术
图1是示出一种已知的半导体集成电路的一个示例的主要部分的图，如图1中所示，LSI(大规模集成)电路1具有边界扫描链2、系统电路3—1到3-4、输入/输出(IO)单元4和IO片(IO pad)5。边界扫描链2具有触发器(FF1-FF5)6-1到6-5，它们构成用于实现边界扫描测试功能的寄存器(或者边界扫描寄存器)。扫描测试时钟STCLK被输入到触发器6-1到6—5的时钟输入端，并且路径控制信号PCNT被从触发器6-5经由系统电路3-4输入到IO单元4的控制端。在IO片5和地之间连接外部负载(未示出)。
在传播延迟测试(或者转变延迟测试)中，高速扫描测试时钟STCLK、即短持续时间扫描测试时钟STCLK被输入来检测在触发器6-1到6-5的数据路径中的传播延迟故障。扫描测试时钟STCLK具有例如大约100 MHz的频率。在这样的传播延迟测试期间捕获的路径包括例如系统电路3-1到3-3和IO单元4。
图2是示出已知IO单元及其外围结构的图。如图2中所示，当包括IO单元4的路径500被进行传播延迟测试时，外部负载8，即测试设备的负载(容量)，在LSI电路1的测试期间的影响表现为路径延迟和信号反射，如黑色箭头所示，因为IO单元4沿着路径500存在。因为在LSI电路1的正常操作期间测试设备的负载大于外部负载8，因此在所述测试期间在包括IO单元4的路径500中的延迟的时间量也大于在正常操作期间在路径500中的延迟的时间量。因此，所述延迟成为减低传播延迟测试的工 作频率的因素。在图2中，在传播延迟测试期间捕获的路径500包括系统电路3-2和3-3，并且触发器6-3作为路径500的开始点，触发器6-4作为路径500的结束点。
例如，日本未审查专利申请第8-62298号公开了一种半导体集成电路，其具有选择器，所述选择器将高速接口的输入数据环回到输出部分。日本未审查专利申请公开第10-26654号公开了一种技术，其中，与另一个输入端的状态和内部电路的逻辑独立地测试具有输入功能的终端的输入特性。
但是，已知的半导体集成电路具有问题：难于不受到外部负载的影响而执行传播延迟测试。
发明内容
因此，本发明的一个目的是提供一种半导体集成电路和测试方法，其允许不受到外部负载的影响而执行传播延迟测试。
为了克服如上所述的问题，本发明提供了一种半导体集成电路。所述半导体集成电路包括：输入/输出单元，其被包括于在传播延迟测试时捕获的路径中，并且具有在输出总线上的输出级缓冲器；终端，其连接到输入/输出单元的输出总线和输入总线，并且能够连接到外部负载或者测试设备。输入/输出单元具有切换装置，其在第一路径和第二路径之间切换，所述第一路径在输出级缓冲器的输出侧环回，所述第二路径在输出级缓冲器的输入侧环回。在正常工作时选择第一路径，在传播延迟测试时选择第二路径。
为了克服如上所述的问题，本发明提供了一种半导体集成电路的测试方法，所述半导体集成电路包括：输入/输出单元，其被包括于在传播延迟测试时捕获的路径中，并且具有在输出总线上的输出级缓冲器；终端，其连接到输入/输出单元的输出总线和输入总线，并且能够连接到外部负载或者测试设备。输入/输出单元中的切换装置被控制使得在正常工作时选择第一路径，并且在传播延迟测试时选择第二路径，所述第一路径在输出级缓冲器的输出侧环回，所述第二路径在输出级缓冲器的输入侧环回。
附图说明
图1是示出一种已知的半导体集成电路的一个示例的主要部分的图；
图2是示出已知的IO单元及其外围结构的图；
图3是示出按照本发明的第一实施例的半导体集成电路的主要部分的图；
图4是示出IO单元的另一个配置的图；
图5是示出IO单元的另一个配置的图；
图6是示出IO单元的另一个配置的图；
图7是示出按照本发明的第二实施例的半导体集成电路的主要部分的图；以及
图8是示出按照本发明的第三实施例的半导体集成电路的主要部分的图。
具体实施方式
在半导体集成电路中，输入/输出(IO)单元具有切换装置，其能够在第一路径和第二路径之间切换，所述第一路径在输出级缓冲器的输出侧环回，所述第二路径在输出级缓冲器的输入侧环回。在正常操作期间，选择在输出级缓冲器的输出侧环回的第一路径，在传播延迟测试期间，选择在输出级缓冲器的输入侧环回的第二路径。
使用这种布置，可以不受到外部负载的影响而进行传播延迟测试。而且，有可能抑制外部负载的影响呈现为包括输入/输出单元的路径中的路径延迟和信号反射，并且也可能抑制对于测试速度的影响，该影响产生自所连接的测试设备的负载(容量)。
下面参考图3～图8来描述按照本发明的实施例的半导体集成电路和测试方法。
图3是示出按照本发明的第一实施例的半导体集成电路的主要部分的图。在图3中，通过相同的附图标号来表示与在图1和图2中的那些相同的部分，并且下面不给出其说明。在半导体器件的单个衬底上提供LSI电路11。从LSI电路11的内部或者外部向控制片(control pad)(或者控制 端18)输入用于指示传播延迟测试的测试信号TST。
IO单元14具有到IO片5的输出总线和自IO片5的输入总线。输出总线具有在输入级中包括的前置缓冲器21和在输出级中包括的最终缓冲器22。输入总线具有在输入级中包括的前置缓冲器23和在输出级中包括的最终缓冲器24。缓冲器22通过从触发器(FF5)6-5输出的总线控制信号BCTL被控制。连接缓冲器21和22的在输出总线上的节点和连接缓冲器23和24的在输入总线上的节点经由切换部分SW1连接。在输入总线上，缓冲器23和连接切换部分SW1和输入总线的节点经由切换部分SW2连接。通过经由反相器25从控制片18提供的测试信号TST(反相测试信号/TST)，切换部分SW1的通/断(打开/闭合)状态被控制。通过从控制片18提供的测试信号TST，切换部分SW2的通/断状态被控制。切换部分SW1和SW2和反相器25构成切换装置。
在LSI电路11的正常操作期间，响应于测试信号TST，切换部分SW1被控制为关断，切换部分SW2被控制为接通。另一方面，在LSI电路11的传播延迟测试期间，响应于测试信号TST，切换部分SW1被控制为接通，切换部分SW2被关断。利用这种布置，当包括IO单元14的路径100要被进行传播延迟测试时，在LSI电路11的测试期间的外部负载8、即测试设备的负载(容量)的影响不会呈现为路径延迟和信号反射，如黑色箭头所示，虽然IO单元14沿着路径100而存在。测试设备的负载大于在LSI电路11的正常操作期间施加的外部负载8。但是，在测试期间包括IO单元14的路径100的延迟与在正常操作期间路径100的延迟基本上相同，因此不成为降低传播延迟测试的工作频率的因素。在图3中，在传播延迟测试期间捕获的路径100包括系统电路3-2和3-3和IO单元14，并且触发器6-3用作路径100的开始点，触发器6-4用作路径100的结束点。
如上所述，IO单元14具有能够在如下两个路径之间切换的配置：在输出级缓冲器22的输入侧环回的、经过切换部分SW1的路径，和在输出级缓冲器22的输出侧环回的、经过切换部分SW2的路径。在正常操作期间，选择在输出级缓冲器22的输出侧环回的路径，并且在传播延迟测试 期间，选择在输出级缓冲器22的输入侧环回的路径。因此，可以不受到外部负载8的影响而执行传播延迟测试。而且，有可能抑制外部负载8的影响呈现为在包括IO单元14的路径100中的路径延迟和信号反射，并且也可能抑制对于测试速度的影响，该影响产生自所连接的测试设备的负载(容量)。
本发明可以实现使得可以不受到外部负载的影响而执行传播延迟测试的半导体集成电路和测试方法。
图4是示出IO单元14的另一个配置的图。在图4中，切换部分SW1包括晶体管31，切换部分SW2包括晶体管32。晶体管31和32和反相器25构成切换装置。
图5是示出IO单元14的另一个配置的图。在图5中，通过选择器41来实现切换部分SW1和SW2和反相器25的功能。缓冲器21的输出和缓冲器23的输出被输入到选择器41的输入端。从控制片18提供的测试信号TST被输入到选择器41的选择端。在LSI电路11的正常操作期间，响应于测试信号TST，选择器41被控制以便选择和输出缓冲器21的输出。另一方面，在LSI电路11的传播延迟测试期间，响应于测试信号TST，选择器41被控制以便选择和输出缓冲器23的输出。选择器用41用作切换装置。
图6是IO单元14的另一个配置。在图6中，通过晶体管51以及或(OR)电路52来实现切换部分SW1和SW2与反相器25的功能，并且不提供缓冲器23。在缓冲器21的输入和缓冲器24的输入之间提供了晶体管51，并且通过测试信号TST来控制晶体管51的通/断状态。缓冲器22的输出被输入到或电路52的输入端之一，并且测试信号TST被输入到或电路52的另一个输入端。在LSI电路11的正常操作期间，响应于测试信号TST，晶体管51被控制为关断，并且缓冲器22的输出被从或电路52输出。另一方面，在LSI电路11的传播延迟测试期间，响应于测试信号TST，晶体管51被控制为导通，并且测试缓冲器22的输出不从或电路52输出。晶体管51以及或电路52构成切换装置。
第二实施例
图7是示出按照本发明的第二实施例的半导体集成电路的主要部分的图。在图7中，以相同的附图标号来表示与在图3中的那些相同的部分，并且下面不给出其说明。在图7中，LSI电路11A被提供了专用于传播延迟测试的控制片(或者测试端)18，并且测试信号TST被从控制片18输入到IO单元14A。
按照第二实施例的半导体集成电路是允许不受外部负载的影响而执行传播延迟测试的半导体集成电路。
图8是示出按照本发明的第三实施例的半导体集成电路的主要部分的图。在图8中，以相同的附图标号来表示与在图3中的那些相同的部分，并且下面不给出其说明。在图8中，测试信号TST由在LSI电路11B中提供的部分产生，并且被输入到IO单元14B。具体地，测试信号TST被JTAG TAPC(联合测试行动组-测试访问端口控制器，Joint Test ActionGroup-Test Access Port Controller)61产生，所述JTAG TAPC61被提供在LSI电路11B中，并且符合IEEE std1149.1标准测试访问端口和边界扫描架构。JTAG TAPC61控制用于实现边界扫描测试功能的寄存器，即包括触发器6-3到6-5的边界扫描寄存器。JTAG TAPC61根据从LSI电路11B的片(或者端子)19-1到19-4输入的信号TCK、TRST、TDI和TMS来产生测试信号TST。对于JTAG TAPC61，准备5个信号TCK、TMS、TDI、TDO和TRST来设置用于寄存器的数据，并且控制JTAG TAPC61。上述的信号TCK、TRST、TDI和TMS是所述5个信号中的四个信号，并且上述的测试信号TST对应于输出信号TDO。信号TCK是用于连接系统电路(或者设备)的串行数据总线的系统时钟(测试时钟输入)，并且测试操作和LSI电路11B的正常操作与述系统时钟TCK同步地执行。信号TMS是用于控制测试逻辑的输入信号(测试模式选择输入)。信号TDI是用于测试逻辑的指令和数据的串行输入信号(测试数据输入)。信号TDO是用于来自测试逻辑的数据的串行输出信号(测试数据输出)。信号TRST是用于执行JTAG TAPC61的异步复位的输入信号，并且是可选用的。
本发明涵盖了如下所述的发明的范围。
按照第三实施例的半导体集成电路，其允许不受外部负载的影响而执行半导体集成电路。
虽然已经结合特定的实施例而说明了本发明，但是不言而喻，本发明不限于此，可以在不脱离本发明的精神和范围的情况下进行各种修改和改进。

Claims (14)

1.一种半导体集成电路，包括：
输入/输出单元，所述输入/输出单元被包括于在传播延迟测试时捕获的路径中，并且具有在输出总线上的输出级缓冲器；和
终端，所述终端耦合到所述输入/输出单元的输出总线和输入总线，并且能够连接到外部负载或者测试设备，
其中，所述输入/输出单元具有切换装置，所述切换装置在第一路径和第二路径之间切换，所述第一路径在所述输出级缓冲器的输出侧环回，所述第二路径在所述输出级缓冲器的输入侧环回，并且
所述第一路径在正常工作时被选择，所述第二路径在所述传播延迟测试时被选择。
2.根据权利要求1的半导体集成电路，
其中，所述切换装置响应于从所述半导体集成电路内部或者外部输入的测试信号而在所述第一路径和所述第二路径之间切换。
3.根据权利要求1的半导体集成电路，还包括：
包括多个触发器的边界扫描链，
其中，在传播延迟测试时捕获的所述路径的开始点和结束点包括在所述边界扫描链中的任意两个不同的触发器。
4.根据权利要求2的半导体集成电路，还包括：
包括多个触发器的边界扫描链，
其中，在传播延迟测试时捕获的所述路径的开始点和结束点包括在所述边界扫描链中的任意两个不同的触发器。
5.根据权利要求3的半导体集成电路，
其中，所述输入/输出单元包括在所述输出总线上设置的输入级缓冲器和所述输出级缓冲器，以及在所述输入总线上设置的输入级缓冲器和输出级缓冲器，并且
其中，所述第一路径包括在所述输出总线上设置的所述输入级缓冲器和所述输出级缓冲器，以及在所述输入总线上设置的所述输入级缓冲器和所述输出级缓冲器，并且
所述第二路径仅包括在所述输出总线上的所述输入级缓冲器和在所述输入总线上的所述输出级缓冲器。
6.根据权利要求3的半导体集成电路，其中，所述输入/输出单元包括：
在所述输出总线上设置的输入级缓冲器和所述输出级缓冲器；以及
在所述输入总线上设置的输出级缓冲器，并且
其中，所述第一路径包括在所述输出总线上设置的所述输入级缓冲器和所述输出级缓冲器，以及在所述输入总线上的所述输出级缓冲器，并且
所述第二路径仅包括在所述输出总线上的所述输入级缓冲器和在所述输入总线上的所述输出级缓冲器。
7.根据权利要求5的半导体集成电路，
其中，通过在所述边界扫描链中的任一个触发器的输出来控制在所述输出总线上的所述输出级缓冲器。
8.根据权利要求6的半导体集成电路，
其中，在所述输出总线上的所述输出级缓冲器通过在所述边界扫描链中的任一个触发器的输出而被控制。
9.根据权利要求2的半导体集成电路，还包括：
测试访问端口控制器，所述测试访问端口控制器产生测试信号，并且符合IEEE std 1149.1标准测试访问端口和边界扫描架构。
10.一种半导体集成电路的测试方法，所述半导体集成电路包括：输入/输出单元，所述输入/输出单元被包括于在传播延迟测试时捕获的路径中，并且具有在输出总线上的输出级缓冲器；终端，所述终端连接到所述输入/输出单元的所述输出总线和输入总线，并且能够连接到外部负载或者测试设备；以及切换装置，其中，所述输入/输出单元中的所述切换装置被控制使得在正常工作时第一路径被选择，并且在传播延迟测试时第二路径被选择，所述第一路径在所述输出级缓冲器的输出侧环回，所述第二路径在所述输出级缓冲器的输入侧环回。
11.根据权利要求10的测试方法，其中，测试信号从所述半导体集成电路的内部或者外部被输入，以使得在所述传播延迟测试时，所述第二路径被选择。
12.根据权利要求10的测试方法，其中，所述半导体集成电路包括边界扫描链，所述边界扫描链包括多个触发器，并且
在所述传播延迟测试时捕获的路径的开始点和结束点包括在所述边界扫描链中的任意两个不同的触发器。
13.根据权利要求11的测试方法，其中，所述半导体集成电路包括边界扫描链，所述边界扫描链包括多个触发器，并且
在所述传播延迟测试时捕获的路径的开始点和结束点包括在所述边界扫描链中的任意两个不同的触发器。
14.根据权利要求11的测试方法，其中，所述测试信号是通过测试访问端口控制器产生的，所述测试访问端口控制器被设置在所述半导体集成电路中，并且符合IEEE std 1149.1标准测试访问端口和边界扫描架构。
CN2007101628018A 2006-10-04 2007-10-08 半导体集成电路和测试方法 Expired - Fee Related CN101158707B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006273370 2006-10-04
JP2006273370A JP4854456B2 (ja) 2006-10-04 2006-10-04 半導体集積回路及び試験方法
JP2006-273370 2006-10-04

Publications (2)

Publication Number Publication Date
CN101158707A CN101158707A (zh) 2008-04-09
CN101158707B true CN101158707B (zh) 2011-08-24

Family

ID=39275898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101628018A Expired - Fee Related CN101158707B (zh) 2006-10-04 2007-10-08 半导体集成电路和测试方法

Country Status (4)

Country Link
US (1) US7685489B2 (zh)
JP (1) JP4854456B2 (zh)
KR (1) KR100965463B1 (zh)
CN (1) CN101158707B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8230281B2 (en) * 2009-04-13 2012-07-24 Altera Corporation Techniques for boundary scan testing using transmitters and receivers
KR20110052205A (ko) 2009-11-12 2011-05-18 삼성전자주식회사 외부 루프백 테스트 기능을 갖는 전송 전용 집적회로 칩 및 그에 따른 외부 루프백 테스트 방법
US8561001B1 (en) * 2012-07-11 2013-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for testing stacked dies
US8966419B2 (en) * 2012-07-11 2015-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for testing stacked dies
EP2722680B1 (en) * 2012-10-19 2018-10-10 IMEC vzw Transition delay detector for interconnect test
US9664737B2 (en) * 2014-08-19 2017-05-30 Mediatek Inc. Method for providing an on-chip variation determination and integrated circuit utilizing the same
CN106291324B (zh) * 2016-08-18 2018-10-02 北京航空航天大学 一种片上差分时延测量系统及回收集成电路识别方法
US10067189B1 (en) * 2017-03-20 2018-09-04 Xilinx, Inc. Input/output path testing and characterization using scan chains
KR102264159B1 (ko) * 2017-06-08 2021-06-11 삼성전자주식회사 외부 루프백 테스트를 수행하는 직렬 통신 인터페이스 회로 및 이를 포함하는 전자 장치
CN111289886B (zh) * 2020-03-16 2021-02-02 电子科技大学 一种基于边界扫描测试链路的故障注入方法
KR102466483B1 (ko) * 2021-12-20 2022-11-11 한화시스템 주식회사 다중 신호를 사용하는 sru를 위한 시험 장치 및 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642487A (en) * 1993-08-23 1997-06-24 Advanced Risc Machines Limited Integrated circuit and method of operation
CN1402835A (zh) * 1999-10-19 2003-03-12 爱特梅尔股份有限公司 可编程参数双态测试数字cmos的装置和方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590945A (ja) * 1991-08-12 1993-04-09 Fujitsu Ltd 双方向バツフア回路
JPH0792235A (ja) * 1993-09-25 1995-04-07 Nec Corp 半導体装置及びその遅延時間測定方法
JP2671817B2 (ja) 1994-08-26 1997-11-05 日本電気株式会社 半導体集積回路の検査方法
JP2785748B2 (ja) * 1995-06-22 1998-08-13 日本電気株式会社 双方向入出力バッファ
US5621739A (en) * 1996-05-07 1997-04-15 Intel Corporation Method and apparatus for buffer self-test and characterization
JPH1026654A (ja) 1996-07-11 1998-01-27 Seiko Epson Corp 半導体装置
JPH1183952A (ja) * 1997-09-12 1999-03-26 Fujitsu Ltd 電子回路の試験方法及び試験装置
JP4201878B2 (ja) * 1998-05-07 2008-12-24 株式会社ルネサステクノロジ 半導体装置及び試験ボード
US6477674B1 (en) * 1999-12-29 2002-11-05 Intel Corporation Method and apparatus for conducting input/output loop back tests using a local pattern generator and delay elements
JP4274672B2 (ja) * 2000-03-30 2009-06-10 株式会社ルネサステクノロジ 半導体装置
US6671847B1 (en) * 2000-11-08 2003-12-30 Intel Corporation I/O device testing method and apparatus
JP4846128B2 (ja) * 2001-07-12 2011-12-28 ルネサスエレクトロニクス株式会社 半導体装置およびそのテスト方法
US6898741B2 (en) * 2002-06-06 2005-05-24 Intel Corporation Arrangements for self-measurement of I/O timing
US7073111B2 (en) * 2002-06-10 2006-07-04 Texas Instruments Incorporated High speed interconnect circuit test method and apparatus
JP2004069650A (ja) * 2002-08-09 2004-03-04 Oki Electric Ind Co Ltd 変換装置
US7036055B2 (en) * 2002-12-31 2006-04-25 Intel Corporation Arrangements for self-measurement of I/O specifications
US7089470B1 (en) * 2003-04-11 2006-08-08 Cisco Technology, Inc. Programmable test pattern and capture mechanism for boundary scan
DE10353585B4 (de) * 2003-11-17 2005-09-15 Infineon Technologies Ag Unidirektionale Eingangsschaltanordnung, Halbleiterschaltung und Verfahren zur Prüfung einer Laufzeitverzögerung eines Eingangstreibers einer Halbleiterschaltung
US7519888B2 (en) * 2005-09-12 2009-04-14 Virage Logic Corporation Input-output device testing
US7363551B2 (en) * 2005-12-30 2008-04-22 Intel Corporation Systems and methods for measuring signal propagation delay between circuits
US7352169B2 (en) * 2006-05-26 2008-04-01 Texas Instruments Incorporated Testing components of I/O paths of an integrated circuit
US7793179B2 (en) * 2006-06-27 2010-09-07 Silicon Image, Inc. Test clock control structures to generate configurable test clocks for scan-based testing of electronic circuits using programmable test clock controllers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642487A (en) * 1993-08-23 1997-06-24 Advanced Risc Machines Limited Integrated circuit and method of operation
CN1402835A (zh) * 1999-10-19 2003-03-12 爱特梅尔股份有限公司 可编程参数双态测试数字cmos的装置和方法

Also Published As

Publication number Publication date
KR20080031654A (ko) 2008-04-10
CN101158707A (zh) 2008-04-09
US7685489B2 (en) 2010-03-23
JP4854456B2 (ja) 2012-01-18
US20080086665A1 (en) 2008-04-10
KR100965463B1 (ko) 2010-06-24
JP2008089518A (ja) 2008-04-17

Similar Documents

Publication Publication Date Title
CN101158707B (zh) 半导体集成电路和测试方法
US6418545B1 (en) System and method to reduce scan test pins on an integrated circuit
US7322000B2 (en) Methods and apparatus for extending semiconductor chip testing with boundary scan registers
US6861866B2 (en) System on chip (SOC) and method of testing and/or debugging the system on chip
US11041905B2 (en) Combinatorial serial and parallel test access port selection in a JTAG interface
US7124340B2 (en) Low pin count, high-speed boundary scan testing
US10429441B2 (en) Efficient test architecture for multi-die chips
US7058868B2 (en) Scan testing mode control of gated clock signals for memory devices
EP3919923A1 (en) Isolation enable test coverage for multiple power domains
EP1236053B1 (en) A test access port (tap) controller system and method to debug internal intermediate scan test faults
US20140082421A1 (en) Controlled toggle rate of non-test signals during modular scan testing of an integrated circuit
US6771087B1 (en) System and method for testing integrated circuit modules
US7089471B2 (en) Scan testing mode control of gated clock signals for flip-flops
JPH07270494A (ja) 集積回路装置
US7644329B2 (en) Integrated circuit testing method and related circuit thereof
JP4610919B2 (ja) 半導体集積回路装置
US7137054B2 (en) System and apparatus for scanning integrated circuits with numerically controlled delay lines
JP2005505781A (ja) 複雑な集積回路の自動的なスキャン・ベースのテスト
KR100997775B1 (ko) Ｊｔａｇ 스캔 체인 시스템
JP2007114163A (ja) マルチチップパッケージｌｓｉ
EP1368672B1 (en) A scan test system and method for manipulating logic values that remain constant during normal operations
GB2379524A (en) Multiplexing pins on an ASIC
JPH11281710A (ja) バウンダリスキャンレジスタ
JPH10160805A (ja) 外部スキャンパス回路
JP2001066350A (ja) 集積回路のテスト方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081024

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081024

Address after: Tokyo, Japan, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150514

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150514

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Kanagawa

Patentee before: Fujitsu Semiconductor Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110824

Termination date: 20181008

CF01 Termination of patent right due to non-payment of annual fee