CN101154595A - 半导体器件中凹陷栅极的制造方法 - Google Patents

半导体器件中凹陷栅极的制造方法 Download PDF

Info

Publication number
CN101154595A
CN101154595A CNA2007100900448A CN200710090044A CN101154595A CN 101154595 A CN101154595 A CN 101154595A CN A2007100900448 A CNA2007100900448 A CN A2007100900448A CN 200710090044 A CN200710090044 A CN 200710090044A CN 101154595 A CN101154595 A CN 101154595A
Authority
CN
China
Prior art keywords
hard mask
pattern
silica
mask pattern
based hard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100900448A
Other languages
English (en)
Other versions
CN100590816C (zh
Inventor
张世亿
赵兴在
金泰润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101154595A publication Critical patent/CN101154595A/zh
Application granted granted Critical
Publication of CN100590816C publication Critical patent/CN100590816C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种制造半导体器件中的凹陷栅极的方法，该方法包括：在衬底上形成器件隔离结构以限定有源区；在衬底上形成硬掩模图案以选择性地暴露至少一部分有源区；在有源区通过蚀刻工艺利用硬掩模图案作为蚀刻阻挡层来形成凹陷图案；除去该硬掩模图案；在衬底上形成栅极绝缘层；以及在栅极绝缘层上形成栅极电极以至少覆盖所述凹陷图案。

Description

半导体器件中凹陷栅极的制造方法
相关申请
本申请案要求享有在2006年9月29日提交的韩国专利申请No.10-2006-0096334的优先权，其所有内容通过引用并入本文。
技术领域
本发明一般涉及一种用于制造半导体器件的方法，且更具体而言，涉及一种制造半导体器件中凹陷栅极的方法。
背景技术
由于半导体器件变得高度集成，晶体管通道长度相对地被缩短。由于通道长度的缩短，使得在传统的平面晶体管中，短通道效应急剧和更严重地降低临界电压。
另外，当存储器件(例如动态随机存取存储器(DRAM))逐渐地集成，由于过度离子注入因此衬底的电场会变得非常高。特别是，在存储节点接触SNC的结点时结点漏电流增加，导致数据保留时间减少的缺陷。
为了克服此缺陷，在近年已经广泛地使用凹陷栅极工艺，通过该工艺使硅衬底凹陷到一定深度，然后形成DRAM的单元晶体管。因此，结点漏电流被降低，从而增加了数据保留时间。
图1A和图1B说明了制造凹陷栅极的一种传统方法。图1C说明了在有源区和凹陷图案之间的覆盖错位(overlay misalignment)。图1D说明了在形成栅极绝缘层和栅极电极之后所产生的结构。在图1A-1D中，上面的示图为平面图，下面的示图为沿着上面示图的I-I′线的截面图。
参照图1A，使用浅沟槽隔离(STI)工艺，在衬底11上形成场氧化物层12，并限定有源区13。参照图1B，在所产生结构上形成具有直线图案且彼此之间有间隔的凹陷掩模14。利用凹陷掩模14作为蚀刻阻挡层，将衬底11的有源区13干蚀刻至一定深度，从而形成凹陷图案R。然而，由于在有源区13和场氧化物层12之间的非完整蚀刻选择性，当蚀刻有源区13以形成凹陷图案R时，不可避免地使部分场氧化物层12凹陷，如图1B所示。
当场氧化物层12使用基于氢氟酸(HF)的溶液而经历各种清洗过程时，场氧化物层12的凹陷部份F被扩展并且甚至更扩大，因此器件的可靠度降低。另外，如果在有源区13和凹陷图案R之间存在覆盖错位M(参阅图1C)时，将会非预期地蚀刻部分有源区13(参照图1C中的R′)。也就是说，因为覆盖错位M而造成有源区13物理性受损。因此，为了防止对有源区13的物理性损害，必须在有源区13和凹陷图案R之间实现精确覆盖，以防止器件特性的劣化。
图1D说明在形成栅极绝缘层15和栅极电极16之后所产生的结构。在此，通过凹陷图案R上方的栅极称为凹陷栅极，通过场氧化物层12上方的部分凹陷栅极称为通过栅极(passing gate)。通过实施凹陷栅极工艺，由于凹陷图案R而增加了通道长度，因此该凹陷图案也被称为凹陷通道。
通过场氧化物层12的凹陷部分F上方的栅极，即通过栅极P对邻近有源区的存储节点SN有影响，因以使器件特性劣化，例如，数据保留时间。当通过栅极P所跨过的场氧化物层受到损害时，也就是说场氧化物层12的凹陷部分被加深而使得器件特性劣化。
如上所述的通过栅极所造成的限制也存在于球状凹陷栅极中，该球状凹陷栅极最近已被提出，以使凹陷栅极工艺的优势最大化。当使球状凹陷栅极凹陷而出现错位时，在场氧化物层周遭的有源区，即存储节点将形成的区域最终受到损害。
发明内容
本发明的实施方案提供一种制造半导体器件中凹陷栅极的方法，能在凹陷栅极工艺中防止对在凹陷栅极下面的场氧化物层造成损害，并且即使有源区和凹陷图案之间有部分的覆盖错位，也能防止对形成有存储节点的有源区造成物理性损害。
本发明的其它实施方案提供一种制造半导体器件中球状凹陷栅极的方法，即使有源区和凹陷图案之间有部分的覆盖错位，也能防止对形成有存储节点的有源区造成物理性损害。
本发明的实施例提供一种制造半导体器件中凹陷栅极的方法，该方法包括：在衬底上形成器件隔离结构以限定有源区；在衬底上形成硬掩模图案以选择性地暴露至少一部分有源区；使用硬掩模图案作为蚀刻阻挡层通过蚀刻工艺在有源区中形成凹陷图案；除去该硬掩模图案；在衬底上形成栅极绝缘层；以及在栅极绝缘层上形成栅极电极以至少覆盖凹陷图案。
本发明的另一实施方案提供一种制造半导体器件中凹陷栅极的方法，该方法包括：在衬底上形成器件隔离结构以限定有源区；在衬底上形成硬掩模图案以选择性地暴露至少一部分有源区；使用硬掩模图案作为蚀刻阻挡层通过蚀刻工艺在有源区形成颈图案；在颈图案和硬掩模图案的侧壁上形成牺牲侧壁；使用硬掩模图案，通过蚀刻工艺在颈图案下面形成球状图案；除去该牺牲侧壁和该硬掩模图案；在衬底上形成栅极绝缘层；以及在栅极绝缘层上形成栅极电极以至少填充该颈图案和该球状图案。
附图说明
图1A和1B说明用以制造凹陷栅极的传统方法。
图1C说明传统方法中在有源区和凹陷图案之间的覆盖错位。
图1D说明以传统方法在形成栅极绝缘层和栅极电极之后所产生的结构。
图2A～2H说明用以制造本发明的实施方案的凹陷栅极的方法。
图2I说明在本发明的实施方案中形成的栅极电极。
图3为沿着图2H的线IV-IV′的截面图。
图4A～4J说明制造本发明另一实施方案的球状凹陷栅极的方法。
图4K说明在本发明的实施方案中形成的栅极电极。
图5为沿着图4J的线IV-IV′的截面图。
具体实施方式
本发明的实施方案提供一种制造半导体器件中凹陷栅极的方法，其中可以防止在凹陷栅极工艺中对凹陷栅极下面的场氧化物层造成损害，并且即使有源区和凹陷图案之间有部分的覆盖错位，也可以防止对形成有存储节点的有源区造成物理性损害。
图2A-2H说明用以制造本发明的实施方案的凹陷栅极的方法。在图2A-2H中，上面的示图为平面图，下面的示图为沿着平面图的I-I′线的截面图。
参照图2A，利用浅沟槽隔离(STI)工艺，在衬底21上形成场氧化物层22。场氧化物层22用作器件隔离结构。场氧化物层22限定有源区23，其中形成的有源区23为具有长轴和短轴的的岛状。在平面图中，线I-I′与有源区23的长轴平行，并且凹陷栅极在短轴方向上通过有源区23，这将在后面说明。
参照图2B，在限定有源区23的衬底21上形成碳基硬掩模24。碳基硬掩模24可由非晶碳层形成。碳基硬掩模24的厚度可为约1000-约2000。即使在随后的蚀刻工艺中可以完全除去碳基硬掩模24，也可在碳基硬掩模24下面形成厚度少于约100的氧化硅(SiO2)层(未图示)以保护衬底21免于损害。在使衬底21图案化以形成凹陷图案时，碳基硬掩模24用作硬掩模。
在碳基硬掩模24上形成氧化物基硬掩模25。可以由氧氮化硅(SiON)或者氧化硅(SiO2)形成厚度为约200～约600的氧化物基硬掩模25。在氧化物基硬掩模25上形成硅基硬掩模26。可以由非晶硅或者多晶硅形成厚度约200-约400的硅基硬掩模26。
在随后蚀刻碳基硬掩模24的过程中，氧化物基硬掩模25和硅基硬掩模26用作硬掩模。根据本发明的实施方案，用以形成凹陷栅极的硬掩模为三重结构的硬掩模图案，包括碳基硬掩模24、氧化物基硬掩模25以及硅基硬掩模26。
参照图2C，通过涂布、曝光和显影光刻胶来形成作为凹陷掩模的第一光刻胶图案27，其具有彼此之间间隔的直线图案。在本发明中，因为不会蚀刻到存在错位的有源区23，所以在有源区23与第一光刻胶图案27之间的错位(图2C中的M)并非是严重的缺陷，这将在后面详细说明。
之后，利用第一光刻胶图案27来选择性地干蚀刻硅基硬掩模26。因为硅基硬掩模26相对于氧化物基硬掩模25具有高蚀刻选择性，所以容易使硅基硬掩模26图案化并且不会同时蚀刻氧化物基硬掩模25。
通过硅基硬掩模26的干蚀刻，形成具有彼此之间间隔的直线图案的硅基硬掩模图案26A，其形状类似第一光刻胶图案27，且部分地暴露氧化物基硬掩模25。
参照图2D，除去第一光刻胶图案27以暴露硅基硬掩模图案26A。参照图2E，通过涂布、曝光和显影光刻胶而在所得结构的一定区域上形成第二光刻胶图案28。第二光刻胶图案28覆盖场氧化物层，该场氧化物层上方通过有通过栅极。也就是，第二光刻胶图案28形成为岛状，使得靠近栅极电极的相邻有源区23的相互面对的末端和在相邻有源区23之间的场氧化物层22被第二光刻胶图案28所覆盖。
详细地，在线II-II′的方向上，第二光刻胶图案28覆盖在相邻的有源区23之间的场氧化物层，且第二光刻胶图案28部分地与相邻有源区23的相互面对的末端重叠。在线III-III′的方向上，只在相邻有源区23之间的场氧化物层22上形成第二光刻胶图案28，并部分开放直接靠近有源区23的场氧化物层22。
因此，通过第二光刻胶图案28而暴露形成有凹陷图案的有源区23和靠近有源区23的部分场氧化物层22，但是通过栅极所跨过的部分场氧化物层依然被第二光刻胶图案28所覆盖。然后，在第二光刻胶图案28下面选择性地暴露硅基硬掩模图案26A。硅基硬掩模图案26A暴露形成有凹陷图案的区域。
参照图2F，利用第二光刻胶图案28作为蚀刻阻挡层来干蚀刻由硅基硬掩模26A而暴露的氧化物基硬掩模25。然后，干蚀刻在氧化物基硬掩模25下面的碳基硬掩模24。在碳基硬掩模24的干蚀刻完成之后，第二光刻胶图案28也被蚀刻掉。因此，在碳基硬掩模24的干蚀刻之后，不余留第二光刻胶图案28。在图2F中，在硅基硬掩模图案26A上方的虚线表示实施干式蚀刻之后被除去的第二光刻胶图案。当完成一系列的蚀刻工艺时，留下堆叠的硬掩模图案100，其包括碳基硬掩模图案24A、氧化物基硬掩模图案25A和硅基硬掩模图案26A。
通过碳基硬掩模图案24A而暴露形成有凹陷图案的有源区部分，但是由于碳基硬掩模图案24A和氧化物基硬掩模图案25A仍被留下，因此堆叠的硬掩模图案100覆盖通过栅极P所跨过的部分。
参照图2G，利用堆叠的硬掩模图案100作为蚀刻阻挡层对暴露的有源区23选择性地进行干蚀刻以形成凹陷图案29。然后，当蚀刻有源区23时，硅基硬掩模图案26A和氧化物基硬掩模图案25A被蚀刻掉。在图2G中，虚线表示在实施干蚀刻工艺之后被除去的硅基硬掩模图案26A和氧化物基硬掩模图案25A。
在形成凹陷图案后，在衬底21上只存在有碳基硬掩模图案24A，这意味着在形成凹陷图案29时，碳基硬掩模图案24A被用作硬掩模。在通过栅极P所跨过的部分的上方部分地保留了碳基硬掩模图案24A，这使得能够防止在通过栅极P所述跨过的场氧化物层的损失。
由于余留的碳基硬掩模图案24A，蚀刻损失29A只发生在靠近凹陷图案29的场氧化物层22。也就是说，因为在通过栅极P所跨过的部分场氧化物层22被碳基硬掩模图案24A所覆盖，有效地防止场氧化物层22的损失。被碳基硬掩模图案24A所覆盖的部分场氧化物层22是对存储节点所连结的有源区有影响的部分。
同时，参照图2G的平面图，碳基硬掩模图案24A仅暴露形成有凹陷图案29的区域及其邻近的场氧化物层22的部分29A，但覆盖在场氧化物层22上的其它区域。因此，沿着相同轴的相邻有源区23的互相面对的末端被碳基硬掩模图案24A所覆盖，使得被覆盖的区域没有被蚀刻。
参照图2H，除去碳基硬掩模图案24A。可由非晶碳层形成碳基硬掩模图案24A，因此可使用氧等离子体，透过传统的光刻胶除去工艺来除去碳基硬掩模图案24A。结果，在有源区23中使凹陷图案29形成至一定深度，且在通过栅极P所通过的场氧化物层22的部分不发生蚀刻损失，只有在靠近凹陷图案29的部分有蚀刻损失29A。
图2I说明在本发明的实施方案中形成的栅极电极。在形成有凹陷图案的所产生的结构的整个表面上形成栅极绝缘层30。此后，实施用于栅极电极31的导电层的沉积工艺和栅极图案化工艺以完成该凹陷栅极工艺。形成栅极电极31使得栅极电极31覆盖凹陷图案29。在栅极电极31下面的凹陷图案29提供通道，被称为凹陷通道。因此，相比于典型平面通道该通道长度增加。
图3为沿着图2H的线IV-IV′的截面图。在通过栅极P所通过的部分场氧化物层22处没有蚀刻损失，但在靠近凹陷图案29的部分，也就是通过栅极P和凹陷图案29之间，发生蚀刻损失29A。
根据本发明的实施方案，可使用具有岛状的第二光刻胶图案28来防止在通过栅极下面的场氧化物层的蚀刻损失。即使在有源区和凹陷图案之间存在有部分的覆盖错位，也能防止对存储节点所连结的有源区造成物理性损害。
虽然形成第二光刻胶图案28以覆盖通过栅极P所通过的部分场氧化物层，但可形成第二光刻胶图案来覆盖所有场氧化物层，即，除了由控制另一实施方案的曝光工艺而形成凹陷图案的区域之外，通过栅极P所通过的场氧化物层的整个区域。当在形成光刻胶图案来覆盖通过栅极所通过的整个场氧化物层之后实施蚀刻工艺时，可防止在形成该凹陷图案过程中通过栅极所通过的部分下面的整个场氧化物层的蚀刻损失。
图4A～4J说明用以制造本发明的另一实施方案的凹陷栅极的一种方法。在图4A～4J中，上面的示图为平面图，而下面的示图为沿着该平面图的I-I′线的截面图
参照图4A，利用浅沟槽隔离(STI)给工艺，在衬底41上形成场氧化物层42。场氧化物层22限定有源区43，其中有源区43形成为具有长轴和短轴的岛状。在平面图中，线I-I′与有源区43的长轴平行，并且凹陷栅极在该短轴方向上通过有源区43上方，其将在后面说明。
参照图4B，在限定有源区43的衬底41上形成碳基硬掩模44。碳基硬掩模44可包含非晶碳层。碳基硬掩模44的厚度为约1000-约2000。即使在随后的蚀刻工艺过程中可以完全除去碳基硬掩模44，也可在碳基硬掩模44下面形成厚度少于约100的氧化硅(SiO2)层以保护衬底41免于损害。在使衬底41图案化来形成凹陷图案时，碳基硬掩模44用作硬掩模。
在碳基硬掩模44上形成氧化物基硬掩模45。可以由氧氮化硅(SiON)或氧化硅(SiO2)来形成厚度约200-约600的氧化物基硬掩模45。在氧化物基硬掩模45上形成硅基硬掩模46。可以由非晶硅或者多晶硅来形成厚度约200-约400硅基硬掩模46。
在随后蚀刻碳基硬掩模44的过程中氧化物基硬掩模45和硅基硬掩模46用作硬掩模。根据本发明的实施方案，用以形成球状凹陷栅极的硬掩模为三重硬掩模，包括碳基硬掩模44、氧化物基硬掩模45以及硅基硬掩模46。
参照图4C，通过涂布、曝光和显影光刻胶来形成第一光刻胶图案47，具有彼此之间间隔的直线图案。在本发明中，因为不会蚀刻存在错位的有源区43，所以在有源区43与第一光刻胶图案47之间的错位(参见图4C中的M)并非严重缺陷，这将在后面详细说明。
利用第一光刻胶图案47来选择性地对硅基硬掩模46进行干蚀刻。因为硅基硬掩模46相对于氧化物基硬掩模45具有高蚀刻选择性，所以容易使硅基硬掩模46图案化。通过硅基硬掩模46的干蚀刻，形成具有间隔图案直线的硅基硬掩模图案46A，其形状类似于第一光刻胶图案47。因此，部分地暴露氧化物基硬掩模45。
参照图4D，除去第一光刻胶图案47以暴露硅基硬掩模图案46A。因为第一光刻胶图案47由光刻胶所形成，所以利用传统的光刻胶除去工艺来除去第一光刻胶图案47。
参照图4E，通过涂布、曝光和显影光刻胶在所得结构的一定区域上形成第二光刻胶图案48。第二光刻胶图案48覆盖场氧化物层，该场氧化物层上方通过有通过栅极。即，第二光刻胶图案48形成为岛状，使得靠近栅极电极的相邻有源区43的相互面对的末端以及在相邻有源区43之间的场氧化物层42被第二光刻胶图案48所覆盖。
具体地，在线II-II′的方向上，第二光刻胶图案48在相邻的有源区43之间覆盖场氧化物层，而且，第二光刻胶图案48部分地与相邻有源区43的相互面对的末端重叠。在线III-III′的方向上，只在相邻有源区43之间的场氧化物层42上方形成第二光刻胶图案48，并且部分开放直接靠近有源区43的场氧化物层42。
因此，由第二光刻胶图案48而暴露形成有凹陷图案的有源区43和靠近有源区43的部分场氧化物层42，但是通过栅极所跨过的部分场氧化物层依然被第二光刻胶图案48所覆盖。然后，在第二光刻胶图案48下面选择性地暴露硅基硬掩模图案46A。硅基硬掩模图案46A暴露形成有凹陷图案的区域。
参照图4F，利用第二光刻胶图案48作为蚀刻阻挡层以对通过硅基硬掩模46A而暴露的氧化物基硬掩模45进行干蚀刻。之后，在氧化物基硬掩模45下面的碳基硬掩模44被干蚀刻。在碳基硬掩模44的干蚀刻完成之后，第二光刻胶图案48也被蚀刻掉。因此，在碳基硬掩模44的干蚀刻之后，不余留第二光刻胶图案48。在硅基硬掩模图案46A上方的虚线表示实施干蚀刻之后被除去的第二光刻胶图案。当完成一系列的蚀刻工艺后，留下堆叠的硬掩模图案200，包含碳基硬掩模图案44A、氧化物基硬掩模图案45A和硅基硬掩模图案46A。
通过碳基硬掩模图案44A而暴露形成有凹陷图案的有源区部分，但是因碳基硬掩模图案44A和氧化物基硬掩模图案45A仍然被留下，所以堆叠的硬掩模图案200覆盖通过栅极P所通过的部分。
参照图4G，利用堆叠的硬掩模图案200作为蚀刻阻挡层，对暴露的有源区43选择性进行干蚀刻以形成颈图案49。然后，当蚀刻有源区43时，硅基硬掩模图案46A和氧化物基硬掩模图案45A被蚀刻掉。在图4G中，虚线表示在干蚀刻之后被除去的硅基硬掩模图案46A和氧化物基硬掩模图案45A。
在形成颈图案49之后，只有碳基硬掩模图案44A存在于衬底41上，这意味着在形成颈图案49中碳基硬掩模图案44A被用作硬掩模。碳基硬掩模图案44A部分地被保留在通过栅极P所通过的部分的上方，这使得能够防止通过栅极P所通过的场氧化物层的损失。
由于余留的碳基硬掩模图案44A，蚀刻损失29A只发生在靠近颈图案49的场氧化物层42处。也就是，由于通过栅极P所跨过的部分场氧化物层42被碳基硬掩模图案44A所覆盖，因此有效地防止场氧化物层42的损失。被碳基硬掩模图案44A所覆盖的部分场氧化物层42是对存储节点所连结的有源区有影响的部分。
同时，参照图4G的平面图，碳基硬掩模图案44A仅暴露形成有颈图案49的区域及其邻近的场氧化物层42的部分49A，但覆盖在场氧化物层42上的其它区域。因此，沿着相同轴的相邻有源区43的互相面对的末端被碳基硬掩模图案44A所覆盖，使得被覆盖的区域未被蚀刻。
颈图案49的深度可为约500～约1500。一般来说，球状凹陷图案包含颈图案和球状图案。因此，在形成该颈图案之后，执行各向同性蚀刻工艺来形成该球状图案。
参照图4H，在余留的碳基硬掩模图案44A上沉积牺牲层，之后对该牺牲层进行干蚀刻，以形成牺牲侧壁50。牺牲侧壁50可防止在形成该球状图案的各向同性蚀刻工艺期间颈图案49的侧壁受到损害。详细地，通过形成的厚度约50～约200的氧化物层，然后对该氧化物层进行干蚀刻以形成牺牲侧壁50。可利用回蚀刻工艺实施干蚀刻以形成牺牲侧壁50。因此，牺牲侧壁50覆盖碳基硬掩模图案44A的侧壁和颈图案49的侧壁。
参照图4I，利用碳基硬掩模图案44A作为蚀刻阻挡层，来实施各向同性干蚀刻工艺以形成球状图案51。在各向同性干蚀刻工艺中，牺牲侧壁50可防止颈图案49的侧壁受到损害。该各向同性干蚀刻工艺产生了具有圆形蚀刻外形的球状图案51。颈图案49具有垂直的蚀刻外形。通过上述蚀刻工艺，形成包含颈图案49和球状图案51的球状凹陷图案300。
参照图4J，除去碳基硬掩模图案44A和牺牲侧壁50。可使用氧等离子通过传统的光刻胶除去工艺以去除碳基硬掩模图案44A。牺牲侧壁50由氧化物所形成，所以可使用氢氟酸(HF)通过清洗工艺来除去牺牲侧壁50。结果，在有源区43中形成包含颈图案49和球状图案51的球状凹陷图案300，且在通过栅极P所所通过的场氧化物层42的部分不发生蚀刻损失，只有在靠近凹陷图案49的部分有蚀刻损失49A。
图4K说明在本发明的实施方案中形成的栅极电极。在形成有球状凹陷图案300的所得结构的整个表面上形成有栅极绝缘层52。此后，实施用于栅极电极53的导电层的沉积工艺和栅极图案化工艺以完成凹陷栅极工艺。形成栅极电极53，使得栅极电极53覆盖颈图案49和球状图案51。在栅极电极53下面的球状凹陷图案300提供通道。因此，该通道长度比上述图2I的凹陷图案29还要长。
图5为沿着图4J的线IV-IV′的截面图。通过栅极P所通过的部分场氧化物层42没有蚀刻损失，但在靠近球状凹陷图案300的部分，也就是通过栅极P和球状凹陷图案300之间发生蚀刻损失49A。
根据本发明的实施方案，可使用第二光刻胶图案28来防止在通过栅极下面的场氧化物层的蚀刻损失。即使在有源区和球状凹陷图案之间存在有部分的覆盖错位，也能防止对存储节点所连结的有源区造成物理性损害。
虽然形成第二光刻胶图案48来覆盖通过栅极P所通过的部分场氧化物层，但可形成第二光刻胶图案来覆盖所有场氧化物层，也就是，除了通过控制另一实施方案的曝光步骤而形成凹陷图案的区域之外，通过栅极P所通过的场氧化物层的整个区域。当在形成光刻胶图案来覆盖通过栅极所通过的整个场氧化物层后实施该蚀刻工艺的时候，可防止在形成该凹陷图案中通过栅极所通过的部分下面的整个场氧化物层的蚀刻损失。
如上所述，本发明提供一种方法，用以在形成凹陷栅极或球状凹陷栅极过程中，防止在通过栅极下面的场氧化物层的蚀刻损失，即使有源区和球状凹陷图案之间有部分的覆盖错位，也能防止存储节点的硅受到物理性损害。
虽然已用数个实施方案来说明本发明，但是可以在不偏离由所附权利要求所限定的本发明精神和范围内做出各种变化和修改，这对本领域技术人员而言是显而易见的。

Claims (25)

1.一种制造半导体器件中凹陷栅极的方法，所述方法包括：
在衬底上形成器件隔离结构以限定有源区；
在所述衬底上形成硬掩模图案以选择性地暴露至少一部分所述有源区；
利用所述硬掩模图案作为蚀刻阻挡层、通过蚀刻工艺在所述有源区中形成凹陷图案；
除去所述硬掩模图案；
在所述衬底上形成栅极绝缘层；和
在所述栅极绝缘层上形成栅极电极以至少覆盖所述凹陷图案。
2.根据权利要求1所述的方法，其中形成所述硬掩模图案包括形成部分所述硬掩模图案以覆盖相邻有源区的相互面对的末端以及所述相邻有源区之间的所述器件绝缘结构。
3.根据权利要求2所述的方法，其中所述硬掩模图案包含三重结构的硬掩模图案。
4.根据权利要求3所述的方法，其中形成所述三重结构的硬掩模图案包括：
形成碳基硬掩模和氧化物基硬掩模；
在所述氧化物基硬掩模上形成具有彼此之间有间隔的直线图案的硅基硬掩模图案；
在所述硅基硬掩模图案上形成岛状掩模图案以覆盖所述相邻有源区的相互面对的末端以及在所述相邻有源区之间的所述器件绝缘结构；和
利用所述岛状掩模图案和所述硅基硬掩模图案作为蚀刻阻挡层来蚀刻所述氧化物基硬掩模和所述碳基硬掩模。
5.根据权利要求4所述的方法，其中形成所述硅基硬掩模图案包括：
在所述氧化物基硬掩模上形成硅基硬掩模；
在所述硅基硬掩模上形成具有彼此之间有间隔的直线图案的凹陷掩模；
利用所述凹陷掩模作为蚀刻阻挡层来蚀刻所述硅基硬掩模以形成所述硅基硬掩模图案；和
除去所述凹陷掩模。
6.根据权利要求4所述的方法，其中所述碳基硬掩模包括非晶碳层。
7.根据权利要求4所述的方法，其中所述碳基硬掩模形成的厚度为约1000～约2000。
8.根据权利要求4所述的方法，还包括在所述碳基硬掩模和所述衬底之间形成厚度少于约100的氧化物层。
9.根据权利要求4所述的方法，其中所述氧化物基硬掩模包括氧氮化硅或氧化硅。
10.根据权利要求4所述的方法，其中所述氧化物基硬掩模形成的厚度为约200～约600。
11.根据权利要求4所述的方法，其中所述硅基硬掩模包括非晶硅或多晶硅。
12.根据权利要求4所述的方法，其中所述硅基硬掩模形成的厚度为约200～约400。
13.一种制造半导体器件中凹陷栅极的方法，所述方法包括：
在衬底上形成器件隔离结构以限定有源区；
在所述衬底上形成硬掩模图案以选择性地暴露至少一部分所述有源区；
利用所述硬掩模图案作为蚀刻阻挡层、通过蚀刻工艺在所述有源区中形成颈图案；
在所述颈图案和所述硬掩模图案的侧壁上形成牺牲侧壁；
利用所述硬掩模图案、通过蚀刻工艺在所述颈图案下面形成球状图案；
除去所述牺牲侧壁和所述硬掩模图案；
在所述衬底上形成栅极绝缘层；和
在所述栅极绝缘层上形成栅极电极以至少充填所述颈图案和所述球状图案。
14.根据权利要求13所述的方法，其中形成所述硬掩模图案包括形成部分所述硬掩模图案以覆盖相邻有源区之相互面对的末端以及在所述相邻有源区之间的所述器件绝缘结构。
15.根据权利要求14所述的方法，其中所述硬掩模图案包含三重结构的硬掩模图案。
16.根据权利要求15所述的方法，其中形成所述三重结构的硬掩模图案包括：
形成碳基硬掩模和氧化物基硬掩模；
在所述氧化物基硬掩模上形成具有彼此之间有间隔的直线图案的硅基硬掩模图案；
在所述硅基硬掩模图案上形成岛状掩模图案以覆盖所述相邻有源区的相互面对的末端及其之间的所述器件绝缘结构；和
利用所述岛状掩模图案及所述硅基硬掩模图案作为蚀刻阻挡层来蚀刻所述氧化物基硬掩模和所述碳基硬掩模。
17.根据权利要求16所述的方法，其中形成所述硅基硬掩模图案包括：
在所述氧化物基硬掩模上形成硅基硬掩模；
在所述硅基硬掩模上形成具有彼此之间有间隔的直线图案的凹陷掩模；
利用所述凹陷掩模作为蚀刻阻挡层来蚀刻所述硅基硬掩模以形成所述硅基硬掩模图案；和
除去所述凹陷掩模。
18.根据权利要求16所述的方法，其中所述碳基硬掩模包括非晶碳层。
19.根据权利要求16所述的方法，其中所述碳基硬掩模形成的厚度为约1000～约2000。
20.根据权利要求16所述的方法，还包括在所述碳基硬掩模和所述衬底之间形成厚度少于约100的氧化物层。
21.根据权利要求16所述的方法，其中所述氧化物基硬掩模包括氧氮化硅或者氧化硅。
22.根据权利要求16所述的方法，其中所述氧化物基硬掩模形成的厚度为约200～约600。
23.根据权利要求16所述的方法，其中所述硅基硬掩模包括非晶硅或者多晶硅。
24.根据权利要求16所述的方法，其中所述硅基硬掩模形成的厚度为约200～约400。
25.根据权利要求13所述的方法，其中形成所述牺牲侧壁包括：
在包括所述颈图案的所述碳基硬掩模上形成氧化物层；和
实施回蚀刻工艺，以使所述氧化物层保留在所述颈图案和所述硬掩模图案的侧壁上。
CN200710090044A 2006-09-29 2007-03-21 半导体器件中凹陷栅极的制造方法 Expired - Fee Related CN100590816C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060096334A KR100798774B1 (ko) 2006-09-29 2006-09-29 반도체소자의 리세스게이트 제조 방법
KR1020060096334 2006-09-29

Publications (2)

Publication Number Publication Date
CN101154595A true CN101154595A (zh) 2008-04-02
CN100590816C CN100590816C (zh) 2010-02-17

Family

ID=39219546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710090044A Expired - Fee Related CN100590816C (zh) 2006-09-29 2007-03-21 半导体器件中凹陷栅极的制造方法

Country Status (5)

Country Link
US (2) US7579265B2 (zh)
JP (1) JP2008091868A (zh)
KR (1) KR100798774B1 (zh)
CN (1) CN100590816C (zh)
TW (1) TWI447814B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113196423A (zh) * 2018-12-19 2021-07-30 Posco公司 取向电工钢板及其制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100824995B1 (ko) * 2006-12-27 2008-04-24 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조 방법
KR100873018B1 (ko) 2007-08-31 2008-12-10 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100998948B1 (ko) * 2008-07-15 2010-12-09 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 장치 제조 방법
KR101814576B1 (ko) * 2011-04-20 2018-01-05 삼성전자 주식회사 반도체 소자
KR102003004B1 (ko) 2012-09-12 2019-07-23 삼성전자주식회사 매립 게이트를 포함하는 반도체 소자 및 그 제조 방법
KR102150965B1 (ko) 2013-01-24 2020-09-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102029923B1 (ko) 2013-05-31 2019-11-29 에스케이하이닉스 주식회사 반도체 장치 및 그의 제조 방법
CN114093942B (zh) * 2020-07-30 2024-05-28 中国科学院微电子研究所 一种半导体结构、其制造方法及dram

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100282452B1 (ko) * 1999-03-18 2001-02-15 김영환 반도체 소자 및 그의 제조 방법
GB9928285D0 (en) 1999-11-30 2000-01-26 Koninkl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
JP2004071733A (ja) * 2002-08-05 2004-03-04 Sony Corp 半導体装置およびその製造方法
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
KR20050027381A (ko) * 2003-09-15 2005-03-21 삼성전자주식회사 트랜지스터의 리세스 채널 형성 방법
KR100614240B1 (ko) * 2004-06-10 2006-08-18 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성방법
KR100618861B1 (ko) * 2004-09-09 2006-08-31 삼성전자주식회사 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법
US7442609B2 (en) * 2004-09-10 2008-10-28 Infineon Technologies Ag Method of manufacturing a transistor and a method of forming a memory device with isolation trenches
US20060113590A1 (en) * 2004-11-26 2006-06-01 Samsung Electronics Co., Ltd. Method of forming a recess structure, recessed channel type transistor and method of manufacturing the recessed channel type transistor
KR20060062358A (ko) * 2004-12-03 2006-06-12 삼성전자주식회사 리세스 채널 트랜지스터를 갖는 반도체 장치의 제조 방법
JP2006173429A (ja) 2004-12-17 2006-06-29 Elpida Memory Inc 半導体装置の製造方法
KR100596889B1 (ko) * 2005-03-22 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2007250855A (ja) * 2006-03-16 2007-09-27 Elpida Memory Inc 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113196423A (zh) * 2018-12-19 2021-07-30 Posco公司 取向电工钢板及其制造方法
CN113196423B (zh) * 2018-12-19 2024-04-30 浦项股份有限公司 取向电工钢板及其制造方法

Also Published As

Publication number Publication date
US20080081447A1 (en) 2008-04-03
US7579265B2 (en) 2009-08-25
TW200816326A (en) 2008-04-01
US20090269917A1 (en) 2009-10-29
US7875540B2 (en) 2011-01-25
CN100590816C (zh) 2010-02-17
KR100798774B1 (ko) 2008-01-29
TWI447814B (zh) 2014-08-01
JP2008091868A (ja) 2008-04-17

Similar Documents

Publication Publication Date Title
CN100590816C (zh) 半导体器件中凹陷栅极的制造方法
CN101996950B (zh) 半导体器件及其制造方法
CN100375271C (zh) 新型动态随机存取存储器存取晶体管
CN101154597B (zh) 鳍状晶体管的制造方法
KR100640159B1 (ko) 채널길이를 증가시킨 반도체소자 및 그의 제조 방법
JP4489968B2 (ja) Ｍｉｓトランジスタを半導体基板上に製造する方法
US7947553B2 (en) Method for fabricating semiconductor device with recess gate
CN101154660A (zh) 防止相邻栅极相互影响的半导体器件及其制造方法
US20080029810A1 (en) Methods of fabricating semiconductor devices having buried gates and related semiconductor devices
JP2000188345A (ja) 浅溝絶縁による半導体不揮発性メモリ装置の製作過程
US20080160698A1 (en) Method for fabricating a semiconductor device
KR20130022954A (ko) 반도체 장치의 비트라인 및 그의 제조 방법
CN100530592C (zh) 在半导体器件中制造存储节点接触的方法
KR20060087875A (ko) 스텝게이트를 갖는 반도체소자 및 그의 제조 방법
CN102142394A (zh) 半导体器件及其制造方法
CN101393896A (zh) 快闪存储器的制造方法
CN101587862B (zh) 一种绝缘结构的形成方法和半导体结构
KR101019701B1 (ko) 반도체 소자 및 그의 제조방법
KR100939112B1 (ko) 다면 채널을 갖는 트랜지스터 및 그 형성방법
KR20110105168A (ko) 반도체 소자 및 그의 제조방법
KR100800131B1 (ko) 반도체소자의 제조방법
KR20070016630A (ko) 반도체 소자의 제조방법
KR100704472B1 (ko) 리세스 게이트를 갖는 반도체장치의 제조 방법
US20090298271A1 (en) Method for manufacturing a semiconductor device
KR101024754B1 (ko) 반도체 소자 및 그 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100217

Termination date: 20160321